CN105917411B - 用于高密度低功率gshe-stt mram的多电平单元设计 - Google Patents

用于高密度低功率gshe-stt mram的多电平单元设计 Download PDF

Info

Publication number
CN105917411B
CN105917411B CN201580004716.1A CN201580004716A CN105917411B CN 105917411 B CN105917411 B CN 105917411B CN 201580004716 A CN201580004716 A CN 201580004716A CN 105917411 B CN105917411 B CN 105917411B
Authority
CN
China
Prior art keywords
terminal
mtj
mlc
gshe
programmable elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580004716.1A
Other languages
English (en)
Other versions
CN105917411A (zh
Inventor
文清·吴
肯德里克·海·良·袁
卡里姆·阿拉比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105917411A publication Critical patent/CN105917411A/zh
Application granted granted Critical
Publication of CN105917411B publication Critical patent/CN105917411B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明的系统和方法是针对多电平单元MLC，其包括：耦合到共同存取晶体管的两个或更多个可编程元件，其中所述两个或更多个可编程元件中的每一者具有一组对应的两个或更多个唯一切换电阻和两个或更多个切换电流特性，以使得在相应两个或更多个切换电阻中配置的所述两个或更多个可编程元件的组合对应于多位二进制状态，所述多位二进制状态可通过使切换电流通过所述共同存取晶体管来控制。所述两个或更多个可编程元件中的每一者包含一或多个混合巨自旋霍尔效应GSHE‑自旋转移力矩STT磁阻随机存取存储器MRAM单元，其中两个或更多个混合GSHE‑STT MRAM单元并联耦合。

Description

用于高密度低功率GSHE-STT MRAM的多电平单元设计
根据35U.S.C.§119要求优先权
本专利申请案要求2014年1月28日申请的标题为“用于高密度低功率GSHE-STTMRAM的多电平单元设计(MULTI-LEVEL CELL DESIGNS FOR HIGH DENSITY LOW POWERGSHE-STT MRAM)”的第61/932768号临时专利申请案的权益，所述临时专利申请案是待决的且转让给本受让人且特此明确地以全文引用的方式并入本文中。
技术领域
所揭示的方面是针对基于由高密度低功率混合巨自旋霍尔效应(GSHE)-自旋转移力矩(STT)磁阻随机存取存储器(MRAM)结构形成的存储器元件的多电平单元设计。在一些方面中，具有唯一切换电阻和对应切换电流特性的两个或更多个存储器元件可由共同存取晶体管控制，以便提供高密度解决方案。
背景技术
移动计算需要高密度且高性能存储器系统，并且具体地说固态存储装置。
快闪存储器已知用于在大量非易失性存储系统中应用。然而，虽然快闪存储器提供高密度，但快闪存储器趋于为缓慢的，这可造成大约10us-1ms的大的编程延迟，因此使快闪存储器对于许多高性能应用是不合意的。
动态随机存取存储器(DRAM)是例如用于主存储器结构中的大容量数据存储的流行存储器技术的另一实例。DRAM提供中等密度和中等速度的特性，编程延迟为约10ns。因此，DRAM技术也不最佳地适合于高密度和高性能。
静态随机存取存储器(SRAM)是又一流行存储器技术，常用作为暂存区和用在高速缓冲存储器应用中。SRAM技术是快速的且可提供约1ns的编程延迟，但对于每一存储器单元需要大面积，这导致低密度。因此，SRAM技术也未能满足高密度和高性能的需求。
磁阻随机存取存储器(MRAM)是具有与易失性存储器相当的响应(读取/写入)时间的非易失性存储器技术。具体地说，自旋转移力矩MRAM(STT-MRAM)提供现有技术水平解决方案，其中STT-MRAM位单元使用电子，所述电子在通过薄膜时变为自旋极化(自旋滤波器)。STT-MRAM带来高性能，但STT-MRAM的密度与相当的快闪和DRAM解决方案相比低得多。
混合巨自旋霍尔效应(GSHE)-自旋转移力矩(STT)磁阻随机存取存储器(MRAM)已在以引用的方式并入本文中的2014年8月5日申请的标题为“高密度低功率GSHE-STT MRAM(High Density Low Power GSHE-STT MRAM)”的第14/451,510号美国专利申请(下文称为“'510参考文献”)中公开。如本文揭示，混合GSHE-STT MRAM元件包含形成于第一端子(A)与第二端子(B)之间的GSHE条带，以及磁性隧道结(MTJ)，所述MTJ的自由层介接所述GSHE条带，且所述MTJ的顶部电极耦合到第三端子(C)。所述MTJ的自由层的易磁化轴的磁化大体上垂直于由横穿第一端子与第二端子之间的SHE/GSHE条带的电子产生的磁化方向，以使得所述MTJ的自由层经配置以基于从第一端子注入到第二端子/从第二端子注入到第一端子的第一充电电流以及经由顶部电极通过第三端子而注入到MTJ中或从MTJ提取(即，正/负电流方向)的第二充电电流而切换。
此些混合GSHE-STT MRAM解决方案提供高密度和高性能解决方案，其优于例如快闪、DRAM、SRAM且还有STT-MRAM等上述已知技术。然而，虽然这些GSHE-STT MRAM解决方案提供合意的高密度和高性能，但用以将由GSHE-STT MRAM元件形成的位单元连接到存储器阵列的辅助电路元件施加了密度上的局限性。例如，用以将GSHE-STT MRAM元件连接到例如字线和位线等存储器阵列控制线的存取晶体管是基于常规的硅技术。这些存取晶体管可仅放置或形成于单个硅层上，而GSHE-STTT MRAM元件可跨越单个硅层上方的多个层而形成。存取晶体管可大于GSHE-STT MRAM元件。因此，由GSHE-STT MRAM技术形成的存储器阵列的密度取决于这些存取晶体管的占据面积。存取晶体管的较大占据面积导致较低密度。
发明内容
示范性方面包含针对多电平单元(MLC)的系统和方法，所述MLC包括：耦合到共同存取晶体管的两个或更多个(n个)可编程元件，其中所述两个或更多个可编程元件中的每一者(例如，[i])具有对应一对两个或更多个唯一切换电阻(例如，RP[i]和RAP[i])和两个或更多个切换电流(例如，Ic[i])特性，以使得在相应两个或更多个切换电阻中配置的两个或更多个可编程元件的组合对应于多位二进制状态，所述多位二进制状态可通过使切换电流通过共同存取晶体管来控制，且其中所述两个或更多个可编程元件中的每一者包括一或多个混合巨自旋霍尔效应(GSHE)-自旋转移力矩(STT)磁阻随机存取存储器(MRAM)单元，所述GSHE-STT MRAM单元并联耦合。
例如，示范性方面涉及多电平单元(MLC)，其包括：耦合到共同存取晶体管的一或多个可编程元件，其中所述一或多个可编程元件中的每一者具有分别对应于两个二进制状态的一对唯一切换电阻。所述切换电阻由混合巨自旋霍尔效应(GSHE)-自旋转移力矩(STT)磁阻随机存取存储器(MRAM)元件提供。
另一示范性方面涉及形成多电平单元(MLC)的方法，所述方法包括：以分别对应于两个二进制状态的一对唯一切换电阻形成一或多个可编程元件，其中所述切换电阻由混合巨自旋霍尔效应(GSHE)-自旋转移力矩(STT)磁阻随机存取存储器(MRAM)元件提供。所述一或多个可编程元件耦合到共同存取晶体管。
又一示范性方面涉及多电平单元(MLC)，其包括：用于将分别对应于两个二进制状态的一对唯一切换电阻提供到一或多个可编程元件中的每一者的装置，其中所述切换电阻是基于混合巨自旋霍尔效应(GSHE)-自旋转移力矩(STT)磁阻随机存取存储器(MRAM)元件的切换电阻；以及用于存取所述一或多个可编程元件的共同装置。
附图说明
呈现随附图式以辅助描述本发明的方面且仅仅为了说明而非限制所述方面而提供随附图式。
图1A说明包括'510参考文献中描述的混合GSHE-STT MRAM位单元的存储器单元100的侧视图。
图1B说明图1A中所描绘的具有平面内MTJ的存储器单元100的俯视图。
图1C说明包括垂直磁各向异性(PMA)MTJ的存储器单元100的俯视图。
图1D说明存储器单元100的装置表示或符号。
图2说明如'510参考文献中所描述的单电平单元(SLC)GSHE-STT MRAM位单元。
图3说明根据示范性方面的在位单元中具有两个GSHE-STT MRAM元件的多电平单元(MLC)GSHE-STT MRAM。
图4说明根据示范性方面的具有n-电平异质GSHE-STT MRAM单元或可编程元件的多电平单元(MLC)GSHE-STT MRAM。
图5说明根据示范性方面的用于3位MLC的编程状态之间的转变。
图6A-D包含与用于在示范性MLC的可编程单元内形成并联连接的堆叠结构相关的说明。
图7A-B包含根据示范性方面的与用于在示范性MLC的可编程单元内形成串联连接的堆叠结构相关的说明。
图8说明关于根据示范性方面的形成MLC的方法的流程图。
具体实施方式
在以下针对本发明的特定实施例的描述和相关图式中揭示本发明的若干方面。可在不脱离本发明的范围的情况下设计出替代实施例。此外，将不会详细描述本发明的众所周知的元件，或将省略所述元件，以免混淆本发明的相关细节。
词语“示范性”在本文中用以意味着“充当实例、例子或说明”。本文中被描述为“示范性”的任何实施例未必应解释为比其它实施例优选或有利。同样，术语“本发明的实施例”并不要求本发明的所有实施例包含所论述特征、优势或操作模式。
本文中所使用的术语仅仅是出于描述特定实施例的目的，且并不意图限制本发明的实施例。如本文所使用，单数形式“一”和“所述”希望还包括复数形式，除非上下文另外清楚地指示。将进一步理解，术语“包括”及/或“包含”当在本文中使用时指定所陈述的特征、整数、步骤、操作、元件及/或组件的存在，但并不排除一或多个其它特征、整数、步骤、操作、元件、组件及/或其群组的存在或添加。
另外，依据待由(例如)计算装置的元件执行的动作序列来描述许多实施例。将认识到，可由特定电路(例如，专用集成电路(ASIC))、由正由一或多个处理器执行的程序指令或由两者的组合来执行本文中所述的各种动作。此外，可认为本文中所述的这些动作序列完全体现于任何形式的计算机可读存储媒体内，所述计算机可读存储媒体中已存储一组对应的计算机指令，所述指令在被执行时将致使相关联的处理器执行本文中所述的功能性。因此，本发明的各种方面可以若干不同形式来体现，所有所述形式均被涵盖在所主张的标的物的范围内。另外，对于本文中所描述实施例中的每一者来说，任何此类实施例的对应形式可在本文中被描述为(例如)“经配置以(执行所描述动作)的逻辑”。
示范性方面包含高密度存储器结构，其包括混合GSHE-STT MRAM元件，例如'510参考文献中描述的混合GSHE-STT MRAM元件。由于将GSHE-STT MRAM位单元耦合到存储器阵列的存取晶体管的大小已在前述部分中辨识为增加基于GSHE-STT MRAM的存储器的密度中的限制因素，因此方面包含用于跨越两个或更多个GSHE-STT MRAM位单元共享存取晶体管的解决方案。以此方式，密度得以改善。具有并联耦合的两个或更多个混合GSHE-STT MRAM元件的示范性多电平单元提供两个或更多个切换电阻的唯一集合和对应切换电流特性，其中共享或共同存取晶体管可用以将这些多电平单元编程为多个二进制状态。
首先，将阐释如'510参考文献中所描述的GSHE-STT MRAM元件的结构。参考图1A，提供存储器元件100的侧视图。GSHE条带形成于端子A与B之间，其可由例如铜等金属形成。磁性隧穿结(MTJ)结构形成于GSHE条带上，所述MTJ的自由层介接所述GSHE条带。写入电流Iw在A与B之间在任一方向上通过GSHE条带。由于自旋霍尔效应而在大体上垂直于GSHE条带的表面上的写入电流的方向上引起磁极性，其通过调整GSHE条带的尺寸而放大。基于此引起的极化，可切换MTJ的自由层。另外，在存储器单元100中，还描绘任选的层Ru和CoFe以及反铁磁层(AFM)连同顶部电极。基于感测通过耦合到顶部电极的端子C的读取电流I读取而读取MTJ。
参考图1B中所描绘的存储器元件100存储器元件的俯视图，可见存储器单元100中的MTJ经定向以使得MTJ的易磁化轴大体上垂直于由GSHE条带引起的磁化。基于从斯托纳-沃尔法特星形线或曲线导出的众所周知的原理，易磁化轴和由横穿GSHE条带的电子产生的磁化方向的垂直方向导致MTJ的自由层的容易切换。因此，从图1A-B，通过垂直于GSHE磁化或自旋定向(x轴)的易磁化轴(y轴)，存储器元件100经设计以当A与B之间(在任一方向上)存在低得多的电流阈值时实现切换MTJ的自由层，因为MTJ的切换是基于垂直方向(例如图1B中的z轴)上的自旋力矩转移(STT)切换以及由于基于GSHE的磁化的组合。因此，所述组合称为混合GSHE-STT MRAM。将认识到对于MTJ，固定层的磁化是固定的，且当自由层的方向经对准到固定层时，低MTJ电阻状态存在，且当自由层和固定层的方向未对准时，则高MTJ电阻存在。当从第一端子A到第二端子B/从第二端子B到第一端子A的电流不小于阈值(约20uA)时，MTJ在存在从第三端子C(耦合到例如MTJ的顶部电极)流出的足够电流的情况下切换到状态“0”(低MTJ电阻)。类似地，如果存在进入第三端子C的足够电流，则MTJ切换到状态“1”(高MTJ电阻)。当从第一端子A到第二端子B/从第二端子B到第一端子A的电流小于阈值(约20uA)且进入或退出第三端子C的电流也是小的时，维持MTJ的先前状态(“0”或“1”)。
因此，一般来说，本发明的方面可包含混合GSHE-STT MRAM元件，其包括形成于第一端子A与第二端子B之间的GSHE条带，以及MTJ，所述MTJ的自由层介接GSHE条带，且所述MTJ的顶部电极耦合到第三端子C。所述自由层的易磁化轴的定向垂直于由横穿第一端子与第二端子之间的GSHE条带的电子产生的磁化，以使得MTJ的自由层经配置以基于从第一端子注入到第二端子/从第二端子注入到第一端子的第一充电电流以及经由顶部电极通过第三端子注入到MTJ中或从MTJ提取的第二充电电流而切换。
参考图1D，展示存储器元件100的装置表示或符号，其中第一端子“A”与和第二端子“B”之间的双箭头指示其中电流可影响耦合到第三端子“C”的MTJ的自由层的切换的双向。从所述等效电路表示可见，3端子存储器元件100的端子A与B之间的电阻极低(约几百欧)，并且因此MTJ可容易编程。
图1B描绘用于平面内MTJ的示范性存储器元件100的俯视图。参考图1C，包括垂直磁各向异性(PMA)MTJ的示范性存储器元件100的俯视图，其中PMA MTJ的易磁化轴垂直于所述平面(即，z轴或z方向)。同样，易磁化轴垂直于沿着x轴的GSHE磁化或自旋定向，且根据图1C的包括堆叠在GSHE条带上的PMA MTJ的存储器元件100的方面的操作类似于上文参考图1B的平面内MTJ阐释的操作。
本发明的示范性方面是针对包括GSHE-STT MTJ或混合GSHE-STT MRAM技术的存储器阵列。图2描绘例如如'510参考文献中所描述的混合GSHE MRAM元件的布置，其中展示包括混合GSHE-STT MRAM元件201、203、205和207的存储器阵列的一行。这些GHSE-STT MRAM元件中的每一者分别耦合到对应存取晶体管202、204、206和208，其中每位单元一个存取晶体管(如本文中所描述，位单元指代包括耦合到一或多个存储器元件的一或多个存取晶体管的结构)。此布置在本文中被称作单电平单元(SLC)。在所说明的行内，展示GSHE-STT MRAM单元201、203、205和207具有上述三个端子A、B和C，其标记为ASLC、BSLC和CSLC。GSHE-STT MRAM单元201、203、205和207串联连接且连接到共享传递晶体管209以连接到中点电压(Vmid)。所述串联连接的另一端耦合到用以控制用于读取或写入操作的电压值的读取-写入电压(Vrdwr)。GSHE-STT MRAM单元201、203、205和207中的每一者连接到对应存取晶体管202、204、206和208的漏极，其中存取晶体管的栅极连接到第四端子DSLC，其将对应SLC耦合到存储器阵列中的每一行的字线(例如，WL[0])。存取晶体管202、204、206和208的源极/漏极端子分别连接到位线BL[0，1，2，…]。如前文所述，存取晶体管202、204、206和208的大小显著大于对应GSHE-STT MRAM单元201、203、205和207的大小。
因此，现将关于多电平单元描述示范性方面，其可提供存储器阵列中与单电平单元相比的更高密度。
参考图3，说明包括示范性多电平单元(MLC)GSHE-STT MRAM存储器单元的存储器阵列的方面。类似于图2，在图3中，所描绘的行内，GSHE-STT MRAM单元301、303、305和307连接到对应存取晶体管302、304、306和308，其中存取晶体管的栅极连接到对应于所述行的字线WL[0]，且存取晶体管的源极连接到位线BL[0，1，2，…]。然而，不同于图2的SLC描述，图3还包含每一存储器单元内的额外GSHE-STT MRAM元件。额外GSHE-STT MRAM元件是复合GSHE-STT MRAM元件且表示为311、313、315和317，其中所述复合GSHE-STT MRAM元件311、313、315和317中的每一者包括两个GSHE-STT MRAM元件，其通过其相应第一端子(AMLC)和第二端子(BMLC)并联耦合。又，各自包括两个GSHE-STT MRAM元件的复合GSHE-STT MRAM元件311、313、315和317中的每一者也并联耦合到对应GSHE-STT MRAM元件301、303、305和307。存取晶体管302、304、306和308形成用于GSHE-STT MRAM元件的共同存取装置，且因此耦合到GSHE-STT MRAM元件301、303、305和307，以及通过这些GSHE-STT MRAM单元中的每一者的第三或读取端子(CMLC)耦合到包括两个GSHE-STT MRAM元件的复合GSHE-STT MRAM元件311、313、315和317，以使得共享或共同存取晶体管或用于存取的共同装置耦合到所述行的每一位单元内的三个GSHE-STT MRAM单元。共同存取晶体管的栅极充当多电平单元的存取启用端子或第四端子DMLC，其中存取启用端子(DMLC)耦合到字线WL[0]。特定GSHE-STT MRAM单元因此可当对应字线WL[0]被选择或有效高时通过存取启用端子(DMLC)而启用。类似于图2的SLC，图3的MLC也连接到中点电压Vmid和读取-写入电压Vrdwr，如所示。
由于复合GSHE-STT MRAM元件311、313、315和317内哦两个GSHE-STT MRAM元件的并联连接，复合GSHE-STT MRAM元件311、313、315和317的电阻不同于位单元内的对应GSHE-STT MRAM元件301、303、305和307的电阻。换句话说，每一位单元现在包括耦合到共同存取晶体管的两个不同电阻元件。例如，集中于耦合到传递晶体管309的第一MLC位单元，所述第一位单元包括GSHE-STT MRAM元件301，其在其MTJ的低电阻状态或逻辑“0”状态中具有第一电阻(例如，RP[1])且在其MTJ的高电阻或逻辑“1”状态中具有第二电阻(RAP[1])；以及类似地，复合GSHE-STT MRAM元件311具有对应于其逻辑“0”状态的第三电阻(例如，RP[2])和对应于其逻辑“1”状态的第四电阻(例如，RAP[2])。切换这四个电阻中的每一者所需的电流是不同的，并且因此，第一MLC位单元可经编程为四个二进制状态，其对应于“00”(RP[1]，RP[2])、“01”(RP[1]，RAP[2])、“10”(RAP[1]，RP[2])以及“11”(RAP[1]，RAP[2])。
更详细来说，可通过共同存取晶体管302控制第一MLC位单元的四个二进制状态之间的转变。例如，从可假定为初始化状态的状态“00”(RP[1]，RP[2])开始，在第一方向上通过存取晶体管302可施加低切换电流，其足以切换复合GSHE-STT MRAM元件311但不足以切换GSHE-STT MRAM元件301。这将导致第一MLC位单元中的状态“10”(RAP[1]，RP[2])。如果注入将切换311和301两者的较高电流，那么可实现向“11”(RAP[1]，RAP[2])的状态转变。从其上，如果在反向方向上施加足以翻转GSHE-STT MRAM元件301但不足以翻转GSHE-STT MRAM元件311的电流，那么状态可转变到“10”(RAP[1]，RP[2])。以此方式，可在第一MLC位单元中编程全部四个二进制状态。类似地，可编程所述行内的全部单元。
编程MLC位单元的以上概念可延伸到任何数目的电平。例如，MLC位单元可具有n个元件，具有针对RP和RAP的唯一电阻值，所述n个元件中的每一者基于对应地唯一切换电流Ic而在这两个电阻状态之间翻转。MLC位单元内的这n个唯一元件中的每一者可为单个GSHE-STT MRAM或复合GSHE-STT MRAM元件，其具有一数目的并联耦合的两个或更多个唯一GSHE-STT MRAM元件。GSHE-STT MRAM元件和包括一数目的并联耦合的两个或更多个唯一GSHE-STT MRAM元件的一或多个唯一复合元件可耦合到存取晶体管。
现在参看图4，说明包括MLC位单元401-403的示范性存储器阵列的一行。图4中的这些位单元的结构类似于图3中的上述特征，但延伸到由每一位单元内的单个共享或共同存取晶体管控制的一般n数目个可编程元件。更详细来说，考虑MLC位单元401。如所示，MLC位单元401包含存取晶体管401A，其耦合到标记为401[1]、401[2]…401[n]的n个可编程元件。这些n个可编程元件中的至少一者包括并联耦合的两个或更多个GSHE-STT MRAM元件。通过这n个可编程元件，2n个逻辑状态是可能的。可编程元件401[1]和401[2]可对应于图3的GSHE-STT MRAM元件301和复合GSHE-STT MRAM元件311，其操作在上文详细论述。复合可编程元件401[n]包含并联连接的n个GSHE-STT MRAM元件，具有对应电阻值RAP[n]和RP[n]。如先前，所述n个GSHE-STT MRAM单元中的每一者的编程端子AMLC是连接的，且所述n个GSHE-STT MRAM单元中的每一者的编程端子BMLC是连接的，如所示。存取晶体管401A的漏极连接到所述n个可编程元件的读取端子(CMLC)中的每一者。在一些方面中，n个可编程元件的并联连接可如针对MLC位单元401所示而堆叠。所述2n个逻辑状态可以如上文参考图3针对22＝4个可编程状态阐释的类似方式遍历，其中展示每一MLC位单元包括n＝2个可编程元件。所属领域的技术人员将认识到如何基于本发明编程一般数目的2n个状态。
关于读取或感测二进制值或检测MLC位单元401-404的电阻状态，可将相同电压(例如，Vdd/2)作为VAMLC和VBMLC施加图4中所示的到MLC写入端子AMLC和BMLC。可在读取端子CMLC上施加不同电压VCMLC，其中电压VCMLC可具有高于VAMLC和VBMLC的小差量(例如，约0.1V)。可测量CMLC与在端子AMLC和BMLC处的合并电压之间的电阻以便感测放置在端子AMLC、BMLC与CMLC之间的MLC位单元内所存储的电阻状态。
同样，关于编程MLC位单元，可跨越MLC写入端子AMLC和BMLC施加对应写入电流I写入。可针对I写入的正值“+”(即，在第一方向上横穿的电流)在端子CMLC上以高于VAMLC和VBMLC的小差量(例如，约0.1V)施加不同电压VCMLC。可在预定持续时间中针对I写入的负值“-”(即，在反向或第二方向上横穿的电流)在端子CMLC上以低于VAMLC和VBMLC的小差量(例如，约0.1V)施加电压VCMLC。针对n＝3或针对3位MLC位单元或换句话说具有三个可编程元件或位“1”、“2”和“3”的MLC位单元代表性地说明正或负I写入电流的示范性序列。
参考图5，针对3位MLC(即，包括耦合到共同存取晶体管的3个可编程元件的MLCGSHE-STT MRAM位单元)说明编程状态和用于遍历通过编程状态的编程路径。所述3位MLC可为存储器阵列的一行的部分，其中所述行可包括一或多个额外类似的3位MLC。通过3个位，23＝8个二进制状态是可能的。这8个二进制状态本文将称为“MLC状态”或“MLC逻辑状态”。8个MLC状态对应于Rp[1，2，3]和RAP[1，2，3]状态的各种组合，且这8个MLC状态可通过传递正或负I写入(即，在任一方向上的写入电流)从一个状态遍历到另一状态而达到。因此，如果在经正规化的尺度上考虑I写入的写入电流值，那么Ic[1]表示针对可编程元件“1”将电阻状态Rp[1]翻转到RAP[1]所需的写入电流(也被称作“临界电流”)。类似地，Ic[2]和Ic[3]涉及分别针对可编程元件“2”和“3”用于将Rp[2]翻转到RAP[2]和将Rp[3]翻转到RAP[3]的写入电流。需要在第二方向上的反向写入电流或I写入用于在相反方向上翻转电阻状态，如图中的负“-”电流值指示。
具体地说，在图5中，以数字识别符“(a)”表示的转变路径说明MLC状态转变，具有以下写入电流值和对应状态转变。对于位“1”或可编程元件“1”，写入电流Ic[1]＝1，其对应于RP[1]＝4和RAP[1]＝2RP[1]＝8。对于位“2”或可编程元件“2”，Ic[2]＝2，其对应于RP[2]＝2和RAP[2]＝2RP[2]＝4。对于位“3”或可编程元件“3”，Ic[3]＝4，其对应于电阻RP[3]＝1和RAP[3]＝2RP[3]＝2。
关于基于针对位“1”、“2”和“3”的以上写入电流值的状态转变，可始终以I写入<-4达到MLC状态“000”，无论MLC位单元的初始状态如何。这是因为足够低的写入电流将全部3个可编程元件翻转到其逻辑“0”状态。可始终以I写入>+4达到MLC状态“111”，无论MLC位单元的初始状态如何，因为足够高的电流将全部3个可编程元件翻转到其逻辑“1”状态。因此，可通过传递足够低以将全部三个可编程元件翻转到其逻辑“0”状态的写入电流达到针对3个位(即，“000”)的二进制最小值，其中此写入电流可被称为最小切换电流。类似地，可通过传递足够低以将全部三个可编程元件翻转到其逻辑“1”状态的写入电流达到针对3个位(即，“111”)的二进制最大值，其中此写入电流也可被称作最大切换电流。
除以数字识别符“(a)”展示的状态转变路径以及到状态“000”和“111”的上述转变路径之外，图5还说明以数字识别符“(b)”展示的转变路径。基于这些路径(b)的状态转变连同对应写入电流I写入值如下。对于负值或-I写入＝1.5的写入电流，状态从“010”转变到“011”和从“101”转变到“100”。对于负值或-I写入＝2.5的写入电流，状态从“000”转变到“011”和从“111”转变到“100”。
因此，编程n位MLC位单元的高效方式包含读取MLC位单元以便检测MLC位单元的电流或初始状态，且随后在各种所说明的转变路径(a)当中以及从额外路径(b)选择最佳路径。以此方式，编程延迟和功率可经优化。如前文所述，用于编程全部n位的共同存取晶体管或单个MLC位单元内的编程元件促成在面积方面的显著节省，且因此可使用GSHE-STT MRAM技术实现高密度存储器配置。
现在参看图6A-D，展示用于形成上述MLC位单元的堆叠结构。更具体来说，图6A说明堆叠在GSHE条带的任一侧上的两个MTJ，例如图1A中所示的GSHE条带。顶部MTJ耦合到顶部电极且底部MTJ耦合到底部电极。顶部和底部电极的端子A和B已经按所需的次序连接以形成例如图3的2单元可编程GSHE-STT MRAM元件311。有可能通过还将MTJ元件耦合到GSHE条带的任一侧(即，x-y平面上的暴露侧)以便耦合更多MTJ元件以形成不同电阻状态来进一步延伸此概念。GSHE条带无需限于具有6个侧面的立方体形状，但可为耦合两个端子A和B的任何多边形形状，因此，理论上允许形成任何数目的n个MTJ，用于产生具有电阻状态Rp[n]和RAP[n]的GSHE-STT MRAM元件。图6B说明图6A的结构在x方向上的侧视图；图6C说明图6A的结构在z方向上的俯视图；以及图6D说明图6A的结构在y方向上的侧视图。
参考图7A，已说明从又一堆叠布置的z方向的俯视图，其中n个MLC的第一MLC单元([1])的第二端子(B)与第二MLC单元([2])的第一端子(A)共享，以使得同一端子用于第一MLC单元[1]的第二端子(B)和第二MLC单元[2]的第一端子(A)。以此方式，MLC单元[1]和[2]可串联连接。如所说明，此概念可延伸到n个MLC单元，其中最后MLC单元是MLC单元[n]。所述n个MLC单元的第三端子C[1，2…n]根据先前所描述的方面可用于读取操作。图7B说明图7A的在x方向上的对应侧视图。
因此，已经呈现与由包括混合GSHE-STT MRAM存储器单元的存储器元件形成的MLC单元相关的示范性方面的描述，所述MLC单元连接到共享存取晶体管用于改善密度。将了解，方面包含用于执行本文中所揭示的过程、功能及/或算法的各种方法。例如，如图8中所说明，方面可包含形成多电平单元(例如，MLC 401)的方法，所述方法包括：以分别对应于两个二进制状态(“0”和“1”)的一对唯一切换电阻(RP[i]和RAP[i])形成一或多个可编程元件，其中所述切换电阻由混合巨自旋霍尔效应(GSHE)-自旋转移力矩(STT)磁阻随机存取存储器(MRAM)元件提供-框802；以及将所述一或多个(n个)可编程元件耦合到共同存取晶体管(例如，存取晶体管401A)-框804。
所属领域的技术人员将了解，可使用多种不同技术及技艺中的任一者来表示信息及信号。例如，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示贯穿以上描述可能提及的数据、指令、命令、信息、信号、位、符号和码片。
此外，所属领域的技术人员应了解，结合本文中所揭示的方面来描述的各种说明性逻辑块、模块、电路和算法步骤可实施为电子硬件、计算机软件或两者的组合。为清楚说明硬件与软件的此可互换性，上文已大体上关于其功能性而描述了各种说明性组件、块、模块、电路和步骤。此类功能性是实施为硬件还是软件取决于特定应用程序及施加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式来实施所描述的功能性，但此类实施方案决定不应被解释为会导致脱离本发明的范围。
结合本文中所揭示的方面而描述的方法、序列和/或算法可直接以硬件、以由处理器执行的软件模块或以所述两者的组合来体现。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸式磁盘、CD-ROM，或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息和将信息写入到存储媒体。在替代例中，存储媒体可与处理器成一体式。
因此，示范性方面可包含体现用于形成示范性混合GSHE-STT MRAM单元以及相关电路拓扑和存储器阵列的方法的计算机可读媒体。因此，本发明不限于所说明的实例，且任何用于执行本文中所描述的功能性的装置包含于本发明的方面中。
虽然前述揭示内容展示本发明的说明性方面，但应注意，在不脱离如所附权利要求书界定的本发明的范围的情况下，可在其中做出各种改变和修改。无需以任何特定次序来执行根据本文中所述的本发明的方面的方法权利要求的功能、步骤及/或动作。此外，尽管可以单数形式描述或主张本发明的元件，但除非明确陈述限于单数，否则也涵盖复数形式。

Claims (15)

1.一种多电平单元MLC，其包括：
一或多个可编程元件，其耦合到共同存取晶体管，
其中所述一或多个可编程元件中的每一者是三端子装置且具有分别对应于两个二进制状态的一对唯一切换电阻，
其中所述切换电阻由一或多个混合巨自旋霍尔效应GSHE-自旋转移力矩STT磁阻随机存取存储器MRAM元件提供，其中混合GSHE-STT MRAM元件包括形成于GSHE条带上的至少一个磁性隧道结MTJ，
其中所述一或多个可编程元件中的至少一个可编程元件包括两个或更多个并联连接以形成复合MTJ，以使得所述复合MTJ的第一端子由所述两个或更多个MTJ的耦合在一起的第一写入端子形成，所述复合MTJ的第二端子由所述两个或更多个MTJ的耦合在一起的第二写入端子形成，且所述复合MTJ的第三端子由所述两个或更多个MTJ的耦合在一起的读取端子形成。
2.根据权利要求1所述的MLC，其中所述一或多个可编程元件中的每一者经配置以基于通过所述共同存取晶体管的对应唯一切换电流而在所述两个二进制状态之间切换。
3.根据权利要求1所述的MLC，其中所述MLC的第一写入端子和所述MLC的第二写入端子通过所述一或多个可编程元件的串联连接而耦合。
4.根据权利要求1所述的MLC，其进一步包括用以启用所述MLC的存取启用端子，所述存取启用端子耦合到所述存取晶体管的栅极端子。
5.根据权利要求1所述的MLC，其中所述一或多个可编程元件基于读取操作而经编程以确定所述一或多个可编程元件的初始状态，随后是写入操作，所述写入操作包括对应切换电流以适当地切换所述一或多个可编程元件的二进制状态以便转变到对应于所需写入值的状态。
6.根据权利要求1所述的MLC，其中所述一或多个可编程元件基于通过在执行写入操作之前传递对应最大或最小切换电流将所述可编程元件中的每一者的所述状态初始化为二进制最大值或二进制最小值而经编程。
7.根据权利要求1所述的MLC，其中所述MTJ的所述并联连接包括共享所述第一端子和所述第二端子的堆叠结构以及共同GSHE条带。
8.一种形成多电平单元MLC的方法，所述方法包括：
以分别对应于两个二进制状态的一对唯一切换电阻形成一或多个可编程元件作为三端子装置，
其中所述切换电阻由混合巨自旋霍尔效应GSHE-自旋转移力矩STT磁阻随机存取存储器MRAM元件提供，其中混合GSHE-STT MRAM元件包括形成于GSHE条带上的至少一个磁性隧道结MTJ，
其中所述一或多个可编程元件中的至少一个可编程元件包括两个或更多个并联连接以形成复合MTJ，以使得所述复合MTJ的第一端子由所述两个或更多个MTJ的耦合在一起的第一写入端子形成，所述复合MTJ的第二端子由所述两个或更多个MTJ的耦合在一起的第二写入端子形成，且所述复合MTJ的第三端子由所述两个或更多个MTJ的耦合在一起的读取端子形成；以及
将所述一或多个可编程元件耦合到共同存取晶体管。
9.根据权利要求8所述的方法，其包括使唯一切换电流通过所述共同存取晶体管以致使所述一或多个可编程元件中的对应一者在所述两个二进制状态之间切换。
10.根据权利要求8所述的方法，其包括在所述一或多个可编程元件的串联连接中耦合所述MLC的第一写入端子和所述MLC的第二写入端子。
11.根据权利要求8所述的方法，其进一步包括将存取启用端子耦合到所述共同存取晶体管的栅极端子，所述存取启用端子用于启用所述MLC。
12.根据权利要求8所述的方法，其包括：
基于读取操作对所述一或多个可编程元件进行编程以确定所述一或多个可编程元件的初始状态；以及
执行包括传递对应切换电流的写入操作以适当地切换所述一或多个可编程元件的二进制状态以便转变到所述可编程元件的状态到所需写入值。
13.根据权利要求8所述的方法，其包括基于通过在执行写入操作之前传递对应最大或最小切换电流将所述可编程元件中的每一者的二进制状态初始化为二进制最大值或二进制最小值而对所述一或多个可编程元件进行编程。
14.根据权利要求9所述的方法，其包括以所述MTJ的共享所述第一端子和所述第二端子的堆叠结构以及共同GSHE条带来形成所述复合MTJ。
15.一种用于形成多电平单元MLC的设备，其包括用于执行根据权利要求8到14中任一权利要求所述的方法的装置。
CN201580004716.1A 2014-01-28 2015-01-19 用于高密度低功率gshe-stt mram的多电平单元设计 Expired - Fee Related CN105917411B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461932768P 2014-01-28 2014-01-28
US61/932,768 2014-01-28
US14/479,539 US20150213867A1 (en) 2014-01-28 2014-09-08 Multi-level cell designs for high density low power gshe-stt mram
US14/479,539 2014-09-08
PCT/US2015/011898 WO2015116415A1 (en) 2014-01-28 2015-01-19 Multi-level cell designs for high density low power gshe-stt mram

Publications (2)

Publication Number Publication Date
CN105917411A CN105917411A (zh) 2016-08-31
CN105917411B true CN105917411B (zh) 2018-07-27

Family

ID=53679626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580004716.1A Expired - Fee Related CN105917411B (zh) 2014-01-28 2015-01-19 用于高密度低功率gshe-stt mram的多电平单元设计

Country Status (5)

Country Link
US (1) US20150213867A1 (zh)
EP (1) EP3100270A1 (zh)
JP (1) JP2017509146A (zh)
CN (1) CN105917411B (zh)
WO (1) WO2015116415A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379313B2 (en) * 2012-09-01 2016-06-28 Purdue Research Foundation Non-volatile spin switch
US9300295B1 (en) * 2014-10-30 2016-03-29 Qualcomm Incorporated Elimination of undesirable current paths in GSHE-MTJ based circuits
JP6778866B2 (ja) * 2015-03-31 2020-11-04 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
CN114361329A (zh) 2015-11-27 2022-04-15 Tdk株式会社 磁阻效应元件、磁存储器、磁化反转方法及自旋流磁化反转元件
US9837602B2 (en) * 2015-12-16 2017-12-05 Western Digital Technologies, Inc. Spin-orbit torque bit design for improved switching efficiency
CN106328184B (zh) * 2016-08-17 2019-01-29 国网技术学院 Mlc stt-mram数据写入方法及装置、数据读取方法及装置
WO2018136003A1 (en) 2017-01-17 2018-07-26 Agency For Science, Technology And Research Memory cell, memory array, method of forming and operating memory cell
JP2018163710A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体記憶装置
US10229722B2 (en) 2017-08-01 2019-03-12 International Business Machines Corporation Three terminal spin hall MRAM
US10418082B2 (en) 2017-10-03 2019-09-17 Kuwait University Minimizing two-step and hard state transitions in multi-level STT-MRAM devices
JP6850273B2 (ja) * 2018-07-10 2021-03-31 株式会社東芝 磁気記憶装置
KR102517332B1 (ko) 2018-09-12 2023-04-03 삼성전자주식회사 스핀-궤도 토크 라인을 갖는 반도체 소자 및 그 동작 방법
KR102604071B1 (ko) 2018-11-23 2023-11-20 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US10762942B1 (en) 2019-03-29 2020-09-01 Honeywell International Inc. Magneto-resistive random access memory cell with spin-dependent diffusion and state transfer
CN112151102B (zh) * 2019-06-28 2022-09-27 中电海康集团有限公司 测试结构与测试方法
EP3799049A1 (en) * 2019-09-26 2021-03-31 Imec VZW Sot multibit memory cell
US11514962B2 (en) 2020-11-12 2022-11-29 International Business Machines Corporation Two-bit magnetoresistive random-access memory cell
US11437083B2 (en) 2021-02-05 2022-09-06 International Business Machines Corporation Two-bit magnetoresistive random-access memory device architecture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927995B2 (en) * 2001-08-09 2005-08-09 Hewlett-Packard Development Company, L.P. Multi-bit MRAM device with switching nucleation sites
CN102479542A (zh) * 2010-11-29 2012-05-30 希捷科技有限公司 具有多层单元(mlc)数据存储能力的磁性存储单元
CN102693759A (zh) * 2011-03-23 2012-09-26 希捷科技有限公司 用于多级单元(mlc)存储单元的非顺序编码方案
US8587993B2 (en) * 2009-03-02 2013-11-19 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331141B2 (en) * 2009-08-05 2012-12-11 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
US8625337B2 (en) * 2010-05-06 2014-01-07 Qualcomm Incorporated Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements
US8625336B2 (en) * 2011-02-08 2014-01-07 Crocus Technology Inc. Memory devices with series-interconnected magnetic random access memory cells
KR101215951B1 (ko) * 2011-03-24 2013-01-21 에스케이하이닉스 주식회사 반도체 메모리 및 그 형성방법
US9123884B2 (en) * 2011-09-22 2015-09-01 Agency For Science, Technology And Research Magnetoresistive device and a writing method for a magnetoresistive device
US9058885B2 (en) * 2011-12-07 2015-06-16 Agency For Science, Technology And Research Magnetoresistive device and a writing method for a magnetoresistive device
KR101649978B1 (ko) * 2012-08-06 2016-08-22 코넬 유니버시티 자기 나노구조체들의 스핀 홀 토크 효과들에 기초한 전기적 게이트 3-단자 회로들 및 디바이스들
US8816455B2 (en) * 2012-10-22 2014-08-26 Crocus Technology Inc. Memory devices with magnetic random access memory (MRAM) cells and associated structures for connecting the MRAM cells
GB2529773B (en) * 2013-06-21 2020-10-28 Intel Corp MTJ spin hall MRAM bit-cell and array
US9437272B1 (en) * 2015-03-11 2016-09-06 Qualcomm Incorporated Multi-bit spin torque transfer magnetoresistive random access memory with sub-arrays

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927995B2 (en) * 2001-08-09 2005-08-09 Hewlett-Packard Development Company, L.P. Multi-bit MRAM device with switching nucleation sites
US8587993B2 (en) * 2009-03-02 2013-11-19 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM)
CN102479542A (zh) * 2010-11-29 2012-05-30 希捷科技有限公司 具有多层单元(mlc)数据存储能力的磁性存储单元
CN102693759A (zh) * 2011-03-23 2012-09-26 希捷科技有限公司 用于多级单元(mlc)存储单元的非顺序编码方案

Also Published As

Publication number Publication date
US20150213867A1 (en) 2015-07-30
CN105917411A (zh) 2016-08-31
WO2015116415A1 (en) 2015-08-06
EP3100270A1 (en) 2016-12-07
JP2017509146A (ja) 2017-03-30

Similar Documents

Publication Publication Date Title
CN105917411B (zh) 用于高密度低功率gshe-stt mram的多电平单元设计
US9230627B2 (en) High density low power GSHE-STT MRAM
US7755923B2 (en) Memory array with read reference voltage cells
KR101290144B1 (ko) 스핀-전달 토크 메모리에 대한 비-파괴적 셀프-레퍼런스 판독 방법
KR101405864B1 (ko) 멀티-레벨 셀(ｍｌｃ) 데이터 저장 능력을 갖는 자기 메모리 셀
US7936580B2 (en) MRAM diode array and access method
WO2016159017A1 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
US7457149B2 (en) Methods and apparatus for thermally assisted programming of a magnetic memory device
US8139397B2 (en) Spatial correlation of reference cells in resistive memory array
US20120287705A1 (en) Spin-Torque Transfer Magneto-Resistive Memory Architecture
US9747967B2 (en) Magnetic field-assisted memory operation
US9524767B2 (en) Bitcell wth magnetic switching elements
US7859891B2 (en) Static source plane in stram
US7751231B2 (en) Method and integrated circuit for determining the state of a resistivity changing memory cell
US9224941B2 (en) System with magnetically stable states and method for asserting magnetically stable state
US7061795B2 (en) Magnetic random access memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180727

Termination date: 20200119