CN108074604A - 一种准双口mram芯片及其读写方法 - Google Patents

一种准双口mram芯片及其读写方法 Download PDF

Info

Publication number
CN108074604A
CN108074604A CN201610990918.4A CN201610990918A CN108074604A CN 108074604 A CN108074604 A CN 108074604A CN 201610990918 A CN201610990918 A CN 201610990918A CN 108074604 A CN108074604 A CN 108074604A
Authority
CN
China
Prior art keywords
address
instruction
write
twoport
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610990918.4A
Other languages
English (en)
Other versions
CN108074604B (zh
Inventor
戴瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201610990918.4A priority Critical patent/CN108074604B/zh
Publication of CN108074604A publication Critical patent/CN108074604A/zh
Application granted granted Critical
Publication of CN108074604B publication Critical patent/CN108074604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明一种准双口MRAM芯片，包括多个阵列，准双口MRAM芯片同时收到读写第一地址的第一指令与读写第二地址的第二指令，第一地址与第二地址属于不同的阵列，或者第一地址与第二地址属于同一阵列的同一行，第一指令与第二指令同时操作。本发明还提供一种准双口MRAM芯片的读写方法。本发明提供的准双口MRAM芯片及其读写方法，能够在实际使用中大部分时间里都能在一个读写周期里同时进行两处读写，如果不能做到，则分两个周期进行读写。

Description

一种准双口MRAM芯片及其读写方法
技术领域
本发明涉及半导体芯片领域，具体涉及一种准双口MRAM芯片及其读写方法。
背景技术
关于MRAM：
本发明的背景是MRAM技术的成熟。MRAM是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。
它的经济性想当地好，单位容量占用的硅片面积比SRAM有很大的优势，比在此类芯片中经常使用的NOR Flash也有优势，比嵌入式NOR Flash的优势更大。它的性能也相当好，读写时延接近最好的SRAM，功耗则在各种内存和存储技术最好。而且MRAM不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容。MRAM可以和逻辑电路集成到一个芯片中。
MRAM的原理：
MRAM的原理，是基于一个叫做磁性隧道结(Magnetic Tunnel Junction，MTJ)的结构。它是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的。如图：
下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层同向或反向。由于量子物理的效应，电流可以穿过中间的隧道势垒层，但是MTJ的电阻和可变磁化层的磁化方向有关。磁化方向可以和固定磁化层同向为低电阻态，如图1所示；磁化方向可以和固定磁化层反向为高电阻态，如图2所示。
读取MRAM的过程就是对MTJ的电阻进行测量。使用比较新的STT-MRAM技术，写MRAM也比较简单：使用比读更强的电流穿过MTJ进行写操作。一个自下而上的电流把可变磁化层置成与固定层同向，自上而下的电路把它置成反向。
MRAM的架构
每个MRAM的记忆单元由一个MTJ和一个MOS管组成，MOS管的栅极(gate)连接到芯片的字线(Word Line，WL)负责接通或切断这个单元，MTJ和MOS管串接在芯片的位线(BitLine，BL)上，读写操作在位线上进行，如图3所示。
一个MRAM芯片由一个或多个MRAM存储单元的阵列组成，每个阵列有若干外部电路，如：
●行地址解码器：把收到的地址变成字线的选择
●列地址解码器：把收到的地址变成位线的选择
●读写控制器：控制位线上的读(测量)写(加电流)操作
●输入输出控制：和外部交换数据
双口内存
有时候，需要能够同时在两个地址对一块内存(RAM)进行读写操作。满足这种需求的内存叫做双口内存(Dual Port RAM)。
对于MRAM，双口应用的一个可能的场景是与处理器(CPU)集成在一起的场合。大部分CPU需要同时读取指令和读写数据。此时，指令和数据的缓存是分开的。
而代码和数据同时存在一块内存里，这样内存使用有更好的灵活性。
嵌入式MRAM速度很快，接近使用SRAM制成的缓存，而密度却比SRAM高8倍左右。如果MRAM能支持双口功能，将能够取代或大大减少SRAM缓存，提高系统的性价比。
由于SRAM的每一个存储单元是若干MOS管，双口的SRAM的设计是在每一个存储单元上增加一些电路，带来成本的成比例增加。
而MRAM的存储单元是被动器件，怎样实现双口功能是一个难题。目前市场上还没有这样的产品。怎样用最低的成本实现这个功能，是更大的难题。
发明内容
由于一块MRAM通常有大量的阵列，不同阵列是可以同时进行读写的。利用这一点，本发明设计了一种准双口的MRAM，能够在实际使用中大部分时间里都能在一个读写周期里同时进行两处读写，如果不能做到，则分两个周期进行读写。
本发明一种准双口MRAM芯片，包括多个阵列，准双口MRAM芯片同时收到读写第一地址的第一指令与读写第二地址的第二指令，第一地址与第二地址属于不同的阵列，或者第一地址与第二地址属于同一阵列的同一行，第一指令与第二指令同时操作。
进一步地，第一地址与第二地址属于同一阵列的不同行，第一指令与第二指令依次操作。
进一步地，第一指令与第二指令来自一个或多个处理器，准双口MRAM芯片向处理器发送等待信号，等待信号用于在读写未完成时通知处理器不要发送新的读写指令。
进一步地，第一指令用于读写处理器指令，第二指令用于读写处理器需要的数据；或者第一指令为用于读写处理器需要的数据，第二指令用于读写给处理器的指令。
进一步地，处理器的指令与处理器需要的数据分别存储在不同的阵列。
进一步地，准双口MRAM芯片的外部信号线包括用于第一指令的第一组信号线与用于第二指令的第二组信号线，第一组信号线包括第一使能信号线、第一地址线、第一读写操作线以及第一数据通道；第二组信号线包括第二使能信号线、第二地址线、第二读写操作线以及第二数据通道。
进一步地，准双口MRAM芯片的外部信号线还包括等待信号线。
本发明还提供一种上述准双口MRAM芯片的读写方法，包括以下步骤：
(1)准双口MRAM芯片收到读写第一地址的第一指令和/或读写第二地址的第二指令；
(2)单独收到第一指令或第二指令时，第一指令或第二指令单独操作；同时收到第一指令与第二指令时，第一地址与第二地址属于不同的阵列，所述第一指令与所述第二指令同时操作；或者同时收到第一指令与第二指令时，第一地址与第二地址属于同一阵列的同一行，第一指令与第二指令同时操作；同时收到第一指令与第二指令时，第一地址与第二地址属于同一阵列的不同行，第一指令与第二指令依次操作。
进一步地，步骤(2)同时收到第一指令与第二指令时，第一地址与第二地址属于不同的阵列，第一指令与第二指令同时操作，包括以下步骤：
(20)第一地址属于第一阵列，第二地址属于第二阵列，第一阵列的行地址解码器打开第一地址对应的行，第二阵列的行地址解码器打开第二地址对应的行；
(21)第一阵列的列地址解码器打开第一地址对应的列，第二阵列的列地址解码器打开第二地址对应的列；
(22)将第一数据通道与第二数据通道的数据，写入第一地址与第二地址对应的行、列的存储单元，或者将第一地址与第二地址对应的行、列的存储单元中的数据读出并写入第一数据通道与第二数据通道。
进一步地，步骤(2)同时收到第一指令与第二指令时，第一地址与第二地址属于同一阵列的同一行，第一指令与第二指令同时操作，包括以下步骤：
(23)所述阵列的行地址解码器打开所述行；
(24)所述阵列的列地址解码器同时打开第一地址对应的列与第二地址对应的列；
(25)将第一数据通道与第二数据通道的数据，写入第一地址与第二地址对应的行、列的存储单元，或者将第一地址与第二地址对应的行、列的存储单元中的数据读出并写入第一数据通道与第二数据通道。
进一步地，步骤(2)同时收到第一指令与第二指令时，第一地址与第二地址属于同一阵列的不同行，第一指令与第二指令依次操作，包括以下步骤：
(26)向处理器发送等待信号；
(27)所述阵列的行地址解码器打开第一地址对应的行；
(28)所述阵列的列地址解码器打开第一地址对应的列；
(29)将第一数据通道的数据，写入第一地址对应的行、列的存储单元，或者将第一地址对应的行、列的存储单元中的数据读出并写入第一数据通道；
(30)所述阵列的行地址解码器打开第二地址对应的行；
(31)所述阵列的列地址解码器打开所述第二地址对应的列；
(32)将第二数据通道的数据，写入第二地址对应的行、列的存储单元，或者将第二地址对应的行、列的存储单元中的数据读出并写入第二数据通道。
与现有技术相比，本发明提供的准双口MRAM芯片及其读写方法，具有以下有益效果：能够在实际使用中大部分时间里都能在一个读写周期里同时进行两处读写，如果不能做到，则分两个周期进行读写。
附图说明
图1是磁性隧道结的低电阻态示意图；
图2是磁性隧道结的高电阻态示意图；
图3是MRAM存储单元；
图4是现有技术中MRAM芯片的结构示意图；
图5是本发明的一个实施例的准双口MRAM芯片的结构示意图；
图6是第一地址与第二地址属于同一阵列的同一行的示意图。
具体实施方式
如图5所示，本发明的一个实施例的准双口MRAM芯片，包括多个阵列，准双口MRAM芯片同时收到读写第一地址的第一指令与读写第二地址的第二指令，第一地址与第二地址属于不同的阵列，或者第一地址与第二地址属于同一阵列的同一行，第一指令与第二指令同时操作。
准双口MRAM芯片的外部信号线包括用于第一指令的第一组信号线与用于第二指令的第二组信号线，第一组信号线包括第一使能信号线、第一地址线、第一读写操作线以及第一数据通道；第二组信号线包括第二使能信号线、第二地址线、第二读写操作线以及第二数据通道。
第一指令与所述第二指令来自处理器，所述准双口MRAM芯片向所述处理器发送等待信号，所述等待信号用于在读写未完成时通知所述处理器不要发送新的读写指令。
处理器可以是一个或多个。
上述准双口MRAM芯片的读写方法，包括以下步骤：
(1)准双口MRAM芯片收到读写第一地址的第一指令和/或读写第二地址的第二指令；
(2)单独收到第一指令或第二指令时，第一指令或第二指令单独操作；同时收到第一指令与第二指令时，第一地址与第二地址属于不同的阵列，所述第一指令与所述第二指令同时操作；或者同时收到第一指令与第二指令时，第一地址与第二地址属于同一阵列的同一行，第一指令与第二指令同时操作；同时收到第一指令与第二指令时，第一地址与第二地址属于同一阵列的不同行，第一指令与第二指令依次操作。
具体地，步骤(2)同时收到第一指令与第二指令时，第一地址与第二地址属于不同的阵列，第一指令与第二指令同时操作，包括以下步骤：
(20)第一地址属于第一阵列，第二地址属于第二阵列，第一阵列的行地址解码器打开第一地址对应的行，第二阵列的行地址解码器打开第二地址对应的行；
(21)第一阵列的列地址解码器打开第一地址对应的列，第二阵列的列地址解码器打开第二地址对应的列；
(22)将第一数据通道与第二数据通道的数据，写入第一地址与第二地址对应的行、列的存储单元，或者将第一地址与第二地址对应的行、列的存储单元中的数据读出并写入第一数据通道与第二数据通道。
如图6所示，第一地址与第二地址属于同一阵列的同一行时，第一指令与第二指令同时操作。
具体地，步骤(2)同时收到第一指令与第二指令时，第一地址与第二地址属于同一阵列的同一行，第一指令与第二指令同时操作，包括以下步骤：
(23)所述阵列的行地址解码器打开第一地址对应的行；
(24)所述阵列的列地址解码器同时打开第一地址对应的列与第二地址对应的列；
(25)将第一数据通道与第二数据通道的数据，写入第一地址与第二地址对应的行、列的存储单元，或者将第一地址与第二地址对应的行、列的存储单元中的数据读出并写入第一数据通道与第二数据通道。
第一地址与第二地址属于同一阵列的不同行时，第一指令与第二指令依次操作，第一指令与第二指令来自一个或多个处理器，准双口MRAM芯片向处理器发送等待信号，等待信号用于在读写未完成时通知处理器不要发送新的读写指令。
具体地，步骤(2)同时收到第一指令与第二指令时，第一地址与第二地址属于同一阵列的不同行，第一指令与第二指令依次操作，包括以下步骤：
(26)向处理器发送等待信号；
(27)所述阵列的行地址解码器打开第一地址对应的行；
(28)所述阵列的列地址解码器打开第一地址对应的列；
(29)将第一数据通道的数据，写入第一地址对应的行、列的存储单元，或者将第一地址对应的行、列的存储单元中的数据读出并写入第一数据通道；
(30)所述阵列的行地址解码器打开第二地址对应的行；
(31)所述阵列的列地址解码器打开所述第二地址对应的列；
(32)将第二数据通道的数据，写入第二地址对应的行、列的存储单元，或者将第二地址对应的行、列的存储单元中的数据读出并写入第二数据通道。
处理器一般会同时读取指令和读写数据，软件的指令和数据基本都是分区存储的，指令和数据几乎可以肯定属于不同的阵列。如果在编译时注意，则可以保证指令和数据保存在不同的阵列里。
偶尔连续读取两条指令或两个数据，存储位置接近，在同一行里的机会也不小。
在本实施例中的准双口MRAM芯片，第一指令为用于读写的指令，第二指令为用于读写的数据；或者第一指令为用于读写的数据，第二指令为用于读写的指令，用于读写的指令与用于读写的数据分别存储在不同的阵列。
本发明提供的准双口MRAM芯片，无需修改每一个存储单元，只需要修改外围电路。用很小的成本代价，实现了在实际使用中很接近真正双口内存的性能。性价比相当高。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (11)

1.一种准双口MRAM芯片，包括多个阵列，其特征在于，所述准双口MRAM芯片同时收到读写第一地址的第一指令与读写第二地址的第二指令，所述第一地址与所述第二地址属于不同的阵列，或者所述第一地址与所述第二地址属于同一阵列的同一行，所述第一指令与所述第二指令同时操作。
2.如权利要求1所述的准双口MRAM芯片，其特征在于，所述第一地址与所述第二地址属于同一阵列的不同行，所述第一指令与所述第二指令依次操作。
3.如权利要求2所述的准双口MRAM芯片，其特征在于，所述第一指令与所述第二指令来自一个或多个处理器，所述准双口MRAM芯片向所述处理器发送等待信号，所述等待信号用于在读写未完成时通知所述处理器不要发送新的读写指令。
4.如权利要求1所述的准双口MRAM芯片，其特征在于，所述第一指令用于读写处理器指令，所述第二指令用于读写所述处理器需要的数据；或者所述第一指令为用于读写所述处理器需要的数据，所述第二指令用于读写给所述处理器的指令。
5.如权利要求4所述的准双口MRAM芯片，其特征在于，处理器的指令与处理器需要的数据分别存储在不同的阵列。
6.如权利要求1所述的准双口MRAM芯片，其特征在于，所述准双口MRAM芯片的外部信号线包括用于第一指令的第一组信号线与用于第二指令的第二组信号线，所述第一组信号线包括第一使能信号线、第一地址线、第一读写操作线以及第一数据通道；所述第二组信号线包括第二使能信号线、第二地址线、第二读写操作线以及第二数据通道。
7.如权利要求6所述的准双口MRAM芯片，其特征在于，所述准双口MRAM芯片的外部信号线还包括等待信号线。
8.一种如权利要求1-7任一项所述的准双口MRAM芯片的读写方法，其特征在于，所述准双口MRAM芯片的读写方法包括以下步骤：
(1)准双口MRAM芯片收到读写第一地址的第一指令和/或读写第二地址的第二指令；
(2)单独收到第一指令或第二指令时，所述第一指令或所述第二指令单独操作；同时收到第一指令与第二指令时，所述第一地址与所述第二地址属于不同的阵列，所述第一指令与所述第二指令同时操作；或者同时收到第一指令与第二指令时，所述第一地址与所述第二地址属于同一阵列的同一行，所述第一指令与所述第二指令同时操作；同时收到第一指令与第二指令时，所述第一地址与所述第二地址属于同一阵列的不同行，所述第一指令与所述第二指令依次操作。
9.如权利要求8所述的准双口MRAM芯片的读写方法，其特征在于，步骤(2)同时收到第一指令与第二指令时，所述第一地址与所述第二地址属于不同的阵列，所述第一指令与所述第二指令同时操作，包括以下步骤：
(20)所述第一地址属于所述第一阵列，所述第二地址属于所述第二阵列，所述第一阵列的行地址解码器打开第一地址对应的行，所述第二阵列的行地址解码器打开第二地址对应的行；
(21)所述第一阵列的列地址解码器打开所述第一地址对应的列，所述第二阵列的列地址解码器打开所述第二地址对应的列；
(22)将第一数据通道与第二数据通道的数据，写入所述第一地址与所述第二地址对应的行、列的存储单元，或者将所述第一地址与所述第二地址对应的行、列的存储单元中的数据读出并写入第一数据通道与第二数据通道。
10.如权利要求8所述的准双口MRAM芯片的读写方法，其特征在于，步骤(2)同时收到第一指令与第二指令时，所述第一地址与所述第二地址属于同一阵列的同一行，所述第一指令与所述第二指令同时操作，包括以下步骤：
(23)所述阵列的行地址解码器打开所述行；
(24)所述阵列的列地址解码器同时打开所述第一地址对应的列与所述第二地址对应的列；
(25)将第一数据通道与第二数据通道的数据，写入所述第一地址与所述第二地址对应的行、列的存储单元，或者将所述第一地址与所述第二地址对应的行、列的存储单元中的数据读出并写入第一数据通道与第二数据通道。
11.如权利要求8所述的准双口MRAM芯片的读写方法，其特征在于，步骤(2)同时收到第一指令与第二指令时，所述第一地址与所述第二地址属于同一阵列的不同行，所述第一指令与所述第二指令依次操作，包括以下步骤：
(26)向所述处理器发送等待信号；
(27)所述阵列的行地址解码器打开第一地址对应的行；
(28)所述阵列的列地址解码器打开所述第一地址对应的列；
(29)将第一数据通道的数据，写入所述第一地址对应的行、列的存储单元，或者将所述第一地址对应的行、列的存储单元中的数据读出并写入第一数据通道；
(30)所述阵列的行地址解码器打开第二地址对应的行；
(31)所述阵列的列地址解码器打开所述第二地址对应的列；
(32)将第二数据通道的数据，写入所述第二地址对应的行、列的存储单元，或者将所述第二地址对应的行、列的存储单元中的数据读出并写入第二数据通道。
CN201610990918.4A 2016-11-10 2016-11-10 一种准双口mram芯片及其读写方法 Active CN108074604B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610990918.4A CN108074604B (zh) 2016-11-10 2016-11-10 一种准双口mram芯片及其读写方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610990918.4A CN108074604B (zh) 2016-11-10 2016-11-10 一种准双口mram芯片及其读写方法

Publications (2)

Publication Number Publication Date
CN108074604A true CN108074604A (zh) 2018-05-25
CN108074604B CN108074604B (zh) 2019-11-29

Family

ID=62154645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610990918.4A Active CN108074604B (zh) 2016-11-10 2016-11-10 一种准双口mram芯片及其读写方法

Country Status (1)

Country Link
CN (1) CN108074604B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285580A (zh) * 2018-09-06 2019-01-29 天津市滨海新区信息技术创新中心 数据预处理装置、方法及异步双端随机存取存储器系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201975085U (zh) * 2010-12-31 2011-09-14 中国航空工业集团公司第六三一研究所 一种避免双端口存储器访问冲突的控制电路
CN102411990A (zh) * 2011-11-11 2012-04-11 上海新储集成电路有限公司 一种位级双口非易失性静态随机存取存储器及其实现方法
CN102662887A (zh) * 2012-05-03 2012-09-12 天津市英贝特航天科技有限公司 一种多端口随机存储器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201975085U (zh) * 2010-12-31 2011-09-14 中国航空工业集团公司第六三一研究所 一种避免双端口存储器访问冲突的控制电路
CN102411990A (zh) * 2011-11-11 2012-04-11 上海新储集成电路有限公司 一种位级双口非易失性静态随机存取存储器及其实现方法
CN102662887A (zh) * 2012-05-03 2012-09-12 天津市英贝特航天科技有限公司 一种多端口随机存储器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285580A (zh) * 2018-09-06 2019-01-29 天津市滨海新区信息技术创新中心 数据预处理装置、方法及异步双端随机存取存储器系统

Also Published As

Publication number Publication date
CN108074604B (zh) 2019-11-29

Similar Documents

Publication Publication Date Title
US20200381026A1 (en) In-memory computing device for 8t-sram memory cells
CN109148507B (zh) 用于具有平面存储器单元的三维存储器的垂直选择器
US9304913B2 (en) Mixed memory type hybrid cache
CN109003640A (zh) 存储器中子阵列之间的数据传送
CN107204200A (zh) 半导体存储装置及存储器系统
CN105741864B (zh) 一种读出放大器及mram芯片
CN100470665C (zh) 写入切换存储器的方法
Wu et al. Field-free 3T2SOT MRAM for non-volatile cache memories
Jain et al. Computing-in-memory with spintronics
US9324387B2 (en) Semiconductor memory device with data path option function
CN105761745B (zh) 一种读出放大器及mram芯片
CN109859784A (zh) 一种mram芯片的阵列结构
CN107516545A (zh) 一种mram芯片及其自测试方法
US20170169869A1 (en) Nonvolatile random access memory including control circuit configured to receive commands at high and low edges of one clock cycle
CN102479919A (zh) 通量编程的多位磁存储器
US10311931B2 (en) Semiconductor memory device
CN108074604B (zh) 一种准双口mram芯片及其读写方法
CN105632546A (zh) 一种mram芯片及其自刷新操作方法
CN110659224B (zh) 存储器装置和系统、集成电路的制造方法
US20170076791A1 (en) Semiconductor memory device
Bishnoi et al. Low-power multi-port memory architecture based on spin orbit torque magnetic devices
CN108074606B (zh) 一种准多口mram芯片及其读写方法
US9767863B2 (en) Redundancy memory device comprising a plurality of selecting circuits
CN110136760B (zh) Mram芯片
CN107591177A (zh) 一种包含mram的芯片及其测试方法与维护方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant