CN108074606B - 一种准多口mram芯片及其读写方法 - Google Patents

一种准多口mram芯片及其读写方法 Download PDF

Info

Publication number
CN108074606B
CN108074606B CN201611038037.9A CN201611038037A CN108074606B CN 108074606 B CN108074606 B CN 108074606B CN 201611038037 A CN201611038037 A CN 201611038037A CN 108074606 B CN108074606 B CN 108074606B
Authority
CN
China
Prior art keywords
instruction
array
address
mouthfuls
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611038037.9A
Other languages
English (en)
Other versions
CN108074606A (zh
Inventor
戴瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201611038037.9A priority Critical patent/CN108074606B/zh
Publication of CN108074606A publication Critical patent/CN108074606A/zh
Application granted granted Critical
Publication of CN108074606B publication Critical patent/CN108074606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种准多口MRAM芯片，包括多个阵列，准多口MRAM芯片同时收到读写N个地址的N条指令，N个地址属于不同的阵列N条指令同时操作，或者N个地址属于同一阵列的同一行N条指令同时操作，其中N大于或等于2。本发明提供的准多口MRAM芯片及其读写方法，利用MRAM芯片中不同阵列可以同时进行读写，在实际使用中大部分时间里能在一个读写周期里同时进行多处读写，如果不能做到，则依次进行读写。

Description

一种准多口MRAM芯片及其读写方法
技术领域
本发明涉及半导体芯片领域，具体涉及一种准多口MRAM芯片及其读写方法。
背景技术
关于MRAM：
本发明的背景是MRAM技术的成熟。MRAM是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。
它的经济性想当地好，单位容量占用的硅片面积比SRAM有很大的优势，比在此类芯片中经常使用的NOR Flash也有优势，比嵌入式NOR Flash的优势更大。它的性能也相当好，读写时延接近最好的SRAM，功耗则在各种内存和存储技术最好。而且MRAM不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容。MRAM可以和逻辑电路集成到一个芯片中。
MRAM的原理：
MRAM的原理，是基于一个叫做磁性隧道结(Magnetic Tunnel Junction，MTJ)的结构。它是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的。如图：
下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层同向或反向。由于量子物理的效应，电流可以穿过中间的隧道势垒层，但是MTJ的电阻和可变磁化层的磁化方向有关。磁化方向可以和固定磁化层同向为低电阻态，如图1所示；磁化方向可以和固定磁化层反向为高电阻态，如图2所示。
读取MRAM的过程就是对MTJ的电阻进行测量。使用比较新的STT-MRAM技术，写MRAM也比较简单：使用比读更强的电流穿过MTJ进行写操作。一个自下而上的电流把可变磁化层置成与固定层同向，自上而下的电路把它置成反向。
MRAM的架构
每个MRAM的记忆单元由一个MTJ和一个MOS管组成，MOS管的栅极(gate)连接到芯片的字线(Word Line，WL)负责接通或切断这个单元，MTJ和MOS管串接在芯片的位线(BitLine，BL)上，读写操作在位线上进行，如图3所示。
一个MRAM芯片由一个或多个MRAM存储单元的阵列组成，每个阵列有若干外部电路，如：
●行地址解码器：把收到的地址变成字线的选择
●列地址解码器：把收到的地址变成位线的选择
●读写控制器：控制位线上的读(测量)写(加电流)操作
●输入输出控制：和外部交换数据
多口内存
有时候，需要能够同时在多个地址对一块内存(RAM)进行读写操作。满足这种需求的内存叫做多口内存(Multi-Port RAM)。
对于MRAM，多口应用有两个重要的应用：
●作为多核CPU的第三级缓存，需要面对多个内核同时读写的场景
●作为神经网络芯片集成的内存，需要面对多个神经元同时读写的场景
由于SRAM的每一个存储单元是若干MOS管，多口的SRAM的设计是在每一个存储单元上增加一些电路，带来成本的成比例增加。
而MRAM的存储单元是被动器件，怎样实现多口功能是一个难题。目前市场上还没有这样的产品。怎样用最低的成本实现这个功能，是更大的难题。
发明内容
由于一块MRAM通常有大量的阵列，不同阵列是可以同时进行读写的。
本发明设计了一种准多口的MRAM，利用MRAM芯片中不同阵列可以同时进行读写，在实际使用中大部分时间里能在一个读写周期里同时进行多处读写，如果不能做到，则依次进行读写。
本发明提供一种准多口MRAM芯片，包括多个阵列，准多口MRAM芯片同时收到读写N个地址的N条指令，N个地址属于不同的阵列N条指令同时操作，或者N个地址属于同一阵列的同一行N条指令同时操作，其中N大于或等于2。
进一步地，N个地址中至少两个地址属于同一阵列的不同行，相应的指令依次操作。
进一步地，N条指令来自一个或多个处理器，准多口MRAM芯片向处理器发送等待信号，等待信号用于在读写未完成时通知处理器不要发送新的读写指令。
进一步地，N条指令中一部分指令用于读写CPU指令，另一部分指令用于读写CPU需要的数据。
进一步地，CPU的指令与CPU需要的数据分别存储在不同的阵列。
进一步地，准多口MRAM芯片的每个阵列包括N个读写通道，每个读写通道包括控制信号线、地址线以及数据通道。
进一步地，准多口MRAM芯片的每个阵列还包括原子读写信号线，用于保证多个处理器或多核处理器同时操作准多口MRAM芯片中的同一块内存时的数据一致性。
本发明还提供一种上述准多口MRAM芯片的读写方法，包括以下步骤：
(1)准多口MRAM芯片收到读写N个地址的N条指令；
(2)单独收到N条指令中的一条指令时，指令单独操作；同时收到N条指令中的多条指令时，多条指令对应的地址属于不同的阵列，多条指令同时操作；或者同时收到N条指令中的多条指令时，多条指令对应的地址属于同一阵列的同一行，多条指令同时操作；同时收到N条指令中的多条指令时，多条指令对应的地址属于同一阵列的不同行，多条指令依次操作。
进一步地，步骤(2)同时收到N条指令中的多条指令时，多条指令对应的地址属于不同的阵列，多条指令同时操作，包括以下步骤：
(20)多条指令对应的地址属于不同的阵列，阵列的行地址解码器打开阵列相应的指令的地址对应的行；
(21)阵列的列地址解码器打开阵列相应的指令的地址对应的列；
(22)将阵列的相应的指令的数据通道的数据，写入阵列相应的指令的地址对应的行、列的存储单元，或者将阵列相应的指令的地址对应的行、列的存储单元中的数据，读出并写入阵列的相应的指令的数据通道的数据。
进一步地，步骤(2)同时收到N条指令中的多条指令时，多条指令对应的地址属于同一阵列的同一行，多条指令同时操作，包括以下步骤：
(23)多条指令对应的地址属于同一阵列的同一行，阵列的行地址解码器打开阵列相应的指令的地址对应的行；
(24)阵列的列地址解码器同时打开多条指令对应的列；
(25)将阵列的相应的指令的数据通道的数据，写入阵列相应的指令的地址对应的行、列的存储单元，或者将阵列相应的指令的地址对应的行、列的存储单元中的数据，读出并写入阵列的相应的指令的数据通道的数据。
进一步地，步骤(2)同时收到N条指令中的多条指令时，多条指令对应的地址属于同一阵列的不同行，多条指令依次操作，包括以下步骤：
(26)多条指令对应的地址属于同一阵列的不同行，向处理器发送等待信号；
(27)阵列的行地址解码器打开多条指令对应的地址对应的行；
(28)阵列的列地址解码器打开多条指令对应的地址对应的列；
(29)依次将阵列的相应的指令的数据通道的数据，写入阵列相应的指令的地址对应的行、列的存储单元，或者依次将阵列相应的指令的地址对应的行、列的存储单元中的数据，读出并写入阵列的相应的指令的数据通道的数据。
与现有技术相比，本发明提供的准多口MRAM芯片及其读写方法，具有以下有益效果：利用MRAM芯片中不同阵列可以同时进行读写，在实际使用中大部分时间里能在一个读写周期里同时进行多处读写，如果不能做到，则依次进行读写。
附图说明
图1是磁性隧道结的低电阻态示意图；
图2是磁性隧道结的高电阻态示意图；
图3是MRAM存储单元；
图4是现有技术中MRAM芯片的结构示意图；
图5是本发明的一个实施例的MRAM芯片的结构示意图；
图6是图5所示的准多口MRAM芯片中多个阵列的地址与控制通道以及数据通道的连接关系的示意图。
具体实施方式
如图5所示，本发明的一个实施例的准多口MRAM芯片，包括多个阵列，准多口MRAM芯片同时收到读写N个地址的N条指令，N个地址属于不同的阵列N条指令同时操作，或者N个地址属于同一阵列的同一行N条指令同时操作，其中N大于或等于2。
利用MRAM芯片中不同阵列是可以同时进行读写，能够在准多口MRAM芯片的实际使用中大部分时间里，在一个读写周期里同时进行多处读写，也就是同时在多个地址对一块MRAM芯片进行读写操作，即实现准多口MRAM芯片。
如果N个地址中至少两个地址属于同一阵列的不同行，相应的指令依次操作。
N条指令来自一个或多个处理器，准多口MRAM芯片向处理器发送等待信号，等待信号用于在读写未完成时通知处理器不要发送新的读写指令。
N条指令中一部分指令用于读写CPU指令，另一部分指令用于读写CPU需要的数据。
CPU的指令与CPU需要的数据分别存储在不同的阵列。
准多口MRAM芯片的每个阵列包括用于N个读写通道，每个读写通道包括控制信号线、地址线以及数据通道。
控制通道用于使能该组信号线，以及用于根据相应的指令控制进行读操作或写操作。
准多口MRAM芯片中多个阵列的地址与控制通道以及数据通道的连接关系如图6所示。
当多条指令对应的地址属于同一阵列的不同行，多条指令依次操作，通过控制通道向处理器发送等待信号，处理器等待多条指令的操作完成后再发送指令。
进行读写操作的数据需要输入/输出到多个阵列中的一个，使用开关组进行阵列选择。
准多口MRAM芯片的每个阵列还包括原子读写信号线，用于保证多个处理器或多核处理器同时操作准多口MRAM芯片中的同一块内存时的数据一致性。
当原子读写信号有效时，准多口MRAM芯片的相应阵列必须等到相应的处理器或相应的处理器内核完成整个的读取数据-修改数据-写回数据后，再释放相应阵列的读写通道，也就是对于同一块内存的读写操作的指令依次进行，从而保证多个处理器或多核处理器同时操作准多口MRAM芯片中的同一块内存时的数据一致性。任何其他通道如果对同一阵列进行读写，将触发那个通道的等待信号，直到原子读写完成。
本发明还提供一种上述准多口MRAM芯片的读写方法，包括以下步骤：
(1)准多口MRAM芯片收到读写N个地址的N条指令；
(2)单独收到N条指令中的一条指令时，指令单独操作；同时收到N条指令中的多条指令时，多条指令对应的地址属于不同的阵列，多条指令同时操作；或者同时收到N条指令中的多条指令时，多条指令对应的地址属于同一阵列的同一行，多条指令同时操作；同时收到N条指令中的多条指令时，多条指令对应的地址属于同一阵列的不同行，多条指令依次操作。
步骤(2)同时收到N条指令中的多条指令时，多条指令对应的地址属于不同的阵列，多条指令同时操作，包括以下步骤：
(20)多条指令对应的地址属于不同的阵列，阵列的行地址解码器打开阵列相应的指令的地址对应的行；
(21)阵列的列地址解码器打开阵列相应的指令的地址对应的列；
(22)将阵列的相应的指令的数据通道的数据，写入阵列相应的指令的地址对应的行、列的存储单元，或者将阵列相应的指令的地址对应的行、列的存储单元中的数据，读出并写入阵列的相应的指令的数据通道的数据。
步骤(2)同时收到N条指令中的多条指令时，多条指令对应的地址属于同一阵列的同一行，多条指令同时操作，包括以下步骤：
(23)多条指令对应的地址属于同一阵列的同一行，阵列的行地址解码器打开阵列相应的指令的地址对应的行；
(24)阵列的列地址解码器同时打开多条指令对应的列；
(25)将阵列的相应的指令的数据通道的数据，写入阵列相应的指令的地址对应的行、列的存储单元，或者将阵列相应的指令的地址对应的行、列的存储单元中的数据，读出并写入阵列的相应的指令的数据通道的数据。
步骤(2)同时收到N条指令中的多条指令时，多条指令对应的地址属于同一阵列的不同行，多条指令依次操作，包括以下步骤：
(26)多条指令对应的地址属于同一阵列的不同行，向处理器发送等待信号；
(27)阵列的行地址解码器打开多条指令对应的地址对应的行；
(28)阵列的列地址解码器打开多条指令对应的地址对应的列；
(29)依次将阵列的相应的指令的数据通道的数据，写入阵列相应的指令的地址对应的行、列的存储单元，或者依次将阵列相应的指令的地址对应的行、列的存储单元中的数据，读出并写入阵列的相应的指令的数据通道的数据。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (10)

1.一种准多口MRAM芯片，包括多个阵列，其特征在于，所述准多口MRAM芯片同时收到读写N个地址的N条指令，所述N个地址属于不同的阵列所述N条指令同时操作，或者所述N个地址属于同一阵列的同一行所述N条指令同时操作，其中N大于2；其中所述准多口MRAM芯片的每个阵列包括N个读写通道，每个读写通道包括控制信号线、地址线以及数据通道。
2.如权利要求1所述的准多口MRAM芯片，其特征在于，N个地址中至少两个地址属于同一阵列的不同行，相应的指令依次操作。
3.如权利要求2所述的准多口MRAM芯片，其特征在于，N条指令来自一个或多个处理器，所述准多口MRAM芯片向所述处理器发送等待信号，所述等待信号用于在读写未完成时通知所述处理器不要发送新的读写指令。
4.如权利要求1所述的准多口MRAM芯片，其特征在于，N条指令中一部分指令用于读写CPU指令，另一部分指令用于读写CPU需要的数据。
5.如权利要求4所述的准多口MRAM芯片，其特征在于，CPU的指令与CPU需要的数据分别存储在不同的阵列。
6.如权利要求1所述的准多口MRAM芯片，其特征在于，所述准多口MRAM芯片的每个阵列还包括原子读写信号线，用于保证多个处理器或多核处理器同时操作所述准多口MRAM芯片中的同一块内存时的数据一致性。
7.一种如权利要求1-6任一项所述的准多口MRAM芯片的读写方法，其特征在于，所述准多口MRAM芯片的读写方法包括以下步骤：
(1)准多口MRAM芯片收到读写N个地址的N条指令；
(2)单独收到N条指令中的一条指令时，所述指令单独操作；同时收到N条指令中的多条指令时，所述多条指令对应的地址属于不同的阵列，所述多条指令同时操作；或者同时收到N条指令中的多条指令时，所述多条指令对应的地址属于同一阵列的同一行，所述多条指令同时操作；同时收到N条指令中的多条指令时，所述多条指令对应的地址属于同一阵列的不同行，所述多条指令依次操作。
8.如权利要求7所述的准多口MRAM芯片的读写方法，其特征在于，步骤(2)同时收到N条指令中的多条指令时，所述多条指令对应的地址属于不同的阵列，所述多条指令同时操作，包括以下步骤：
(20)所述多条指令对应的地址属于不同的阵列，所述阵列的行地址解码器打开所述阵列相应的指令的地址对应的行；
(21)所述阵列的列地址解码器打开所述阵列相应的指令的地址对应的列；
(22)将所述阵列的相应的指令的数据通道的数据，写入所述阵列相应的指令的地址对应的行、列的存储单元，或者将所述阵列相应的指令的地址对应的行、列的存储单元中的数据，读出并写入所述阵列的相应的指令的数据通道的数据。
9.如权利要求7所述的准多口MRAM芯片的读写方法，其特征在于，步骤(2)同时收到N条指令中的多条指令时，所述多条指令对应的地址属于同一阵列的同一行，所述多条指令同时操作，包括以下步骤：
(23)所述多条指令对应的地址属于同一阵列的同一行，所述阵列的行地址解码器打开所述阵列相应的指令的地址对应的行；
(24)所述阵列的列地址解码器同时打开所述多条指令对应的列；
(25)将所述阵列的相应的指令的数据通道的数据，写入所述阵列相应的指令的地址对应的行、列的存储单元，或者将所述阵列相应的指令的地址对应的行、列的存储单元中的数据，读出并写入所述阵列的相应的指令的数据通道的数据。
10.如权利要求7所述的准多口MRAM芯片的读写方法，其特征在于，步骤(2)同时收到N条指令中的多条指令时，所述多条指令对应的地址属于同一阵列的不同行，所述多条指令依次操作，包括以下步骤：
(26)所述多条指令对应的地址属于同一阵列的不同行，向处理器发送等待信号；
(27)所述阵列的行地址解码器打开所述多条指令对应的地址对应的行；
(28)所述阵列的列地址解码器打开所述多条指令对应的地址对应的列；
(29)依次将所述阵列的相应的指令的数据通道的数据，写入所述阵列相应的指令的地址对应的行、列的存储单元，或者依次将所述阵列相应的指令的地址对应的行、列的存储单元中的数据，读出并写入所述阵列的相应的指令的数据通道的数据。
CN201611038037.9A 2016-11-10 2016-11-10 一种准多口mram芯片及其读写方法 Active CN108074606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611038037.9A CN108074606B (zh) 2016-11-10 2016-11-10 一种准多口mram芯片及其读写方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611038037.9A CN108074606B (zh) 2016-11-10 2016-11-10 一种准多口mram芯片及其读写方法

Publications (2)

Publication Number Publication Date
CN108074606A CN108074606A (zh) 2018-05-25
CN108074606B true CN108074606B (zh) 2019-11-29

Family

ID=62161319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611038037.9A Active CN108074606B (zh) 2016-11-10 2016-11-10 一种准多口mram芯片及其读写方法

Country Status (1)

Country Link
CN (1) CN108074606B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110464B (zh) * 2009-12-26 2015-06-10 上海芯豪微电子有限公司 宽带读写存储器装置
CN102411990B (zh) * 2011-11-11 2014-04-16 上海新储集成电路有限公司 一种位级双口非易失性静态随机存取存储器及其实现方法

Also Published As

Publication number Publication date
CN108074606A (zh) 2018-05-25

Similar Documents

Publication Publication Date Title
CN109148507B (zh) 用于具有平面存储器单元的三维存储器的垂直选择器
CN106486152B (zh) 升压电压发生器及电压发生器
US7660151B2 (en) Method for programming an integrated circuit, method for programming a plurality of cells, integrated circuit, cell arrangement
RU2642960C2 (ru) Полупроводниковое запоминающее устройство
CN109478170A (zh) 存取状态信息
CN109003640A (zh) 存储器中子阵列之间的数据传送
CN106449970B (zh) 一种低功耗磁性存储单元
CN100470665C (zh) 写入切换存储器的方法
CN109859784A (zh) 一种mram芯片的阵列结构
CN102479919A (zh) 通量编程的多位磁存储器
US7532506B2 (en) Integrated circuit, cell arrangement, method of operating an integrated circuit, memory module
CN107516545A (zh) 一种mram芯片及其自测试方法
CN105378844B (zh) 非易失性随机存取存储器
US9524764B2 (en) Semiconductor device having stacked chips
CN108074604B (zh) 一种准双口mram芯片及其读写方法
CN108074606B (zh) 一种准多口mram芯片及其读写方法
US20170076791A1 (en) Semiconductor memory device
CN105448320A (zh) 交叉矩阵列式磁性随机存储器及其读写方法
US9767863B2 (en) Redundancy memory device comprising a plurality of selecting circuits
CN110136760B (zh) Mram芯片
US10783946B2 (en) Semiconductor memory device including memory cell arrays
CN107644664A (zh) 三维垂直型存储器电路及位线与字线电压配置方法
US10056128B2 (en) Semiconductor storage device
CN109524035B (zh) 存储单元、嵌入式存储器及其读写方法
CN107958681A (zh) 一种mram芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant