JP2015521401A - 一過性モード電磁波キャビティ共振器のための面内共振器構造 - Google Patents

Abstract

本開示は、電気機械システム（ＥＭＳ）共振器の構造、デバイス、装置、システムおよび関連するプロセスの実施態様を提供する。一態様では、デバイスは、一過性モード電磁波キャビティ共振器を含む。いくつかの実施態様では、キャビティ共振器は、下方キャビティ部と上方キャビティ部とを含み、それらは一緒になって容積を形成する。キャビティ共振器はまた、１つまたは複数の一過性電磁波モードをサポートするために容積内に少なくとも部分的に配置された部分を有する面内共振器構造を含む。いくつかの実施態様では、共振器構造の上面は上方キャビティ部と接続される一方で、下方接合面は下方キャビティ部と接続される。共振器構造の遠位端面は、共振器構造への最接近面からギャップ間隔だけ分離または電気絶縁され、キャビティ共振器の共振電磁波モードは、ギャップ間隔に少なくとも部分的に依存する。

Description

関連出願
本開示は、参照によりその全体および全目的が本明細書に組み込まれる、２０１２年４月１９日に出願した、Ｓｔｅｐｈａｎｏｕらの「ＩＮ−ＰＬＡＮＥ ＲＥＳＯＮＡＴＯＲ ＳＴＲＵＣＴＵＲＥＳ ＦＯＲ ＥＶＡＮＥＳＣＥＮＴ−ＭＯＤＥ ＥＬＥＣＴＲＯＭＡＧＮＥＴＩＣ−ＷＡＶＥ ＣＡＶＩＴＹ ＲＥＳＯＮＡＴＯＲＳ」と題する同時係属米国特許出願第１３／４５１，３９７号（代理人整理番号第１１１１０４Ｕ３／ＱＵＡＬＰ１０４Ｃ号）の優先権の利益を主張する。

本開示は、一般に、電気機械システム（ＥＭＳ）に関し、より詳細には、一過性モード電磁波キャビティ共振器における使用のための面内共振器構造に関する。

電気機械システム（ＥＭＳ）は、電気的および機械的要素と、アクチュエータなどのトランスデューサと、センサーと、（ミラーを含む）光学的構成要素と、電子回路とを有するデバイスを含む。ＥＭＳは、限定はしないが、マイクロスケールおよびナノスケールを含む、様々なスケールで製造され得る。たとえば、マイクロ電気機械システム（ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）（ＭＥＭＳ）デバイスは、約１ミクロンから数百ミクロン以上に及ぶサイズを有する構造を含むことができる。ナノ電気機械システム（ｎａｎｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）（ＮＥＭＳ）デバイスは、たとえば、数百ナノメートルよりも小さいサイズを含む、１ミクロンよりも小さいサイズを有する構造を含むことができる。電気、機械、および電気機械デバイスを形成するために、堆積、エッチング、リソグラフィを使用して、あるいは、基板または堆積された材料層の部分をエッチング除去するかまたは層を追加する、他の微細加工プロセスを使用して、電気機械要素が作成され得る。

１つのタイプのＥＭＳデバイスは干渉変調器（ｉｎｔｅｒｆｅｒｏｍｅｔｒｉｃ ｍｏｄｕｌａｔｏｒ）（ＩＭＯＤ）と呼ばれる。本明細書で使用するＩＭＯＤまたは干渉光変調器という用語は、光学干渉の原理を使用して光を選択的に吸収または反射するデバイスを指す。いくつかの実施態様では、ＩＭＯＤは伝導性プレートのペアを含み得、そのペアの一方または両方は、全体的にまたは部分的に、透明でまたは反射性であり、適切な電気信号の印加時の相対運動が可能であり得る。一実施態様では、一方のプレートは、基板上に堆積された固定層を含み得、他方のプレートは、エアギャップによって固定層から分離された反射膜を含み得る。別のプレートに対するあるプレートの位置は、ＩＭＯＤに入射する光の光学干渉を変化させることがある。ＩＭＯＤデバイスは、広範囲の適用例を有しており、特にディスプレイ能力がある製品の場合、既存の製品を改善し、新しい製品を作成する際に使用されることが予期される。

様々な電子回路構成要素は、共振器を含むＥＭＳレベルにおいて実装され得る。１００を超える品質（Ｑ）値を有し、０．５ＧＨｚと４ＧＨｚとの間で動作する調整可能共振器は、モバイルハンドセットまたは他の携帯型大衆消費電子製品デバイスにおける使用のためなど、多重周波数フィルタまたは再構成可能フィルタを合成するために重要であり得る。従来の調整可能な構成要素開発作業は、それらの個別の、デバイスレベルの作製、組み立ておよび較正のプロセスにおける固有の非効率性に起因して、大衆消費電子製品用途にとって法外なコスト構造および形状係数を有するデバイスをもたらしてきた。

たとえば、一過性モードキャビティ共振器は、低温同時焼成セラミック（ＬＴＣＣ）階層化コンポジット無線周波数（ＲＦ）基板材料を使用して、または、より最近ではステレオリソグラフィでパターン化されたポリマー（ｓｔｅｒｅｏ−ｌｉｔｈｏｇｒａｐｈｉｃａｌｌｙ−ｐａｔｔｅｒｎｅｄ ｐｏｌｙｍｅｒ）もしくはバルクマイクロマシニング単結晶シリコンによって作製されてきた。ＬＴＣＣベースの製造は、コストがかかり、セラミック部分の収縮を引き起こして、厳しい寸法許容差の維持を複雑にする熱処理を必要とすることがある。

本開示の構造、デバイス、装置、システム、およびプロセスは、それぞれいくつかの発明的態様を有し、それらのうちの単一の態様だけが、本明細書で開示する望ましい属性を担うとは限らない。

ＥＭＳの共振器、デバイス、装置、システムおよび関連する作製プロセスの例示的な実施態様が開示される。本開示で説明する主題の１つの発明的態様によれば、デバイスは、一過性モード電磁波キャビティ共振器を含む。いくつかの実施態様では、キャビティ共振器は、内部キャビティ面を有する下方キャビティ部と、下方キャビティ部の内部キャビティ面の周辺周りの接合面とを含み、下方キャビティ部の内部キャビティ面は、内部キャビティ面を覆って堆積またはパターン化された導電層を有する。いくつかの実施態様では、キャビティ共振器はまた、内部キャビティ面を有する上方キャビティ部と、上方キャビティ部の内部キャビティ面の周辺周りの接合面とを含み、上方キャビティ部の内部キャビティ面は、内部キャビティ面を覆って堆積またはパターン化された導電層を有する。上方キャビティ部および下方キャビティ部は、１つまたは複数の一過性電磁波モードをサポートするように動作可能である容積を形成する。キャビティ共振器はまた、１つまたは複数の一過性電磁波モードをサポートするために少なくとも部分的に容積内に配置された部分を有する面内リソグラフィで画定された共振器構造を含む。いくつかの実施態様では、共振器構造は、導電材料から形成されるか、または共振器構造を覆って堆積またはパターン化された導電層を有する。いくつかの実施態様では、共振器構造の上方接合面は、上方キャビティ部の接合面と接合、接着、または場合によっては接続される。いくつかの実施態様では、共振器構造の下方接合面は、下方キャビティ部の接合面と接合、接着、または場合によっては接続される。共振器構造の遠位端面は、共振器構造への最接近面からギャップ間隔だけ分離または電気絶縁され、キャビティ共振器の共振電磁波モードは、ギャップ間隔に少なくとも部分的に依存する。

いくつかの実施態様では、誘電材料は、ギャップ間隔の一部または全部を満たすように、ギャップ間隔の一部または全部の中に配列される。いくつかの実施態様では、共振器構造は、容積の中に延びる第１の部分を含み、第１の部分の遠位端面は、共振器構造への最接近面からギャップ間隔だけ分離または電気絶縁される共振器構造の遠位端面である。いくつかの実施態様では、共振器構造は、第１の部分を物理的にサポートする第２の部分を含み、第２の部分は、下方キャビティ部の接合面と上方キャビティ部の接合面との間に配列され、両接合面に接続される。いくつかの実施態様では、共振器構造の第１の部分の遠位端面への最接近面は、共振器構造の第１の部分の遠位端面に最も近い、共振器構造の第２の部分の表面である。いくつかの実施態様では、共振器構造は、懸垂式リング（ｓｕｓｐｅｎｄｅｄ−ｒｉｎｇ）または割りリング（ｓｐｌｉｔ−ｒｉｎｇ）共振器トポロジーにおいて構成される。

いくつかの他の実施態様では、共振器構造の第１の部分は、容積にわたって半径方向または横方向に延びるポストを含む。いくつかの実施態様では、共振器構造の第１の部分はまた、ポストと一体形成されたポスト頂部（ｐｏｓｔ ｔｏｐ）を含む。いくつかの実施態様では、ポスト頂部の遠位端面は、共振器構造への最接近面からギャップ間隔だけ分離または電気絶縁される共振器構造の遠位端面である。

いくつかの実施態様では、ギャップ間隔は、キャビティ共振器の共振周波数または共振モードを動的に変えるように調節可能である。いくつかの実施態様では、キャビティ共振器はまた、共振器の共振モードにおける変化を生じさせるために、ギャップ間隔内に配列され、ギャップ間隔の大きさを調節するように作動可能である１つまたは複数の調整要素を含む。いくつかの実施態様では、各調整要素は１つまたは複数のＭＥＭＳを含む。いくつかの実施態様では、キャビティ共振器はまた、ギャップ間隔内に配列され、ギャップ間隔の静的大きさを規定する、１つまたは複数の誘電体スペーサを含む。

本開示で説明する主題の別の発明的態様によれば、デバイスは、一過性モード電磁波キャビティ共振手段を含む。いくつかの実施態様では、キャビティ共振手段は、内部キャビティ面を有する下方キャビティ手段と、下方キャビティ手段の内部キャビティ面の周辺周りの接合手段とを含み、下方キャビティ手段の内部キャビティ面は、内部キャビティ面を覆って堆積またはパターン化された導電手段を有する。いくつかの実施態様では、キャビティ共振手段はまた、内部キャビティ面を有する上方キャビティ手段と、上方キャビティ手段の内部キャビティ面の周辺周りの接合手段とを含み、上方キャビティ手段の内部キャビティ面は、内部キャビティ面を覆って堆積またはパターン化された導電手段を有する。上方キャビティ手段および下方キャビティ手段は、１つまたは複数の一過性電磁波モードをサポートするように動作可能である容積を形成する。キャビティ共振手段はまた、１つまたは複数の一過性電磁波モードをサポートするために、少なくとも部分的に容積内に配置された部分を有する面内リソグラフィで画定された共振手段を含む。いくつかの実施態様では、面内リソグラフィで画定された共振手段は、導電材料から形成されるか、または共振器構造を覆って堆積もしくはパターン化された導電手段を有する。いくつかの実施態様では、面内リソグラフィで画定された共振手段の上方接合面は、上方キャビティ手段の接合面と接合、接着、または場合によっては接続される。いくつかの実施態様では、面内リソグラフィで画定された共振手段の下方接合面は、下方キャビティ手段の接合面と接合、接着、または場合によっては接続される。面内リソグラフィで画定された共振手段の遠位端面は、共振手段への最接近面からギャップ間隔だけ分離または電気絶縁され、キャビティ共振手段の共振電磁波モードは、ギャップ間隔に少なくとも部分的に依存する。

いくつかの実施態様では、誘電材料は、ギャップ間隔の一部または全部を満たすように、ギャップ間隔の一部または全部の中に配列される。いくつかの実施態様では、面内リソグラフィで画定された共振手段は、容積の中に延びる第１の部分を含み、第１の部分の遠位端面は、共振手段への最接近面からギャップ間隔だけ分離または電気絶縁された面内リソグラフィで画定された共振手段の遠位端面である。いくつかの実施態様では、面内リソグラフィで画定された共振手段は、第１の部分を物理的にサポートする第２の部分を含み、第２の部分は、下方キャビティ手段の接合面と上方キャビティ手段の接合面との間に配列され、両接合面に接続される。いくつかの実施態様では、面内リソグラフィで画定された共振手段の第１の部分の遠位端面への最接近面は、面内リソグラフィで画定された共振手段の第１の部分の遠位端面に最も近い、面内リソグラフィで画定された共振手段の第２の部分の表面である。いくつかの実施態様では、面内リソグラフィで画定された共振手段は、懸垂式リングまたは割りリング共振器トポロジーにおいて構成される。

いくつかの他の実施態様では、面内リソグラフィで画定された共振手段の第１の部分は、容積にわたって半径方向または横方向に延びるポストを含む。いくつかの実施態様では、面内リソグラフィで画定された共振手段の第１の部分はまた、ポストと一体形成されたポスト頂部を含む。いくつかの実施態様では、ポスト頂部の遠位端面は、共振手段への最接近面からギャップ間隔だけ分離または電気絶縁された、面内リソグラフィで画定された共振手段の遠位端面である。

いくつかの実施態様では、ギャップ間隔は、キャビティ共振手段の共振周波数または共振モードを動的に変えるように調節可能である。いくつかの実施態様では、キャビティ共振手段はまた、キャビティ共振手段の共振モードにおける変化を生じさせるために、ギャップ間隔内に配列され、ギャップ間隔の大きさを調節するように作動可能である１つまたは複数の調整要素を含む。いくつかの実施態様では、各調整要素は１つまたは複数のＭＥＭＳを含む。いくつかの実施態様では、キャビティ共振手段はまた、ギャップ間隔内に配列され、ギャップ間隔の静的大きさを規定する、１つまたは複数の誘電体スペーサ手段を含む。

本明細書で説明する主題の１つまたは複数の実装形態の詳細を、添付の図面および以下の説明において示す。本開示で提供する例は、ＥＭＳおよびＭＥＭＳベースのディスプレイに関して説明し得るが、本明細書で提供する概念は、液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、および電界放出ディスプレイなど、他のタイプのディスプレイに適用され得る。他の特徴、態様、および利点は、明細書、図面、および特許請求の範囲から明らかとなろう。以下の図の相対寸法は一定の縮尺で描かれていないことがあることに留意されたい。

例示的な一過性モード電磁波キャビティ共振器の断面側面図である。 作動状態における図１Ａの例示的な一過性モード電磁波キャビティ共振器の断面側面図である。 １つまたは複数の等方性エッチング動作を使用して形成された例示的なキャビティ形状のシミュレーションの断面側面図である。 １つまたは複数の等方性エッチング動作を使用して形成された例示的なキャビティ形状のシミュレーションの断面側面図である。 １つまたは複数の等方性エッチング動作を使用して形成された例示的なキャビティ形状のシミュレーションの断面側面図である。 １つまたは複数の等方性エッチング動作を使用して形成された例示的なキャビティ形状のシミュレーションの断面側面図である。 図２Ｃに示すような例示的なキャビティの上面図である。 図３Ａの例示的なキャビティの断面斜視図である。 図２Ｄに示すような例示的なキャビティの上面図である。 図４Ａの例示的なキャビティの断面斜視図である。 「ドーナツ状の」断面形状を有する例示的なキャビティの上面図である。 図５Ａの例示的なキャビティの断面斜視図である。 エッチストップを含む例示的なキャビティ基板を示す図である。 複数の一過性モード電磁波キャビティ共振器を形成するための例示的な２基板プロセスを示すフロー図である。 例示的なキャビティ基板を形成するための例示的なプロセスを示すフロー図である。 例示的なキャビティ基板の断面側面図である。 等方性エッチング動作後の図９Ａの例示的なキャビティ基板の断面側面図である。 導電めっき動作後の図９Ｂの例示的なキャビティ基板の断面側面図である。 はんだ塗布動作後の図９Ｃの例示的なキャビティ基板の断面側面図である。 例示的なアクティブ基板を形成するための例示的なプロセスを示すフロー図である。 図１０の例示的なプロセス中の様々な例示的な段階の断面側面図である。 図１０の例示的なプロセス中の様々な例示的な段階の断面側面図である。 図１０の例示的なプロセス中の様々な例示的な段階の断面側面図である。 図１０の例示的なプロセス中の様々な例示的な段階の断面側面図である。 図１０の例示的なプロセス中の様々な例示的な段階の断面側面図である。 図１０の例示的なプロセス中の様々な例示的な段階の断面側面図である。 例示的なキャビティ基板を覆って配列された例示的なアクティブ基板の断面側面図である。 犠牲層除去後の図１２Ａの配列の断面側面図である。 １つまたは複数の単一化動作後の図１２Ｂの配列の断面側面図である。 複数の一過性モード電磁波キャビティ共振器を形成するための例示的な３基板プロセスを示すフロー図である。 例示的なキャビティ基板を形成するための例示的なプロセスを示すフロー図である。 例示的なキャビティ基板の断面側面図である。 等方性エッチング動作後の図１５Ａの例示的なキャビティ基板の断面側面図である。 例示的なポスト基板を形成するための例示的なプロセスを示すフロー図である。 例示的なポスト基板の断面側面図である。 等方性エッチング動作後の図１７Ａの例示的なポスト基板の断面側面図である。 図１５Ｂのキャビティ基板を覆って配列され、その基板と接続された、図１７Ｂのポスト基板の断面側面図である。 導電めっき動作後の図１８Ａの配列の断面側面図である。 図１５Ｂのキャビティ基板および図１７Ｂのポスト基板を覆って配列された、図１１Ｆのアクティブ基板の断面側面図である。 犠牲層除去後の図１８Ｃの配列の断面側面図である。 １つまたは複数の単一化動作後の図１８Ｄの配列の断面側面図である。 リソグラフィで画定された面内容量調整構造を含む例示的なキャビティ共振器の分解組立不等角投影図である。 図１９のキャビティ共振器内で使用可能であるような例示的な下方キャビティ部のシミュレーションの平面図である。 図１９のキャビティ共振器内で使用可能であるような例示的なリソグラフィで画定された面内容量調整構造のシミュレーションの平面図である。 図１９に示すようなリソグラフィで画定された面内容量調整構造を含む例示的なキャビティ共振器のシミュレーションの分解組立断面斜視図である。 リソグラフィで画定された面内容量調整構造を含む例示的なキャビティ共振器の分解組立不等角投影図である。 リソグラフィで画定された面内容量調整構造を含む例示的なキャビティ共振器の不等角投影断面平面図である。 図２２Ａの例示的なキャビティ共振器の不等角投影断面側面図および不等角投影断面平面図である。 図２２Ａおよび図２２Ｂのキャビティ共振器内で使用可能であるような例示的な下方キャビティ部のシミュレーションの平面図である。 図２２Ａおよび図２２Ｂのキャビティ共振器内で使用可能であるような例示的なリソグラフィで画定された面内容量調整構造のシミュレーションの平面図である。 図２２Ａおよび図２２Ｂに示すようなリソグラフィで画定された面内容量調整構造を含む例示的なキャビティ共振器のシミュレーションの分解組立断面斜視図である。 例示的なＩＭＯＤ表示デバイスの一連の画素における２つの隣接する例示的な画素を示す等角図である。 ＩＭＯＤディスプレイを組み込む例示的な電子デバイスを示す例示的なシステムブロック図である。 複数のＩＭＯＤを含む例示的なディスプレイデバイスを示すシステムブロック図の一例を示す図である。 複数のＩＭＯＤを含む例示的なディスプレイデバイスを示すシステムブロック図の一例を示す図である。

様々な図面中の同様の参照番号および名称は、同様の要素を示す。

以下の詳細な説明は、発明的態様について説明する目的で、いくつかの実施態様を対象とする。しかしながら、本明細書の教示は、多数の異なる方法で適用され実施され得る。

本開示の実施態様は、一過性モード電磁波キャビティ共振器（以後、「一過性モードキャビティ共振器」または単に「キャビティ共振器」）を含めて、ＥＭＳおよびＭＥＭＳの共振器デバイスの構造および構成の例を含む。関連する装置、システム、ならびに作製プロセスおよび技法も開示する。

いくつかの例示的な実施態様は、２基板または３基板の作製および組立プロセスを含む。たとえば、様々なプロセスの実施態様は、基板レベル、ウエハレベル、パネルレベルまたはバッチレベルにおいて実行され得る。これらのレベルにおける処理を実行することで、コストを低減しながら効率および均一性を向上させることができる。いくつかの実施態様はまた、バルクウェットエッチングなど、標準的な低コストバッチプロセス技法を利用する。いくつかのプロセスの実施態様は、多数の用途に対して要求または要望される必須のコスト構造および寸法許容差を有する多くのキャビティ共振器をもたらし得る。たとえば、そのようなプロセスは、１００を超える品質（Ｑ）値を有し、約０．５ＧＨｚと約４ＧＨｚとの間の動作範囲を有する調整可能キャビティ共振器を製作できる。いくつかの実施態様は、モバイルハンドセットまたは他の携帯型大衆消費電子製品デバイスにおける使用のためなど、多重周波数フィルタまたは再構成可能フィルタを合成するために使用され得るキャビティ共振器を製作する。

いくつかの例示的な実施態様は、一過性モード電磁波キャビティ共振器における使用のために、等方性エッチングされたキャビティを含む。いくつかの実施態様では、等方性エッチング動作が、複数のキャビティを製作する。いくつかの実施態様では、等方性エッチング動作は、各々が一過性モード電磁波キャビティ共振器における使用に好適なキャビティの配列をもたらす。いくつかの実施態様では、キャビティの配列は、多数の可能な形状を有し得る。いくつかの実施態様では、所与の配列内のキャビティは、多様な形状およびサイズを有し得る。たとえば、いくつかの実施態様では、等方性ウェットエッチング動作が、基板の片面の上にエッチストップを有する基板に対して実行され、平坦な底面と湾曲した側面とを有する複数のキャビティをもたらす。

いくつかの例示的な実施態様は、一過性モード電磁波キャビティ共振器における使用のための頂部付きポスト構造（以後、同様に、「頂部ポスト構造」、「頂部ポスト」または「ポスト頂部」）を含む。すなわち、いくつかの例示的な実施態様では、ポストの遠位端面の上に設置された、ポストの遠位端面の上に配列された、または場合によってはポストの遠位端面に接続されるかもしくは隣接して一体形成されたポスト頂部をそれ自体が含むキャビティ容積内に、容量調整構造またはポストを含むキャビティ共振器が製作される。

いくつかの例示的な実施態様は、一過性モード電磁波キャビティ共振器のポスト頂部（またはポスト）の遠位端面と共振器のキャビティ天井面との間のギャップ内に配列された誘電体スペーサを含む。いくつかの実施態様では、ギャップ間隔は、誘電体スペーサの厚さによって静的に規定される。

いくつかの例示的な実施態様は、一過性モード電磁波キャビティ共振器のポスト頂部（またはポスト）の遠位端面と共振器のキャビティ天井面との間のギャップ内に配列された１つまたは複数の調整要素を含む。いくつかの実施態様では、各調整要素は、少なくとも１つの静電的または圧電的に作動可能なＭＥＭＳを含む。いくつかの実施態様では、ギャップ間隔の実際の大きさは、誘電体スペーサの厚さによって静的に規定され、調整要素の作動状態に動的または調節可能に依存する。ポスト頂部（またはポスト）とキャビティ天井との間のキャパシタンスはギャップ間隔の実際の大きさに依存するので、１つまたは複数の共振電磁波モードは、調整要素の作動に依存するかまたはその作動によって調整可能である。

いくつかの例示的な実施態様は、一過性モード電磁波キャビティ共振器における使用のために、リソグラフィでパターン化された面内共振器構造を含む。たとえば、いくつかの実施態様では、ギャップのベース寸法または定常状態寸法が共振器構造の残りの部分と同時にリソグラフィで画定されるギャップを有する面内共振器構造を製作するために、リソグラフィプロセスが使用される。対照的に、従来のプロセスは、ギャップが組み立てによって規定される、すなわち、別々に作製され、後で互いに近接して配置される２つの別個の導電部間の間隔によって規定されるキャビティ共振器を製作する。

図１Ａは、例示的な一過性モード電磁波キャビティ共振器１００の断面側面図を示す。キャビティ共振器１００は、下方キャビティ部１０２と上方キャビティ部１０４とを含む。下方キャビティ部１０２は、キャビティ１０６を含む。いくつかの実施態様では、キャビティ１０６は、エッチング動作を介して下方キャビティ部１０２から形成される。特定の実施態様では、キャビティ１０６は、等方性ウェットエッチング動作を介して形成され、湾曲したキャビティ壁をもたらす。いくつかの他の実施態様では、キャビティ１０６は、異方性エッチング動作を介して形成され、実質的にまっすぐなまたは垂直のキャビティ壁をもたらす。いくつかの実施態様では、キャビティ１０６は、真空にされるかまたは他のガスで満たされる。

いくつかの実施態様では、下方キャビティ部１０２のバルク基板部または上方キャビティ部の基板１０４は、絶縁材料または誘電材料から形成され得る。たとえば、いくつかの実施態様では、下方キャビティ部１０２のバルク基板部または上方キャビティ部の基板１０４は、ディスプレイ級ガラス（アルカリ土類ボロアルミノシリケート（ａｌｋａｌｉｎｅ ｅａｒｔｈ ｂｏｒｏ−ａｌｕｍｉｎｏｓｉｌｉｃａｔｅ）など）またはソーダ石灰ガラスから製造され得る。他の適切な絶縁材料には、アルカリ土類アルミノシリケート、ボロシリケート、またはモディファイドボロシリケートなどのケイ酸塩ガラスが含まれる。同じく、酸化アルミニウム（ＡｌＯｘ）、酸化イットリウム（Ｙ_２Ｏ_３）、窒化ホウ素（ＢＮ）、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、および窒化ガリウム（ＧａＮｘ）などのセラミック材料もまた、いくつかの実施態様において使用され得る。いくつかの他の実施態様では、高抵抗Ｓｉが使用され得る。いくつかの実施態様では、シリコンオンインシュレータ（ＳＯＩ）基板、ガリウムヒ素（ＧａＡｓ）基板、リン化インジウム（ＩｎＰ）基板、およびたとえばフレキシブル電子機器に関連するプラスチック（ポリエチレンナフタレートまたはポリエチレンテレフタレート）基板もまた使用され得る。

いくつかの実施態様では、キャビティ１０６は、１つまたは複数の導電層１０８でめっきされる。たとえば、導電層１０８は、下方キャビティ部１０２の表面を導電性の金属または金属合金でめっきすることによって形成され得る。たとえば、導電層１０８は、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタニウム（Ｔｉ）、窒化アルミニウム（ＡｌＮ）、窒化チタニウム（ＴｉＮ）、アルミニウム銅（ＡｌＣｕ）、モリブデン（Ｍｏ）、アルミニウムシリコン（ＡｌＳｉ）、プラチナ（Ｐｔ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、あるいは他の適切もしくは好適な材料またはそれらの組合せから形成され得る。いくつかの実施態様では、約１μｍ〜約２０μｍの範囲内の厚さが好適であり得る。しかしながら、他の実施態様または用途において、より薄いまたはより厚い厚さが適切または好適であり得る。

キャビティ共振器１００はまた、容量調整構造または「ポスト」１１０を含む。いくつかの実施態様では、ポスト１１０は、対応するキャビティ１０６を画定したエッチング動作の間に下方キャビティ部１０２から一体的に形成される。ポスト１１０は、湾曲したまたはまっすぐに垂直のポスト壁を有し得る。たとえば、ポスト１１０の壁は、等方性エッチング動作がキャビティ１０６を形成するために使用されるときに曲げられ得る。ポスト１１０はまた、導電層１０８でめっきされ得る。いくつかの実施態様では、ポスト１１０は、円形の断面形状を有し得る。いくつかの他の実施態様では、ポスト１１０は、楕円形、正方形、長方形、または他の断面形状を有し得る。いくつかの実施態様では、直径もしくは幅、または断面形状自体の形状など、ポスト１１０の断面形状の寸法は、ポスト１１０の長さに沿って変化する。たとえば、等方性ウェットエッチング動作は、その直径がポスト１１０の長さに沿って遠位端で減少する円形の断面形状を有するポスト１１０をもたらし得る。様々な実施態様では、ポスト１１０は、約１００μｍ〜約１０００μｍの範囲内の厚さまたは高さ、および約０．１ｍｍ〜約１ｍｍの範囲内の幅または直径を有し得る。

いくつかの実施態様では、ポスト頂部１１２は、ポスト１１０を覆って配列される。いくつかの実施態様では、ポスト頂部１１２は、ポスト１１０の遠位端面１１４の上に配設され、はんだ付けなどのプロセスを使用して固定される。たとえば、ポスト頂部１１２をポスト１１０を覆って配列する前に、ポスト１１０の遠位端面１１４および下方キャビティ部１０２の他の接合面または接合領域が、はんだ１１６でめっきされ得る。いくつかの実施態様では、ポスト頂部１１２は、導電材料から形成される。いくつかの他の実施態様では、ポスト頂部１１２は、誘電材料または他の好適な材料から製造され、次に、導電層１０８などの導電層でめっきされ得る。たとえば、ポスト頂部１１２は、Ｃｕから形成され得るか、または約１０μｍの厚さを有するＣｕ層でめっきされ得る。様々な実施態様では、ポスト頂部１１２は、約２μｍ〜約２０μｍの範囲内の厚さを有するＣｕから形成された導電層でめっきされ得る。いくつかの実施態様では、ポスト頂部１１２は、円形の断面形状を有し得る。いくつかの他の実施態様では、ポスト頂部１１２は、楕円形、正方形、長方形、または他の断面形状を有し得る。いくつかの実施態様では、ポスト頂部１１２は、ポスト１１０と同じ断面形状（しかし、一般に異なるサイズ）を有し得る。いくつかの他の実施態様では、ポスト頂部１１２は、ポスト１１０と異なる断面形状を有し得る。

特定の実施態様では、ポスト頂部１１２は、ポスト１１０より薄い厚さであるがより広い寸法を有する。たとえば、いくつかの用途では、ポスト１１０は、約１ｍｍの高さｈと約０．５ｍｍのポスト１１０の遠位端における直径とを有し得る。そのような用途、または他では、ポスト頂部１１２は、約１０μｍの厚さまたは高さｔと約２ｍｍの直径とを有し得る。すなわち、いくつかの実施態様では、ポスト頂部１１２の直径または幅は、下にあるポスト１１０の直径または幅よりかなり大きい。いくつかの他の実施態様では、ポスト頂部１１２は、約２μｍ〜約１００μｍの範囲内の厚さと約０．２ｍｍ〜約５ｍｍの範囲内の幅または直径とを有し得る。ポスト頂部１１２によって与えられる増加した表面積の利点を以下で説明する。

いくつかの実施態様では、上方キャビティ部１０４は、下のポスト１１０と連結されると、ポスト頂部１１２として機能する組立プラットフォームを含む。いくつかの実施態様では、上方キャビティ部１０４の内面は、キャビティ天井１２０を形成する。キャビティ共振器１００の１つまたは複数の一過性電磁波モードおよび対応する共振周波数は、ポスト頂部１１２の遠位端面１２２とキャビティ天井１２０との間のギャップ間げきｇに依存し、ひいては１つまたは複数の調整要素または調整デバイス１２４の状態に依存する。

特定の実施態様では、１つまたは複数の調整要素または調整デバイス１２４は、ポスト頂部１１２の遠位端面１２２とキャビティ天井１２０との間に形成または配列される。図示された実施態様では、調整要素１２４の配列が、ポスト頂部１１２とキャビティ天井１２０の両方に接続される。いくつかの他の実施態様では、調整要素１２４は、ポスト頂部１１２に（または、ポスト頂部１１２が含まれないときはポスト１１０に）のみ接続され得、キャビティ天井１２０には接続されない。いくつかの他の実施態様では、調整要素１２４は、キャビティ天井１２０のみに接続され得、ポスト１１０またはポスト頂部１１２には接続されない。

いくつかの実施態様では、調整要素１２４は、１つまたは複数の調整要素１２４の１つまたは複数の配列として配列され得る。いくつかの実施態様では、各調整要素は、単独で、または場合によっては静電的もしくは圧電的に作動可能である二状態のデバイス、バラクタ、またはビットであるか、またはそのように機能する。いくつかの他の実施態様では、調整要素の各配列は、配列レベルにおいて静電的もしくは圧電的に作動可能である二状態のデバイス、バラクタ、またはビットであるか、またはそのように機能する。いくつかの実施態様では、各調整要素１２４は、単独で、または場合によっては静電的もしくは圧電的に作動可能である１つまたは複数のＭＥＭＳを含む。いくつかの他の実施態様では、調整要素１２４はまた、アナログバラクタなどのアナログデバイスとして実装され得る。調整要素１２４のうちのいくつかを１つまたは複数の活性化状態に選択的に作動させることによって、ポスト頂部１１２とキャビティ天井面１２０との間のキャパシタンスにおける変化を選択的に生じさせるために、ギャップ間隔またはギャップ間げきｇの実際のまたは有効な大きさを選択的に変化させるために、調整要素１２４が使用され得る。このキャパシタンスを変えることによって、調整要素１２４は、キャビティ共振器の１つまたは複数の一過性電磁波モードを変化させ、したがってキャビティ共振器１００の共振周波数を調整するために使用され得る。

いくつかの実施態様では、ＭＥＭＳ要素１２２のうちの第１のいくつかが、「スタンドオフ」または「スペーサ」１２６に接続される。たとえば、スペーサ１２６は、酸化シリコンまたは窒化シリコンなどの誘電材料から形成され得る。いくつかの実施態様では、スペーサ１２６と上に重なる調整要素１２４とを組み合わせた厚さが、ギャップ間げきｇの静的な非作動の大きさを規定する。いくつかの実施態様では、調整要素１２４のうちの選択されたいくつかを作動させることによって、ギャップ間げきｇが増加し得、それにより実効キャパシタンスが減少する。いくつかの実施態様では、調整要素１２４のうちの選択されたいくつかを作動させることによって、ギャップ間げきｇが減少し得、それにより実効キャパシタンスが増加する。いくつかの他の実施態様では、有効なギャップ間げきｇを増加させることは、ギャップ間げきにおけるキャパシタンスを減少させることによって達成され、一方で、有効なギャップ間げきｇを減少させることは、ギャップ間げきにおけるキャパシタンスを増加させることによって達成される。いくつかのそのような実施態様では、ギャップ間げきｇの実際の絶対的な長さまたは間隔は、静的または一定のままであり得る。さらに他の実施態様では、調整要素１２４は、実際のギャップ間げきｇを増加させるためまたは減少させるための両方に使用され得るばかりでなく、ギャップ間げき内のキャパシタンスを、（たとえば、間げきの変化によって単にもたらされるキャパシタンスの変更を超えて）さらに変更させるために使用され得る。

図１Ｂは、作動状態における図１Ａの例示的な一過性モード電磁波キャビティ共振器の断面側面図を示す。ＭＥＭＳ要素１２２が圧電的に作動するいくつかの実施態様では、電界が、調整要素１２４の厚さにわたって印加される。調整要素１２４が静電的に作動するいくつかの実施態様では、電解が、ポストの遠位端面１２２および調整要素１２４の近位端面から延びるギャップにわたって印加される。

そのような実施態様では、ギャップ間げきｇの静に規定される大きさまたはベースラインの大きさは、組み立てによって規定されるのではなく、プロセスによって規定される。より具体的には、ギャップ間げきｇは、上方キャビティ部１０４を形成する間に使用されるプロセス技法によって、正確に再現性よく画定され得る。たとえば、ギャップ間げきｇは、選択的パターニングおよび後続の１つまたは複数の犠牲層の除去によって少なくとも部分的に規定され得る。このことが、以下で説明する方法のうちのいくつかを使用して製作され、もたらされるキャビティ共振器におけるギャップ間げきの均一性と正確さを確実にする。

さらに他の実施態様では、キャビティ共振器１００は、調整要素１２４を含まない。そのような実施態様では、ギャップ間げきｇは、もっぱら、誘電体スペーサ１２６の固定されたまたは静的に規定された厚さに依存し得る。いくつかの他の実施態様では、キャビティ共振器１００は、ポスト頂部１１２を含まない。いくつかのそのような実施態様では、調整要素１２４は、ポスト１１０の遠位端面の上に配列され得る。

いくつかの他の実施態様では、ポスト頂部１１２は、ポスト１１０の上にまたはポスト１１０を覆って設置されるかまたは場合によっては配列されかつポスト１１０と接続されるのではなく、ポスト１１０と一体的に形成され得る。たとえば、いくつかのそのような実施態様では、ポスト１１０およびポスト頂部１１２は、リソグラフィで画定されたエッチング動作を介して一体的に形成され得る。いくつかのそのような実施態様では、エッチング動作の一部または全部は、等方性ウェットエッチング動作であってよい。

いくつかの用途では、ポスト頂部１１２を含む実施態様の利点には、下にあるポスト１１０の遠位端面１１４のより小さい面積と比較して、ポスト頂部１１２を覆って配列される調整要素１２４に対するより大きな面積が含まれる。たとえば、従来の設計では、キャビティ１０６の半径ｂに対するポスト１１０の半径ａの比は、所望の高Ｑ値のために大きいキャビティ容積を必要とすることによって制約されることがある。その上、従来の設計では、必要なｈ／ｇ比は、低コストで確実に達成することが困難であることがある。しかし、ポスト頂部設計を有するいくつかの特定の実施態様では、ポスト半径ａを、改良されたＱ値のために小さく保ちながら、ポスト頂部１１２の半径ｃをより大きくして、容量性装荷を増加させ、それによりキャビティ共振器１００の共振周波数の所望の範囲を達成することができる。このことが、キャビティ共振器のサイズをミリメートル規模以下に低減することを可能にする。

加えて、たとえば、以下で説明するように１つまたは複数のバッチプロセスを使用して、複数のキャビティ共振器１００の配列の各々が、それぞれのキャビティ共振器１００内で同じ高さｈおよび半径ｂを有するが潜在的に異なる、対応するポスト頂部１１２の半径ｃを有することを、そのようなポスト頂部設計が可能にする。いくつかの実施態様では、キャビティ共振器１００の共振周波数は、概して、ポスト頂部１１２の半径ｃに反比例する。対照的に、従来の設計では、共振周波数は、ポストの半径に比例することがある。そのようにして、所与のポスト半径ａ、キャビティ半径ｂ、およびギャップ間隔ｇに対して潜在的に異なる共振周波数を有する、以下で説明するキャビティ共振器１００の配列を製作するために、周波数で決定されるローディングが、配列のキャビティ共振器１００の各々に対してリソグラフィで画定された寸法、すなわちポスト頂部１１２および調整要素１２４の半径によって設定され得る。

上記で説明したように、いくつかの実施態様では、キャビティ１０６は、等方性ウェットエッチング動作を使用して形成される。たとえば、下方キャビティ部１０２の接合面１２８は、リソグラフィその他でマスクされ、続いて等方性ウェットエッチングされて、多様な形状が製作される。図２Ａ〜図２Ｄは、１つまたは複数の等方性エッチング動作を使用して形成された例示的なキャビティ形状のシミュレーションの断面側面図を示す。たとえば、図２Ａは、実質的に半球形状を有する、すなわち上から見ると円形の断面形状を有するキャビティ１０６の断面側面図を示す。図２Ａに示すキャビティ１０６は、内部キャビティ面２３０を含む。キャビティ１０６の周辺は、接合面２３２によって囲まれる。

別の例として、図２Ｂは、実質的に「ピーナッツ」形状を有するキャビティ１０６の断面側面図を示す。たとえば、上から見ると、図２Ｂに示すキャビティ１０６は、第１の等方性エッチングされたキャビティ部２３４と第２の等方性エッチングされたキャビティ部２３６とを含み、キャビティ部２３６は、第１の等方性エッチングされたキャビティの接合面２３２ａと共面である接合面２３２ｂを有する。そのような実施態様では、第１の等方性エッチングされたキャビティ部２３４の周囲は、点線２３８ａおよび２３８ｂで示すように第２の等方性エッチングされたキャビティ部２３６の周囲と重なり得る。

別の例として、図２Ｃは、特徴的に楕円体の半分のような形状を有するキャビティ１０６の断面側面図を示す。たとえば、等方性エッチングされたキャビティ１０６の接合面２３２は、楕円体の半分の長軸と短軸の両方に平行な平面と共面であり得る。図３Ａは、図２Ｃに示すような例示的なキャビティ１０６の上面図を示す。図３Ｂは、図３Ａの例示的なキャビティ１０６の断面斜視図を示す。

別の例として、図２Ｄは、実質的に「バスタブ」形状を有するキャビティ１０６の断面側面図を示す。たとえば、上から見ると、図２Ｄに示すキャビティ１０６は、たとえば、図２Ａのような特徴的に円形かまたは図２Ｃのように楕円形の形状であり得る。しかしながら、そのような実施態様では、図２Ｄのキャビティ１０６は、等方性エッチングされたキャビティ１０６の接合面２３２に平行であるがそこから陥凹する第１のほぼ平坦な内部底面２４０と、等方性エッチングされたキャビティ１０６の接合面２３２を第１の平坦な内部底面２４０と接続する第２の湾曲した内部キャビティ側面２４２とを有し得る。たとえば、図２Ｄに示すようなキャビティ１０６は、基板の片面にエッチストップ材料層を有する基板を等方性エッチングすることによって形成され得る。図４Ａは、図２Ｄに示すような例示的なキャビティ１０６の上面図を示す。図４Ｂは、図４Ａの例示的なキャビティ１０６の断面斜視図を示す。

等方性エッチングされたキャビティ１０６の提案されている設計および他の類似の設計もまた、容量調整構造またはポスト１１０と連携して使用され得る。いくつかの実施態様では、ポスト１１０は、等方性ウェットエッチング動作中に各キャビティの中央領域内に一体的に形成され得る。図５Ａは、「ドーナツ状の」断面形状を有する例示的なキャビティ１０６の上面図を示す。このアナロジーでは、「ドーナツ穴」が、実際にはポスト１１０である。図５Ｂは、図５Ａの例示的なキャビティ１０６の断面斜視図を示す。たとえば、図１に示すキャビティ共振器１００は、図５Ａおよび図５Ｂに示すような類似のキャビティ１０６およびポスト１１０を組み込む。

図６は、エッチストップ６４４を含む例示的なキャビティ基板６０２を示す。たとえば、基板６０２は、１つまたは複数の下方キャビティ部１０２を含み得る。いくつかの実施態様では、基板６０２は、絶縁材料または誘電材料から形成され得る。たとえば、基板６０２は、低コスト、高性能、大面積の絶縁基板であり得る。いくつかの実施態様では、基板６０２は、ディスプレイ級ガラス（アルカリ土類ボロアルミノシリケートなど）またはソーダ石灰ガラスから製造され得る。基板６０２が形成され得る他の適切な絶縁材料には、アルカリ土類アルミノシリケート、ボロシリケート、またはモディファイドボロシリケートなどのケイ酸塩ガラスが含まれる。同じく、ＡｌＯ、Ｙ_２Ｏ_３、ＢＮ、ＳｉＣ、ＡｌＮおよびＧａＮなどのセラミック材料もまた、いくつかの実施態様で使用され得る。いくつかの他の実施態様では、基板６０２は、高抵抗Ｓｉから形成され得る。いくつかの実施態様では、ＳＯＩ基板、ＧａＡｓ基板、ＩｎＰ基板、およびたとえばフレキシブル電子機器に関連するプラスチック（ポリエチレンナフタレートまたはポリエチレンテレフタレート）基板もまた使用され得る。基板６０２はまた、たとえば、４インチ、６インチ、８インチ、１２インチの従来の集積回路（ＩＣ）ウエハ形態、または大面積パネル形態であってよい。たとえば、３７０ｍｍ×４７０ｍｍ、９２０ｍｍ×７３０ｍｍ、および２８５０ｍｍ×３０５０ｍｍなど、またはそれ以上の寸法を有するフラットパネルディスプレイ基板が使用され得る。

いくつかの実施態様では、基板６０２の底面６４６は、等方性ウェットエッチング動作の前にエッチストップ６４４を形成するためにエッチストップ材料でめっきされ得る。たとえば、エッチストップ６４４は、たとえば、ＮｉまたはＣｕから形成され得る。このようにして、等方性エッチング動作中に、エッチングは等方的に進行するが、エッチング動作中にエッチストップに達したエッチャントの部分は、それ以上エッチングできない。このことは、図６に示すように、フラットまたは平坦な底面２４０と湾曲した側面２４２とを有するキャビティ１０６をもたらし得る。加えて、キャビティ１０６の高さｈに対するキャビティ１０６の容積の比は、基板６０４の所与の厚さに対して著しく増加され得、他の利点または望ましい特性とともに、改良されたＱ値を潜在的にもたらす。

図７は、複数の一過性モード電磁波キャビティ共振器を形成するための例示的な２基板プロセス７００を示すフロー図を示す。たとえば、プロセス７００は、図１Ａおよび図１Ｂに示す複数のキャビティ共振器１００を製作するために使用され得る。いくつかの実施態様では、２基板プロセス７００は、第１の基板または「キャビティ」基板９０２を提供するブロック７０２で始まる。たとえば、キャビティ基板９０２は、各々がキャビティ共振器１００内の使用に好適である複数の下方キャビティ部１０２を含み得る。

図８は、例示的なキャビティ基板９０２を形成するための例示的なプロセス８００を示すフロー図を示す。図９Ａは、例示的なキャビティ基板９０２の断面側面図を示す。キャビティ基板９０２は、接合面９４８を有する第１のバルク基板部９４６を含む。いくつかの実施態様では、バルク基板部９４６は、絶縁材料または誘電材料から形成され得る。たとえば、バルク基板部９４６は、低コスト、高性能、大面積の絶縁基板であり得る。いくつかの実施態様では、バルク基板部９４６は、ディスプレイ級ガラス（アルカリ土類ボロアルミノシリケートなど）またはソーダ石灰ガラスから製造され得る。バルク基板部９４６が形成され得る他の適切な絶縁材料には、アルカリ土類アルミノシリケート、ボロシリケート、モディファイドボロシリケートなどのケイ酸塩ガラスが含まれる。同じく、ＡｌＯ、Ｙ_２Ｏ_３、ＢＮ、ＳｉＣ、ＡｌＮおよびＧａＮなどのセラミック材料もまた、いくつかの実施態様で使用され得る。いくつかの他の実施態様では、バルク基板部９４６は、高抵抗Ｓｉから形成され得る。いくつかの実施態様では、ＳＯＩ基板、ＧａＡｓ基板、ＩｎＰ基板、およびたとえばフレキシブル電子機器に関連するプラスチック（ポリエチレンナフタレートまたはポリエチレンテレフタレート）基板もまた使用され得る。バルク基板部９４６はまた、たとえば、４インチ、６インチ、８インチ、１２インチの従来のＩＣウエハ形態、または大面積パネル形態であってよい。たとえば、３７０ｍｍ×４７０ｍｍ、９２０ｍｍ×７３０ｍｍ、および２８５０ｍｍ×３０５０ｍｍなど、またはそれ以上の寸法を有するフラットパネルディスプレイ基板が使用され得る。

いくつかの実施態様では、プロセス８００は、図９Ａに示すように、キャビティ基板９０２の接合面９４８を覆う第１のマスキング層９５０を堆積するブロック８０２で始まる。いくつかの実施態様では、マスキング層９５０は、正または負のフォトリソグラフィのフォトレジストである。いくつかの他の実施態様では、マスキング層９５０は、キャビティ基板９０２をエッチングするために使用されるのと同じエッチャントでエッチングされない金属または誘電体の薄膜から形成され得る。いくつかの実施態様では、プロセス８００は、バルク基板部９４６のマスクされていない部分を等方性エッチングするブロック８０４に進む。いくつかの実施態様では、ブロック８０４での等方性エッチング動作は、等方性ウェットエッチング動作であってよい。たとえば、図９Ｂは、等方性エッチング動作後の図９Ａの例示的なキャビティ基板９０２の断面側面図を示す。図９Ｂに示すように、等方性エッチング動作の後、キャビティ基板９０２は、複数のキャビティ１０６ならびに一体形成されたポスト１１０を含み得る。加えて、図９Ｂに示すように、等方性エッチングは、本質的に、被マスク層９５０のエッジ領域の下にバルク基板９４６のエッチング部をもたらす。

他の実施態様では、キャビティ基板９０２は、異方性除去動作によって形成され得る。たとえば、異方性除去動作は、異方性のドライエッチング動作、フォトパターニング、または精密製造によって実現され得る。そのような実施態様では、もたらされたキャビティならびに一体形成されたポストは、実質的に垂直な壁（または、多重マスキング（ｍｕｌｔｉｐｌｅ ｍａｓｋｉｎｇ）および異方性除去動作を使用する段付き壁）を有し得る。

いくつかの実施態様では、プロセス８００は、キャビティ１０６の内面の上にまたはそれを覆って、ならびにいくつかの実施態様では、ポスト１１０、ポスト１１０の遠位端面または接合面１１４の上にまたはそれを覆って、および接合面１２８の上にまたはそれを覆って、導電層１０８をめっきまたは場合によっては堆積するブロック８０６に進む。たとえば、導電層１０８はＣｕから形成され得、約１０μｍの厚さを有する。様々な実施態様では、導電層１０８はまた、Ｎｉ、Ａｌ、Ｔｉ、ＡｌＮ、ＴｉＮ、ＡｌＣｕ、Ｍｏ、ＡｌＳｉ、Ｐｔ、Ｗ、Ｒｕまたは他の適切もしくは好適な材料あるいはそれらの組合せから形成され得、約１μｍ〜約２０μｍの範囲内の厚さを有する。図９Ｃは、導電めっき動作後の図９Ｂの例示的なキャビティ基板の断面側面図を示す。いくつかの実施態様では、第１のマスキング層９５０は、ブロック８０６で、めっき動作の前に除去される。

いくつかの実施態様では、プロセス８００は、接合面１１４および１２８の上にまたはそれを覆ってはんだ層１１６をスクリーン印刷するか、レーザ印刷するか、または場合によっては堆積するブロック８０８に進む。図９Ｄは、はんだ塗布動作後の図９Ｃの例示的なキャビティ基板の断面側面図を示す。

図９Ａ〜図９Ｄは、様々な実施態様において、キャビティ基板９０２の長さに沿って３つの下方キャビティ部１０２を含むように説明のために示されているが、キャビティ基板９０２は、数十、数百、数千、またはそれ以上の下方キャビティ部１０２および対応するキャビティ１０６の２次元配列を含み得る。

加えて、最初に上記で説明したように、いくつかの実施態様では、エッチストップが、キャビティ基板９０２の背面９５２に塗布され得る。たとえば、図６を参照して上記で説明したように、エッチストップは、ブロック８０４の等方性エッチング動作の前に、バルク基板部９４６の背面９５２上に形成され得る。

図７のフロー図に戻って参照すると、いくつかの実施態様では、２基板プロセス７００は、第２の基板または「アクティブ」基板１１０４を提供するブロック７０４に進む。たとえば、基板１１０４は、複数の上方キャビティ部１０４を含み得る。

図１０は、例示的なアクティブ基板１１０４を形成するための例示的なプロセス１０００を示すフロー図を示す。図１１Ａ〜図１１Ｆは、図１０の例示的なプロセス１０００の間の例示的な段階を示す。いくつかの実施態様では、プロセス１０００は、アクティブ基板１１０４のアクティブ面１１５８を覆う第１の犠牲層１１５４を堆積するブロック１００２で始まる。図１１Ａは、例示的なアクティブ基板１１０４の断面側面図を示す。アクティブ基板１１０４は、バルク基板部１１５６を含む。図１を参照して上記で説明したように、ポスト頂部として働く調整要素１２４の配列、誘電スペーサ１２６の配列、および組立プラットフォーム１１２が、アクティブ面１１５８上に堆積、パターン化、成長、または場合によっては形成され得る。

いくつかの実施態様では、バルク基板部１１５６は、絶縁材料または誘電材料から形成され得る。たとえば、バルク基板部１１５６は、低コスト、高性能、大面積の絶縁基板であり得る。いくつかの実施態様では、バルク基板部１１５６は、ディスプレイ級ガラス（アルカリ土類ボロアルミノシリケートなど）またはソーダ石灰ガラスから製造され得る。バルク基板部１１５６が形成され得る他の適切な絶縁材料には、アルカリ土類アルミノシリケート、ボロシリケート、モディファイドボロシリケート、他などのケイ酸塩ガラスが含まれる。同じく、ＡｌＯ、Ｙ_２Ｏ_３、ＢＮ、ＳｉＣ、ＡｌＮおよびＧａＮなどのセラミック材料もまた、いくつかの実施態様で使用され得る。いくつかの他の実施態様では、バルク基板部１１５６は、高抵抗Ｓｉから形成され得る。いくつかの実施態様では、ＳＯＩ基板、ＧａＡｓ基板、ＩｎＰ基板、およびたとえばフレキシブル電子機器に関連するプラスチック（ポリエチレンナフタレートまたはポリエチレンテレフタレート）基板もまた使用され得る。バルク基板部１１５６はまた、たとえば、４インチ、６インチ、８インチ、１２インチの従来のＩＣウエハ形態、または大面積パネル形態であってよい。たとえば、３７０ｍｍ×４７０ｍｍ、９２０ｍｍ×７３０ｍｍ、および２８５０ｍｍ×３０５０ｍｍなど、またはそれ以上の寸法を有するフラットパネルディスプレイ基板が使用され得る。

いくつかの実施態様では、第１の犠牲層１１５４は、エッチング可能材料から形成される。たとえば、犠牲層１１５４は、モリブデン（Ｍｏ）、アモルファスシリコン（ａ−Ｓｉ）、ＳｉＯ_２、またはポリマーなどの材料から形成され得る。いくつかの実施態様では、犠牲層１１５４は、約２５０Å〜約１００００Åの範囲内の厚さを有する。

いくつかの実施態様では、図１１Ｂに示すように、プロセス１０００は、第１のＭＥＭＳデバイス層１２４ａを堆積または場合によっては形成するブロック１００４に進む。いくつかの実施態様では、図１１Ｃに示すように、プロセス１０００は、次に、第２のＭＥＭＳデバイス層１２４ｂを堆積または場合によっては形成するブロック１００６に進む。いくつかの実施態様では、ＭＥＭＳデバイス層１２４ａおよび１２４ｂの一方または両方は、たとえば、１つまたは複数のＡｌＮ層など、１つまたは複数の圧電層から形成される。別の例として、ＭＥＭＳデバイス層１２４ａおよび１２４ｂの一方または両方は、１つまたは複数の静電的に作動可能な層を含み得る。ＭＥＭＳデバイス層の一方または両方は、たとえば、アモルファスシリコン（ａ−Ｓｉ）、酸化ａ−Ｓｉもしくは窒化ａ−Ｓｉ、別の誘電体、またはＮｉもしくはＡｌなどの金属から形成され得る。いくつかの実施態様では、ＭＥＭＳデバイス層１２４ａおよび１２４ｂの一方または両方は、約０．２５μｍ〜約２μｍの範囲内の厚さを有し得る。いくつかの実施態様では、ＭＥＭＳデバイス層１２４ａは、たとえば５μｍの厚さを有する、たとえばＮｉから形成される構造層を含む。そのような例では、ＭＥＭＳデバイス層１２４ｂは、たとえば約０．３μｍの厚さを有する、たとえばＡｕから形成される１つまたは複数のはんだ可能層を含み得る。いくつかの実施態様では、第１および第２のＭＥＭＳデバイス層１２４ａおよび１２４ｂは、さらなる処理の後で調整要素１２４をもたらす。

いくつかの実施態様では、図１１Ｄに示すように、第２の犠牲層１１６０が、次に、ブロック１００８で、上方キャビティ部１０４の全配列の部分を覆って堆積、パターン化、または場合によっては形成され得る。いくつかの実施態様では、第２の犠牲層１１６０は、エッチング可能材料から形成される。たとえば、犠牲層１１６０は、モリブデン（Ｍｏ）、アモルファスシリコン（ａ−Ｓｉ）、ＳｉＯ_２、またはポリマーなどの材料から形成され得る。いくつかの実施態様では、犠牲層１１６０は、約２５０Å〜約１００００Åの範囲内の厚さを有する。

いくつかの実施態様では、図１１Ｅに示すように、プロセス１０００は、次に、第２のＭＥＭＳデバイス層１２４ｂの上にまたはそれを覆って誘電体スペーサ１２６の配列を堆積、パターン化、または場合によっては形成もしくは配列するブロック１０１０に進む。たとえば、誘電体スペーサ１２６の第１のサポート部１１６２は、第２の犠牲層１１６０でカバーされない第２のＭＥＭＳデバイス層１２４ｂの部分を少なくとも部分的に覆って形成され得る。そのような実施態様では、誘電体スペーサ１２６の他のより広い部分１１６４は、第２の犠牲層１１６０の部分を少なくとも部分的に覆って形成され得る。いくつかの実施態様では、図１１Ｆに示すように、プロセス１０００は、次に、誘電体スペーサ１２６および第２の犠牲層１１６０を覆って組立プラットフォーム１１８を形成、設置、または場合によっては配列および接続するブロック１０１２に進む。

図１１Ａ〜図１１Ｆは、様々な実施態様において、アクティブ基板１１０４の長さに沿って３つの上方キャビティ部１０４を含むように説明のために示されているが、アクティブ基板１１０４は、数十、数百、数千、またはそれ以上の上方キャビティ部１０４および対応する頂部ポスト１１２の２次元配列を含み得る。

図７に戻って参照すると、いくつかの実施態様では、プロセス７００は、アクティブ基板１１０４の接合側（ｍａｔｉｎｇ ｓｉｄｅ）をキャビティ基板９０２の接合側とともに配列するブロック７０６に進む。アクティブ基板１１０４は、接合面が整列されるようにキャビティ基板９０２の上にまたはそれを覆って配列され得る。図１２Ａは、キャビティ基板９０２を覆って配列されたアクティブ基板１１０４の断面側面図を示す。たとえば、いくつかの実施態様では、アクティブ基板１１０４は、ポスト頂部１１２の各々の近位端面１２３が、下にあるポスト１１０の対応する遠位端面１１４を覆って設置されるように、かつ組立プラットフォーム１１８の他の接合面１１６８が、それぞれのキャビティ１０６の周辺周りの、キャビティ基板９０２の他の接合面１２８（図２Ａ〜図２Ｄに示す接合面２３２など）を覆って設置されるように、キャビティ基板９０２を覆って配列され得る。

いくつかの実施態様では、プロセス７００は、次に、ポスト１１０の遠位端面１１４を対応するポスト頂部１１２の近位端面１２３と物理的および電気的に接続し、かつ接合面１２８（または２３２）を組立プラットフォーム１１８の接合面１１６８と接続するブロック７０８に進む。たとえば、いくつかの実施態様では、図１２Ａに示すように、ブロック７０８で、ポスト１１０の遠位端面１１４は、対応するポスト頂部１１２の近位端面１２３と、はんだ層１１６ではんだ付けされる。同様に、いくつかの実施態様では、ブロック７０８で、接合面１２８（または２３２）は、組立プラットフォーム１１８の接合面１１６８とはんだ付けされる。

続いて、いくつかの実施態様では、第１の犠牲層１１５４の全部または一部が、次に、ブロック７１０で、犠牲リリースエッチング（ｓａｃｒｉｆｉｃｉａｌ ｒｅｌｅａｓｅ ｅｔｃｈ）動作を介してエッチングまたは場合によっては除去され得る。第１の犠牲層１１５４を除去する前に、除去と並行して、または除去の後に、ブロック７１２で、第２の犠牲層１１６０の全部または一部が、エッチングまたは場合によっては除去され得る。いくつかの実施態様では、基板の長さまたは幅に沿って、たとえば周期的に配列された１つまたは複数のリリースベント１１６６が、少なくとも第２の犠牲層１１６０の除去を促進できる。図１２Ｂは、犠牲層１１５４および１１６０を除去した後の図１２Ａの配列の断面側面図を示す。いくつかの実施態様では、キャビティ１０６は、次に、ベントを封止される。

いくつかの実施態様では、組立プラットフォーム１１８の部分がポスト頂部１１２になるように、第２の犠牲層１１６０が除去される。加えて、いくつかの実施態様では、ポスト頂部１１２が調整要素１２４と直接接触しないように、第２の犠牲層１１６０が除去され得る。いくつかのそのような実施態様では、ポスト頂部１１２が直接接触する基板のアクティブ面１１５８上の部分だけが誘電体スペーサ１２６であるように、第２の犠牲層１１６０が除去され得る。いくつかのそのような実施態様では、誘電体スペーサ１２６が調整要素１２４だけを介してアクティブ面１１５８に接続するように、第２の犠牲層１１６０が除去され得る。すなわち、いくつかの実施態様では、第１および第２の犠牲層１１５４および１１６０は、第１の基板のアクティブ面１１５８からＭＥＭＳ調整要素１２４をリリースするために、かつ同様にポスト頂部１１２からＭＥＭＳ調整要素１２４をリリースするために除去される。第１および第２の犠牲層１１５４および１１６０は、等方性のウェットエッチングまたはドライエッチングなどのプロセスを使用して除去され得る。いくつかのそのような実施態様では、このことで、誘電体スペーサ１２６は、ＭＥＭＳ調整要素１２４をポスト頂部１１２と機械的に接続する唯一の構造として残される。

いくつかの実施態様では、プロセス７００は、次に、ブロック７１４で、全配列をのこぎり引き、切断、ダイシング、または場合によっては単一化を行って、１つまたは複数のキャビティ共振器１００の１つまたは複数の配列を提供して終了することができる。図１２Ｃは、１つまたは複数の単一化動作後の図１２Ｂの配列の断面側面図を示す。

図１２Ｃは、３つのキャビティ共振器１００を含むように説明のために示されているが、様々な実施態様では、プロセス７００の結果は、数十、数百、数千、またはそれ以上のキャビティ共振器１００の２次元配列を含み得る。

図１Ａおよび図１Ｂを参照して上記で説明したように、調整要素１２４は、１つまたは複数の調整要素１２４の１つまたは複数の配列として配列され得る。いくつかの実施態様では、各調整要素は、単独で、または場合によっては静電的もしくは圧電的に作動可能である二状態のデバイス、バラクタ、またはビットであるか、またはそのように機能する。いくつかの他の実施態様では、調整要素１２４の各配列は、配列レベルにおいて静電的もしくは圧電的に作動可能である二状態のデバイス、バラクタ、またはビットであるか、またはそのように機能する。いくつかの実施態様では、各調整要素１２４は、単独で、または場合によっては静電的もしくは圧電的に作動可能である１つまたは複数のＭＥＭＳを含む。調整要素１２４のうちの１つまたは複数を１つまたは複数の活性化状態に選択的に作動させることによって、ポスト頂部１１２とキャビティ天井との間のキャパシタンスにおける変化を選択的に生じさせるために、ポスト頂部１１２とキャビティ天井１２０との間のギャップ間隔またはギャップ間げきｇの実際のまたは有効な大きさを選択的に変化させるために、調整要素１２４が使用され得る。このキャパシタンスを変えることによって、調整要素１２４は、キャビティ共振器１００の１つまたは複数の一過性電磁波モードを変化させ、したがってキャビティ共振器１００の共振周波数を調整するために使用され得る。

いくつかの実施態様では、スペーサ１２６と上に重なる調整要素１２４とを組み合わせた厚さが、ギャップ間げきｇの静的な非作動の大きさを規定する。いくつかの実施態様では、調整要素１２４のうちの選択されたいくつかを作動させることによって、実際のまたは有効なギャップ間げきｇが増加し得、それにより実効キャパシタンスが減少する。いくつかの実施態様では、調整要素１２４のうちの選択されたいくつかを作動させることによって、実際のまたは有効なギャップ間げきｇが減少し得、それにより実効キャパシタンスが増加する。そのような実施態様では、ギャップ間げきｇの静的に規定される大きさまたはベースラインの大きさは、組み立てによって規定されるのではなく、プロセスによって規定される。より具体的には、ギャップ間げきｇは、上方キャビティ部１０４を形成する間に使用されるプロセス技法によって、正確に再現性よく画定され得る。たとえば、ギャップ間げきｇは、誘電体スペーサ１２６の厚さと、犠牲層１１５４および１１６０のパターニングおよび後続の除去とによって少なくとも部分的に画定され得る。面１２３および１１６８は互いに共面であり、面１１４および１２８（２３２）は互いに共面であるので、全配列の得られたキャビティ共振器１００の中のギャップ間げきの均一性および正確さも、同様に確保される。このことで、キャビティ共振器１００の全配列にわたる１つの並列動作において、面１２３および１１６８が、それぞれ、面１１４および１２８（２３２）と接続されることが可能になる。

図１３は、複数の一過性モード電磁波キャビティ共振器を形成するための例示的な３基板プロセス１３００を示すフロー図を示す。たとえば、プロセス１３００は、図１Ａおよび図１Ｂに示す複数のキャビティ共振器１００を製作するために使用され得る。１つの例示的な３基板の実施態様では、アクティブ基板１１０４が上記で説明したように製作されるが、単一の一体的に組み合わされたキャビティ基板およびポスト基板を使用するのではなく、基板９０２は、プロセスの中で、２つの別個の基板、すなわちキャビティ基板１５０２および別個のポスト基板１７０２で置き換えられる。いくつかの実施態様では、３基板プロセス１３００は、第１のキャビティ基板１５０２を提供するブロック１３０２で始まる。

図１４は、例示的なキャビティ基板１５０２を形成するための例示的なプロセス１４００を示すフロー図を示す。図１５Ａは、例示的なキャビティ基板１５０２の断面側面図を示す。キャビティ基板１５０２は、接合面１５４８と背面１５５２とを有する第１のバルク基板部１５４６を含む。いくつかの実施態様では、プロセス１４００は、キャビティ基板１５０２の接合面１５４８を覆って第１のマスキング層１５５０を堆積させ、第１のマスキング層１５５０の堆積の前に、後に、または堆積と並行して、図１５Ａに示すように背面１５５２を覆って第２のマスキング層１５５１を堆積させるブロック１４０２で開始する。いくつかの実施態様では、マスキング層１５５０および１５５１の一方または両方は、正または負のフォトリソグラフィのフォトレジストであってよい。いくつかの他の実施態様では、マスキング層１５５０および１５５１は、Ｓｉから形成され得る。さらに他の実施態様では、マスキング層１５５０および１５５１は、基板１５４６をエッチングするために使用されるエッチャントによってエッチングされないかまたはエッチング可能ではない金属から形成され得る。

いくつかの実施態様では、プロセス１４００は、バルク基板部１５４６の面１５４８のマスクされていない部分を等方性エッチングし、面１５４８のマスクされていない部分の等方性エッチングの前に、後に、またはそのエッチングと並行して面１５５２のマスクされていない部分を等方性エッチングするブロック１４０４に進む。いくつかの実施態様では、ブロック１４０４での等方性エッチング動作は、等方性ウェットエッチング動作であってよい。たとえば、図１５Ｂは、等方性エッチング動作後の図１５Ａの例示的なキャビティ基板１５０２の断面側面図を示す。図１５Ｂに示すように、等方性エッチング動作の後、キャビティ基板１５０２は、全基板１５０２を通して延びる複数のキャビティ１０６を含む。

いくつかの他の実施態様では、キャビティ基板１５０２は、異方性除去動作によって形成され得る。たとえば、異方性除去動作は、異方性のドライエッチング動作、フォトパターニング、または精密製造によって実現され得る。そのような実施態様では、得られたキャビティならびに一体形成されたポストは、実質的に垂直の壁を有し得る。加えて、上記で説明したように、いくつかの実施態様では、エッチストップが、キャビティ基板１５０２の背面１５５２に塗布され得る。たとえば、図６を参照して上記で説明したように、エッチストップは、ブロック１４０４の等方性エッチング動作の前に、バルク基板部１５４６の背面１５５２上に形成され得る。いくつかの実施態様では、次に、エッチストップが、さらなる処理の前に除去され得る。

図１３のフロー図に戻って参照すると、いくつかの実施態様では、３基板プロセス１３００は、ポスト基板１７０２を提供するブロック１３０４に進む。図１６は、例示的なポスト基板１７０２を形成するための例示的なプロセス１６００を示すフロー図を示す。図１７Ａは、例示的なポスト基板１７０２の断面側面図を示す。ポスト基板１７０２は、接合面１７４８と背面１７５２とを有する第１のバルク基板部１７４６を含む。いくつかの実施態様では、プロセス１６００は、図１７Ａに示すように、ポスト基板１７０２の接合面１７４８を覆う第１のマスキング層１７５０を堆積するブロック１６０２で始まる。いくつかの実施態様では、マスキング層１７５０は、正または負のフォトリソグラフィのフォトレジストであり得る。いくつかの他の実施態様では、マスキング層１７５０は、Ｓｉから形成され得る。さらに他の実施態様では、マスキング層１７５０は、基板１７４６をエッチングするために使用されるエッチャントによってエッチングされないかまたはエッチング可能ではない金属から形成され得る。

いくつかの実施態様では、プロセス１６００は、バルク基板部１７４６の面１７４８のマスクされていない部分を等方性エッチングするブロック１６０４に進む。いくつかの実施態様では、ブロック１６０４での等方性エッチング動作は、等方性ウェットエッチング動作であってよい。たとえば、図１７Ｂは、等方性エッチング動作後の図１７Ａの例示的なポスト基板１７０２の断面側面図を示す。図１７Ｂに示すように、等方性エッチング動作の後、ポスト基板１７０２は、複数のポスト１１０を含む。

いくつかの他の実施態様では、キャビティ基板１５０２は、異方性除去動作によって形成され得る。たとえば、異方性除去動作は、異方性のドライエッチング動作、フォトパターニング、または精密製造によって実現され得る。そのような実施態様では、得られたキャビティならびに一体形成されたポストは、実質的に垂直の壁を有し得る。

いくつかの実施態様では、バルク基板部１５４６および１７４６は、絶縁材料または誘電材料から形成され得る。たとえば、バルク基板部１５４６および１７４６は、低コスト、高性能、大面積の絶縁基板であり得る。いくつかの実施態様では、バルク基板部１５４６および１７４６は、ディスプレイ級ガラス（アルカリ土類ボロアルミノシリケートなど）またはソーダ石灰ガラスから製造され得る。バルク基板部１５４６および１７４６が形成され得る他の適切な絶縁材料には、アルカリ土類アルミノシリケート、ボロシリケート、モディファイドボロシリケート、他などのケイ酸塩ガラスが含まれる。同じく、ＡｌＯ、Ｙ_２Ｏ_３、ＢＮ、ＳｉＣ、ＡｌＮおよびＧａＮなどのセラミック材料もまた、いくつかの実施態様で使用され得る。いくつかの他の実施態様では、バルク基板部１５４６および１７４６は、高抵抗Ｓｉから形成され得る。いくつかの実施態様では、ＳＯＩ基板、ＧａＡｓ基板、ＩｎＰ基板、およびたとえばフレキシブル電子機器に関連するプラスチック（ポリエチレンナフタレートまたはポリエチレンテレフタレート）基板もまた使用され得る。バルク基板部１５４６および１７４６はまた、たとえば、４インチ、６インチ、８インチ、１２インチの従来のＩＣウエハ形態、または大面積パネル形態であってよい。たとえば、３７０ｍｍ×４７０ｍｍ、９２０ｍｍ×７３０ｍｍ、および２８５０ｍｍ×３０５０ｍｍなど、またはそれ以上の寸法を有するフラットパネルディスプレイ基板が使用され得る。

図１３のフロー図に戻って参照すると、いくつかの実施態様では、３基板プロセス１３００は、キャビティ基板１５０２をポスト基板１７０２と接続するブロック１３０６に進む。図１８Ａは、図１５Ｂのキャビティ基板１５０２を覆って配列され、その基板と接続された、図１７Ｂのポスト基板１７０２の断面側面図を示す。いくつかの実施態様では、キャビティ基板１５０２の背面１５５２が、接着剤層によってポスト基板１７０２と接続される。たとえば、接着剤層は、エポキシ層であってよい。エポキシは、基板厚さまたはエッチング深さにおける変化に適合でき、アクティブ基板１１０４が取り付けられ得る共平面（ｃｏｐｌａｎａｒ ｓｕｒｆａｃｅ）を、組立体が提示することを確実にする。

いくつかの他の実施態様では、キャビティ基板１５０２の背面１５５２が、ポスト基板１７０２とはんだ付けされる。たとえば、はんだは、背面１５５２上に、またはキャビティ基板１５０２の下のポスト基板１７０２の領域の上に、あらかじめスクリーン印刷、レーザ印刷、または場合によっては堆積され得る。

図１３のフロー図に戻って参照すると、いくつかの実施態様では、３基板プロセス１３００は、キャビティ１０６の内面の上にまたはそれを覆って、ならびにいくつかの実施態様では、ポスト１１０、ポスト１１０の遠位端面または接合面１１４の上にまたはそれを覆って、および接合面１２８の上にまたはそれを覆って、導電層１０８をめっきまたは場合によっては堆積するブロック１３０８に進む。たとえば、導電層１０８はＣｕから形成され得、約１０μｍの厚さを有する。様々な実施態様では、導電層１０８はまた、Ｎｉ、Ａｌ、Ｔｉ、ＡｌＮ、ＴｉＮ、ＡｌＣｕ、Ｍｏ、ＡｌＳｉ、Ｐｔ、Ｗ、Ｒｕまたは他の適切もしくは好適な材料あるいはそれらの組合せから形成され得、約１μｍ〜約２０μｍの範囲内の厚さを有する。図１８Ｂは、導電めっき動作後の図１８Ａの配列の断面側面図を示す。いくつかの他の実施態様では、導電層は、ポスト基板１７０２をキャビティ基板１５０２と接続する前に、キャビティ基板１５０２またはポスト基板１７０２を覆って堆積され得る。

図１３のフロー図に戻って参照すると、いくつかの実施態様では、３基板プロセス１３００は、アクティブ基板１１０４を提供するブロック１３１０に進む。いくつかの実施態様では、プロセス１３００は、次に、アクティブ基板１１０４の接合側を図１８Ｂの配列の接合側とともに配列するブロック１３１２に進む。図１８Ｃは、図１５Ｂのキャビティ基板１５０２および図１７Ｂのポスト基板１７０２を覆って配列された、図１１Ｆのアクティブ基板１１０４の断面側面図を示す。たとえば、アクティブ基板１１０４は、ポスト頂部１１２の各々の近位端面１２３が、下にあるポスト１１０の対応する遠位端面１１４を覆って設置されるようにポスト基板１７０２を覆ってまたはそれに近接して配列され得、かつ組立プラットフォーム１１８の他の接合面１１６８が、それぞれのキャビティ１０６の周辺周りの、キャビティ基板１５０２の他の接合面１２８を覆って設置されるようにキャビティ基板を覆って配列され得る。

いくつかの実施態様では、プロセス１３００は、次に、ポスト１１０の遠位端面１１４を対応するポスト頂部１１２の近位端面１２３と物理的および電気的に接続し、かつ接合面１２８を組立プラットフォーム１１８の接合面１１６８と接続するブロック１３１４に進む。たとえば、いくつかの実施態様では、ブロック１３１４で、ポスト１１０の遠位端面１１４は、対応するポスト頂部１１２の近位端面１２３と、はんだ層１１６ではんだ付けされる。同様に、いくつかの実施態様では、ブロック１３１４で、接合面１２８は、組立プラットフォーム１１８の接合面１１６８とはんだ付けされる。

続いて、いくつかの実施態様では、第１の犠牲層１１５４の全部または一部が、次に、ブロック１３１６で、犠牲リリースエッチング動作を介してエッチングまたは場合によっては除去され得る。第１の犠牲層１１５４を除去する前に、除去と並行して、または除去した後に、ブロック１３１８で、第２の犠牲層１１６０の全部または一部が、エッチングまたは場合によっては除去され得る。いくつかの実施態様では、基板の長さまたは幅に沿って、たとえば周期的に配列された１つまたは複数のリリースベント１１６６が、少なくとも第２の犠牲層１１６０の除去を促進できる。図１８Ｄは、犠牲層１１５４および１１６０を除去した後の図１８Ｃの配列の断面側面図を示す。いくつかの実施態様では、キャビティ１０６は、次に、ベントを封止される。

いくつかの実施態様では、組立プラットフォーム１１８の部分がポスト頂部１１２になるように、第２の犠牲層１１６０が除去される。加えて、いくつかの実施態様では、ポスト頂部１１２が調整要素１２４と直接接触しないように、第２の犠牲層１１６０が除去され得る。いくつかのそのような実施態様では、ポスト頂部１１２が直接接触する基板のアクティブ面１１５８上の部分だけが誘電体スペーサ１２６であるように、第２の犠牲層１１６０が除去され得る。いくつかのそのような実施態様では、誘電体スペーサ１２６が調整要素１２４だけを介してアクティブ面１１５８に接続するように、第２の犠牲層１１６０が除去され得る。すなわち、いくつかの実施態様では、第１および第２の犠牲層１１５４および１１６０は、第１の基板のアクティブ面１１５８からＭＥＭＳ調整要素１２４をリリースするために、かつ同様にポスト頂部１１２からＭＥＭＳ調整要素１２４をリリースするために除去される。第１および第２の犠牲層１１５４および１１６０は、等方性のウェットエッチングまたはドライエッチングなどのプロセスを使用して除去され得る。いくつかのそのような実施態様では、このことで、誘電体スペーサ１２６は、ＭＥＭＳ調整要素１２４をポスト頂部１１２と機械的に接続する唯一の構造として残される。

いくつかの実施態様では、プロセス１３００は、次に、ブロック１３２０で、全配列をのこぎり引き、切断、ダイシング、または場合によっては単一化を行って、１つまたは複数のキャビティ共振器１００の１つまたは複数の配列を提供して終了することができる。図１８Ｅは、１つまたは複数の単一化動作後の図１８Ｄの配列の断面側面図を示す。図１のキャビティ共振器１００またはプロセス７００の方法に従って製作されたキャビティ共振器と比較すると、図１８Ｅのキャビティ共振器およびプロセス１３００、１４００および１５００の方法に従って製作されたキャビティ共振器は、所与のキャビティ半径ｂに対して増加したキャビティ容積１０６を有し得、その結果、より高いＱ値を達成する可能性がある。

図１８Ｅは、３つのキャビティ共振器１００を含むように説明のために示されているが、様々な実施態様では、プロセス１３００の結果は、数十、数百、数千、またはそれ以上のキャビティ共振器１００の２次元配列を含み得る。

アクティブ基板よりも粗いテクノロジーノードにおいてキャビティ基板またはポスト基板を作製することによって、さらなるコスト削減が実現され得る。他の実施態様では、キャビティ基板およびポスト基板は、マイクロサンドブラスト、マイクロエンボスによってパターン化され得るか、またはフォトパターン化されたガラスから形成され得る。基板はまた、ロールツーロールで作製することを可能にするポリマー材料または金属材料から形成され得る。

前述の実施態様は、最初に上記で提示したように、ポストがキャビティ共振器の基板部から「垂直に」延びるキャビティ共振器のポスト設計を参照して説明されたが、いくつかの例示的な実施態様はまた、リソグラフィでパターン化された面内共振器構造を含み得る。いくつかの実施態様では、面内共振器構造は、キャビティ接合面と平行する平面に沿って延びる共振器構造を指す。たとえば、面内共振器構造は、半径方向または横方向に延びるポストを含み得、そのポストは、キャビティの外周からキャビティの接合面に平行な平面に沿ってキャビティ容積の内側にまたはキャビティ容積の一部分にわたって延びる。いくつかの実施態様では、リソグラフィプロセスが、ギャップ間げきｇを有する面内共振器構造を製作するために使用され、ギャップ間げきｇのベース寸法または定常状態寸法は、共振器構造の残りの部分と同時にリソグラフィで画定される。

図１９は、リソグラフィで画定された面内容量調整構造またはポスト１９１０を含む例示的なキャビティ共振器１９００の分解組立不等角投影図を示す。キャビティ共振器１９００は、下方キャビティ部１９０２と、ポスト構造部１９０３と、上方キャビティ部１９０４とを含む。下方キャビティ部１９０２は、下方キャビティ容積１９０６ａを含む。同様に、いくつかの実施態様では、上方キャビティ部１９０４は、下方キャビティ容積１９０６ａおよびポスト構造部１９０３と連携して全キャビティ容積を画定する上方キャビティ容積１９０６ｂ（図１９の視点から隠れている）を含む。いくつかの実施態様では、上方キャビティ部１９０４または上方キャビティ容積１９０６ｂは、実質的に、下方キャビティ部１９０２または下方キャビティ容積１９０６ａの鏡像である。図２０Ａは、図１９のキャビティ共振器１９００内で使用可能であるような例示的な下方キャビティ部１９０２のシミュレーションの平面図を示す。

いくつかの実施態様では、下方キャビティ容積１９０６ａおよび上方キャビティ容積１９０６ｂは、それぞれのキャビティ基板からそれぞれのエッチング動作を通して配列レベルまたはバッチレベルで形成される。いくつかの実施態様では、下方キャビティ部１９０２および上方キャビティ部１９０４は、それぞれ、等方性ウェットエッチング動作を介して形成され、湾曲したキャビティ壁と実質的に球体または楕円体の全キャビティ容積とをもたらす。いくつかの他の実施態様では、下方キャビティ部１９０２および上方キャビティ部１９０４は、それぞれ、異方性エッチング動作を介して形成され、実質的にまっすぐなまたは垂直のキャビティ壁をもたらす。いくつかの実施態様では、下方キャビティ部１９０２および上方キャビティ部１９０４は、ベントを封止されるか、真空にされるか、または他のガスで満たされる。

いくつかの実施態様では、下方キャビティ部１９０２または上方キャビティ部１９０４のバルク基板部は、絶縁材料または誘電材料から形成され得る。たとえば、いくつかの実施態様では、下方キャビティ部１９０２または上方キャビティ部１９０４のバルク基板部は、ディスプレイ級ガラス（アルカリ土類ボロアルミノシリケートなど）またはソーダ石灰ガラスから製造され得る。他の適切な絶縁材料には、アルカリ土類アルミノシリケート、ボロシリケート、またはモディファイドボロシリケートなどのケイ酸塩ガラスが含まれる。同じく、酸化アルミニウム（ＡｌＯｘ）、酸化イットリウム（Ｙ_２Ｏ_３）、窒化ホウ素（ＢＮ）、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、および窒化ガリウム（ＧａＮｘ）などのセラミック材料もまた、いくつかの実施態様において使用され得る。いくつかの他の実施態様では、高抵抗Ｓｉが使用され得る。いくつかの実施態様では、シリコンオンインシュレータ（ＳＯＩ）基板、ガリウムヒ素（ＧａＡｓ）基板、リン化インジウム（ＩｎＰ）基板、およびたとえばフレキシブル電子機器に関連するプラスチック（ポリエチレンナフタレートまたはポリエチレンテレフタレート）基板もまた使用され得る。

いくつかの実施態様では、下方キャビティ部１９０２および上方キャビティ部１９０４は、１つまたは複数の導電層でめっきされる。たとえば、導電層は、下方キャビティ部１９０２の表面および上方キャビティ部１９０４の表面を導電性の金属または金属合金でめっきすることによって形成され得る。たとえば、導電層は、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタニウム（Ｔｉ）、窒化アルミニウム（ＡｌＮ）、窒化チタニウム（ＴｉＮ）、アルミニウム銅（ＡｌＣｕ）、モリブデン（Ｍｏ）、アルミニウムシリコン（ＡｌＳｉ）、プラチナ（Ｐｔ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、あるいは他の適切もしくは好適な材料またはそれらの組合せから形成され得る。いくつかの実施態様では、約１μｍ〜約１０μｍの範囲内の厚さが好適であり得る。しかしながら、他の実施態様または用途において、より薄いまたはより厚い厚さが適切または好適であり得る。

ポスト構造１９０３は、キャビティ容積にわたって横方向に延び、ポスト１９１０の遠位端において一体形成された頂部ポスト１９１２が頂点を成す、リソグラフィで画定された面内容量調整構造またはポスト１９１０を含む。ポスト構造１９０３は、サポートリング構造１９１１によってサポートされ得る。図２０Ｂは、図１９のキャビティ共振器内で使用可能であるような例示的なリソグラフィで画定された面内容量調整構造のシミュレーションの平面図を示す。

ポスト１９１０およびサポートリング構造１９１１は、パターニングおよびエッチングなど、リソグラフィ処理技法によって形成され得る。いくつかの実施態様では、ポスト構造１９０３はまた、導電材料から形成される。いくつかの他の実施態様では、ポスト構造１９０３は、半導体材料または導電材料から形成され得る。ポスト１９１０およびポスト頂部１９１２はまた、１つまたは複数の導電層でめっきされ得る。様々な実施態様では、ポスト１９１０およびポスト頂部１９１２を含むポスト構造１９０３は、約５０μｍ〜約５００μｍの範囲内の厚さを有し得る。

ポスト頂部１９１２は、ポスト１９１０より広い寸法を有する。たとえば、いくつかの用途では、ポスト１９１０は、約０．５ｍｍのポスト１９１０の遠位端における幅を有し得る。そのような用途、他では、ポスト頂部１９１２は、約２ｍｍの幅を有し得る。すなわち、いくつかの実施態様では、ポスト頂部１９１２の直径または幅は、一体的に取り付けられたポスト１９１０の直径または幅よりかなり大きい。いくつかの実施態様では、ポスト頂部１９１２は、約１ｍｍ〜約３ｍｍの範囲内の幅を有し得る一方、ポスト１９１０は、約０．１ｍｍ〜約１ｍｍの範囲内の幅を有し得る。いくつかの実施態様では、ポスト頂部１９１２は、約０．１ｍｍ〜約１ｍｍの範囲内の長さを有し得る一方、ポスト１９１０は、約１ｍｍ〜約５ｍｍの範囲内の長さを有し得る。加えて、いくつかの実施態様では、ポスト１９１０またはポスト頂部１９１２は、サポートリング構造１９１１と異なる厚さを有するように形成され得る。

キャビティ共振器１９００の１つまたは複数の一過性電磁波モードおよび対応する共振周波数は、ポスト頂部１９１２の遠位端面１９２２と、ポスト頂部１９１２に隣接するサポートリング構造１９１１の内面によって規定されるキャビティの内面の部分との間のギャップ間げきｇに依存し得る。説明したように、ギャップ間げきｇはリソグラフィで画定されるので、ギャップ間げきｇは、正確に再現性よく制御され得る。たとえば、ポスト長さｈおよび頂部ポスト長さｔを組み合わせた合計とギャップ間げきｇとの比を１０００：１にすることは容易である。

特定の実施態様では、１つまたは複数の調整要素または調整デバイスは、ギャップ間げきｇ内に形成または配列される。たとえば、調整要素の配列は、ポスト頂部１９１２に、または追加もしくは代替としてサポートリング構造１９１１に接続され得る。いくつかの他の実施態様では、調整要素は、ポスト頂部１９１２のみと接続され得、サポートリング構造１９１１とは接続されない。いくつかの他の実施態様では、調整要素は、サポートリング構造１９１１のみと接続され得、ポスト１９１０またはポスト頂部１９１２とは接続されない。

いくつかの実施態様では、上記で説明したように、調整要素は、１つまたは複数の調整要素の１つまたは複数の配列として配列され得る。いくつかの実施態様では、各調整要素は、単独で、または場合によっては静電的もしくは圧電的に作動可能である二状態のデバイス、バラクタ、またはビットであるか、またはそのように機能する。いくつかの他の実施態様では、調整要素の各配列は、配列レベルにおいて静電的もしくは圧電的に作動可能である二状態のデバイス、バラクタ、またはビットであるか、またはそのように機能する。いくつかの実施態様では、各調整要素は、単独で、または場合によっては静電的もしくは圧電的に作動可能である１つまたは複数のＭＥＭＳを含む。調整要素のうちのいくつかを１つまたは複数の活性化状態に選択的に作動させることによって、ポスト頂部１９１２とサポートリング構造１９１１との間のキャパシタンスにおける変化を選択的に生じさせるために、ギャップ間隔またはギャップ間げきｇの実際のまたは有効な大きさを選択的に変化させるために、調整要素が使用され得る。このキャパシタンスを変えることによって、調整要素は、キャビティ共振器１９００の１つまたは複数の一過性電磁波モードを変化させ、したがってキャビティ共振器１９００の共振周波数を調整するために使用され得る。いくつかの実施態様では、調整要素のうちの選択されたいくつかを作動させることによって、ギャップ間げきｇが増加し得、それにより実効キャパシタンスが減少する。いくつかの実施態様では、調整要素のうちの選択されたいくつかを作動させることによって、ギャップ間げきｇが減少し得、それにより実効キャパシタンスが増加する。

そのような実施態様では、ギャップ間げきｇの静的に規定される大きさまたはベースラインの大きさは、組み立てによって規定されるのではなく、プロセスによって規定される。より具体的には、ギャップ間げきｇは、ポスト基板を形成する間に使用されるリソグラフィプロセス技法によって、正確に再現性よく画定され得る。

特定の実施態様では、ポスト構造１９０３はまた、配列レベルまたはバッチレベルで形成される。たとえば、特定の実施態様では、下方キャビティ部１９０２、ポスト構造１９０３および上方キャビティ部１９０４の各々は、配列レベル、バッチレベルまたはパネルレベルで形成され、その後、配列レベル、バッチレベルまたはパネルレベルで互いに接続される。図２０Ｃは、図１９に示すようなリソグラフィで画定された面内容量調整構造を含む例示的なキャビティ共振器のシミュレーションの分解組立断面斜視図を示す。

いくつかの実施態様では、ポスト構造基板の下方接合面は、下方キャビティ部の接合面を覆って設置され、エポキシまたは他の接着材層で下方キャビティ部の接合面と接続される。いくつかの実施態様では、上方キャビティ部の接合面は、ポスト構造基板の上方接合面を覆って設置され、エポキシまたは他の接着材層でポスト構造基板の上方接合面と接続される。いくつかの他の実施態様では、ポスト構造基板は、下方キャビティ部基板または上方キャビティ部基板の一方または両方とはんだ付けされ得る。いくつかの実施態様では、得られたアレイ配列は単一化され、複数の一過性モード電磁波キャビティ共振器１９００を提供できる。

加えて、たとえば、以下で説明するように１つまたは複数のバッチプロセスを使用して、複数のキャビティ共振器１９００の配列の各々が、それぞれのキャビティ共振器１９００内で同じキャビティサイズを有するが、潜在的に異なる、対応するポスト頂部１９１２の半径とギャップ間げきｇとを有することを、そのようなリソグラフィで画定された容量調整構造設計が可能にする。いくつかの実施態様では、キャビティ共振器１９００の共振周波数は、概して、ポスト頂部１９１２の半径に反比例する。そのようにして、周波数で決定されるローディングが、リソグラフィで画定された寸法、すなわちギャップ間隔ｇおよびポスト頂部１９１２の半径によって設定され得る。

図２１は、リソグラフィで画定された面内容量調整構造２１１０を含む例示的なキャビティ共振器２１００の分解組立不等角投影図を示す。キャビティ共振器２１００は、下方キャビティ部２１０２と、ポスト構造部２１０３と、上方キャビティ部２１０４とを含む。ポスト構造部２１０３は、面内容量調整構造２１１０をサポートする。図１９のキャビティ共振器１９００と違って、容量調整構造２１１０は、懸垂式割りリング容量調整構造の形態にリソグラフィで画定される。すなわち、いくつかの実施態様では、容量調整構造２１１０は、下方キャビティ容積部２１０６ａおよび上方キャビティ容積部２１０６ｂによって形成されるキャビティの周囲および内部に配列された円形構造として配列される。容量調整構造２１１０は、容量調整構造２１１０の遠位端面２１２２と容量調整構造２１１０の近位端面２１２３との間にギャップ間げきｇを有する。再び、特定の実施態様では、１つまたは複数の調整要素または調整デバイスは、ギャップ間げきｇ内に形成または配列される。

加えて、特定の実施態様では、下方キャビティ部２１０２、ポスト構造部２１０３（容量調整構造２１１０を含む）、および上方キャビティ部２１０４の各々はまた、配列レベルで形成され、その後、配列レベルで互いに接続される。再び、１つまたは複数のバッチプロセスを使用して、複数のキャビティ共振器２１００の配列の各々が、それぞれのキャビティ共振器２１００内で同じキャビティサイズを有するが、潜在的に異なるギャップ間げきｇを有することを、そのようなリソグラフィで画定された容量調整構造設計が可能にする。

図２２Ａは、リソグラフィで画定された面内容量調整構造２２１０を含む例示的なキャビティ共振器２２００の不等角投影断面平面図を示す。図２２ｂは、図２２Ａの例示的なキャビティ共振器の不等角投影断面側面図および不等角投影断面平面図を示す。図２１の容量調整構造２１００と同様に、容量調整構造２２１０は、キャビティ２２０６内に配列された割りリング構造として構成される。しかしながら、キャビティ共振器２２００は、１つまたは複数のサポートリンク２２８２を用いて周囲の構造に接続され得るサポート部材２２８０をさらに含む。

図２３Ａは、図２２Ａおよび図２２Ｂのキャビティ共振器２２００内で使用可能であるような例示的な下方キャビティ部２２０２のシミュレーションの平面図を示す。図２３Ｂは、図２２Ａおよび図２２Ｂのキャビティ共振器２２００内で使用可能であるような例示的なリソグラフィで画定された面内容量調整構造２２１０のシミュレーションの平面図を示す。図２３Ｃは、図２２Ａおよび図２２Ｂに示すようなサポート部材構造２２８０および１つまたは複数のサポートリンク２２８２を有する例示的なキャビティ共振器のシミュレーションの分解組立断面斜視図を示す。

説明した面内共振器設計では、ギャップｇがリソグラフィでパターン化され、エッチングされる結果として、より高い（またはより長い）ポスト対ギャップのアスペクト比が可能になる。この設計は、ポストの高さを全体的デバイス厚さから効果的に分離するだけでなく、平坦なＩ／Ｏ伝送線への結合を簡素化する。

以下の本明細書における説明は、本開示の革新的態様について説明する目的で、いくつかの実装形態を対象とする。ただし、本明細書の教示が多数の異なる方法で適用され得ることを、当業者は容易に認識されよう。説明する実施態様は、動いていようと（たとえば、ビデオ）、静止していようと（たとえば、静止画像）、およびテキストであろうと、グラフィックであろうと、絵であろうと、画像を表示するように構成され得る任意のデバイスまたはシステムにおいて実施され得る。より詳細には、説明する実施態様は、限定はしないが、携帯電話、マルチメディアインターネット対応セルラー電話、モバイルテレビジョン受信機、ワイヤレスデバイス、スマートフォン、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、携帯情報端末（ＰＤＡ）、ワイヤレス電子メール受信機、ハンドヘルドまたはポータブルコンピュータ、ネットブック、ノートブック、スマートブック、タブレット、プリンタ、コピー機、スキャナ、ファクシミリデバイス、ＧＰＳ受信機／ナビゲータ、カメラ、ＭＰ３プレーヤ、カムコーダ、ゲーム機、腕時計、クロック、計算器、テレビジョンモニタ、フラットパネルディスプレイ、電子リーディングデバイス（すなわち、電子リーダー）、コンピュータモニタ、自動車ディスプレイ（オドメータおよびスピードメータディスプレイなどを含む）、コックピットコントロールおよび／またはディスプレイ、カメラビューディスプレイ（車両における後部ビューカメラのディスプレイなど）、電子写真、電子ビルボードまたは標示、プロジェクタ、アーキテクチャ構造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダーまたはプレーヤ、ＤＶＤプレーヤ、ＣＤプレーヤ、ＶＣＲ、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機／乾燥機、パーキングメータ、（電気機械システム（ＥＭＳ）、マイクロ電気機械システム（ＭＥＭＳ）および非ＭＥＭＳ適用例などにおける）パッケージング、審美構造物（たとえば、１つの宝飾品上の画像のディスプレイ）、ならびに様々なＥＭＳデバイスなど、様々な電子デバイス中に含まれるかまたはそれらに関連付けられ得ると考えられる。また、本明細書の教示は、限定はしないが、電子スイッチングデバイス、無線周波フィルタ、センサー、加速度計、ジャイロスコープ、動き感知デバイス、磁力計、コンシューマーエレクトロニクスのための慣性構成要素、コンシューマーエレクトロニクス製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動方式、製造プロセスおよび電子テスト機器など、非ディスプレイ適用例において使用され得る。したがって、本教示は、単に図に示す実施態様に限定されるものではなく、代わりに、当業者に直ちに明らかになるであろう広い適用性を有する。

説明する実装形態が適用され得る好適なＥＭＳまたはＭＥＭＳデバイスの一例は反射型ディスプレイデバイスである。反射型ディスプレイデバイスは、光学干渉の原理を使用してそれに入射する光を選択的に吸収および／または反射するために干渉変調器（ＩＭＯＤ）を組み込むことができる。ＩＭＯＤは、吸収器、吸収器に対して可動である反射体、ならびに吸収器と反射体との間に画定された光共振キャビティを含むことができる。反射体は、２つ以上の異なる位置に移動され得、これは、光共振キャビティのサイズを変化させ、それによりＩＭＯＤの反射率に影響を及ぼすことがある。ＩＭＯＤの反射スペクトルは、かなり広いスペクトルバンドをもたらすことができ、そのスペクトルバンドは、異なる色を生成するために可視波長にわたってシフトされ得る。スペクトルバンドの位置は、光共振キャビティの厚さを変更することによって、すなわち、反射体の位置を変更することによって調整され得る。

図２４Ａは、ＩＭＯＤ表示デバイスの一連の画素における２つの隣接ピクセルを示す等角図の一例を示す。ＩＭＯＤディスプレイデバイスは、１つまたは複数の干渉ＭＥＭＳディスプレイ要素を含む。これらのデバイスでは、ＭＥＭＳディスプレイ要素のピクセルが、明状態または暗状態のいずれかにあることがある。明（「緩和」、「開」または「オン」）状態では、ディスプレイ要素は、たとえば、ユーザに、入射可視光の大部分を反射する。逆に、暗（「作動」、「閉」または「オフ」）状態では、ディスプレイ要素は入射可視光をほとんど反射しない。いくつかの実装形態では、オン状態の光反射特性とオフ状態の光反射特性は逆にされ得る。ＭＥＭＳピクセルは、黒および白に加えて、主に、カラーディスプレイを可能にする特定の波長において、反射するように構成され得る。

ＩＭＯＤディスプレイデバイスは、ＩＭＯＤの行／列アレイを含むことができる。各ＩＭＯＤは、（光ギャップまたはキャビティとも呼ばれる）エアギャップを形成するように互いから可変で制御可能な距離をおいて配置された反射層のペア、すなわち、可動反射層と固定部分反射層とを含むことができる。可動反射層は少なくとも２つの位置の間で移動され得る。第１の位置、すなわち、緩和位置では、可動反射層は、固定部分反射層から比較的大きい距離をおいて配置され得る。第２の位置、すなわち、作動位置では、可動反射層は、部分反射層により近接して配置され得る。それら２つの層から反射する入射光は、可動反射層の位置に応じて、強め合うようにまたは弱め合うように干渉し、各ピクセルについて全反射状態または無反射状態のいずれかを引き起こすことがある。いくつかの実施態様では、ＩＭＯＤは、作動していないときに反射状態にあり、可視スペクトル内の光を反射し得、また、作動していないときに暗状態にあり、可視範囲外の光（赤外光など）を反射し得る。ただし、いくつかの他の実施態様では、ＩＭＯＤは、作動していないときに暗状態にあり、作動しているときに反射状態にあり得る。いくつかの実施態様では、印加電圧の導入が、状態を変更するようにピクセルを駆動することができる。いくつかの他の実施態様では、印加電荷が、状態を変更するようにピクセルを駆動することができる。

図２４Ａ中のピクセルアレイの図示の部分は、２つの隣接するＩＭＯＤ１２を含む。（図示のような）左側のＩＭＯＤ １２では、可動反射層１４が、部分反射層を含む光学スタック１６からの所定の距離における緩和位置に示されている。左側のＩＭＯＤ １２にわたって印加された電圧Ｖ０は、可動反射層１４の作動を引き起こすには不十分である。右側のＩＭＯＤ １２では、可動反射層１４は、光学スタック１６の近くの、またはそれに隣接する作動位置に示されている。右側のＩＭＯＤ １２にわたって印加された電圧Ｖｂｉａｓは、可動反射層１４を作動位置に維持するのに十分である。

図２４Ａでは、ピクセル１２の反射特性が、概して、ピクセル１２に入射する光を示す矢印１３と、左側のＩＭＯＤ １２から反射する光１５とを用いて示されている。詳細に示していないが、ピクセル１２に入射する光１３の大部分は透明基板２０を透過され、光学スタック１６に向かうことになることを、当業者なら理解されよう。光学スタック１６に入射する光の一部分は光学スタック１６の部分反射層を透過されることになり、一部分は反射され、透明基板２０を通って戻ることになる。光学スタック１６を透過された光１３の部分は、可動反射層１４において反射され、透明基板２０に向かって（およびそれを通って）戻ることになる。光学スタック１６の部分反射層から反射された光と可動反射層１４から反射された光との間の（強め合うまたは弱め合う）干渉が、ＩＭＯＤ １２から反射される光１５の（１つまたは複数の）波長を決定することになる。

光学スタック１６は、単一の層またはいくつかの層を含むことができる。その（１つまたは複数の）層は、電極層と、部分反射および部分透過層と、透明な誘電体層とのうちの１つまたは複数を含むことができる。いくつかの実装形態では、光学スタック１６は、電気伝導性であり、部分的に透明で、部分的に反射性であり、たとえば、透明基板２０上に上記の層のうちの１つまたは複数を堆積させることによって、作製され得る。電極層は、様々な金属、たとえば酸化インジウムスズ（ＩＴＯ）など、様々な材料から形成され得る。部分反射層は、様々な金属、たとえば、クロム（Ｃｒ）、半導体、および誘電体など、部分的に反射性である様々な材料から形成され得る。部分反射層は、材料の１つまたは複数の層から形成され得、それらの層の各々は、単一の材料または材料の組合せから形成され得る。いくつかの実施態様では、光学スタック１６は、光吸収体と導体の両方として働く、金属または半導体の単一の半透明の膜（ｔｈｉｃｋｎｅｓｓ）を含むことができるが、（たとえば、光学スタック１６の、またはＩＭＯＤの他の構造の）異なる、より伝導性の高い層または部分が、ＩＭＯＤピクセル間で信号をバスで運ぶ（ｂｕｓ）ように働くことができる。光学スタック１６は、１つまたは複数の伝導性層または伝導性／吸収層をカバーする、１つまたは複数の絶縁層または誘電体層をも含むことができる。

いくつかの実装形態では、光学スタック１６の（１つまたは複数の）層は、以下でさらに説明するように、平行ストリップにパターニングされ得、ディスプレイデバイスにおける行電極を形成し得る。当業者によって理解されるように、「パターニング」という用語は、本明細書では、マスキングプロセスならびにエッチングプロセスを指すために使用される。いくつかの実施態様では、アルミニウム（Ａｌ）などの高伝導性および反射性材料が可動反射層１４のために使用され得、これらのストリップはディスプレイデバイスにおける列電極を形成し得る。可動反射層１４は、（光学スタック１６の行電極に直交する）１つまたは複数の堆積された金属層の一連の平行ストリップとして形成されて、ポスト１８の上に堆積された列とポスト１８間に堆積された介在する犠牲材料とを形成し得る。犠牲材料がエッチング除去されると、画定されたギャップ１９または光キャビティが可動反射層１４と光学スタック１６との間に形成され得る。いくつかの実施態様では、ポスト１８間の間隔は約１〜１０００μｍであり得、ギャップ１９は１０，０００オングストローム（Å）未満であり得る。

いくつかの実施態様では、ＩＭＯＤの各ピクセルは、作動状態にあろうと緩和状態にあろうと、本質的に、固定反射層および可動反射層によって形成されるキャパシタである。電圧が印加されないとき、可動反射層１４は、図２４Ａ中の左側のＩＭＯＤ １２によって示されるように、機械的に緩和した状態にとどまり、可動反射層１４と光学スタック１６との間のギャップ１９がある。しかしながら、電位差、たとえば、電圧が、選択された行および列のうちの少なくとも１つに印加されたとき、対応するピクセルにおける行電極と列電極との交差部に形成されたキャパシタは帯電し、静電力がそれらの電極を引き合わせる。印加された電圧がしきい値を超える場合、可動反射層１４は、変形し、光学スタック１６の近くにまたはそれに対して移動することができる。光学スタック１６内の誘電体層（図示せず）が、図２４Ａ中の右側の作動ＩＭＯＤ １２によって示されるように、短絡を防ぎ、層１４と層１６との間の分離距離を制御し得る。その挙動は、印加電位差の極性にかかわらず同じである。いくつかの事例ではアレイ中の一連のピクセルが「行」または「列」と呼ばれることがあるが、ある方向を「行」と呼び、別の方向を「列」と呼ぶことは恣意的であることを、当業者は容易に理解されよう。言い換えれば、いくつかの配向では、行は列と見なされ得、列は行であると見なされ得る。さらに、ディスプレイ要素は、直交する行および列に一様に配置されるか（「アレイ」）、または、たとえば、互いに対して一定の位置オフセットを有する、非線形構成で配置され得る（「モザイク」）。「アレイ」および「モザイク」という用語は、いずれかの構成を指し得る。したがって、ディスプレイは、「アレイ」または「モザイク」を含むものとして言及されるが、その要素自体は、いかなる事例においても、互いに直交して配置される必要がなく、または一様な分布で配設される必要がなく、非対称形状および不均等に分布された要素を有する配置を含み得る。

図２４Ｂは、３×３干渉変調器（ＩＭＯＤ）ディスプレイを組み込んだ電子デバイスを表すシステムブロック図の一例を示している。図２４Ｂに表す電子デバイスは、図１〜図２３に関して上記で説明した実装形態に従って構築される圧電共振変圧器（ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｒｅｓｏｎａｔｏｒ ｔｒａｎｓｆｏｒｍｅｒ）が組み込まれ得る１つの実装形態を表す。デバイス１１が組み込まれる電子デバイスは、たとえば、表示と非表示の両方のアプリケーションを含む、上記に記載した多様な電気デバイスおよび電気機械システムデバイスのいずれかの一部または全部を形成し得る。

ここで、電子デバイスは、１つまたは複数の、ＡＲＭ（登録商標）、Ｐｅｎｔｉｕｍ（登録商標）、８０５１、ＭＩＰＳ（登録商標）、Ｐｏｗｅｒ ＰＣ（登録商標）、またはＡＬＰＨＡ（登録商標）などの汎用シングルチップまたはマルチチップマイクロプロセッサ、あるいはデジタルシグナルプロセッサ、マイクロコントローラ、またはプログラマブルゲートアレイなどの専用マイクロプロセッサを含み得るコントローラ２１を含む。コントローラ２１は、１つまたは複数のソフトウェアモジュールを実行するように構成され得る。オペレーティングシステムを実行することに加えて、コントローラ２１は、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または他のソフトウェアアプリケーションを含む、１つまたは複数のソフトウェアアプリケーションを実行するように構成され得る。

コントローラ２１は、デバイス１１と通信するように構成される。コントローラ２１はまた、アレイドライバ２２と通信するように構成され得る。アレイドライバ２２は、たとえば、ディスプレイアレイまたはパネル３０に、信号を与える行ドライバ回路２４と列ドライバ回路２６とを含むことができる。図２４Ｂは明快のためにＩＭＯＤの３×３アレイを示しているが、ディスプレイアレイ３０は、極めて多数のＩＭＯＤを含んでいることがあり、列におけるＩＭＯＤの数とは異なる数のＩＭＯＤを行において有し得、その逆も同様である。コントローラ２１およびアレイドライバ２２は、本明細書では、時々、「論理デバイス」および／または「論理システム」の一部と呼ぶことがある。

図２５Ａおよび図２５Ｂは、複数のＩＭＯＤを含むディスプレイデバイス４０を表すシステムブロック図の例を示している。ディスプレイデバイス４０は、たとえば、スマートフォン、セルラー電話または携帯電話であり得る。ただし、ディスプレイデバイス４０の同じ構成要素またはディスプレイデバイス４０の軽微な変形も、テレビジョン、タブレット、電子リーダー、ハンドヘルドデバイスおよびポータブルメディアプレーヤなど、様々なタイプのディスプレイデバイスを示す。

ディスプレイデバイス４０は、ハウジング４１と、ディスプレイ３０と、アンテナ４３と、スピーカー４５と、入力デバイス４８と、マイクロフォン４６とを含む。ハウジング４１は、射出成形および真空成形を含む様々な製造プロセスのうちのいずれかから形成され得る。さらに、ハウジング４１は、限定はしないが、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含む、様々な材料のうちのいずれかから製作され得る。ハウジング４１は、異なる色の、または異なるロゴ、ピクチャ、もしくはシンボルを含んでいる、他の取外し可能な部分と交換され得る、取外し可能な部分（図示せず）を含むことができる。

ディスプレイ３０は、本明細書で説明する、双安定またはアナログディスプレイを含む様々なディスプレイのうちのいずれかであり得る。ディスプレイ３０はまた、プラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ ＬＣＤ、またはＴＦＴ ＬＣＤなど、フラットパネルディスプレイ、あるいはＣＲＴまたは他の管デバイスなど、非フラットパネルディスプレイを含むように構成され得る。さらに、ディスプレイ３０は、本明細書で説明するＩＭＯＤディスプレイを含むことができる。

ディスプレイデバイス４０の構成要素は図２５Ｂに概略的に示されている。ディスプレイデバイス４０は、ハウジング４１を含み、それの中に少なくとも部分的に密閉された追加の構成要素を含むことができる。たとえば、ディスプレイデバイス４０は、トランシーバ４７に結合されたアンテナ４３を含むネットワークインターフェース２７を含む。トランシーバ４７はプロセッサ２１に接続され、プロセッサ２１は調整ハードウェア５２に接続される。調整ハードウェア５２は、信号を調整する（たとえば、信号をフィルタ処理する）ように構成され得る。調整ハードウェア５２は、スピーカー４５およびマイクロフォン４６に接続される。プロセッサ２１は、入力デバイス４８およびドライバコントローラ２９にも接続される。ドライバコントローラ２９は、フレームバッファ２８に、およびアレイドライバ２２に結合され、アレイドライバ２２は次にディスプレイアレイ３０に結合される。いくつかの実施態様では、電源５０が、特定のディスプレイデバイス４０設計において実質的にすべての構成要素に電力を与えることができる。

ネットワークインターフェース２７は、ディスプレイデバイス４０がネットワークを介して１つまたは複数のデバイスと通信することができるように、アンテナ４３とトランシーバ４７とを含む。ネットワークインターフェース２７はまた、たとえば、プロセッサ２１のデータ処理要件を軽減するための、何らかの処理能力を有し得る。アンテナ４３は信号を送信および受信することができる。いくつかの実施態様では、アンテナ４３は、ＩＥＥＥ１６．１１（ａ）、（ｂ）、または（ｇ）を含むＩＥＥＥ１６．１１規格、あるいはＩＥＥＥ８０２．１１ａ、ｂ、ｇ、ｎを含むＩＥＥＥ８０２．１１規格、およびそれらのさらなる実施態様に従って、ＲＦ信号を送信および受信する。いくつかの他の実施態様では、アンテナ４３は、ＢＬＵＥＴＯＯＴＨ（登録商標）規格に従ってＲＦ信号を送信および受信する。セルラー電話の場合、アンテナ４３は、３Ｇまたは４Ｇ技術を利用するシステムなどのワイヤレスネットワーク内で通信するために使用される、符号分割多元接続（ＣＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、時分割多元接続（ＴＤＭＡ）、Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ（登録商標））、ＧＳＭ（登録商標）／Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ（ＧＰＲＳ）、Ｅｎｈａｎｃｅｄ Ｄａｔａ ＧＳＭ（登録商標） Ｅｎｖｉｒｏｎｍｅｎｔ（ＥＤＧＥ）、Ｔｅｒｒｅｓｔｒｉａｌ Ｔｒｕｎｋｅｄ Ｒａｄｉｏ（ＴＥＴＲＡ）、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ（登録商標））、Ｅｖｏｌｕｔｉｏｎ Ｄａｔａ Ｏｐｔｉｍｉｚｅｄ（ＥＶ−ＤＯ）、１ｘＥＶ−ＤＯ、ＥＶ−ＤＯ Ｒｅｖ Ａ、ＥＶ−ＤＯ Ｒｅｖ Ｂ、高速パケットアクセス（ＨＳＰＡ）、高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）、高速アップリンクパケットアクセス（ＨＳＵＰＡ）、発展型高速パケットアクセス（ＨＳＰＡ＋）、Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）、ＡＭＰＳ、または他の知られている信号を受信するように設計される。トランシーバ４７は、アンテナ４３から受信された信号がプロセッサ２１によって受信され、プロセッサ２１によってさらに操作され得るように、その信号を前処理することができる。トランシーバ４７はまた、プロセッサ２１から受信された信号がアンテナ４３を介してディスプレイデバイス４０から送信され得るように、その信号を処理することができる。

いくつかの実施態様では、トランシーバ４７は受信機によって置き換えられ得る。さらに、いくつかの実施態様では、ネットワークインターフェース２７は、プロセッサ２１に送られるべき画像データを記憶または生成することができる画像ソースによって置き換えられ得る。プロセッサ２１は、ディスプレイデバイス４０の全体的な動作を制御することができる。プロセッサ２１は、ネットワークインターフェース２７または画像ソースから圧縮された画像データなどのデータを受信し、そのデータを生画像データに、または生画像データに容易に処理されるフォーマットに、処理する。プロセッサ２１は、処理されたデータをドライバコントローラ２９に、または記憶のためにフレームバッファ２８に送ることができる。生データは、一般に、画像内の各ロケーションにおける画像特性を識別する情報を指す。たとえば、そのような画像特性は、色、飽和、およびグレースケールレベルを含むことができる。

プロセッサ２１は、ディスプレイデバイス４０の動作を制御するためのマイクロコントローラ、ＣＰＵ、または論理ユニットを含むことができる。調整ハードウェア５２は、スピーカー４５に信号を送信するための、およびマイクロフォン４６から信号を受信するための、増幅器およびフィルタを含み得る。調整ハードウェア５２は、ディスプレイデバイス４０内の個別構成要素であり得、あるいはプロセッサ２１または他の構成要素内に組み込まれ得る。

ドライバコントローラ２９は、プロセッサ２１によって生成された生画像データをプロセッサ２１から直接、またはフレームバッファ２８から取ることができ、アレイドライバ２２への高速送信のために適宜に生画像データを再フォーマットすることができる。いくつかの実装形態では、ドライバコントローラ２９は、生画像データを、ラスタ様フォーマットを有するデータフローに再フォーマットすることができ、その結果、そのデータフローは、ディスプレイアレイ３０にわたって走査するのに好適な時間順序を有する。次いで、ドライバコントローラ２９は、フォーマットされた情報をアレイドライバ２２に送る。ＬＣＤコントローラなどのドライバコントローラ２９は、しばしば、スタンドアロン集積回路（ＩＣ）としてシステムプロセッサ２１に関連付けられるが、そのようなコントローラは多くの方法で実施され得る。たとえば、コントローラは、ハードウェアとしてプロセッサ２１中に埋め込まれるか、ソフトウェアとしてプロセッサ２１中に埋め込まれるか、またはハードウェアにおいてアレイドライバ２２と完全に一体化され得る。

アレイドライバ２２は、ドライバコントローラ２９からフォーマットされた情報を受信することができ、ビデオデータを波形の並列セットに再フォーマットすることができ、波形の並列セットは、ディスプレイのピクセルのｘ−ｙ行列から来る、数百の、および時には数千の（またはより多くの）リード線に毎秒何回も適用される。

いくつかの実施態様では、ドライバコントローラ２９、アレイドライバ２２、およびディスプレイアレイ３０は、本明細書で説明するディスプレイのタイプのうちのいずれにも適している。たとえば、ドライバコントローラ２９は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ（ＩＭＯＤコントローラなど）であり得る。さらに、アレイドライバ２２は、従来のドライバまたは双安定ディスプレイドライバ（ＩＭＯＤディスプレイドライバなど）であり得る。その上、ディスプレイアレイ３０は、従来のディスプレイアレイまたは双安定ディスプレイアレイ（ＩＭＯＤのアレイを含むディスプレイなど）であり得る。いくつかの実施態様では、ドライバコントローラ２９はアレイドライバ２２と一体化され得る。そのような実装形態は、高集積システム、たとえば、モバイルフォン、ポータブル電子デバイス、ウォッチまたは他の小面積ディスプレイにおいて、有用であることがある。

いくつかの実装形態では、入力デバイス４８は、たとえば、ユーザがディスプレイデバイス４０の動作を制御することを可能にするように、構成され得る。入力デバイス４８は、ＱＷＥＲＴＹキーボードまたは電話キーパッドなどのキーパッド、ボタン、スイッチ、ロッカー、タッチセンシティブスクリーン、ディスプレイアレイ３０と一体化されたタッチセンシティブスクリーン、あるいは感圧膜または感熱膜を含むことができる。マイクロフォン４６は、ディスプレイデバイス４０のための入力デバイスとして構成され得る。いくつかの実施態様では、ディスプレイデバイス４０の動作を制御するために、マイクロフォン４６を介したボイスコマンドが使用され得る。

電源５０は様々なエネルギー蓄積デバイスを含むことができる。たとえば、電源５０は、ニッケルカドミウムバッテリーまたはリチウムイオンバッテリーなどの充電式バッテリーであり得る。充電式バッテリーを使用する実装形態では、充電式バッテリーは、たとえば、壁コンセント（ｗａｌｌ ｓｏｃｋｅｔ）または光起電性のデバイスもしくはアレイから来る、電力を使用して充電可能であり得る。代替的に、充電式バッテリーはワイヤレス充電可能であり得る。電源５０は、再生可能エネルギー源、キャパシタ、あるいはプラスチック太陽電池または太陽電池塗料を含む太陽電池であり得る。電源５０はまた、壁コンセントから電力を受け取るように構成され得る。

いくつかの実施態様では、制御プログラマビリティがドライバコントローラ２９中に存在し、これは電子ディスプレイシステム中のいくつかの場所に配置され得る。いくつかの他の実施態様では、制御プログラマビリティがアレイドライバ２２中に存在する。上記で説明した最適化は、任意の数のハードウェアおよび／またはソフトウェア構成要素において、ならびに様々な構成において実施され得る。

本明細書で開示する実装形態に関して説明した様々な例示的な論理、論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得る。ハードウェアとソフトウェアの互換性が、概して機能に関して説明され、上記で説明した様々な例示的な構成要素、ブロック、モジュール、回路およびステップにおいて示された。そのような機能がハードウェアで実装されるか、ソフトウェアで実装されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。

本明細書で開示する態様に関して説明した様々な例示的な論理、論理ブロック、モジュール、および回路を実施するために使用される、ハードウェアおよびデータ処理装置は、汎用シングルチップまたはマルチチッププロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実施または実行され得る。汎用プロセッサは、マイクロプロセッサ、あるいは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成としても実装され得る。いくつかの実装形態では、特定のステップおよび方法が、所与の機能に固有である回路によって実行され得る。

１つまたは複数の態様では、説明した機能は、本明細書で開示する構造を含むハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、およびそれらの上記構造の構造的等価物において、またはそれらの任意の組合せにおいて実施され得る。また、本明細書で説明した主題の実施態様は、１つまたは複数のコンピュータプログラムとして、すなわち、データ処理装置が実行するためにコンピュータ記憶媒体上に符号化された、またはデータ処理装置の動作を制御するための、コンピュータプログラム命令の１つまたは複数のモジュールとして、実施され得る。

本開示で説明した実施態様への様々な修正は当業者には容易に明らかであり得、本明細書で定義した一般原理は、本開示の趣旨または範囲から逸脱することなく他の実施態様に適用され得る。したがって、特許請求の範囲は、本明細書で示した実施態様に限定されるものではなく、本開示と、本明細書で開示する原理および新規の特徴とに一致する、最も広い範囲を与られるべきである。さらに、「上側」および「下側」という用語は、図の説明を簡単にするために時々使用され、適切に配向されたページ上の図の配向に対応する相対位置を示すが、実施されたＩＭＯＤの適切な配向を反映しないことがあることを、当業者は容易に諒解されよう。

また、別個の実施態様に関して本明細書で説明されたいくつかの特徴は、単一の実施態様において組合せで実施され得る。また、逆に、単一の実施態様に関して説明した様々な特徴は、複数の実施態様において別個に、あるいは任意の好適な部分組合せで実施され得る。その上、特徴は、いくつかの組合せで働くものとして上記で説明され、初めにそのように請求されることさえあるが、請求される組合せからの１つまたは複数の特徴は、場合によってはその組合せから削除され得、請求される組合せは、部分組合せ、または部分組合せの変形形態を対象とし得る。

同様に、動作は特定の順序で図面に示されているが、これは、望ましい結果を達成するために、そのような動作が、示される特定の順序でまたは順番に実行されることを、あるいはすべての図示の動作が実行されることを必要とするものとして理解されるべきでない。さらに、図面は、流れ図の形態でもう１つの例示的なプロセスを概略的に示し得る。ただし、図示されていない他の動作が、概略的に示される例示的なプロセスに組み込まれ得る。たとえば、１つまたは複数の追加の動作が、図示の動作のうちのいずれかの前に、後に、同時に、またはそれの間で、実行され得る。いくつかの状況では、マルチタスキングおよび並列処理が有利であり得る。その上、上記で説明した実装形態における様々なシステム構成要素の分離は、すべての実装形態においてそのような分離を必要とするものとして理解されるべきでなく、説明するプログラム構成要素およびシステムは、概して、単一のソフトウェア製品において互いに一体化されるか、または複数のソフトウェア製品にパッケージングされ得ることを理解されたい。さらに、他の実装形態が以下の特許請求の範囲内に入る。場合によっては、特許請求の範囲に記載の行為は、異なる順序で実行され、依然として望ましい結果を達成することができる。

１１ デバイス
１２ 干渉変調器、ＩＭＯＤ、ピクセル
１３ 矢印
１４ 可動反射層
１５ 光
１６ 光学スタック
１８ ポスト
１９ ギャップ
２０ 透明基板
２１ コントローラ、プロセッサ
２２ アレイドライバ
２４ 行ドライバ回路
２６ 列ドライバ回路
２７ ネットワークインターフェース
２８ フレームバッファ
２９ ドライバコントローラ
３０ ディスプレイアレイ、ディスプレイパネル
４０ ディスプレイデバイス
４１ ハウジング
４３ アンテナ
４５ スピーカー
４６ マイクロフォン
４７ トランシーバ
４８ 入力デバイス
５０ 電源
５２ 調整ハードウェア
１００ 一過性モード電磁波キャビティ共振器
１０２ 下方キャビティ部
１０４ 上方キャビティ部
１０６ キャビティ
１０８ 導電層
１１０ ポスト
１１２ ポスト頂部
１１４ ポストの遠位端面
１１６ はんだ
１１８ 組立プラットフォーム
１２０ キャビティ天井
１２２ ポスト頂部の遠位端面
１２３ ポスト頂部の近位端面
１２４、１２４ａ、１２４ｂ ＭＥＭＳデバイス層
１２６ 誘電体スペーサ
１２８ キャビティ基板の接合面
２３０ 内部キャビティ面
２３２、２３２ａ、２３２ｂ 接合面
２３４ 第１の等方性エッチングされたキャビティ部
２３６ 第２の等方性エッチングされたキャビティ部
２３８ａ、２３８ｂ 点線
２４０ 第１のほぼ平坦な内部底面
２４２ 第２の湾曲した内部キャビティ側面
６０２ キャビティ基板
６０４ 基板
６４４ エッチストップ
６４６ 底面
９０２ キャビティ基板
９４６ 第１のバルク基板部
９４８ 接合面
９５０ 第１のマスキング層
９５２ 背面
１１０４ アクティブ基板
１１５４ 第１の犠牲層
１１５６ バルク基板部
１１５８ アクティブ面
１１６０ 第２の犠牲層
１１６２ 第１のサポート部
１１６４ 誘電体スペーサの他のより広い部分
１１６６ リリースベント
１１６８ 接合面
１５０２ キャビティ基板
１５４６ 第１のバルク基板部
１５４８ 接合面
１５５０ 第１のマスキング層
１５５１ 第２のマスキング層
１５５２ 背面
１７０２ ポスト基板
１７４６ 第１のバルク基板部
１７４８ 接合面
１７５０ 第１のマスキング層
１７５２ 背面
１９００ キャビティ共振器
１９０２ 下方キャビティ部
１９０３ ポスト構造部
１９０４ 上方キャビティ部
１９０６ａ 下方キャビティ容積
１９０６ｂ 上方キャビティ容積
１９１０ 面内容量調整構造、ポスト
１９１１ サポートリング構造
１９１２ 一体形成された頂部ポスト
１９２２ 遠位端面
２１００ キャビティ共振器
２１０２ 下方キャビティ部
２１０３ ポスト構造部
２１０４ 上方キャビティ部
２１０６ａ 下方キャビティ容積部
２１０６ｂ 上方キャビティ容積部
２１１０ 容量調整構造
２１２２ 遠位端面
２１２３ 近位端面
２２００ キャビティ共振器
２２０６ キャビティ
２２１０ リソグラフィで画定された面内容量調整構造
２２８０ サポート部材
２２８２ サポートリンク

Claims (19)

1. 一過性モード電磁波キャビティ共振器構造（１９００、２１００、２２００）を備えるデバイス（１１、４０）であって、
   導電層をその上に有する内部キャビティ面と第１のキャビティ（１９０６ａ、２１０６ａ、２２０６）の周辺周りの接合面とを有する前記第１のキャビティを含む第１のキャビティ部（１９０２、２１０２、２２０２）と、
   導電層をその上に有する内部キャビティ面と第２のキャビティ（１９０６ｂ、２１０６ｂ）の周辺周りの接合面とを有する前記第２のキャビティを含む第２のキャビティ部（１９０４、２１０４）であって、前記第１のキャビティ（１９０６ａ、２１０６ａ）および前記第２のキャビティ（１９０６ｂ、２１０６ｂ）が１つまたは複数の一過性電磁波モードをサポートするように動作可能な容積を形成する、第２のキャビティ部（１９０４、２１０４）と、
   前記１つまたは複数の一過性電磁波モードをサポートするために前記容積内に少なくとも部分的に配置された部分を有する面内共振器構造（１９１０、２１１０、２２１０）であって、前記共振器構造が導電性であるかまたは導電層をその上に有し、前記共振器構造の第１の接合面が前記第１のキャビティ部の前記接合面と接続され、前記共振器構造の第２の接合面が前記第２のキャビティ部の前記接合面と接続され、前記共振器構造の遠位端面（１９２２、２１２２）が前記容積の一部にわたって延びて、前記遠位端面への最接近面とギャップ間隔だけ分離されるかまたは電気的に絶縁され、前記共振器構造の共振電磁波モードが前記ギャップ間隔に少なくとも部分的に依存する、面内共振器構造（１９１０、２１１０、２２１０）とを備える、デバイス（１１、４０）。
2. 誘電材料が、前記ギャップ間隔内の空間の一部分を満たすように、前記ギャップ間隔の一部または全部の中に配列される、請求項１に記載の共振器構造。
3. 前記共振器構造（１９００）が、
   前記容積内で半径方向または横方向に延びる第１の部分（１９１０）であって、前記第１の部分の前記遠位端面（１９２２）が前記共振器構造の前記遠位端面である、第１の部分（１９１０）と、
   前記第１の部分を物理的にサポートし、前記第１のキャビティ部（１９０２、２１０２、２２０２）の前記接合面と前記第２のキャビティ部（１９０４、２１０４）の前記接合面との間に配列され、前記両接合面と接続される、第２の部分（１９１１）とを含む、請求項１または２に記載の共振器構造。
4. 前記共振器構造（１９００）の前記第１の部分（１９１０）が、前記容積にわたって半径方向または横方向に延びるポスト（１９１０）を含む、請求項３に記載の共振器構造。
5. 前記ポスト（１９１０）の前記遠位端面が、前記共振器構造の前記遠位端面である、請求項４に記載の共振器構造。
6. 前記共振器構造（１９００）の前記第１の部分（１９１０）が、前記ポスト（１９１０）の遠位端に配列されるかまたは前記ポストと一体的に形成され、かつ前記ポストの幅より大きい幅を有するポスト頂部（１９１２）をさらに含み、前記ポスト頂部の前記遠位端面（１９２２）が、前記共振器構造の前記遠位端面である、請求項４に記載の共振器構造。
7. 前記共振器構造（１９００）の前記第１の部分（１９１０）の前記遠位端面（１９２２）への前記最接近面が、前記共振器構造の前記第１の部分の前記遠位端面に最も近い、前記第１のキャビティ部（１９０２）の前記内部キャビティ面かまたは前記第２のキャビティ部（１９０４）の前記内部キャビティ面のいずれかである、請求項３から６のいずれか一項に記載の共振器構造。
8. 前記共振器構造（１９００）の前記第１の部分（１９１０）の前記遠位端面（１９２２）への前記最接近面が、前記共振器構造の前記第１の部分の前記遠位端面に最も近い、前記共振器構造の前記第２の部分（１９１１）の表面である、請求項３から６のいずれか一項に記載の共振器構造。
9. 前記共振器構造（２１００、２２００）が、前記容積の周囲の少なくとも一部分に沿って延びる第１の部分（２１１０、２２１０）を含み、前記第１の部分の遠位端面（２１２２）が前記共振器構造の前記遠位端面であり、
   前記共振器構造が、前記第１の部分を物理的にサポートし、前記第１のキャビティ部（２１０２、２２０２）の前記接合面と前記第２のキャビティ部（２１０４）の前記接合面との間に配列され、前記両接合面と接続される、第２の部分（２１０３）を含む、請求項１または２に記載の共振器構造。
10. 前記共振器構造（２１００、２２００）の前記第１の部分（２１１０、２２１０）が、リング内にギャップを有するリングを含み、
    前記ギャップに当接する表面（２１２２）が、前記共振器構造の前記遠位端面である、請求項９に記載の共振器構造。
11. 前記共振器構造（２１００、２２００）が、懸垂式リング共振器トポロジーまたは割りリング共振器トポロジーにおいて構成される、請求項１から１０のいずれか一項に記載の共振器構造。
12. 前記ギャップ間隔が、前記キャビティ共振器構造（１９００、２１００、２２００）の共振周波数または共振モードを動的に変えるように調節可能である、請求項１から１１のいずれか一項に記載の共振器構造。
13. 前記キャビティ共振器構造（１９００、２１００、２２００）の前記共振周波数または共振モードにおける前記変化を生じさせるために、前記ギャップ間隔内に配列され、前記ギャップ間隔の大きさを調節するように作動可能である１つまたは複数の調整要素（１２４）をさらに含む、請求項１から１２のいずれか一項に記載の共振器構造。
14. 前記１つまたは複数の調整要素（１２４）が調整要素の１つまたは複数の配列を含み、個別の調整要素または調整要素配列の各々が、それぞれ、それ以外の調整要素または調整要素配列と独立して選択的に作動可能である、請求項１３に記載の共振器構造。
15. 各調整要素（１２４）が、静電的または圧電的に作動可能である、請求項１３または１４に記載の共振器構造。
16. 各調整要素（１２４）が、１つまたは複数のマイクロ電気機械システム（ＭＥＭＳ）を含む、請求項１３から１５のいずれか一項に記載の共振器構造。
17. 前記ギャップ間隔内に配列された１つまたは複数の誘電体スペーサ（１２６）をさらに含み、前記１つまたは複数の誘電体スペーサが、前記ギャップ間隔の静的大きさを規定する、請求項１から１６のいずれか一項に記載の共振器構造。
18. 請求項１から１７のいずれか一項に記載の前記共振器構造（１９００、２１００、２２００）と、
    ディスプレイ（３０）と、
    前記ディスプレイと通信するように構成され、画像データを処理するように構成されたプロセッサ（２１）と、
    前記プロセッサと通信するように構成されたメモリデバイスとを備える、ディスプレイ装置（１１、４０）。
19. 前記ディスプレイ（３０）に少なくとも１つの信号を送るように構成されたドライバ回路（２２）と、
    前記ドライバ回路に前記画像データの少なくとも一部分を送るように構成されたコントローラ（２９）とをさらに含む、請求項１８に記載のディスプレイ装置。

Images