JP2015520511A - 耐ソフトエラー回路 - Google Patents

耐ソフトエラー回路 Download PDF

Info

Publication number
JP2015520511A
JP2015520511A JP2015512745A JP2015512745A JP2015520511A JP 2015520511 A JP2015520511 A JP 2015520511A JP 2015512745 A JP2015512745 A JP 2015512745A JP 2015512745 A JP2015512745 A JP 2015512745A JP 2015520511 A JP2015520511 A JP 2015520511A
Authority
JP
Japan
Prior art keywords
thermal neutron
assembly
layer
integrated circuit
neutron absorber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015512745A
Other languages
English (en)
Other versions
JP6125618B2 (ja
Inventor
ブリッシュ，リチャード，シー．
ホサイン，ティモシー，ゼット．
Original Assignee
スパンション エルエルシー
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー, スパンション エルエルシー filed Critical スパンション エルエルシー
Publication of JP2015520511A publication Critical patent/JP2015520511A/ja
Application granted granted Critical
Publication of JP6125618B2 publication Critical patent/JP6125618B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21F—PROTECTION AGAINST X-RADIATION, GAMMA RADIATION, CORPUSCULAR RADIATION OR PARTICLE BOMBARDMENT; TREATING RADIOACTIVELY CONTAMINATED MATERIAL; DECONTAMINATION ARRANGEMENTS THEREFOR
    • G21F1/00—Shielding characterised by the composition of the materials
    • G21F1/02—Selection of uniform shielding materials
    • G21F1/10—Organic substances; Dispersions in organic carriers
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21F—PROTECTION AGAINST X-RADIATION, GAMMA RADIATION, CORPUSCULAR RADIATION OR PARTICLE BOMBARDMENT; TREATING RADIOACTIVELY CONTAMINATED MATERIAL; DECONTAMINATION ARRANGEMENTS THEREFOR
    • G21F1/00—Shielding characterised by the composition of the materials
    • G21F1/02—Selection of uniform shielding materials
    • G21F1/08—Metals; Alloys; Cermets, i.e. sintered mixtures of ceramics and metals
    • G21F1/085—Heavy metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Semiconductor Memories (AREA)

Abstract

アセンブリが、集積回路と、集積回路の上に配置され、かつ少なくとも５０マイクロメートルの厚さを有する膜層と、少なくとも０．５％の熱中性子吸収体を含む熱中性子吸収層と、を備える。熱中性子吸収層は、ガラス層であってよく、または、成形材料を含んでよい。【選択図】図２

Description

[0001] 本開示は、概して、ソフトエラーに対する耐性を有するパッケージ型回路およびアセンブリ、ならびにそのような回路およびアセンブリを形成する方法に関する。
[0002] コンピュータおよび種々の計算デバイスにますます依存する社会となっている。さらに、データ記憶の利用、および計算デバイスによって利用されるコンピュータネットワークと通じた転送データは、劇的に増加してきた。従って、データ保全性は、拡大し続けるデータリッチ環境の、ますます大きくなりつつある問題となっている。残念ながら、データ保全性は、データの転送中または保存中に生じるソフトエラーによって影響を受けるおそれがある。
[0003] ソフトエラーは、信号またはデータにおけるエラーである。そのようなエラーは、通常、データ自体のエラーを表すのであって、システムまたは計算デバイスの物理的な損傷ではない。ソフトエラーは、システムレベル、特にデータ転送中に生じることがあり、システム内のノイズによってデータの値が変化する。誤りデータは、メモリに送信される場合があり、その後になって問題を引き起こすおそれがある。別の例において、ソフトエラーは、メモリセルに衝突し、セルの状態変化を引き起こすことがあるα粒子放射によって生じる場合がある。そのようなソフトエラーによって、プログラム内の命令が変化し、またはデータが破損する可能性がある。従って、ソフトエラーは、システムの信頼性の低下や情報消失につながる場合がある。
[0004] 特に、ソフトエラーは、α粒子放射によって生じる場合がある。従って、ウラン、トリウム、またはホウ素１０などの、α粒子エミッタが無い成形材料を用いて、集積回路をパッケージ化する。ホウ素を充填剤として用いる場合は、ホウ素源は、ホウ素１０をほとんど含まない、または全く含まない。
[0005] 第一の態様において、アセンブリが、集積回路と、集積回路の上に配置され、かつ少なくとも５０マイクロメートルの厚さを有する膜層と、少なくとも０．５％の熱中性子吸収体を含む熱中性子吸収層と、を備える。
[0006] 第二の態様において、電子アセンブリを形成する方法が、集積回路を供給することと、集積回路の上に膜層を堆積させることであって、該膜層は少なくとも５０マイクロメートルの厚さを有することと、膜層の上に熱中性子吸収層を設けることであって、該熱中性子吸収層は、少なくとも０．５％の熱中性子吸収体を有することと、を含む。
[0007] 第三の態様において、アセンブリが、集積回路と、集積回路の上に配置され、かつ少なくとも５０マイクロメートルの厚さを有する膜層と、少なくとも０．５％の熱中性子吸収体を含む熱中性子吸収ガラス層と、を備える。
[0008] 第四の態様において、電子アセンブリを形成する方法が、集積回路を供給することと、集積回路の上に膜層を堆積させることであって、該膜層は少なくとも５０マイクロメートルの厚さを有することと、膜層の上に熱中性子吸収ガラス層を設けることであって、該熱中性子吸収ガラス層は、少なくとも０．５％の熱中性子吸収体を有することと、を含む。
[0009] 第五の態様において、アセンブリが、集積回路と、集積回路の上に配置され、かつ少なくとも５０マイクロメートルの厚さを有する膜層と、膜層の上に配置され、かつ少なくとも０．５％の熱中性子吸収体を含む成形材料と、を備える。
[0010] 第六の態様において、電子アセンブリを形成する方法は、集積回路を供給することと、集積回路の上に膜層を堆積させることであって、該膜層は少なくとも７０マイクロメートルの厚さを有することと、膜層の上に成形材料を設けることであって、該成形材料は、少なくとも０．５％の熱中性子吸収体を含むことと、を含む。
[0011] 第七の態様において、アセンブリが、集積回路と、集積回路に結合され、かつ少なくとも０．５％の熱中性子吸収体を含む熱中性子吸収ファイバを含むプリント回路基板と、集積回路とプリント回路基板との間に配置されたダイ接着剤と、を備える。
[0012] 第八の態様において、電子アセンブリを形成する方法が、集積回路を供給することと、ダイ接着剤を用いて集積回路をプリント回路基板に結合することであって、該プリント回路基板は、少なくとも０．５％の熱中性子吸収体を含むことと、を含む。
[0013] 第九の態様において、アセンブリが、集積回路と、集積回路に結合され、かつ無電解ホウ素ニッケルコーティングを備えるプリント回路基板と、集積回路とプリント回路基板との間に配置されたダイ接着剤と、を備える。
[0014] 添付の図面を参照することによって、本開示をより良く理解することができ、その多くの特徴および利点が当業者に明らかになるであろう。
[0015] 図１は、例示的なパッケージ型回路を示す。 [0016] 図２は、例示的なアセンブリを示す。 [0017] 図３は、アセンブリを作製する例示的な方法のフローチャートを示す。
[0018] 異なる図において使用される同一の参照記号は、同様のあるいは同一の事項を示す。
[0019] 一実施形態において、アセンブリが、集積回路と、集積回路の上に配置された膜層と、膜層の上に配置された熱中性子吸収層とを含む。膜層は、少なくとも厚さ５０μｍであってよい。熱中性子吸収層は、少なくとも０．５重量％の熱中性子吸収体を含む。一例において、熱中性子吸収層は、熱中性子吸収体を含むガラス層とすることができる。別の例において、熱中性子吸収層は、集積回路および膜層の上に配置された成形材料層またはパッケージングとすることができる。別の例において、熱中性子吸収体は、プリント回路基板のファイバ、ダイ接着剤内の充填剤、またはプリント回路基板を被覆する層に混合され得る。
[0020] 別の実施形態において、集積回路アセンブリを形成する方法が、集積回路の上に膜層を堆積させることと、膜層の上に熱中性子吸収層を形成することとを含み得る。熱中性子吸収層は、熱中性子吸収体含有ガラス層とすることができ、または、熱中性子吸収充填剤を含む成形材料とすることができる。また、この方法は、ダイ接着剤を用いて集積回路にプリント回路基板を接着することを含み得る。一例において、ダイ接着剤は、熱中性子吸収充填剤を含んでよい。別の例において、プリント印刷回路は、プリント印刷基板のガラスファイバ内に熱中性子吸収体を含んでよく、または、プリント回路基板上に熱中性子吸収体を含むコーティングを備えてよい。
[0021] 集積回路アセンブリには、従来、α粒子エミッタがほとんど、または全く形成されない一方で、有限数のソフトエラーが依然として見られている。そのようなソフトエラーが熱中性子に寄与する可能性があることが発見されている。さらに、集積回路から少なくとも５０μｍの位置に配置されたパッケージング層における熱中性子吸収体の使用が熱中性子を吸収する働きをし、ソフトエラーを低減させ得ることが発見されている。荷電粒子の潜在的なエミッタであるにもかかわらず、ホウ素１０、ガドリニウム１５７、またはカドミウム１１３などの熱中性子吸収体は、集積回路の表面から少なくとも５０μｍ、特に、少なくとも６０μｍの位置に設けられた層内に配置される場合に、熱中性子を吸収することができ、放射関連のソフトエラーを低減させることができることが分かっている。従って、従来の見識に反して、本デバイスは、α粒子放出の潜在性にもかかわらず熱中性子吸収体が組み込まれている。
[0022] 図１に示すように、パッケージ化集積回路１００は、集積回路１０２を含み得る。特定の例において、集積回路１０２は、トランジスタ、ダイオード、キャパシタ、および他の電荷担持デバイスを含む。そのようなデバイスの１つ以上を用いてメモリセルを形成することができる。
[0023] 集積回路１０２は、少なくとも１５０μｍ、例えば、少なくとも１７０μｍ、少なくとも２００μｍ、少なくとも２４０μｍ、または少なくとも２８０μｍといった厚さを有し得る。集積回路１０２は、シリコン基板などの基板に形成することができる。あるいは、集積回路１０２は、プリント回路基板または薄型小型パッケージ（ＴＳＯＰ）に形成することができる。
[0024] 膜層１０４、例えば、フィルム・オーバー・ワイヤ層は、集積回路１０２の主面の上に配置され得る。一例において、膜層１０４は、ポリマー材料、例えば、ポリエステル、ポリアミド、ポリフェニレンサルファイド、ポリフェニレンオキシド、シリコーン、フェノール樹脂、エポキシ、アクリレート、アクリロニトリルブタジエン共重合体、ポリイミド、ポリウレタン、ポリオレフィン、またはそれらの組合せから形成され得る。特に、ポリマーはエポキシであってよい。別の例において、ポリマーは、ポリイミドであってよい。さらなる例において、ポリマーは、シリコーンであってよい。ポリマー材料には、シリカ、アルミナ、アルミニウム三水和物、カーボンブラック、グラファイト、酸化ベリリウム、ケイ酸カルシウム、酸化亜鉛、酸化チタン、酸化マグネシウム、窒化ケイ素、亜鉛、銅、銀、またはそれらの組合せを充填し得る。別の例において、ポリマー材料は充填剤を含まなくてもよい。特に、ポリマー材料は、ホウ素１０、ウラニウム、またはトリウムなどのαエミッタを含まない。
[0025] さらなる例において、膜層１０４は、少なくとも５０μｍの厚さを有し得る。例えば、膜層１０４の厚さは、少なくとも６０μｍ、例えば、少なくとも７０μｍとすることができる。
[0026] 任意に、ガラス層１０６は、膜層１０４の上に配置され得る。例えば、ガラス層１０６は、熱中性子吸収体を含むことができる。特に、ガラス層１０６は、少なくとも０．５重量％の熱中性子吸収体を含み得る。組成重量パーセントは、熱中性子吸収体原子種を含む層を形成する材料内の熱中性子吸収体原子種の重量に基づいて決定される。例えば、ガラス層１０６は、少なくとも０．８重量％の熱中性子吸収体、例えば、少なくとも１．１重量％、少なくとも１．６重量％、または少なくとも２．２重量％の熱中性子吸収体を含むことができる。特定の例において、熱中性子吸収体は、ホウ素１０、ガドリニウム１５７、もしくはカドミウム１１３、またはそれらのあらゆる組合せを含み得る。特定の例において、熱中性子吸収体は、ホウ素１０を含む。そのようなホウ素１０は、自然源から供給されてよく、または、自然界で通常見られるよりも多くのホウ素１０を含む濃縮源から供給されてよい。従って、ホウ素源は、少なくとも２０重量％のホウ素１０、例えば、少なくとも２５重量％または少なくとも２８重量％のホウ素１０を含み得る。特定の例において、ガラス層１０６は、ホウケイ酸ガラスを含み得る。
[0027] ガラス層１０６は、少なくとも７０μｍの厚さを有し得る。例えば、ガラス層１０６は、少なくとも１００μｍ、例えば、少なくとも１２０μｍの厚さを有することができる。
[0028] 膜層１０４、および任意にガラス層１０６の上に、成形材料層１０８が配置され得る。例えば、成形材料は、ポリエステル、ポリアミド、ポリフェニレンサルファイド、ポリフェニレンオキシド、シリコーン、フェノール樹脂、エポキシ、アクリレート、アクリロニトリルブタジエン共重合体、ポリイミド、ポリウレタン、ポリオレフィン、またはそれらの組合せから形成することができる。特に、ポリマーはエポキシであってよい。別の例において、ポリマーは、ポリイミドであってよい。さらなる例において、ポリマーは、シリコーンであってよい。
[0029] 任意に、成形材料は、少なくとも０．５重量％の熱中性子吸収体を含み得る。例えば、成形材料は、少なくとも０．８重量％、例えば、少なくとも１．１重量％、少なくとも１．６重量％、または少なくとも２．２重量％の熱中性子吸収体を含むことができる。熱中性子吸収体は、上述した熱中性子吸収体から選択され得る。一例において、熱中性子吸収体は、充填剤として導入され得る。例示的な充填剤は、ホウ酸シリカガラス、ホウ酸金属（例えば、ホウ酸バリウム、ホウ酸亜鉛、ホウ酸カルシウム、ホウ酸ナトリウム、もしくはそれらの組合せ）、ホウ酸、ホウ素、ホウ素の酸化物、ガドリニウム、フッ化ガドリニウム、ガドリニウムのオルトリン酸、ガドリニウムの炭酸フッ化物、カドミウム、硫酸カドミウム、またはそれらの組合せを含む。
[0030] 成形材料層１０８は、少なくとも１００μｍの厚さを有し得る。例えば、成形材料層は、少なくとも１６０μｍ、例えば、少なくとも２００μｍの厚さを有することができる。
[0031] 任意に、集積回路パッケージ１００は、図２に示すように、プリント回路基板２１２に結合され得る。特に、アセンブリ２００は、ダイ接着剤２１０によってプリント回路基板２１２に結合されたパッケージ化集積回路１００を含む。図示の通り、プリント回路基板２１２は、膜層１０４と反対の主面上で集積回路１０２と結合される。
[0032] 一例において、プリント回路基板２１２には、熱中性子吸収体も混合され得る。例えば、プリント回路基板２１２は、少なくとも０．５重量％の熱中性子吸収体を含む熱中性子吸収体含有ファイバを含むことができる。例えば、そのような熱中性子吸収体含有ファイバは、少なくとも０．８重量％、例えば、少なくとも１．１重量％、少なくとも１．６重量％、または少なくとも２．２重量％の熱中性子吸収体を含むことができる。熱中性子吸収体は、上述した群から選択され得る。特定の例において、熱中性子吸収体は、ホウ素１０であり、ホウケイ酸ガラスのファイバに混合される。別の例において、プリント回路基板２１２には、熱中性子吸収充填剤、例えば、上述したものが混合され得る。
[0033] プリント回路基板２１２は、少なくとも１００μｍの厚さを有し得る。例えば、プリント回路基板２１２は、少なくとも１７０μｍ、例えば、少なくとも２００μｍの厚さとすることができる。
[0034] 別の例において、プリント回路基板２１２は、熱中性子吸収体が混合される１つ以上のコーティング２１４を含み得る。図示の通り、コーティング２１４は、集積回路１０２と反対側でプリント回路基板２１２上に配置される。あるいは、コーティング２１４は、集積回路１０２と同じ側でプリント回路基板２１２上に配置され得る。一例において、コーティング２１４は、少なくとも０．５重量％の量の熱中性子吸収体が混合されるポリマーコーティングとすることができる。例えば、コーティング２１４は、少なくとも０．８重量％、例えば、少なくとも１．１重量％、少なくとも１．６重量％、または少なくとも２．２重量％の量の熱中性子吸収体を含むことができる。
[0035] 別の例において、コーティング２１４は、無電解ホウ素ニッケルコーティングとすることができる。そのような無電解ホウ素ニッケルコーティングには、上述したポリマーコーティングに関して記載された量の熱中性子吸収体、例えばホウ素１０が混合され得る。さらに、無電解ホウ素ニッケルコーティングは、少なくとも５重量％、例えば、少なくとも８重量％の量の熱中性子吸収体、例えばホウ素１０を含み得る。
[0036] 熱中性子吸収体は、ダイ接着剤２１０に混合され得る。例えば、ダイ接着剤２１０は、ポリマー材料、例えば、ポリエステル、ポリアミド、ポリフェニレンサルファイド、ポリフェニレンオキシド、シリコーン、フェノール樹脂、エポキシ、アクリレート、アクリロニトリルブタジエン共重合体、ポリイミド、ポリウレタン、ポリオレフィン、またはそれらの組合せから形成できる。特に、ポリマー材料は、エポキシであってよい。別の例において、ポリマー材料は、ポリイミドであってよい。さらなる例において、ポリマー材料は、シリコーンであってよい。一例において、ダイ接着剤２１０は、０．５重量％、例えば、少なくとも０．８重量％、少なくとも１．１重量％、少なくとも１．６重量％、または少なくとも２．２重量％の量の熱中性子吸収体を含み得る。熱中性子吸収体は、上述した熱中性子吸収体から選択され得る。特定の例において、ダイ接着剤２１０は、非水溶性ホウ素ドーパントなどのホウ素源を含み得る。例示的な非水溶性ホウ素ドーパントは、ホウ酸バリウムを含み得る。
[0037] 図示されていないが、アセンブリ２００は、リードフレーム、例えば、銅リードフレームをさらに含み得る。同様に、アセンブリ２００は、アセンブリ２００のさまざまな層の上または下に配置された追加の成形材料を含み得る。
[0038] 図３に示すとおり、アセンブリは、工程３０２に示すように集積回路を供給することを含む方法３００によって形成され得る。工程３０４に示すように、フィルム・オーバー・ワイヤ層などの膜層が、集積回路の上に形成され得る。一例において、フィルム・オーバー・ワイヤ層は、少なくとも厚さ５０μｍであり、α粒子エミッタを含まない。
[0039] 任意に、工程３０６に示すように、熱中性子吸収体含有ガラス層が膜層の上に配置される。熱中性子吸収体含有ガラス層は、例えば、ホウケイ酸ガラスを含み得る。
[0040] 工程３０８に示すように、成形材料が、膜層の上に、または任意のガラス層の上に配置され得る。一例において、成形材料は、少なくとも０．５重量％の量の熱中性子吸収体を含み得る。
[0041] 工程３１０に示すように、集積回路は、プリント回路基板に結合され得る。一例において、プリント回路基板は、例えば少なくとも０．５重量％の量の熱中性子吸収体を含み得る。例えば、プリント回路基板は、ホウケイ酸ガラスファイバを含むことができ、または、少なくとも０．５重量％の熱中性子吸収体を含むコーティング、例えば、無電解ホウ素ニッケルコーティングを備えることができる。
[0042] 工程３１２に示すように、ダイ接着剤を集積回路とプリント回路基板との間に塗布することで、集積回路をプリント回路基板に対して固定することができる。一例において、ダイ接着剤は、少なくとも０．５重量％の量の熱中性子吸収体を含み得る。特に、熱中性子吸収体は、ホウ酸バリウムなどの非水溶性ホウ素源を含み得る。任意に、追加の成形材料をアセンブリの周囲に配置してよい。さらに、他の構造、例えば、リードフレームや追加のプリント回路基板がアセンブリに含まれ得る。
[0043] 第一の態様において、アセンブリが、集積回路と、集積回路の上に配置され、かつ少なくとも５０マイクロメートルの厚さを有する膜層と、少なくとも０．５％の熱中性子吸収体を含む熱中性子吸収層と、を備える。
[0044] 第一の態様の一例において、熱中性子吸収層は、少なくとも０．８％の熱中性子吸収体を含む。例えば、熱中性子吸収ガラスは、少なくとも１．１％の熱中性子吸収体、例えば、少なくとも１．６％の熱中性子吸収体、または少なくとも２．２％の熱中性子吸収体を含むことができる。
[0045] 第一の態様の別の例および上記の例において、熱中性子吸収体は、ホウ素１０を含む。
[0046] 第一の態様のさらなる例および上記の例において、熱中性子吸収体は、ガドリニウム１５７を含む。
[0047] 第一の態様の追加の例および上記の例において、熱中性子吸収体は、カドミウム１１３を含む。
[0048] 第一の態様の一例および上記の例において、膜層の厚さは、少なくとも６０マイクロメートルである。例えば、膜層の厚さは、少なくとも７０マイクロメートルとすることができる。
[0049] 第一の態様の別の例および上記の例において、膜層は、ポリエステル、ポリアミド、ポリフェニレンサルファイド、ポリフェニレンオキシド、シリコーン、フェノール樹脂、エポキシ、アクリレート、アクリロニトリルブタジエン共重合体、ポリイミド、ポリウレタン、およびポリオレフィンからなる群から選択されたポリマー、またはそれらの組合せを含む。
[0050] 第一の態様のさらなる例および上記の例において、熱中性子吸収層は、少なくとも７０マイクロメートルの厚さを有する。
[0051] 第一の態様の追加の例および上記の例において、熱中性子吸収層は、ホウケイ酸ガラスを含む。
[0052] 第一の態様の一例および上記の例において、熱中性子吸収層は、成形材料を含む。
[0053] 第一の態様の別の例および上記の例において、アセンブリは、膜層と反対側で集積回路に結合されたプリント回路基板をさらに備える。例えば、アセンブリは、プリント回路基板と集積回路との間に配置されたダイ接着剤をさらに備えることができる。追加の例において、プリント回路基板は、少なくとも０．５％の熱中性子吸収体を含むファイバを含み得る。別の例において、プリント回路基板は、無電解ホウ素ニッケルコーティングを備える。
[0054] 第二の態様において、電子アセンブリを形成する方法が、集積回路を供給することと、集積回路の上に膜層を堆積させることであって、該膜層は少なくとも５０マイクロメートルの厚さを有することと、膜層の上に熱中性子吸収層を設けることであって、該熱中性子吸収層は、少なくとも０．５％の熱中性子吸収体を有することと、を含む。
[0055] 第二の態様の一例において、熱中性子吸収層は、熱中性子吸収ガラス層を含む。
[0056] 第二の態様の別の例および上記の例において、熱中性子吸収層は、成形材料を含む。
[0057] 第二の態様のさらなる例および上記の例において、該方法は、集積回路をプリント回路基板に結合することをさらに含む。
[0058] 第三の態様において、アセンブリが、集積回路と、集積回路の上に配置され、かつ少なくとも５０マイクロメートルの厚さを有する膜層と、少なくとも０．５％の熱中性子吸収体を含む熱中性子吸収ガラス層と、を備える。
[0059] 第三の態様の一例において、熱中性子吸収ガラス層は、少なくとも０．８％の熱中性子吸収体を含む。例えば、熱中性子吸収ガラス層は、少なくとも１．１％の熱中性子吸収体、例えば、少なくとも１．６％の熱中性子吸収体、または少なくとも２．２％の熱中性子吸収体を含むことができる。
[0060] 第三の態様の別の例および上記の例において、熱中性子吸収体は、ホウ素１０を含む。
[0061] 第三の態様のさらなる例および上記の例において、熱中性子吸収体は、ガドリニウム１５７を含む。
[0062] 第三の態様の追加の例および上記の例において、熱中性子吸収体は、カドミウム１１３を含む。
[0063] 第三の態様の一例および上記の例において、膜層の厚さは、少なくとも６０マイクロメートルである。例えば、膜層の厚さは、少なくとも７０マイクロメートルとすることができる。
[0064] 第三の態様の別の例および上記の例において、熱中性子吸収ガラス層は、少なくとも７０マイクロメートルの厚さを有する。例えば、熱中性子吸収ガラス層は、少なくとも１００マイクロメートル（少なくとも１２０マイクロメートルなど）を有することができる。
[0065] 第三の態様のさらなる例および上記の例において、熱中性子吸収ガラス層は、ホウケイ酸ガラスを含む。
[0066] 第三の態様の追加の例および上記の例において、アセンブリは、熱中性子吸収ガラス層の上に配置された成形材料をさらに備える。例えば、成形材料は、少なくとも０．５％の熱中性子吸収体を含むことができる。
[0067] 第三の態様の一例および上記の例において、アセンブリは、膜層と反対側で集積回路に結合されたプリント回路基板をさらに備える。例えば、アセンブリは、プリント回路基板と集積回路との間に配置されたダイ接着剤をさらに備えることができる。別の例において、プリント回路基板は、少なくとも０．５％の熱中性子吸収体を含むファイバを含む。さらなる例において、プリント回路基板は、無電解ホウ素ニッケルコーティングを備える。
[0068] 第四の態様において、電子アセンブリを形成する方法が、集積回路を供給することと、集積回路の上に膜層を堆積させることであって、該膜層は少なくとも５０マイクロメートルの厚さを有することと、膜層の上に熱中性子吸収ガラス層を設けることであって、該熱中性子吸収ガラス層は、少なくとも０．５％の熱中性子吸収体を有することと、を含む。
[0069] 第四の態様の一例において、該方法は、熱中性子吸収ガラス層の上に成形材料を堆積させることをさらに含む。
[0070] 第四の態様の別の例および上記の例において、該方法は、集積回路をプリント回路基板に結合することをさらに含む。
[0071] 第五の態様において、アセンブリが、集積回路と、集積回路の上に配置され、かつ少なくとも５０マイクロメートルの厚さを有する膜層と、膜層の上に配置され、かつ少なくとも０．５％の熱中性子吸収体を含む成形材料と、を備える。
[0072] 第五の態様の一例において、成形材料は、少なくとも０．８％の熱中性子吸収体を含む。例えば、成形材料は、少なくとも１．１％の熱中性子吸収体（少なくとも１．６％の熱中性子吸収体、または少なくとも２．２％の熱中性子吸収体など）を含む。
[0073] 第五の態様の別の例および上記の例において、膜層の厚さは、少なくとも６０マイクロメートル、例えば、少なくとも７０マイクロメートル、または少なくとも１００マイクロメートルである。
[0074] 第五の態様の追加の例および上記の例において、成形材料は、少なくとも１６０マイクロメートル、例えば、少なくとも２００マイクロメートルの厚さを有する。
[0075] 第五の態様のさらなる例および上記の例において、成形材料は、ポリエステル、ポリアミド、ポリフェニレンサルファイド、ポリフェニレンオキシド、シリコーン、フェノール樹脂、エポキシ、アクリレート、アクリロニトリルブタジエン共重合体、ポリイミド、ポリウレタン、およびポリオレフィンからなる群から選択されたポリマー、またはそれらの組合せを含む。
[0076] 第五の態様の一例および上記の例において、アセンブリは、膜層と反対側で集積回路に結合されたプリント回路基板をさらに備える。例えば、アセンブリは、プリント回路基板と集積回路との間に配置されたダイ接着剤をさらに備えることができる。別の例において、プリント回路基板は、少なくとも０．５％の熱中性子吸収体を含むファイバを含み得る。追加の例において、プリント回路基板は、無電解ホウ素ニッケルコーティングを備える。
[0077] 第六の態様において、電子アセンブリを形成する方法は、集積回路を供給することと、集積回路の上に膜層を形成することであって、該膜層は少なくとも７０マイクロメートルの厚さを有することと、膜層の上に成形材料を設けることであって、該成形材料は、少なくとも０．５％の熱中性子吸収体を含むことと、を含む。
[0078] 第六の態様の一例において、該方法は、集積回路をプリント回路基板に結合することをさらに含む。
[0079] 第六の態様の別の例および上記の例において、プリント回路基板は、少なくとも０．５％の熱中性子吸収体を有するファイバを含む。
[0080] 第六の態様のさらなる例および上記の例において、集積回路をプリント回路基板に結合することは、少なくとも０．５％の熱中性子吸収体を含むダイ接着剤を用いて結合を行うことを含む。
[0081] 第七の態様において、アセンブリが、集積回路と、集積回路に結合され、かつ少なくとも０．５％の熱中性子吸収体を含む熱中性子吸収ファイバを含むプリント回路基板と、集積回路とプリント回路基板との間に配置されたダイ接着剤と、を備える。
[0082] 第七の態様の一例において、熱中性子吸収ファイバは、少なくとも０．８％の熱中性子吸収体を含む。例えば、熱中性子吸収ファイバは、少なくとも１．１％の熱中性子吸収体（少なくとも１．６％の熱中性子吸収体、または少なくとも２．２％の熱中性子吸収体など）を含む。
[0083] 第七の態様の別の例および上記の例において、プリント回路基板の厚さは、少なくとも１００マイクロメートルである。例えば、プリント回路基板の厚さは、少なくとも１７０マイクロメートルとすることができる。
[0084] 第七の態様のさらなる例および上記の例において、熱中性子吸収ファイバは、ホウケイ酸ガラスを含む。
[0085] 第七の態様の追加の例および上記の例において、アセンブリは、集積回路の上に配置された成形材料をさらに備える。一例において、成形材料は、少なくとも０．５パの熱中性子吸収体を含む。
[0086] 第七の態様の別の例および上記の例において、プリント回路基板は、無電解ホウ素ニッケルコーティングを備える。
[0087] 第八の態様において、電子アセンブリを形成する方法が、集積回路を供給することと、ダイ接着剤を用いて集積回路をプリント回路基板に結合することであって、該プリント回路基板は、少なくとも０．５％の熱中性子吸収体を含むことと、を含む。
[0088] 第九の態様において、アセンブリが、集積回路と、集積回路に結合され、かつ無電解ホウ素ニッケルコーティングを備えるプリント回路基板と、集積回路とプリント回路基板との間に配置されたダイ接着剤と、を備える。
[0089] 一般的な記載または実施例において上述した活動のすべてが必要とされるわけではないこと、具体的な活動の一部は必要とされない場合があること、記載されたものに加えて１つ以上のさらなる活動を実施できることに留意されたい。さらに、活動を列挙した順序は必ずしもそれらが実施される順序ではない。
[0090] 上記明細書において、その概念を特定の実施形態に関連して記載した。しかし、当業者には当然のことながら、以下の特許請求の範囲に示されるとおりの本発明の範囲から逸脱することなく、様々な修正および変更を行うことができる。従って、本明細書および図面は限定的ではなく、説明的であるものとみなされるべきであり、このような修正はすべて、本発明の範囲に含まれることが意図される。
[0091] 本明細書で使用される場合は、「含む（ｃｏｍｐｒｉｓｅｓ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｓ）」、「有する（ｈａｖｉｎｇ）」という用語またはそれらの他の変形は、非排他的な包含を意図するものである。例えば、特徴の列挙を含むプロセス、方法、物品または装置は、必ずしもそれらの特徴のみに限定されるのではなく、明示的に列挙されていない他の特徴、またはこのようなプロセス、方法、物品または装置に固有の他の特徴を含むことができる。さらに、別に明記しない限り、「または」とは、排他的な「または」ではなく包含的な「または」を意味する。例えば、条件ＡまたはＢが以下のうちのいずれか１つによって満たされる。すなわち、Ａが真であり（または存在し）かつＢが偽である（または存在しない）、Ａが偽であり（または存在しない）かつＢが真である（または存在する）、ならびにＡおよびＢの両方が真である（または存在する）。
[0092] また、「ａ」または「ａｎ」の使用は、本明細書で記載される要素および構成要素を説明するのに利用される。これは、単に便宜上、および本発明の範囲の一般的意味を示すのに利用されるものである。この記載は、１つまたは少なくとも１つを含むと読まれるべきであり、単数には、他の意味であることが明らかでない限り、その複数も含まれる。
[0093] 利益、他の利点、および課題の解決策を具体的な実施形態に関して上述した。しかし、利益、利点、課題の解決策、および任意の利益、利点または解決策を生じさせ得る、または、より顕著にし得る、いかなる（１つ以上の）特徴は、特許請求の範囲のいずれかまたはすべての重要な、必要な、または本質的な特徴として解されるべきではない。
[0094] 本明細書を読めば、当業者には当然のことながら、本明細書において明確化のために別々の実施形態の文脈で記載された特定の特徴を、単一の実施形態において組み合わせて提供してもよい。逆に、簡略化のために単一の実施形態の文脈で記載された様々な特徴を、別々にまたは任意の下位の組合せで提供してもよい。さらに、範囲で記載した値に対する言及は、その範囲内のあらゆる値を包含する。

Claims (23)

  1. 集積回路と、
    前記集積回路の上に配置され、かつ少なくとも５０マイクロメートルの厚さを有する膜層と、
    少なくとも０．５％の熱中性子吸収体を含む熱中性子吸収層と、を備える、
    アセンブリ。
  2. 前記熱中性子吸収層は、少なくとも０．８％の熱中性子吸収体を含む、請求項１に記載のアセンブリ。
  3. 前記熱中性子吸収体は、ホウ素１０を含む、請求項１に記載のアセンブリ。
  4. 前記膜層の厚さは、少なくとも６０マイクロメートルである、請求項１に記載のアセンブリ。
  5. 前記膜層は、ポリエステル、ポリアミド、ポリフェニレンサルファイド、ポリフェニレンオキシド、シリコーン、フェノール樹脂、エポキシ、アクリレート、アクリロニトリルブタジエン共重合体、ポリイミド、ポリウレタン、およびポリオレフィンからなる群から選択されたポリマー、またはそれらの組合せを含む、請求項１に記載のアセンブリ。
  6. 前記熱中性子吸収層は、少なくとも７０マイクロメートルの厚さを有する、請求項１に記載のアセンブリ。
  7. 前記熱中性子吸収層は、ホウケイ酸ガラスを含む、請求項１に記載のアセンブリ。
  8. 前記熱中性子吸収層は、成形材料を含む、請求項１に記載のアセンブリ。
  9. 前記膜層と反対側で前記集積回路に結合されたプリント回路基板をさらに備える、請求項１に記載のアセンブリ。
  10. 前記プリント回路基板は、熱中性子吸収体の少なくとも０．５％を含むファイバを含む、請求項９に記載のアセンブリ。
  11. 前記プリント回路基板は、無電解ホウ素ニッケルコーティングを備える、請求項９に記載のアセンブリ。
  12. 電子アセンブリを形成する方法であって、
    集積回路を供給することと、
    前記集積回路の上に膜層を堆積させることであって、該膜層は少なくとも５０マイクロメートルの厚さを有することと、
    前記膜層の上に熱中性子吸収層を設けることであって、該熱中性子吸収層は、少なくとも０．５％の熱中性子吸収体を有することと、を含む、
    方法。
  13. 前記熱中性子吸収層は、熱中性子吸収ガラス層を含む、請求項１２に記載の方法。
  14. 前記熱中性子吸収層は、成形材料を含む、請求項１２に記載の方法。
  15. 前記集積回路をプリント回路基板に結合することをさらに含む、請求項１２に記載の方法。
  16. 集積回路と、
    前記集積回路の上に配置され、かつ少なくとも５０マイクロメートルの厚さを有する膜層と、
    少なくとも０．５％の熱中性子吸収体を含む熱中性子吸収ガラス層と、を備える、
    アセンブリ。
  17. 前記熱中性子吸収体は、ホウ素１０を含む、請求項１６に記載のアセンブリ。
  18. 前記膜層の厚さは、少なくとも６０マイクロメートルである、請求項１６に記載のアセンブリ。
  19. 前記熱中性子吸収ガラス層は、少なくとも７０マイクロメートルの厚さを有する、請求項１６に記載のアセンブリ。
  20. 前記熱中性子吸収ガラス層は、ホウケイ酸ガラスを含む、請求項１６に記載のアセンブリ。
  21. 前記熱中性子吸収ガラス層の上に配置された成形材料をさらに備え、該成形材料は、熱中性子吸収体の少なくとも０．５％を含む、請求項１６に記載のアセンブリ。
  22. 前記膜層と反対側で前記集積回路に結合されたプリント回路基板をさらに備え、該プリント回路基板は、熱中性子吸収体の少なくとも０．５％を含むファイバを含む、請求項１６に記載のアセンブリ。
  23. 前記プリント回路基板は、無電解ホウ素ニッケルコーティングを備える、請求項２２に記載のアセンブリ。
JP2015512745A 2012-05-15 2013-05-14 耐ソフトエラー回路 Active JP6125618B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/471,854 US8946663B2 (en) 2012-05-15 2012-05-15 Soft error resistant circuitry
US13/471,854 2012-05-15
PCT/US2013/040904 WO2013173302A1 (en) 2012-05-15 2013-05-14 Soft error resistant circuitry

Publications (2)

Publication Number Publication Date
JP2015520511A true JP2015520511A (ja) 2015-07-16
JP6125618B2 JP6125618B2 (ja) 2017-05-10

Family

ID=49580557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015512745A Active JP6125618B2 (ja) 2012-05-15 2013-05-14 耐ソフトエラー回路

Country Status (6)

Country Link
US (1) US8946663B2 (ja)
EP (2) EP3780090A1 (ja)
JP (1) JP6125618B2 (ja)
KR (2) KR102234414B1 (ja)
CN (1) CN104685620B (ja)
WO (1) WO2013173302A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354690A (ja) * 1998-06-05 1999-12-24 Mitsubishi Electric Corp 半導体装置
JP2008311316A (ja) * 2007-06-12 2008-12-25 Tokuyama Corp メタライズド基板およびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208862A (ja) * 1983-05-13 1984-11-27 Hitachi Micro Comput Eng Ltd 半導体装置
US5235239A (en) * 1990-04-17 1993-08-10 Science Research Laboratory, Inc. Window construction for a particle accelerator
US5235139A (en) 1990-09-12 1993-08-10 Macdermid, Incorprated Method for fabricating printed circuits
JP3175979B2 (ja) 1992-09-14 2001-06-11 株式会社東芝 樹脂封止型半導体装置
US6239479B1 (en) * 1995-04-03 2001-05-29 Texas Instruments Incorporated Thermal neutron shielded integrated circuits
US5780163A (en) 1996-06-05 1998-07-14 Dow Corning Corporation Multilayer coating for microelectronic devices
US6403882B1 (en) 1997-06-30 2002-06-11 International Business Machines Corporation Protective cover plate for flip chip assembly backside
US6768198B1 (en) 1998-11-17 2004-07-27 Advanced Micro Devices, Inc. Method and system for removing conductive lines during deprocessing
JP2001255379A (ja) 2000-03-08 2001-09-21 Fuji Electric Co Ltd 中性子検出器
ATE315888T1 (de) 2000-11-20 2006-02-15 Parker Hannifin Corp Interferenzverringerung mittels leitender thermoplastischer verbundmaterialien
JP3645197B2 (ja) 2001-06-12 2005-05-11 日東電工株式会社 半導体装置およびそれに用いる半導体封止用エポキシ樹脂組成物
US6998532B2 (en) 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
US8119191B2 (en) 2003-01-16 2012-02-21 Parker-Hannifin Corporation Dispensable cured resin
JP2005268730A (ja) 2004-03-22 2005-09-29 Toshiba Corp 半導体装置
US7279407B2 (en) * 2004-09-02 2007-10-09 Micron Technology, Inc. Selective nickel plating of aluminum, copper, and tungsten structures
CN1755929B (zh) 2004-09-28 2010-08-18 飞思卡尔半导体（中国）有限公司 形成半导体封装及其结构的方法
US20100193972A1 (en) 2006-06-06 2010-08-05 Nitto Denko Corporation Spherical sintered ferrite particles, resin composition for semiconductor encapsulation comprising them and semiconductor devices produced by using the same
JP2008172054A (ja) 2007-01-12 2008-07-24 Sumitomo Bakelite Co Ltd 半導体封止用樹脂組成物及び半導体装置
EP2176687A2 (en) * 2007-08-10 2010-04-21 Schlumberger Technology B.V. Ruggedized neutron shields
US9293420B2 (en) 2009-06-29 2016-03-22 Cypress Semiconductor Corporation Electronic device having a molding compound including a composite material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354690A (ja) * 1998-06-05 1999-12-24 Mitsubishi Electric Corp 半導体装置
JP2008311316A (ja) * 2007-06-12 2008-12-25 Tokuyama Corp メタライズド基板およびその製造方法

Also Published As

Publication number Publication date
JP6125618B2 (ja) 2017-05-10
EP2850656A1 (en) 2015-03-25
EP3780090A1 (en) 2021-02-17
KR20150008466A (ko) 2015-01-22
EP2850656A4 (en) 2015-11-11
US20130306885A1 (en) 2013-11-21
WO2013173302A8 (en) 2014-01-23
WO2013173302A1 (en) 2013-11-21
US8946663B2 (en) 2015-02-03
CN104685620A (zh) 2015-06-03
CN104685620B (zh) 2018-12-21
KR20200129162A (ko) 2020-11-17
KR102234414B1 (ko) 2021-03-30

Similar Documents

Publication Publication Date Title
JP6372898B2 (ja) 磁気遮蔽集積回路パッケージ
JP2009141020A (ja) 電子部品封止用シート
CN102623482A (zh) Mram器件及其装配方法
JP2011228637A (ja) チップ保護用フィルム
US20100317155A1 (en) Multifunctional die attachment film and semiconductor packaging using the same
JP5397243B2 (ja) 半導体装置の製造方法及び回路部材接続用接着シート
JP5515811B2 (ja) 半導体装置の製造方法及び回路部材接続用接着シート
JP6125618B2 (ja) 耐ソフトエラー回路
US20120090883A1 (en) Method and Apparatus for Improving Substrate Warpage
JPH11354690A (ja) 半導体装置
JP2002134531A5 (ja) 半導体素子搭載用接着フィルム
JP6320517B2 (ja) 耐放射線強化した超小型電子チップのパッケージング技術
CN104212369A (zh) 热固型芯片接合薄膜、带切割片的芯片接合薄膜和半导体装置的制造方法
US6436737B1 (en) Method for reducing soft error rates in semiconductor devices
US9293420B2 (en) Electronic device having a molding compound including a composite material
JP4897979B2 (ja) チップ保護用フィルム
JP2003096426A (ja) 接着部材
JP2005202382A (ja) 光プリント回路基板、面実装型半導体パッケージ、及びマザーボード
KR20190035581A (ko) 커버 시트 및 이를 포함하는 유기전자장치
EP2997595B1 (en) Method of forming a radiation hardened microelectronic chip package
CN117836938A (zh) 用于半导体装置的辐射保护及相关联系统及方法
KR20240102478A (ko) 충격 흡수 방열 테이프
KR101452856B1 (ko) 에폭시기 함유 아크릴 공중합체 수지를 이용한 감광성 접착필름
KR20220018962A (ko) 접착제 조성물 및 그 선정 방법, 접착 필름 및 그 제조 방법, 및 접착체 및 그 제조 방법
JP2014007426A (ja) 回路部材接続用接着シート及び半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170227

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170405

R150 Certificate of patent or registration of utility model

Ref document number: 6125618

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250