JP2015510593A5

JP2015510593A5 -

Info

Publication number: JP2015510593A5
Application number: JP2014557634A
Authority: JP
Filing date: 2013-01-11
Publication date: 2016-01-28
Anticipated expiration: 2033-01-11

Description

第１の回路チャネルのさらなる部分で、フィルタ回路２２０が、差動信号Ｄを受け取るように結合され、別のフィルタ回路２２２によって受け取られるフィルタリングされた信号を生成するように構成される。フィルタ回路２２２は、参照記号Ｆによって識別される差動信号となるように示される信号を生成するように構成することができる。信号Ｆを、上で説明した被測定磁界応答信号部分とすることができる。

上で説明したように、スイッチドキャパシタ回路４７６は、再分配クロック信号４８０ａを受け取るように結合される。再分配クロック信号４８０ａは、スイッチドキャパシタ回路４７６が、再分配クロック信号４８０ａの周波数によって制御される上で説明したユニティゲイン周波数に加えて、再分配クロック信号４８０ａの周波数に関するノッチ周波数を有するノッチ特性を有することをもたらす。サンプルクロック信号４８０ａの周波数を、再分配クロック信号４８０ａの周波数に、たとえば、再分配クロック信号４８０ａの周波数の２^ｎ倍の倍率に関係付けることができる。一般に、ノッチ特性の最低周波数ノッチは、再分配クロック信号４８０ａの周波数で発生し、最高周波数ノッチは、サンプルクロック信号４８０ｂの周波数で発生する。

Claims

磁界に応答して磁界信号を生成するように構成された磁界感知素子と、
前記磁界信号を受け取り、処理するように結合された主回路経路であって、前記主回路経路は、回路パラメータを含む、主回路経路と、
第１の時間期間中に第１の再分配クロック周波数を有し、第２の時間期間中に第２の異なる再分配クロック周波数を有する再分配クロック信号を生成するように構成されたクロック周波数ジェネレータと、
前記主回路経路の両端に結合され、フィードバックループを形成するフィードバック回路経路であって、前記フィードバック回路経路は、
前記再分配クロック信号を受け取るように結合されたスイッチドキャパシタ回路であって、前記スイッチドキャパシタ回路は、積分器を形成し、前記スイッチドキャパシタ回路は、前記第１の時間期間中に前記第１の再分配クロック周波数に関係する第１のユニティゲイン周波数を有し、前記第２の時間期間中に前記第２の再分配クロック周波数に関係する第２のユニティゲイン周波数を有する選択可能なユニティゲイン周波数を含み、前記フィードバック回路経路は、前記第１のユニティゲイン周波数および前記第２のユニティゲイン周波数に関係する第１のレートおよび第２のレートで前記回路パラメータを較正するように結合された出力信号を生成するように構成される、スイッチドキャパシタ回路
を含む、フィードバック回路経路と
を含む磁界センサ。
前記クロック周波数ジェネレータは、前記第１の時間期間中および前記第２の時間期間中にサンプルクロック周波数を有するサンプルクロック信号を生成するようにさらに構成され、前記スイッチドキャパシタ回路は、前記サンプルクロック信号を受け取るように結合され、前記スイッチドキャパシタ回路は、ノッチ特性をさらに含み、前記ノッチ特性は、前記再分配クロック周波数に関係するノッチ周波数を有する、請求項１に記載の磁界センサ。
前記第２の再分配クロック周波数は、前記第１の再分配クロック周波数より低い、請求項２に記載の磁界センサ。
前記クロック周波数ジェネレータは、３つ以上の異なる時のそれぞれにおいて、前記スイッチドキャパシタ回路の３つ以上のユニティゲイン周波数のそれぞれをもたらし、前記回路パラメータの較正について３つ以上のレートのそれぞれをもたらすために、３つ以上の再分配クロック周波数を有する前記再分配クロック信号を生成するように構成される、請求項２に記載の磁界センサ。
前記第１の時間期間は、前記磁界センサのスタートアップに近接する時に始まり、前記第２の時間期間は、前記第１の時間期間の終りに近接する時に始まる、請求項２に記載の磁界センサ。
前記磁界センサは、ターゲット物体の最も近くに配置され、前記磁界センサは、前記ターゲット物体の移動を感知するように構成され、前記第１の時間期間は、前記ターゲット物体の第１の移動に近接する時間に始まり、前記第２の時間期間は、前記第１の時間期間の終りに近接する時間に始まる、請求項２に記載の磁界センサ。
前記フィードバック回路経路によって較正される前記回路パラメータは、前記磁界に対する前記主回路経路の感度を含む、請求項２に記載の磁界センサ。
電圧信号または電流信号を生成するように構成された駆動回路をさらに含み、前記磁界感知素子は、前記電圧信号または前記電流信号を受け取るように結合され、前記フィードバック回路経路は、前記磁界に対する前記主回路経路の前記感度を較正するために前記電圧信号または前記電流信号を制御するように構成される、請求項７に記載の磁界センサ。
前記フィードバック回路経路によって較正される前記回路パラメータは、前記主回路経路のオフセット電圧を含む、請求項２に記載の磁界センサ。
電子回路は、制御電圧を生成するように構成されたオフセット回路をさらに含み、前記主回路経路は、前記制御電圧を受け取るように結合された増幅器をさらに含み、前記フィードバック回路経路は、前記主回路経路の前記オフセット電圧を較正するために前記制御電圧を制御するように構成される、請求項９に記載の磁界センサ。
前記第１のユニティゲイン周波数および前記第２のユニティゲイン周波数は、ループ安定性を提供するように選択される、請求項２に記載の磁界センサ。
前記磁界感知素子は、少なくとも２つのホール効果素子を含む、請求項２に記載の磁界センサ。
前記磁界感知素子は、少なくとも２つの磁気抵抗素子を含む、請求項２に記載の磁界センサ。
前記磁界感知素子は、少なくとも２つの磁界感知素子を含み、前記主回路経路は、
前記少なくとも２つの磁界感知素子に結合された第１のスイッチング回路であって、前記第１のスイッチング回路は、前記少なくとも２つの磁界感知素子を被測定界感知構成および基準界感知構成に結合するように構成され、前記第１のスイッチング回路は、前記磁界信号を提供するために第１のスイッチングレートで前記被測定界感知構成と前記基準界感知構成との間で交互に往復してスイッチングするように動作可能であり、前記第１のスイッチング回路は、
前記被測定界感知構成で結合された時の被測定磁界に応答する被測定磁界応答信号部分と、
前記基準界感知構成で結合された時の基準磁界に応答する基準磁界応答信号部分と
を含む前記磁界信号を生成するように構成される、第１のスイッチング回路
をさらに含む、請求項２に記載の磁界センサ。
前記基準磁界は、前記少なくとも２つの磁界感知素子のうちの選択された１つの位置で反対方向を指す第１の基準磁界および第２の基準磁界を含み、前記磁界センサは、
前記第１の基準磁界および前記第２の基準磁界を生成するように動作可能な磁界ジェネレータ
をさらに含む、請求項１４に記載の磁界センサ。
前記磁界ジェネレータは、
少なくとも２つの基準界導体部分であって、それぞれが、前記少なくとも２つの磁界感知素子のそれぞれの１つに最も近く、前記少なくとも２つの基準界導体部分は、前記基準磁界を生成するために基準電流を搬送するように構成され、前記基準磁界は、反対方向に向けられたそれぞれの磁界方向を有する少なくとも２つの基準磁界部分を含む、少なくとも２つの基準界導体部分
を含む、請求項１５に記載の磁界センサ。
前記主回路経路は、
前記基準電流を提供するように結合された第２のスイッチング回路であって、前記第２のスイッチング回路は、前記第１のスイッチングレートに同期して第１の基準電流方向と第２の反対の基準電流方向との間で前記基準電流を交番してスイッチングするように動作可能である、第２のスイッチング回路
をさらに含む、請求項１６に記載の磁界センサ。
前記磁界信号は、測定時間期間中に、前記被測定磁界応答信号部分を表し、前記第１のスイッチングレートと同期するレートで前記測定時間期間にインターリーブされた基準時間中に、前記基準磁界応答信号部分を表し、
前記主回路経路は、前記測定時間期間中に前記被測定磁界応答信号部分を表す前記信号を選択し、処理するために時間多重化され、
前記フィードバック回路経路は、前記基準時間期間中に前記基準磁界応答信号部分を表す前記信号を選択し、処理するために時間多重化される
請求項１６に記載の磁界センサ。
前記主回路経路は、前記被測定磁界応答信号部分を表す第１のセンサ出力信号を生成するように構成され、前記フィードバック回路経路は、前記基準磁界応答信号部分を表す第２の異なるセンサ出力信号を生成するように構成される、請求項１８に記載の磁界センサ。
前記第１のスイッチング回路は、前記基準界感知構成で結合された時に磁界に対する応答のそれぞれの反対方向を有するように前記少なくとも２つの磁界感知素子を結合するように構成され、前記第１のスイッチング回路は、前記被測定界感知構成で結合された時に磁界に対する応答のそれぞれの同一方向を有するように前記少なくとも２つの磁界感知素子を結合するように構成される、請求項１６に記載の磁界センサ。
前記少なくとも２つの磁界感知素子は、基板によって支持され、前記少なくとも２つの基準界導体部分は、前記基板によって支持され、前記磁界感知素子に近接する導体を含む、請求項１６に記載の磁界センサ。
前記少なくとも２つの基準界導体部分は、前記基板によって支持される複数の金属層にまたがる、請求項２１に記載の磁界センサ。
前記少なくとも２つの磁界感知素子は、基板によって支持され、前記少なくとも２つの基準界導体部分は、前記基板とは別々であるが前記基板に近接する導体を含む、請求項１６に記載の磁界センサ。
前記被測定磁界は、被測定電流導体によって搬送される被測定電流によって生成される、請求項１６に記載の磁界センサ。
磁界センサの較正のレートまたはセルフテストのレートを調整する方法であって、
磁界感知素子を用いて磁界に応答して磁界信号を生成するステップと、
回路パラメータを含む主回路経路を用いて、前記磁界信号を受け取り、処理するステップと、
第１の時間期間中に第１の再分配クロック周波数を有し、第２の時間期間中に第２の異なる再分配クロック周波数を有する再分配クロック信号を生成するステップと、
前記主回路経路の両端に結合され、フィードバックループを形成するフィードバック回路経路を用いて前記回路パラメータを較正するように結合された出力信号を生成するステップであって、前記フィードバック回路経路は、
前記再分配クロック信号を受け取るように結合されたスイッチドキャパシタ回路であって、前記スイッチドキャパシタ回路は、積分器を形成し、前記スイッチドキャパシタ回路は、前記第１の時間期間中に前記第１の再分配クロック周波数に関係する第１のユニティゲイン周波数を有し、前記第２の時間期間中に前記第２の再分配クロック周波数に関係する第２のユニティゲイン周波数を有する選択可能なユニティゲイン周波数を含み、前記出力信号は、前記第１のユニティゲイン周波数及び前記第２のユニティゲイン周波数に関係する第１のレート及び第２のレートで前記回路パラメータを構成するように動作可能である、スイッチドキャパシタ回路
を含む、生成するステップと
を含む、方法。
前記第１の時間期間中および前記第２の時間期間中にサンプルクロック周波数を有するサンプルクロック信号を生成するステップであって、前記スイッチドキャパシタ回路は、前記サンプルクロック信号を受け取るように結合され、前記スイッチドキャパシタ回路は、ノッチ特性をさらに含み、前記ノッチ特性は、前記再分配クロック周波数に関係するノッチ周波数を有する、ステップ
をさらに含む、請求項２５に記載の方法。
前記第２の再分配クロック周波数は、前記第１の再分配クロック周波数より低い、請求項２６に記載の方法。
前記再分配クロック信号を生成する前記ステップは、
３つ以上の異なる時のそれぞれにおいて、前記スイッチドキャパシタ回路の３つ以上のユニティゲイン周波数のそれぞれをもたらし、前記回路パラメータの較正について３つ以上のレートのそれぞれをもたらすために、３つ以上の再分配クロック周波数を有する前記再分配クロック信号を生成するステップ
を含む、請求項２６に記載の方法。
前記第１の時間期間は、前記磁界センサのスタートアップに近接する時に始まり、前記第２の時間期間は、前記第１の時間期間の終りに近接する時に始まる、請求項２６に記載の方法。
前記磁界センサは、ターゲット物体の最も近くに配置され、前記第１の時間期間は、前記ターゲット物体の第１の移動に近接する時間に始まり、前記第２の時間期間は、前記第１の時間期間の終りに近接する時間に始まる、請求項２６に記載の方法。
前記出力信号によって較正される前記回路パラメータは、前記磁界に対する前記主回路経路の感度を含む、請求項２６に記載の方法。
前記フィードバック回路経路によって較正される前記回路パラメータは、前記主回路経路のオフセット電圧を含む、請求項２６に記載の方法。
前記第１のユニティゲイン周波数および前記第２のユニティゲイン周波数は、ループ安定性を提供するように選択される、請求項２６に記載の方法。
前記磁界感知素子は、少なくとも２つのホール効果素子を含む、請求項２６に記載の方法。
前記磁界感知素子は、少なくとも２つの磁気抵抗素子を含む、請求項２６に記載の方法。
前記磁界感知素子は、少なくとも２つの磁界感知素子を含み、前記主回路経路を用いて前記磁界信号を受け取り、処理する前記ステップは、
第１のスイッチング回路を用いて、前記少なくとも２つの磁界感知素子を被測定界感知構成および基準界感知構成に結合するステップであって、前記第１のスイッチング回路を用いて結合する前記ステップは、
前記被測定界感知構成で結合された時の被測定磁界に応答する被測定磁界応答信号部分と、
前記基準界感知構成で結合された時の基準磁界に応答する基準磁界応答信号部分と
を含む前記磁界信号を提供するために第１のスイッチングレートで前記被測定界感知構成と前記基準界感知構成との間で交互に往復してスイッチングするように動作可能である、ステップ
をさらに含む、請求項２６に記載の方法。
前記基準磁界は、前記少なくとも２つの磁界感知素子のうちの選択された１つの位置で反対方向を指す第１の基準磁界および第２の基準磁界を含む、請求項３６に記載の方法。
少なくとも２つの基準界導体部分であって、それぞれが、前記少なくとも２つの磁界感知素子のそれぞれの１つに最も近く、前記少なくとも２つの基準界導体部分は、前記基準磁界を生成するために基準電流を搬送するように構成され、前記基準磁界は、反対方向に向けられたそれぞれの磁界方向を有する少なくとも２つの基準磁界部分を含む、少なくとも２つの基準界導体部分
を含む磁界ジェネレータを用いて前記基準磁界を生成するステップ
をさらに含む、請求項３７に記載の方法。
第２のスイッチング回路を用いて、前記第１のスイッチングレートに同期して第１の基準電流方向と第２の反対の基準電流方向との間で前記基準電流を交番してスイッチングするステップ
をさらに含む、請求項３８に記載の方法。
前記磁界信号は、測定時間期間中に、前記被測定磁界応答信号部分を表し、前記第１のスイッチングレートと同期するレートで前記測定時間期間にインターリーブされた基準時間中に、前記基準磁界応答信号部分を表し、
前記主回路経路は、前記測定時間期間中に前記被測定磁界応答信号部分を表す前記信号を選択し、処理するために時間多重化され、
前記フィードバック回路経路は、前記基準時間期間中に前記基準磁界応答信号部分を表す前記信号を選択し、処理するために時間多重化される
請求項３８に記載の方法。
前記主回路経路は、前記被測定磁界応答信号部分を表す第１のセンサ出力信号を生成するように構成され、前記フィードバック回路経路は、前記基準磁界応答信号部分を表す第２の異なるセンサ出力信号を生成するように構成される、請求項４０に記載の方法。
前記第１のスイッチング回路を用いて結合する前記ステップは、
前記基準界感知構成で結合された時に磁界に対する応答のそれぞれの反対方向を有するように前記少なくとも２つの磁界感知素子を結合するステップと、
前記被測定界感知構成で結合された時に磁界に対する応答のそれぞれの同一方向を有するように前記少なくとも２つの磁界感知素子を結合するステップと
を含む、請求項３８に記載の方法。
前記少なくとも２つの磁界感知素子は、基板によって支持され、前記少なくとも２つの基準界導体部分は、前記基板によって支持され、前記磁界感知素子に近接する導体を含む、請求項３８に記載の方法。
前記少なくとも２つの基準界導体部分は、前記基板によって支持される複数の金属層にまたがる、請求項４３に記載の方法。
前記少なくとも２つの磁界感知素子は、基板によって支持され、前記少なくとも２つの基準界導体部分は、前記基板とは別々であるが前記基板に近接する導体を含む、請求項３８に記載の方法。
前記被測定磁界は、被測定電流導体によって搬送される被測定電流によって生成される、請求項３８に記載の方法。
前記第１の時間期間は前記磁界センサのスタートアップに近接する時に始まり、前記第２の時間期間は前記第１の時間期間の終りに近接する時に始まる、請求項１に記載の磁界センサ。
前記磁界センサは、ターゲット物体の最も近くに配置され、前記磁界センサは、前記ターゲット物体の移動を感知するように構成され、前記第１の時間期間は前記ターゲット物体の第１の移動に近接する時間に始まり、前記第２の時間期間は前記第１の時間期間の終りに近接する時間に始まる、請求項１に記載の磁界センサ。
前記第１の時間期間は前記磁界センサのスタートアップに近接する時に始まり、前記第２の時間期間は前記第１の時間期間の終りに近接する時に始まる、請求項２５に記載の方法。
前記磁界センサは、ターゲット物体の最も近くに配置され、前記第１の時間期間は前記ターゲット物体の第１の移動に近接する時間に始まり、前記第２の時間期間は前記第１の時間期間の終りに近接する時間に始まる、請求項２５に記載の方法。