JP2015510593A - 調整可能な時定数を有する磁界センサを自己較正またはセルフテストする調整可能なフィードバックを使用する回路および方法 - Google Patents

Abstract

磁界センサは、磁界センサの回路網のセルフテストまたは自己較正を可能にする基準界感知回路チャネルを含む。セルフテストまたは自己較正は、セルフテストまたは自己較正のそれぞれの少なくとも２つの異なるレートを提供する少なくとも２つの異なる帯域幅を有することができる。

Description

本発明は、全般的には磁界センサに関し、より具体的には、調整可能な時定数を有する、自己較正またはセルフテストのための調整可能なフィードバックを使用する磁界センサに関する。

既知のように、ホール効果素子、磁気抵抗素子、および磁気トランジスタを含むがこれに限定されない、さまざまなタイプの磁界感知素子がある。やはり既知のように、さまざまなタイプのホール効果素子、たとえば、プレーナホール素子（ｐｌａｎａｒ Ｈａｌｌ ｅｌｅｍｅｎｔ）、縦型ホール素子、およびサーキュラホール素子（ｃｉｒｃｕｌａｒ Ｈａｌｌ ｅｌｅｍｅｎｔ）がある。やはり既知のように、さまざまなタイプの磁気抵抗素子、たとえば、異方性磁気抵抗（ＡＭＲ）素子、巨大磁気抵抗（ＧＭＲ）素子、トンネリング磁気抵抗（ＴＭＲ）素子、アンチモン化インジウム（ＩｎＳｂ）素子、および磁気トンネル接合（ＭＴＪ）素子がある。

ホール効果素子は、磁界に比例する出力電圧を生成する。対照的に、磁気抵抗素子は、磁界に比例して抵抗を変化させる。回路内で、電流を磁気抵抗素子を通るように向け、これによって、磁界に比例する電圧出力信号を生成することができる。

磁界センサは、磁界感知素子を使用するが、電流を搬送する導体によって搬送される電流によって生成される磁界を感知する電流センサ、強磁性または磁性の物体の近接を感知する磁気スイッチ（本明細書では近接検出器とも称する）、通過する強磁性の物品、たとえば歯車の歯を感知する回転検出器、および磁界の磁界密度を感知する磁界センサを含むがこれに限定されないさまざまな応用例で使用される。特定の磁界センサ配置が、本明細書で例として使用される。しかし、本明細書で説明される回路および技法は、任意の磁界センサにも適用される。

既知のように、一部の集積回路は、内部ビルトインセルフテスト（ＢＩＳＴ）能力を有する。ビルトインセルフテストは、集積回路の内部機能性のすべてまたは一部を検証することができる機能である。いくつかのタイプの集積回路は、集積回路ダイ上に直接に作られたビルトインセルフテストを有する。通常、ビルトインセルフテストは、外部手段によって、たとえば、集積回路の外部から集積回路の専用のピンまたはポートに通信される信号によってアクティブ化される。たとえば、メモリ部分を有する集積回路は、ビルトインセルフテスト回路を含むことができ、このビルトインセルフテスト回路は、外部の集積回路から通信されるセルフテスト信号によってアクティブ化され得る。ビルトインセルフテスト回路は、セルフテスト信号に応答して、集積回路のメモリ部分をテストすることができる。

磁界センサ内で使用される従来のビルトインセルフテスト回路は、磁界センサ内で使用される磁界感知素子をテストしない傾向がある。従来のビルトインセルフテスト回路は、磁界センサを有する回路のすべてをテストするのではない傾向もある。

一部の磁界センサは、たとえば、コイルまたは類似物を用いて較正磁界を局所的に生成し、較正磁界から生じる信号を測定し、磁界センサの利得を制御するために結果の信号に関する信号をフィードバックすることによる、自己較正技法を使用する。複数の自己較正配置が、本発明の譲受人に譲渡された、２００８年２６日に発行された米国特許第７９２３９９６号、名称「Ｍａｇｎｅｔｉｃ Ｆｉｅｌｄ Ｓｅｎｓｏｒ Ｗｉｔｈ Ａｕｔｏｍａｔｉｃ Ｓｅｎｓｉｔｉｖｉｔｙ Ａｄｊｕｓｔｍｅｎｔ（自動感度調整を有する磁界センサ）」に図示され、説明されている。また、２０１０年７月２１に出願した米国特許出願第１２／８４０３２４号、名称「Ｃｉｒｃｕｉｔｓ ａｎｄ Ｍｅｔｈｏｄｓ Ｆｏｒ Ｇｅｎｅｒａｔｉｎｇ Ａ Ｄｉａｇｎｏｓｔｉｃ Ｍｏｄｅ Ｏｆ Ｏｐｅｒａｔｉｏｎ Ｉｎ Ａ Ｍａｇｎｅｔｉｃ Ｆｉｅｌｄ Ｓｅｎｓｏｒ（磁界センサ内の動作の診断モードを生成する回路および方法）」、２０１０年２月１６日に出願した米国特許出願第１２／７０６３１８号、名称「Ｃｉｒｃｕｉｔｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｇｅｎｅｒａｔｉｎｇ ａ Ｓｅｌｆ−Ｔｅｓｔ ｏｆ ａ Ｍａｇｎｅｔｉｃ Ｆｉｅｌｄ Ｓｅｎｓｏｒ（磁界センサのセルフテストを生成する回路および方法）」、および２０１１年４月２７日に出願した米国特許出願第１３／０９５３７１号、名称「Ｃｉｒｃｕｉｔｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｓｅｌｆ−Ｔｅｓｔｉｎｇ ｏｒ Ｓｅｌｆ−Ｃａｌｉｂｒａｔｉｎｇ ａ Ｍａｇｎｅｔｉｃ Ｆｉｅｌｄ Ｓｅｎｓｏｒ（磁界センサのセルフテストまたは自己較正の回路および方法）」は、それぞれ、本発明の譲受人に譲渡されるが、磁界感知素子に近接して配置され、セルフテスト磁界を生成するのに使用されるコイルおよび導体のさまざまな配置を教示する。上記特許および特許出願は、さまざまな多重化配置をも教示する。これらの特許出願および特許、ならびに本明細書で説明されるすべての他の特許出願および特許は、参照によってその全体を本明細書に組み込まれる。

通常、磁界センサのセルフテストまたは自己較正は、単一のレートでまたは単一の所定の時間期間中に（すなわち、単一の帯域幅を用いて）行われる。いくつかの応用例では、この単一のレートは、自己較正に使用される時に、磁界センサが、磁界センサのパワーアップの後のかなりの長さの時間の間に不正確になることをもたらす可能性がある。しかし、セルフテストまたは自己較正のスピードアップ、すなわち、自己較正の帯域幅の増加は、磁界センサが、より不正確になり、より高い出力雑音レベルを有することをもたらすはずである。

また、通常、磁界センサのセルフテストおよび／または自己較正は、磁界センサが被感知磁界を感知していない時に、すなわち、磁界センサがその通常の感知モードで動作しているのではない時に実行されなければならない。

セルフテスト機能および自己較正機能が、分解能を下げず、出力雑音レベルを高めずに、高速のレートで（すなわち、短い時間期間内に）磁界センサをテストし、較正することを可能にする、磁界センサ内のビルトインセルフテストおよび／または自己較正の回路および技法を提供することが望ましいはずである。

磁界センサがその通常の感知モードで動作しつつある間にセルフテストおよび自己較正を行うことを可能にする、磁界センサ内のビルトインセルフテストおよび／または自己較正の回路および技法を提供することも、望ましいはずである。

外部磁界の大きさに関わりなくビルトインセルフテストおよび自己較正を実行できることも、望ましいはずである。

セルフテスト機能が磁界センサ内で使用される磁界感知素子をテストすることを可能にする、磁界センサ内のビルトインセルフテストの回路および技法を提供することも、望ましいはずである。

磁界センサ内の回路のすべてのセルフテストを可能にする、磁界センサ内のビルトインセルフテストの回路および技法を提供することも、望ましいはずである。

本発明は、分解能を下げず、出力雑音レベルを高めずに、高速のレートで（すなわち、短い時間期間内に）磁界センサをテストし、較正することを可能にする、磁界センサ内のビルトインセルフテストおよび／または自己較正の回路および技法を提供することができる。

本発明は、磁界センサがその通常の感知モードで動作しつつある間にセルフテストおよび自己較正を行うことを可能にする、磁界センサ内のビルトインセルフテストおよび／または自己較正の回路および技法を提供することもできる。

本発明は、外部磁界の大きさに関わりなくビルトインセルフテストおよび自己較正を実行することもできる。

本発明は、セルフテスト機能が磁界センサ内で使用される磁界感知素子をテストすることを可能にする、磁界センサ内のビルトインセルフテストの回路および技法を提供することもできる。

本発明は、磁界センサ内の回路のすべてのセルフテストを可能にする、磁界センサ内のビルトインセルフテストの回路および技法を提供することもできる。

本発明の一態様によれば、磁界センサは、磁界に応答して磁界信号を生成するように構成された磁界感知素子を含む。磁界センサは、磁界信号を受け取り、処理するように結合された主回路経路をも含む。主回路経路は、回路パラメータを有する。磁界センサは、第１の時間期間中に第１の再分配クロック周波数を有し、第２の時間期間中に第２の異なる再分配クロック周波数を有する再分配クロック信号を生成するように構成されたクロック周波数ジェネレータをも含む。磁界センサは、主回路経路の両端に結合され、フィードバックループを形成するフィードバック回路経路をも含む。フィードバック回路経路は、再分配クロック信号を受け取るように結合されたスイッチドキャパシタ回路を含み、スイッチドキャパシタ回路は、積分器を形成する。スイッチドキャパシタ回路は、第１の時間期間中に第１の再分配クロック周波数に関係する第１のユニティゲイン周波数を有し、第２の時間期間中に第２の再分配クロック周波数に関係する第２のユニティゲイン周波数を有する選択可能なユニティゲイン周波数を有する。フィードバック回路は、回路パラメータを制御するように結合された出力信号を生成するように構成される。

磁界センサのいくつかの実施形態では、磁界センサは、次の態様のうちの１つまたは複数を含むこともできる。

磁界センサのいくつかの実施形態では、クロック周波数ジェネレータは、第１の時間期間中および第２の時間期間中にサンプルクロック周波数を有するサンプルクロック信号を生成するようにさらに構成され、スイッチドキャパシタ回路は、サンプルクロック信号を受け取るように結合され、スイッチドキャパシタ回路は、ノッチ特性をさらに含み、ノッチ特性は、再分配クロック周波数に関係するノッチ周波数を有する。

磁界センサのいくつかの実施形態では、第２の再分配クロック周波数は、第１の再分配クロック周波数より低い。

磁界センサのいくつかの実施形態では、クロック周波数ジェネレータは、それぞれの３つ以上の異なる時に３つ以上の再分配クロック周波数を有する再分配クロック信号を生成するように構成される。

磁界センサのいくつかの実施形態では、第１の時間期間は、磁界センサのスタートアップに近接する時に始まり、第２の時間期間は、第１の時間期間の終りに近接する時に始まる。

磁界センサのいくつかの実施形態では、磁界センサは、ターゲット物体の最も近くに配置され、磁界センサは、ターゲット物体の移動を感知するように構成され、第１の時間期間は、ターゲット物体の第１の移動に近接する時間に始まり、第２の時間期間は、第１の時間期間の終りに近接する時間に始まる。

磁界センサのいくつかの実施形態では、フィードバック回路によって制御される回路パラメータは、磁界に対する主回路経路の感度を含む。

いくつかの実施形態では、磁界センサは、電圧信号または電流信号を生成するように構成された駆動回路をさらに含み、磁界感知素子は、電圧信号または電流信号を受け取るように結合され、フィードバック回路は、磁界に対する主回路経路の感度を制御するために電圧信号または電流信号を制御するように構成される。

磁界センサのいくつかの実施形態では、フィードバック回路によって制御される回路パラメータは、主回路経路のオフセット電圧を含む。

磁界センサのいくつかの実施形態では、電子回路は、さらに、制御電圧を生成するように構成されたオフセット回路をさらに含み、主回路経路は、制御電圧を受け取るように結合された増幅器をさらに含み、フィードバック回路は、主回路経路のオフセット電圧を制御するために制御電圧を制御するように構成される。

磁界センサのいくつかの実施形態では、第１のユニティゲイン周波数および第２のユニティゲイン周波数は、ループ安定性を提供するように選択される。

磁界センサのいくつかの実施形態では、磁界感知素子は、少なくとも２つのホール効果素子を含む。

磁界センサのいくつかの実施形態では、磁界感知素子は、少なくとも２つの磁気抵抗素子を含む。

磁界センサのいくつかの実施形態では、磁界感知素子は、少なくとも２つの磁界感知素子を含み、主回路経路は、少なくとも２つの磁界感知素子に結合された第１のスイッチング回路であって、第１のスイッチング回路は、少なくとも２つの磁界感知素子を被測定界感知構成（ｍｅａｓｕｒｅｄ−ｆｉｅｌｄ−ｓｅｎｓｉｎｇ ｃｏｎｆｉｇｕｒａｔｉｏｎ）および基準界感知構成（ｒｅｆｅｒｅｎｃｅ−ｆｉｅｌｄ−ｓｅｎｓｉｎｇ ｃｏｎｆｉｇｕｒａｔｉｏｎ）に結合するように構成され、第１のスイッチング回路は、磁界信号を提供するために第１のスイッチングレートで被測定界感知構成と基準界感知構成との間で交互に往復してスイッチングするように動作可能であり、第１のスイッチング回路は、被測定界感知構成で結合された時の被測定磁界に応答する被測定磁界応答信号（ｍｅａｓｕｒｅｄ−ｍａｇｎｅｔｉｃ−ｆｉｅｌｄ−ｒｅｓｐｏｎｓｉｖｅ ｓｉｇｎａｌ）部分と、基準界感知構成で結合された時の基準磁界に応答する基準磁界応答信号（ｒｅｆｅｒｅｎｃｅ−ｍａｇｎｅｔｉｃ−ｆｉｅｌｄ−ｒｅｓｐｏｎｓｉｖｅ ｓｉｇｎａｌ）部分とを含む磁界信号を生成するように構成される、第１のスイッチング回路をさらに含む。

磁界センサのいくつかの実施形態では、基準磁界は、少なくとも２つの磁界感知素子のうちの選択された１つの位置で反対方向を指す第１の基準磁界および第２の基準磁界を含み、磁界センサは、第１の基準磁界および第２の基準磁界を生成するように動作可能な磁界ジェネレータをさらに含む。

磁界センサのいくつかの実施形態では、磁界ジェネレータは、少なくとも２つの基準界導体部分であって、それぞれが、少なくとも２つの磁界感知素子のそれぞれの１つに最も近く、少なくとも２つの基準界導体部分は、基準磁界を生成するために基準電流を搬送するように構成され、基準磁界は、反対方向に向けられたそれぞれの磁界方向を有する少なくとも２つの基準磁界部分を含む、少なくとも２つの基準界導体部分を含む。

磁界センサのいくつかの実施形態では、主回路経路は、基準電流を提供するように結合された第２のスイッチング回路であって、第２のスイッチング回路は、第１のスイッチングレートに同期して第１の基準電流方向と第２の反対の基準電流方向との間で基準電流を交番してスイッチングするように動作可能である、第２のスイッチング回路をさらに含む。

磁界センサのいくつかの実施形態では、磁界信号は、測定時間期間中に、被測定磁界応答信号部分を表し、第１のスイッチングレートと同期するレートで測定時間期間にインターリーブされた基準時間中に、基準磁界応答信号部分を表し、主回路経路は、測定時間期間中に被測定磁界応答信号部分を表す信号を選択し、処理するために時間多重化され、フィードバック回路経路は、基準時間期間中に基準磁界応答信号部分を表す信号を選択し、処理するために時間多重化される。

磁界センサのいくつかの実施形態では、主回路経路は、被測定磁界応答信号部分を表す第１のセンサ出力信号を生成するように構成され、フィードバック回路経路は、基準磁界応答信号部分を表す第２の異なるセンサ出力信号を生成するように構成される。

磁界センサのいくつかの実施形態では、第１のスイッチング回路は、基準界感知構成で結合された時に磁界に対する応答のそれぞれの反対方向を有するように少なくとも２つの磁界感知素子を結合するように構成され、第１のスイッチング回路は、被測定界感知構成で結合された時に磁界に対する応答のそれぞれの同一方向を有するように少なくとも２つの磁界感知素子を結合するように構成される。

磁界センサのいくつかの実施形態では、少なくとも２つの磁界感知素子は、基板によって支持され、少なくとも２つの基準界導体部分は、基板によって支持され、磁界感知素子に近接する導体を含む。

磁界センサのいくつかの実施形態では、少なくとも２つの基準界導体部分は、基板によって支持される複数の金属層にまたがる。

磁界センサのいくつかの実施形態では、少なくとも２つの磁界感知素子は、基板によって支持され、少なくとも２つの基準界導体部分は、基板とは別々であるが基板に近接する導体を含む。

磁界センサのいくつかの実施形態では、被測定磁界は、被測定電流導体によって搬送される被測定電流によって生成される。

本発明のもう１つの態様によれば、磁界センサの較正のレートまたはセルフテストのレートを調整する方法は、磁界感知素子を用いて磁界に応答して磁界信号を生成するステップを含む。この方法は、回路パラメータを含む主回路経路を用いて、磁界信号を受け取り、処理するステップをも含む。この方法は、第１の時間期間中に第１の再分配クロック周波数を有し、第２の時間期間中に第２の異なる再分配クロック周波数を有する再分配クロック信号を生成するステップをも含む。この方法は、主回路経路の両端に結合され、フィードバックループを形成するフィードバック回路経路を用いて回路パラメータを制御するように結合された出力信号を生成するステップをも含む。フィードバック回路経路は、再分配クロック信号を受け取るように結合されたスイッチドキャパシタ回路を含み、スイッチドキャパシタ回路は、積分器を形成する。スイッチドキャパシタ回路は、第１の時間期間中に第１の再分配クロック周波数に関係する第１のユニティゲイン周波数を有し、第２の時間期間中に第２の再分配クロック周波数に関係する第２のユニティゲイン周波数を有する選択可能なユニティゲイン周波数を有する。

この方法のいくつかの実施形態では、この方法は、次の態様のうちの１つまたは複数を含むこともできる。

いくつかの実施形態では、この方法は、第１の時間期間中および第２の時間期間中にサンプルクロック周波数を有するサンプルクロック信号を生成するステップであって、スイッチドキャパシタ回路は、サンプルクロック信号を受け取るように結合され、スイッチドキャパシタ回路は、ノッチ特性をさらに含み、ノッチ特性は、再分配クロック周波数に関係するノッチ周波数を有する、ステップをさらに含む。

この方法のいくつかの実施形態では、第２の再分配クロック周波数は、第１の再分配クロック周波数より低い。

この方法のいくつかの実施形態では、再分配クロック信号を生成するステップは、それぞれの３つ以上の異なる時に３つ以上の再分配クロック周波数を有する再分配クロック信号を生成するステップを含む。

この方法のいくつかの実施形態では、第１の時間期間は、磁界センサのスタートアップに近接する時に始まり、第２の時間期間は、第１の時間期間の終りに近接する時に始まる。

この方法のいくつかの実施形態では、磁界センサは、ターゲット物体の最も近くに配置され、第１の時間期間は、ターゲット物体の第１の移動に近接する時間に始まり、第２の時間期間は、第１の時間期間の終りに近接する時間に始まる。

この方法のいくつかの実施形態では、出力信号によって制御される回路パラメータは、磁界に対する主回路経路の感度を含む。

この方法のいくつかの実施形態では、フィードバック回路によって制御される回路パラメータは、主回路経路のオフセット電圧を含む。

この方法のいくつかの実施形態では、第１のユニティゲイン周波数および第２のユニティゲイン周波数は、ループ安定性を提供するように選択される。

この方法のいくつかの実施形態では、磁界感知素子は、少なくとも２つのホール効果素子を含む。

この方法のいくつかの実施形態では、磁界感知素子は、少なくとも２つの磁気抵抗素子を含む。

この方法のいくつかの実施形態では、磁界感知素子は、少なくとも２つの磁界感知素子を含み、主回路経路を用いて磁界信号を受け取り、処理するステップは、第１のスイッチング回路を用いて、少なくとも２つの磁界感知素子を被測定界感知構成および基準界感知構成に結合するステップであって、第１のスイッチング回路を用いて結合するステップは、被測定界感知構成で結合された時の被測定磁界に応答する被測定磁界応答信号部分と、基準界感知構成で結合された時の基準磁界に応答する基準磁界応答信号部分とを含む磁界信号を提供するために第１のスイッチングレートで被測定界感知構成と基準界感知構成との間で交互に往復してスイッチングするように動作可能である、ステップをさらに含む。

この方法のいくつかの実施形態では、基準磁界は、少なくとも２つの磁界感知素子のうちの選択された１つの位置で反対方向を指す第１の基準磁界および第２の基準磁界を含む。

いくつかの実施形態では、この方法は、少なくとも２つの基準界導体部分であって、それぞれが、少なくとも２つの磁界感知素子のそれぞれの１つに最も近く、少なくとも２つの基準界導体部分は、基準磁界を生成するために基準電流を搬送するように構成され、基準磁界は、反対方向に向けられたそれぞれの磁界方向を有する少なくとも２つの基準磁界部分を含む、少なくとも２つの基準界導体部分を含む磁界ジェネレータを用いて基準磁界を生成するステップをさらに含む。

いくつかの実施形態では、この方法は、第２のスイッチング回路を用いて、第１のスイッチングレートに同期して第１の基準電流方向と第２の反対の基準電流方向との間で基準電流を交番してスイッチングするステップをさらに含む。

この方法のいくつかの実施形態では、磁界信号は、測定時間期間中に、被測定磁界応答信号部分を表し、第１のスイッチングレートと同期するレートで測定時間期間にインターリーブされた基準時間中に、基準磁界応答信号部分を表し、主回路経路は、測定時間期間中に被測定磁界応答信号部分を表す信号を選択し、処理するために時間多重化され、フィードバック回路経路は、基準時間期間中に基準磁界応答信号部分を表す信号を選択し、処理するために時間多重化される。

この方法のいくつかの実施形態では、主回路経路は、被測定磁界応答信号部分を表す第１のセンサ出力信号を生成するように構成され、フィードバック回路経路は、基準磁界応答信号部分を表す第２の異なるセンサ出力信号を生成するように構成される。

この方法のいくつかの実施形態では、第１のスイッチング回路を用いて結合するステップは、基準界感知構成で結合された時に磁界に対する応答のそれぞれの反対方向を有するように少なくとも２つの磁界感知素子を結合するステップと、被測定界感知構成で結合された時に磁界に対する応答のそれぞれの同一方向を有するように少なくとも２つの磁界感知素子を結合するステップとを含む。

この方法のいくつかの実施形態では、少なくとも２つの磁界感知素子は、基板によって支持され、少なくとも２つの基準界導体部分は、基板によって支持され、磁界感知素子に近接する導体を含む。

この方法のいくつかの実施形態では、少なくとも２つの基準界導体部分は、基板によって支持される複数の金属層にまたがる。

この方法のいくつかの実施形態では、少なくとも２つの磁界感知素子は、基板によって支持され、少なくとも２つの基準界導体部分は、基板とは別々であるが基板に近接する導体を含む。

この方法のいくつかの実施形態では、被測定磁界は、被測定電流導体によって搬送される被測定電流によって生成される。

本発明の前述の特徴ならびに本発明自体を、図面の次の詳細な説明からより十分に理解することができる。

チョップド（ｃｈｏｐｐｅｄ）（またはスイッチングされた）ホール効果素子および関連するスイッチング回路を有する従来技術の磁界センサを示すブロック図である。 図１の従来技術の磁界センサ内のさまざまな点での周波数スペクトルを示す一連のグラフである。 図１の磁界センサのホール効果素子およびスイッチング回路として、また、下の磁界センサのホール効果素子およびスイッチング回路として、使用できるホール効果素子を有し、スイッチング回路を有する、スイッチングされたホール素子を示すブロック図である。 図２のスイッチングされたホール素子のクロック信号を示すグラフである。 図２のスイッチングされたホール素子によって提供される変調されたオフセット成分を示すグラフである。 図２のスイッチングされたホール素子によって提供される変調されない磁界信号を示すグラフである。 図１のセンサ内のホール効果素子およびスイッチング回路として、および下のホール効果素子およびスイッチング回路として、使用できるホール効果素子を有し、スイッチング回路を有するスイッチングされたホール素子を示すブロック図である。 図３のスイッチングされたホール素子のクロック信号を示すグラフである。 図３のスイッチングされたホール素子によって提供される変調されないオフセット成分を示すグラフである。 図３のスイッチングされたホール素子によって提供される変調された磁界信号を示すグラフである。 外部磁界の存在下で協力して応答する傾向を有するはずの、被測定界感知構成で並列に配置された２つのホール効果素子を示すブロック図である。 図４の外部磁界の存在の下で、また、たとえば２つのそれぞれのコイルによって２つの反対の方向で生成され得る２つの基準磁界の存在の下で、基準界感知構成になるように再接続された、図４の２つのホール効果素子を示すブロック図である。 図５の外部磁界の存在の下で、また、たとえば２つのそれぞれのコイルによって２つの反対の方向で生成され得る２つの基準磁界の存在の下で、基準界感知構成になるように再接続された、図４の２つのホール効果素子を示すブロック図であり、２つの基準磁界は、ＡＣ磁界である。 被測定界感知構成の時に２つのホール素子のチョッピングを伴わずに、結合が、２つのフェーズで被測定界感知構成と基準界感知構成との間で往復して交番される、２つのホール素子を示すブロック図である。 結合が、４つのフェーズで被測定界感知構成と基準界感知構成との間で往復して交番される２つのホール素子を示すブロック図であり、２つのホール素子は、２つの被測定界感知構成を達成するためにチョッピングされる。 図７の２つのホール素子からの出力信号と４つのフェーズのすべての間の信号とを示すグラフである。 ２つのホール素子の被測定界感知構成に対応する第１のフェーズおよび第３のフェーズの間の信号だけを示す、図７の２つのホール素子からの出力信号を示すグラフである。 ２つのホール素子の基準界感知構成に対応する第２のフェーズおよび第４のフェーズの間の信号だけを示す、図７の２つのホール素子からの出力信号を示すグラフである。 結合が８つのフェーズで４つの被測定界感知構成と基準界感知構成との間で往復して交番される２つのホール素子を示すブロック図であり、２つのホール素子は、４つの被測定界感知構成を達成するためにチョッピングされる。 ２つのホール素子とここではコイルであるものとして示される対応する２つの基準界導体とを有し、２つの電子チャネルを有する磁界センサを示すブロック図であり、第１のチャネルは、被測定（通常）磁界に応答する出力信号を生成するように構成され、第２のチャネルは、２つの基準界導体によって生成される基準磁界に応答する出力信号を生成するように構成される。 図１２の磁界センサの一部を示し、具体的には、図１２の第１のチャネルを示し、第２のチャネルを示さない、ブロック図である。 図１３の磁界センサ部分のさまざまな点での周波数スペクトルを示すグラフである。 図１３の磁界センサ部分のさまざまな点での周波数スペクトルを示すグラフである。 図１３の磁界センサ部分のさまざまな点での周波数スペクトルを示すグラフである。 図１３の磁界センサ部分のさまざまな点での周波数スペクトルを示すグラフである。 図１３の磁界センサ部分のさまざまな点での周波数スペクトルを示すグラフである。 図１２の磁界センサの別の部分を示し、具体的には、図１２の第２のチャネルを示し、第１のチャネルを示さない、ブロック図である。 図１９の磁界センサ部分のさまざまな点での周波数スペクトルを示すグラフである。 図１９の磁界センサ部分のさまざまな点での周波数スペクトルを示すグラフである。 図１９の磁界センサ部分のさまざまな点での周波数スペクトルを示すグラフである。 図１９の磁界センサ部分のさまざまな点での周波数スペクトルを示すグラフである。 図１９の磁界センサ部分のさまざまな点での周波数スペクトルを示すグラフである。 ２つのホール素子とここではコイルコイルであるものとして示される対応する２つの基準界導体とを有し、２つの電子チャネルをも有する磁界センサを示すブロック図であり、主回路チャネルは、被測定（通常）磁界に応答する出力信号を生成するように構成され、フィードバック回路チャネルは、２つの基準界導体によって生成される基準磁界に応答する出力信号を生成し、また、磁界センサの感度を自己較正（またはセルフテスト）するように構成され、フィードバック回路チャネルは、スイッチドキャパシタ回路すなわちフィードバックループのフィードバックチャネル部分を有する。 図２５のスイッチドキャパシタ回路として使用できるスイッチドキャパシタ回路を示すブロック図である。 図２５のフィードバックループを表す、２つの回路要素を有するフィードバックループを示すブロック図である。 図２７の回路要素のうちの一方の伝達関数を示すグラフである。 図２７の回路要素の他方の伝達関数を示すグラフである。 図２５の２つの回路要素の伝達関数の組合せ、したがって、図２５および２７のフィードバックループのループ利得を示すグラフである。 図２５の２つの回路要素の伝達関数のもう１つの組合せ、したがって、図２５および２７のフィードバックループのもう１つのループ利得を示すグラフである。 ２つのホール素子とここではコイルであるものとして示される対応する２つの基準界導体とを有し、２つの電子チャネルをも有するもう１つの磁界センサを示すブロック図であり、主回路チャネルは、被測定（通常）磁界に応答する出力信号を生成するように構成され、フィードバック回路チャネルは、磁界センサのオフセットを示す出力信号を生成し、また、磁界センサのオフセット電圧を自己較正（またはセルフテスト）するように構成され、フィードバック回路チャネルは、スイッチドキャパシタ回路すなわちフィードバックループのフィードバックチャネル部分を有する。

本発明を説明する前に、いくつかの入門的な概念および用語法を説明する。本明細書で使用される時に、用語「磁界感知素子」は、磁界を感知できるさまざまなタイプの電子素子を記述するのに使用される。磁界感知素子は、ホール効果素子、磁気抵抗素子、または磁気トランジスタとすることができるが、これに限定されない。既知のように、さまざまなタイプのホール効果素子、たとえば、プレーナホール素子、縦型ホール素子、およびサーキュラホール素子がある。やはり既知のように、さまざまなタイプの磁気抵抗素子、たとえば、異方性磁気抵抗（ＡＭＲ）素子、巨大磁気抵抗（ＧＭＲ）素子、トンネリング磁気抵抗（ＴＭＲ）素子、アンチモン化インジウム（ＩｎＳｂ）素子、および磁気トンネル接合（ＭＴＪ）素子がある。

既知のように、上で説明された磁界感知素子の中には、磁界感知素子を支持する基板に平行な最大感度の軸を有する傾向があるものと、磁界感知素子を支持する基板に垂直な最大感度の軸を有する傾向があるものとがある。具体的には、すべてではないがほとんどのタイプの磁気抵抗素子は、基板に平行な最大感度の軸を有する傾向があり、すべてではないがほとんどのタイプのホール素子は、基板に垂直な最大感度の軸を有する傾向がある。

本明細書で使用される時に、用語「磁界センサ」は、磁界感知素子を含む回路を記述するのに使用される。磁界センサは、電流を搬送する導体によって搬送される電流によって生成される磁界を感知する電流センサ、強磁性または磁性の物体の近接を感知する磁気スイッチ（本明細書では近接検出器とも称する）通過する強磁性の物品、たとえば歯車の歯を感知する回転検出器、磁界の磁界密度を感知する磁界センサ（たとえば、リニア磁界センサ（ｌｉｎｅａｒ ｍａｇｎｅｔｉｃ ｆｉｅｌｄ ｓｅｎｓｏｒ））を含むがこれに限定されないさまざまな応用例で使用される。リニア磁界センサが、本明細書で例として使用される。しかし、本明細書で説明される回路および技法は、磁界を検出できるすべての磁界センサにも適用される。

本明細書で使用される時に、用語「磁界信号」は、磁界感知素子によって経験された磁界から生じるすべての回路信号を記述するのに使用される。

下で説明される基準界感知構成モードを使用して、磁界センサの感度および／またはオフセット電圧を調整（すなわち、自己較正）することができる。しかし、基準界感知構成を使用して、磁界センサのセルフテストを提供することもできる。すなわち、出力信号が、動作の基準界モード中に生成されない（または、リニア磁界センサの場合に、出力信号が低すぎるか高すぎる）場合に、磁界センサは、故障したと考えられる。したがって、本明細書で使用される時に、用語「基準」は、感度および／またはオフセット電圧の測定（セルフテスト）および自己較正を包含するのに使用される。

図１を参照すると、従来技術の磁界センサ１０は、スイッチング回路１２内に結合されたホール効果素子１３を含む。スイッチング回路１２は、外部磁界に応答して差動出力信号１２ａ、１２ｂを生成するように構成される。下で説明される多くの信号は、差動信号とすることができるが、用語差動は、すべての例で使用されるわけではない。他の実施形態では、信号の一部またはすべてが、シングルエンド形信号である。

スイッチング回路１２を、下で図２〜２Ｃに関連してより十分に説明する。ここでは、スイッチング回路１２が、ｆ_Ｃの周波数のクロックを用いてホール効果素子１２への駆動信号（図示せず）を切り替えると述べることで十分である。

磁界センサ１０は、信号１２ａ、１２ｂを受け取るように結合され、チョップド信号１４ａ、１４ｂを生成するように構成されたスイッチング回路１４をも含む。スイッチング回路１４も、ｆ_Ｃの周波数のクロックを用いてスイッチングされる。スイッチング回路１４と組み合わされたスイッチング回路１２の動作を、下で図３〜３Ｃに関連してより十分に説明する。

増幅器１６が、チョップド信号１４ａ、１４ｂを受け取るように結合され、増幅された信号１６ａ、１６ｂを生成するように構成される。スイッチング回路１８が、増幅された信号１６ａ、１６ｂを受け取るように結合され、多重分離された信号１８ａ、１８ｂを生成するように構成される。スイッチング回路１８は、周波数ｆ_Ｃのクロックを用いてクロッキングされる。低域フィルタ２０が、多重分離された信号１８ａ、１８ｂを受け取るように結合され、フィルタリングされた信号２０ａ、２０ｂを生成するように構成される。ｓｉｎｘ／ｘ（ｓｉｎｃ）フィルタ２２が、フィルタリングされた信号２０ａ、２０ｂを受け取るように結合され、フィルタリングされた信号２２ａ、２２ｂすなわち、磁界センサ１０からの出力信号を生成するように構成される。

いくつかの実施形態では、ｓｉｎｃフィルタ２２は、周波数ｆ_Ｃの第１のノッチを有するスイッチドキャパシタフィルタである。しかし、他の実施形態では、ｓｉｎｃフィルタ２２は、ディジタルに生成される。さらに他の実施形態では、ｓｉｎｃフィルタ２２は、アナログのクロッキングされないフィルタである。

ｓｉｎｃフィルタ２２に供給されるクロック周波数を、周波数ｆ_Ｃのノッチを提供するために、図示されているようにｆ_Ｃの周波数とすることができることを理解されたい。しかし、ｓｉｎｃフィルタ２２を、周波数ｆ_Ｃのノッチを有するが、異なる周波数のクロック信号を使用するように設計することができる。下の図面に関連して、ｓｉｎｃフィルタ２２に供給されるクロックを、周波数ｆ_Ｃであるものとして説明する。しかし、望まれるのは、周波数ｆ_Ｃのノッチ周波数である。

磁界センサ出力信号２２ａ、２２ｂが、磁気感知素子１２によって経験される磁界に比例する線形信号であることと、磁界センサ１０がリニア磁界センサであることとを理解されたい。しかし、他の実施形態では、比較器が、信号２２ａ、２２ｂを受け取ることができ、比較器によって生成される磁界センサ出力信号が、したがって、２状態信号であり、磁界センサが、磁気スイッチである。いくつかの実施形態で、フィルタ２０、２２のうちの１つだけが使用されることをも理解されたい。

図１の磁界センサの動作を、下で図１Ａに関連して説明する。

ここで図１Ａを参照すると、グラフ２６は、それぞれ、任意の単位の周波数の単位を有する水平軸と、任意の単位の電力の単位を有する垂直軸とを含む。

グラフ２８は、信号１２ａ、１２ｂ（すなわち、信号１２ａ、１２ｂの周波数スペクトル）を表し、外部磁界信号Ｂｅｘｔｅｒｎａｌと、ＤＣ外部磁界を示す０周波数とすることができる、ある周波数で現れる残留オフセット信号ＲｅｓＯｆｆとを示す。ホール効果オフセット信号ＨａｌｌＯｆｆは、クロックの周波数ｆ_Ｃに従う異なる周波数である。この効果を、図２〜２Ｃに関連してさらに説明する。

ホール効果オフセット信号ＨａｌｌＯｆｆは、スイッチング回路１２がスイッチングしていない時すなわち、ホール効果素子１０４、１０６を通る電流が１つの特定のそれぞれの方向に向けられる時の、ホール効果素子１３の出力信号１２ａ、１２ｂに存在するはずのＤＣ電圧誤差に対応する。グラフ２８に示されているように、ホール効果オフセット信号ＨａｌｌＯｆｆは、スイッチング回路１２のスイッチング動作によって、差動信号１２ａ、１２ｂのより高い周波数にシフトされる（かつ、グラフ３０に関連して下で説明するように、スイッチ回路１４の動作によってＤＣに戻ってシフトされる）。残留オフセット信号ＲｅｓＯｆｆは、スイッチング回路１２がスイッチングしつつある時であっても差動信号１２ａ、１２ｂ内でＤＣに留まる（かつ、グラフ３０に関連して下で説明するように、スイッチング回路１４の動作によってより高い周波数にシフトされる）残りのオフセット信号に対応する。

グラフ３０は、チョッピングの後の信号１４ａ、１４ｂを表す。ホールオフセット信号ＨａｌｌＯｆｆは、スイッチング回路１４の動作によってＤＣにシフトされ、信号Ｂｅｘｔｅｒｎａｌ＋ＲｅｓＯｆｆは、周波数ｆ_Ｃである。

グラフ３２は、信号１６ａ、１６ｂを表す。グラフ３２では、増幅器１６のＤＣオフセットが、ＤＣのホールオフセット信号に加算され、ＤＣの信号ＨａｌｌＯｆｆ＋ＡｍｐＯｆｆをもたらす。

グラフ３４は、スイッチング回路１８の後の信号１８ａ、１８ｂを表す。この図からわかるように、信号Ｂｅｘｔｅｒｎａｌ＋ＲｅｓＯｆｆは、今やＤＣであり、信号ＨａｌｌＯｆｆ＋ＡｍｐＯｆｆは、今や周波数ｆ_Ｃである。

グラフ３６は、フィルタ２０の後の信号２０ａ、２０ｂを表す。フィルタ２０の折点周波数は、周波数ｆ_Ｃ未満になるように選択される。信号ＨａｌｌＯｆｆ＋ＡｍｐＯｆｆは、望み通りに減らされる。

グラフ３８は、ｓｉｎｃフィルタ２２の後の信号２２ａ、２２ｂを表す。ｓｉｎｃフィルタ２２のノッチは、周波数ｆ_Ｃすなわち、ｓｉｎｃフィルタ２２のナイキスト周波数であるように選択される。外部磁界信号（と、いくらかの残留オフセット）だけが、グラフ３８および信号２２ａ、２２ｂに残る。ホール効果素子オフセット（ＨａｌｌＯｆｆ）は、除去されている。

ここで図２〜２Ｃを参照すると、ホールオフセット成分（たとえば、５８）を変調するタイプのスイッチングされたホール素子５０は、ホール素子（またはホールプレート）５２および変調回路５４を含む。ホール素子５２は、それぞれが図示のようにそれぞれのスイッチ５６ａ、５６ｂ、５６ｃ、および５６ｄの第１の端子に結合された、４つの接点５２ａ、５２ｂ、５２ｃ、および５２ｄを含む。スイッチ５６ｂおよび５６ｃ第２の端子は、ここではＶｏ＋というラベルを付けられたスイッチングされたホール出力信号の正ノードを提供するように結合され、スイッチ５６ａおよび５６ｄの第２の端子は、ここではＶｏ−というラベルを付けられたスイッチングされたホール出力信号の負ノードを提供するように結合される。

追加のスイッチ６０ａ、６０ｂ、６０ｃ、および６０ｄが、ホール接点５２ａ、５２ｂ、５２ｃ、および５２ｄを供給電圧Ｖｓおよびグラウンドに選択的に結合するように配置される。より具体的には、図示のように、スイッチ５６ｂ、５６ｄ、６０ａ、および６０ｃは、クロック信号ＣＬＫによって制御され、スイッチ５６ａ、５６ｃ、６０ｂ、および６０ｄは、相補クロック信号ＣＬＫ／によって制御される。クロック信号ＣＬＫおよびＣＬＫ／は、図２Ａに示されているように、２つの状態またはフェーズすなわち、Φ_０°状態およびΦ_９０°状態を有する。

動作時に、フェーズΦ_０°中に、電流は、端子５２ａから端子５２ｃに流れ、スイッチングされたホール出力信号Ｖｏは、Ｖ_Ｈ＋Ｖ_ｏｐと等しく、ここで、Ｖ_ｏｐは、ホール素子オフセット電圧またはホールオフセット成分であり、Ｖ_Ｈは、磁界信号成分である。フェーズΦ_９０°中には、電流は、端子５２ｂから端子５２ｄに流れ、スイッチングされたホール出力信号Ｖｏは、Ｖ_Ｈ−Ｖ_ｏｐと等しい。したがって、変調回路５４は、図２Ｂに示されたホールオフセット成分Ｖ_ｏｐを変調する。磁界信号成分Ｖ_Ｈは、図２Ｃに示されているように、実質的に不変のままになる。

図３のチョッピング回路７０を、図１の組み合わされたスイッチング回路１２、１４として使用することができる。

ここで図３〜３Ｃを参照すると、磁界信号成分を変調するタイプの代替のスイッチングされたホール素子７０（図１のスイッチング回路１２、１４に使用することができる）は、ホール素子７２および変調回路７４を含む。ホール素子７２は、図２のホール素子５２と同一であり、それぞれがそれぞれのスイッチ７６ａ、７６ｂ、７６ｃ、および７６ｄの第１の端死に結合される４つの接点７２ａ、７２ｂ、７２ｃ、および７２ｄを含む。スイッチ７６ａおよび７６ｂの第２の端子は、ここではＶｏ＋というラベルを付けられたスイッチングされたホール出力信号の正ノードを提供するように結合され、スイッチ５６ｃおよび５６ｄの第２の端子は、ここではＶｏ−というラベルを付けられたスイッチングされたホール出力信号の負ノードを提供するように結合される。したがって、図２および３の比較は、ホール素子の出力接点をΦ_９０°フェーズ中に交換できることを明らかにする。

追加のスイッチ８０ａ、８０ｂ、８０ｃ、および８０ｄが、ホール接点７２ａ、７２ｂ、７２ｃ、および７２ｄを供給電圧Ｖｓおよびグラウンドに選択的に結合するように配置される。図示のように、スイッチ７６ｂ、７６ｄ、８０ａ、および８０ｃは、クロック信号ＣＬＫによって制御され、スイッチ７６ａ、７６ｃ、８０ｂ、および８０ｄは、相補クロック信号ＣＬＫ／によって制御される。クロック信号ＣＬＫおよびＣＬＫ／は、図示のように、図２の同様の信号と同一であり、したがって、２つの状態またはフェーズ、Φ_０°およびΦ_９０°を有する。

動作時に、フェーズΦ_０°中に、電流は、端子７２ａから端子７２ｃに流れ、スイッチングされたホール出力信号Ｖｏは、Ｖ_Ｈ＋Ｖ_ｏｐと等しい。フェーズΦ_９０°中には、電流は、端子７２ｂから端子７２ｄに流れ、スイッチングされたホール出力信号Ｖｏは、−Ｖ_Ｈ＋Ｖ_ｏｐと等しい。したがって、変調回路７４は、図３Ｃに示された変調された磁気信号成分Ｖ_Ｈを提供するために、磁気信号成分を変調する。オフセット成分Ｖ_ｏｐは、図３Ｂに示されているように、実質的に不変のままになる。

スイッチ８０ａ〜８０ｄが、図１のスイッチング回路１２と同一またはこれに類似するスイッチング回路を形成できることを理解されたい。また、スイッチ７６ａ〜７６ｄが、図１のスイッチング回路１４と同一またはこれに類似するスイッチング回路を形成できることを理解されたい。

いくつかの実施形態では、図１のスイッチング回路１２とスイッチング回路１４との組合せは、図２〜２Ｃに関連して上で説明したタイプではなく、図３〜３Ｃに関連して上で説明したタイプである。

ここで図４を参照すると、２つのホール効果素子を、一緒に並列に結合することができる。並列に結合された２つのホール効果素子を、図１〜３Ｃに関連して上で説明した単一のホール効果素子のいずれかの代わりに使用することができる。したがって、２つの並列のホール効果素子の出力（プラスおよびマイナス）を、１つのホール効果素子からのプラス出力およびマイナス出力の代わりに使用することができる。駆動信号（図４には図示せず）は、上の図のいずれかの１つのホール効果素子を駆動するように、２つの並列のホール効果素子を駆動することができる。

ホール効果素子の並列配置を、本明細書では、下でより十分に説明する基準界感知構成に対して、被測定界感知構成と称する。

ここで図５を参照すると、図４の２つのホール効果素子を、基準界感知構成で一緒に結合する（すなわち、再接続する）ことができる。この配置では、２つのホール効果素子の組合せが、２つのホール効果素子の各１つによって経験されるのと同一の方向の外部磁界Ｂｅｘｔｅｒｎａｌに実質的に反応しないことを理解されたい。外部磁界に対する残留応答は、２つのホール効果素子の不一致に起因する可能性があり、これは、残留外部磁界信号をもたらすはずである。

しかし、基準界感知構成で配置された２つのホール効果素子の各１つによって経験されるものとは異なる方向の２つの基準磁界Ｂｃｏｉｌに応答して、２つの磁界感知素子の組合せが、非ゼロの出力信号Ｖ_{Ｂｃｏｉｌ}を生成することを理解されたい。

図５Ａを参照すると、２つのホール効果素子は、やはり、基準界感知構成で図示されている。ここで、２つの基準磁界Ｂｃｏｉｌのそれぞれの２つのフェーズ（方向）が図示されている。本質的に、ＡＣ基準磁界に応答して、出力信号Ｖ_{Ｂｃｏｉｌ}は、ＡＣ信号である。しかし、２つのホール効果素子が、基準界感知構成で配置される時に、出力信号は、両方で同一方向である外部磁界からの実質的に０の寄与を有する。ホール効果素子は、外部磁界がＤＣ磁界またはＡＣ磁界のどちらであるのかに関わりない。

ここで図６を参照すると、同一の２つの磁界感知素子である２つの磁界感知素子が、２つの異なるフェーズ配置で示されている。この２つの異なるフェーズ配置は、図１２に関連して下でより十分に説明するスイッチング回路によって交番して達成される。

本明細書で使用される時に、単語「フェーズ」は、多くの場合に、被測定界感知構成への複数の磁界感知素子の結合配置または基準界感知構成への複数の磁界感知素子の結合配置と、単純な導体であるものとして本明細書で示されるが、下、たとえば図１２で示される他の配置で２つの基準界コイル部分からなるものとすることができる基準界導体を介して渡される電流の方向との両方を記述するために多くの場合に使用される。本明細書で使用される単語フェーズは、下でより十分に説明するチョッピング配置を指さない。

まずフェーズ１配置を参照すると、２つの磁界感知素子が、被測定界感知構成で結合され、この被測定界感知構成は、上で図４に関連して説明した結合配置と同一またはこれに類似する。上で説明したように、この結合配置では、２つの磁界感知素子は、環境から受け取られ得る外部磁界に反応し、集合的にいわゆる「被測定磁界応答信号」を生成する。

基準界導体は、破線として示され、破線は、基準界導体によって搬送される電流がないことを示す。しかし、代替実施形態では、基準界導体は、電流ＩＲＥＦを搬送することができる。

基準界導体によって搬送される電流が、基準界導体の周囲に磁界を生成することを認められたい。また、基準界導体の経路に起因して、磁界が、右側の磁界感知素子でページに入る方向、左側の磁界感知素子でページから出る方向を有することを認められたい。したがって、基準界導体によって生成される２つの磁界は、２つの磁界感知素子で反対方向である。２つの磁界感知素子が、被測定界感知構成では並列に結合され、両方が応答の同一の方向を有するので、基準界導体によって搬送される電流に応答して２つの磁界感知素子によって生成される出力信号は、０またはほぼ０である。

したがって、基準界導体を通過するすべての電流は、被測定界感知構成で結合された時の２つの磁界感知素子によって集合的に生成される出力信号に対して、ほとんどまたは全く影響を有しない。

対照的に、環境から受け取られ得る、ホール素子の両方を同一方向で通過する、被測定磁界に応答して、被測定磁界応答信号は、０ではない。したがって、フェーズ１配置で結合される時に、２つの磁界感知素子は、基準界導体によって生成された磁界に応答するのではなく、被測定（通常の外部）磁界に応答する。

フェーズ２配置では、２つの磁界感知素子は、基準界感知構成で結合され、この基準界感知構成は、上で図５および５Ａに関連して説明した結合配置と同一またはこれに類似する。上での議論から、基準界感知構成である時に、２つの磁界感知素子が、ページに垂直な磁界に反対方向で応答することを理解されたい。

２つの磁界感知素子のフェーズ２配置では、このフェーズ１配置で示された同一の基準界導体である基準界導体は、電流ＩＲＥＦを搬送する。上でフェーズ１配置で説明したように、電流ＩＲＥＦは、２つの磁界感知素子で反対方向の磁界を生成する。基準界感知構成の２つの磁界感知素子は、磁界に対して反対の感度を有するので、電流ＩＲＥＦの存在下では、本明細書で「基準磁界応答信号」と称する非０出力信号が、２つの磁界感知素子によって生成される。したがって、フェーズ２配置で結合される時に、２つの磁界感知素子は、基準界導体によって生成される磁界に反応するが、被測定（外部または通常の）磁界には反応しない。

下の議論から、磁界センサが、フェーズ１配置とフェーズ２配置との間で往復して交番することによって動作できることが明白になる。この交番配置を用いると、被測定界感知構成は、常に同一であり、したがって、２つのホール素子のチョッピングがないことが明白である。被測定界感知構成でのチョッピングを、下で図７および１０に関連してより十分に説明する。

まとめると、これらは、同一の２つの磁界感知素子からではあるが、異なる時にとられたものなので、被測定磁界応答信号および基準磁界応答信号を、本明細書では単に、磁界に応答する「磁界信号」と称する。

下の図から、２つの磁界感知素子、たとえば図６の２つの磁界感知素子の結合が、往復して交番されるので、磁界信号が、被測定界感知構成で結合された時の被測定磁界に応答する被測定磁界応答信号部分と、基準界感知構成で結合された時の基準磁界に応答する基準磁界応答信号部分との両方を有することが明白になる。下でさらに説明するように、被測定界感知構成および基準界測定構成が、交互に往復して発生するので、時分割多重化を使用することによって、被測定磁界応答信号部分を、下でより十分に説明する形で基準磁界応答信号から分離することができる。

ここで図７を参照すると、同一の２つの磁界感知素子である２つの磁界感知素子が、２つは被測定界感知構成であり２つは基準界感知構成である４つの異なるフェーズ配置（各構成に関連する２Ｘチョッピング配置）で示されている。４つの異なるフェーズ配置は、下で図１２に関連してより十分に説明するスイッチング回路によって、順次繰り返して達成される。

まずフェーズ１配置を参照すると、２つの磁界感知素子は、被測定界感知構成で結合され、この被測定界感知構成は、上で図４に関連して説明した被測定界感知構成と同一またはこれに類似する。上で説明したように、この結合配置を用いると、２つの磁界感知素子は、環境から受け取られ得る外部磁界に反応し、集合的に、被測定（外部）磁界に応答する被測定磁界応答信号を生成する。

基準界導体は、破線として示され、破線は、基準界導体によって搬送される電流がないことを示す。しかし、代替実施形態では、基準界導体は、電流を搬送することができる。

フェーズ２配置では、２つの磁界感知素子は、基準界感知構成で結合され、この基準界感知構成は、上で図５および５Ａに関連して説明した基準界結合配置と同一またはこれに類似する。上での議論から、２つの磁界感知素子は、２つの磁界感知素子がページに垂直な磁界に反対方向で応答する形で結合されることを理解されたい。

２つの磁界感知素子のフェーズ２配置では、このフェーズ１配置で示された同一の基準界導体である基準界導体は、電流ＩＲＥＦを搬送する。電流ＩＲＥＦは、２つの磁界感知素子で反対方向の磁界を生成する。基準界感知構成の２つの磁界感知素子は、磁界に対して反対の感度を有するので、電流ＩＲＥＦの存在下では、非０出力信号すなわち基準磁界応答信号が、２つの磁界感知素子によって生成される。フェーズ２配置では、２つの磁界感知素子は、基準界導体によって生成される磁界に反応し、かつまたは、被測定（外部）磁界には反応しない。

フェーズ３配置では、２つの磁界感知素子は、もう一度被測定界感知構成で結合される。しかし、２つの磁界感知素子は、フェーズ１配置で示されたものとは逆の極性を有するように結合される。逆の極性は、たとえば図３〜３Ｃに関連して説明した２つの磁界感知素子の上で説明したチョッピングの一部を表す。

ホール素子内の矢印の異なる方向は、個々のホール素子の端子のうちの選択された２つへの駆動信号（図示せず）の異なる結合を表す。従来のホール素子は、４端子デバイスであり、ここで、端子のうちの２つは、駆動電流を渡すために結合され、残りの２つの端子は、差動出力信号を提供する。４つの端子を、少なくとも４つの異なる構成で結合できることを認められたい。個々のホール素子が、この異なる構成のうちの複数で結合され、複数の構成からの出力信号が、算術的に処理される（たとえば、合計されまたは他の形で平均をとられる）場合に、算術処理された信号は、異なる構成の任意の１つでとられた出力信号より少ないオフセット電圧を有する。異なる構成に関連する出力信号のこの合計または平均化は、上で言及した「チョッピング」に対応する。

図７の配置、具体的にはフェーズ１およびフェーズ３の２つの被測定界感知構成は、２つのホール素子の２ｘチョッピングを表す。本質的に、異なる時に発生する測定磁界応答信号部分を、算術的に処理して、オフセット電圧を減らすことができる。

２つの磁界感知素子のフェーズ３配置では、フェーズ１配置およびフェーズ２配置で示されたものと同一の基準界導体である基準界導体は、電流を搬送しない。しかし、代替実施形態では、基準界導体は、電流を搬送することができる。フェーズ１配置の場合と同じく、フェーズ３配置では、集合としての２つの磁界感知素子は、やはり、基準界導体によって搬送される電流によって生成される磁界に反応するのではなく、外部磁界に反応する。

フェーズ４配置では、２つの磁界感知素子は、もう一度基準界感知構成で結合される。

２つの磁界感知素子のフェーズ４配置では、フェーズ１配置、フェーズ２配置、およびフェーズ３配置で示されたものと同一の基準界導体である基準界導体は、フェーズ２配置に示されたものとは反対の方向であるが、電流Ｉ ＲＥＦを搬送する。フェーズ２配置の場合と同じく、フェーズ４配置では、一緒にされた２つの磁界感知素子は、電流ＩＲＥＦによって生成された磁界に応答するが、外部磁界には応答しない。

まとめると、これらは、同一の２つの磁界感知素子からのものなので、被測定磁界応答信号および基準磁界応答信号を、本明細書では単に、磁界に応答する「磁界信号」と称する。

下の図から、２つの磁界感知素子、たとえば図７の２つの磁界感知素子の結合が、往復して交番されるので、磁界信号が、被測定界感知構成で結合された時の被測定磁界に応答する被測定磁界応答信号部分と、基準界感知構成で結合された時の基準磁界に応答する基準磁界応答信号部分との両方を有することが明白になる。被測定界感知構成および基準界測定構成が、交互に往復して発生するので、時分割多重化を使用することによって、被測定磁界応答信号部分を、下でより十分に説明する形で基準磁界応答信号から分離することができる。

ここで図８を参照すると、グラフ１００は、時間の任意の単位のスケールを有する水平軸と、電圧の任意の単位のスケールを有する垂直軸とを含む。磁界信号１０２は、たとえば上で図７に関連して説明した、４つのフェーズ中に２つの磁界感知素子によって生成され得る磁界信号を表す。

グラフ１００は、４つの時間期間ｔ０〜ｔ１、ｔ１〜ｔ２、ｔ２〜ｔ３、ｔ３〜ｔ４を示す。時間期間ｔ０〜ｔ１、ｔ１〜ｔ２、ｔ２〜ｔ３、ｔ３〜ｔ４のそれぞれは、図７のフェーズ１、フェーズ２、フェーズ３、およびフェーズ４のそれぞれに対応する。磁界信号１０２は、２つの磁界感知素子が４つのフェーズ、フェーズ１、フェーズ２、フェーズ３、およびフェーズ４を通ってシーケンシングされる時に図７の２つの磁界感知素子によって生成され得る、被測定磁界応答信号部分１０２ａ、基準磁界応答信号部分１０２ｂ、被測定磁界応答信号部分１０２ｃ、および基準磁界応答信号部分１０２ｄを含む。

２つの被測定磁界応答信号部分１０２ａ、１０２ｃは、まずフェーズ１での一方の方向の大きさ、その後に駆動信号の異なる結合に起因するフェーズ３での他方の方向での大きさを有する、２つの磁界感知素子によって感知され得る外部磁界の大きさを表す大きさを有する。

２つの基準磁界応答信号部分１０２ｂ、１０２ｄは、まずフェーズ２での一方の方向、その後にフェーズ４での他方の方向で、図６の基準界導体を通過する電流ＩＲＥＦによって生成され得る基準磁界（反対方向の２つの基準磁界を有する）の大きさを表す大きさを有する。

磁界信号１０２は、オフセット電圧１０４を有する。したがって、２つの被測定磁界応答信号部分１０２ａ、１０２ｃは、オフセット電圧１０４を中心とする大きさを有する。同様に、２つの基準磁界応答信号部分１０２ｂ、１０２ｄは、オフセット電圧１０４を中心とする大きさを有する。

オフセット電圧１０４が望ましくないことを理解されたい。下でより十分に説明する技法によって、オフセット電圧１０４を除去することができる。

ここで図９を参照すると、図８の同様の要素は、同様の符号を有して図示されているが、グラフ１２０は、図８に関連して示されたものと同一の水平軸および同一の垂直軸を有する。しかし、ここでは、時分割多重化によって図８の磁界信号１０２から分離され得る２つの被測定磁界応答信号部分１０２ａ、１０２ｃだけが図示されている。

ここで図１０を参照すると、図８の同様の要素は、同様の符号を有して図示されているが、グラフ１４０は、図８に関連して示されたものと同一の水平軸および同一の垂直軸を有する。しかし、ここでは、時分割多重化によって図８の磁界信号１０２から分離され得る２つの基準磁界応答信号部分１０２ｂ、１０２ｄだけが図示されている。

ここで図１１を参照すると、２つの磁界感知素子がもう一度図示されているが、ここでは、８つの異なるフェーズすなわち、磁界感知素子の結合および導体を通る電流の方向を伴う。図６および７の配置と同様に、フェーズ１、フェーズ２、フェーズ３、フェーズ４、フェーズ５、フェーズ６、フェーズ７、フェーズ８のフェーズは、被測定界感知構成で結合された磁界感知素子を有すること（すなわち、測定時間期間中）と基準界感知構成で結合された磁界感知素子を有すること（すなわち、基準時間期間中）との間で往復して交番する（各構成に関連する４Ｘチョッピング配置）。ここでは、電流が、２つの磁界感知素子の１つおきのフェーズで方向を交番することが示される。

やはり、フェーズ１、フェーズ３、フェーズ５、およびフェーズ７の被測定界感知構成である時には、導体を通る電流をオフに切り替えることができ、これは、破線によって表される。

フェーズ１、フェーズ３、フェーズ５、フェーズ７の被測定界感知構成は、それぞれ、２つの磁界感知素子内の異なる方向の矢印によって表されるように、駆動信号（図示せず）の異なる結合（すなわち、４つの異なる結合）を有する。４つの異なる結合に従って、図１１に示された配置が、４ｘチョッピング配置であり、この４つの異なるフェーズからの出力信号を、被測定界感知構成である時に減らされたオフセット電圧を達成するために、合計しまたは他の形で平均をとることができることを認められたい。

ここで図１２を参照すると、磁界センサ２００は、ここでは導電基準界コイルの形で図示された２つの基準界導体２０６ａ、２０６ｂを含み、各基準界コイルは、２つの基準界コイルを通って流れる電流に応答して反対方向の磁界を生成するためにお互いに反対の向きで巻かれる。２つの基準界導体２０６ａ、２０６ｂは、直列に結合され、スイッチング回路２０４によって電流２０２を受け取るように結合される。制御信号２０４ａに応答して、スイッチング回路２０４は、２つの基準界導体２０６ａ、２０６ｂを通過する電流２０２の方向を周期的に逆転するように動作可能である。

磁界センサ２００は、ここでは２つのホール素子の形で図示された２つの磁界感知素子２０８、２１０をも含む。２つの磁界感知素子２０６、２０８は、スイッチング回路２１２内で結合される。２つのホール素子２０８、２１０が図示されているが、他の実施形態では、類似する回路および機能性を、複数の磁気抵抗素子を用いて達成することができる。

制御信号２１２ａに応答して、スイッチング回路２１２は、上で図６、７、および１１に関連して示した被測定界感知構成および基準界感知構成へ往復して２つの磁界感知素子２０８、２１０を結合するように動作可能である。往復するスイッチングは、図６で表される被測定界感知構成である時にはチョッピングなし、図７で表される被測定界感知構成である時には２ｘチョッピング、図１１で表される被測定界感知構成である時には４ｘチョッピング、または他のチョッピング配置を有することができる。

差動電子磁界信号とすることができる磁界信号は、参照記号Ａによって識別される。上で説明したように、磁界信号Ａは、被測定界感知構成で結合された時の被測定磁界に応答する（基準磁界に応答しない）被測定磁界応答信号部分と、基準界感知構成で結合された時の基準磁界に応答する（被測定磁界に応答しない）基準磁界応答信号部分との両方を含むことができる。２つの信号部分は、たとえば上で図６、７、または１１に関連して説明したように、周期的に交番して発生することができる。

スイッチング回路２１４は、差動信号すなわち磁界信号Ａを受け取るように結合され、参照記号Ｂによって識別される差動信号であるものとして図示されたスイッチングされた信号を生成するように構成される。スイッチング回路２１２と組み合わされたスイッチング回路２１４が、２つのホール素子２０８、２１０の完全なチョッピングを提供し、スイッチング回路２１４、２１２が、それぞれ図３のスイッチ８０ａ〜８０ｄおよび７６ａ〜７６ｄに匹敵することを理解されたい。しかし、２Ｘチョッピングを示す図３〜３Ｃの配置とは異なって、図１２のスイッチング回路２１２、２１４は、たとえば図１１に示された４Ｘチョッピングを表す。

スイッチング回路２１４は、制御信号２１４ａを受け取るように結合される。増幅器２１６が、スイッチングされた信号Ｂを受け取るように結合され、参照記号Ｃによって識別される、差動信号であるものとして図示された増幅された信号を生成するように構成される。

第１の回路チャネルすなわち被測定界感知チャネル（本明細書ではいわゆる「主回路経路」とも称する）の一部で、スイッチング回路２１８が、差動信号Ｃを受け取るように結合され、参照記号Ｄによって識別される、差動信号であるものとして図示されたスイッチングされた信号を生成するように構成される。

第１の回路チャネルのさらなる部分で、フィルタ回路２２０が、差動信号Ｄを受け取るように結合され、参照記号Ｆによって識別される、フィルタリングされた信号を生成するように構成される。出力信号Ｆを、上で説明した被測定磁界応答信号とすることができる。

いわゆる「フィードバック回路経路」を提供することもできる第２の回路チャネルすなわち基準界感知チャネルの一部で、スイッチング回路２２４が、差動信号Ｃを受け取るように結合され、参照記号Ｅによって識別される、差動信号であるものとして図示されたスイッチングされた信号を生成するように構成される。

第２の回路チャネルのさらなる部分で、フィルタ回路２２６が、差動信号Ｅを受け取るように結合され、もう１つのフィルタ回路２２８によって受け取られるフィルタリングされた信号を生成するように構成される。フィルタ回路２２８は、参照記号Ｇによって識別される、差動信号であるものとして図示された出力信号を生成するように構成され得る。出力信号Ｇを、上で説明した基準磁界応答信号とすることができる。

出力信号ＦおよびＧすなわち被測定磁界応答信号部分および基準磁界応答信号部分は、反復して周期的に往復して発生することができる。

磁界センサ２００は、出力信号Ｇすなわち基準磁界応答信号を受け取るように結合され、基準信号ＶＲＥＦを受け取るように結合され、誤差信号２１９ａを生成するように構成された、増幅器２１９をも含むことができる。バイアス回路を、誤差信号２１９ａを受け取るように結合し、バイアス信号２３０ａ、２３０ｂを生成するように構成することができ、このバイアス信号２３０ａ、２３０ｂは、いくつかの実施形態で、スイッチング回路２１２によって２つのホール素子２０８、２１０の各それぞれの１つの２つの端子を駆動し、通過するように構成された電流信号とすることができる。

動作中に、誤差信号２１９ａは、バイアス信号２３０ａ、２３０ｂの大きさを制御する。基準信号ＶＲＥＦに対して大きすぎる出力信号Ｇは、バイアス信号２３０ａ、２３０ｂの減少をもたらす。したがって、磁界センサ２００の実行利得または感度は、基準信号ＶＲＥＦに対して相対的に制御される。

いくつかの代替実施形態では、誤差信号２１９ａは、その代わりに、増幅器２１６の利得を制御する。

いくつかの他の代替実施形態では、増幅器２１９は使用されず、その代わりに、出力信号Ｇが、出力信号Ｆに関係する信号の大きさを調整するために別のプロセッサ（図示せず）によって受け取られ、使用される。

磁界センサ２００のさらなる動作を、下で図１３〜２４に関連して説明する。具体的には、図１３は、２つの磁界感知素子２０８、２１０が繰り返して周期的に被測定界感知構成で結合される時の図１２の磁界センサ２００を示す。同様に、図１９は、２つの磁界感知素子２０８、２１０が、たとえば図７の基準界感知構成で、繰り返して周期的に結合される時の図１２の磁界センサ２００を示す。

ここで、図１２の同様の要素が同様の符号を有して図示されている図１３を参照すると、被測定磁界応答信号Ｆを生成する第１のチャネルだけを有する、図１２の磁界センサ２００の一部３００が、図示されている。

２つの磁界感知素子２０８、２１０が、被測定磁界感知構成で繰り返して周期的に結合される時に、スイッチング回路２０４を、任意の構成に結合することができる。ここで、スイッチング回路２０４がスイッチングしないことが示され、これは、２つの磁界感知素子２０８、２１０がスイッチング回路２１２によって被測定界感知構成に結合されるたびに、スイッチング回路２０４がパススルーになることを意味する。

また、被測定界感知構成である時に、２つの基準界コイル２０６ａ、２０６ｂを通る電流２０２を、０にセットすることができる。上の議論から、２つの磁界感知素子２０８、２１０が、被測定界感知構成で結合される時に、これらが、一緒に、２つの基準界コイル２０６ａ、２０６ｂによって反対の方向で生成されるはずの磁界ではなく、同一の方向の磁界に応答することを理解されたい。したがって、電流２０２を、電力を節約するために０にセットすることができる。

スイッチング回路２１４は、スイッチング回路２１４の内側のスイッチング記号がスイッチングになることによって示され、これは、スイッチング回路２１２による２つの磁界感知素子２０８、２１０の被測定界感知構成結合の各発生時に、スイッチング回路２１４が、２つの磁界感知素子２０８、２１０と増幅器２１６との間の結合を逆転することを意味する。これは、下でさらに説明するように、磁界信号Ａの成分の周波数シフトをもたらす。

スイッチング回路２１８は、スイッチング回路２１８の内部のスイッチング記号がスイッチングになることによっても図示され、これは、やはり、スイッチング回路２１２による２つの磁界感知素子２０８、２１０の被測定磁界構成結合の各発生時に、スイッチング回路２１８が、増幅器２１６とフィルタ回路２２０との間の結合を逆転することを意味する。これも、下でさらに説明するように、増幅された信号Ｃの成分のもう１つの周波数シフトをもたらす。

示されるように、制御信号２１４ａ、２１８ａは、ｆｃｋのスイッチングレートでそれぞれのスイッチング回路２１４、２１８をスイッチングする。対照的に、スイッチング回路２１２は、２ｆｃｋのスイッチングレートでスイッチングし、これは、スイッチング回路２１２が、制御信号２１２ａの１つおきのクロックサイクルに２つの磁界感知素子２０８、２１０の被測定界感知構成を達成することを意味する。

図１４〜１８に、動作の通常の構成モードで繰り返して周期的に結合される２つの磁界感知素子２０８、２１０を有する磁界センサ２００の一部３００内で発生する信号Ａ、Ｂ、Ｃ、Ｄ、およびＦの周波数領域グラフを示す。具体的には、図１４〜１８は、動作の被測定界感知構成モードに関する図１１の４ｘチョッピングを表す。

ここで図１４を参照すると、グラフ３２０は、周波数の任意の単位のスケールを有する水平軸と、大きさの任意の単位のスケールを有する垂直軸とを有する。グラフ３２０は、静止すなわち変化しない磁界が存在する時の３つのスペクトル線を含む。磁界は、感知される磁界または外部磁界である。

グラフ３２０は、図１３の磁界センサ部分３００に関連する磁界信号Ａすなわち、磁界感知素子２０８、２１０が被測定界感知構成で繰り返して周期的に結合される時の磁界信号Ａを表す。

第１のスペクトル線（左）は、ＤＣで発生し、図１３の２つの磁界感知素子２０８、２１０によって生成される、外部磁界または感知される磁界の大きさＢｅｘｔと望ましくない残留オフセット電圧（チョッピングの後の）とに対応する大きさを有する。

第２のスペクトル線は、ｆｃｋ／２の周波数で発生し、上で説明した４Ｘチョッピングから生じる。

第３のスペクトル線は、ｆｃｋの周波数で発生し、やはり上で説明した４Ｘチョッピングから生じる。本質的に、４Ｘチョッピングを、一方が他方の直後の２つの２Ｘチョッピングと考えることができ、したがって、ｆｃｋの周波数でのスペクトル線は、２Ｘチョッピングが使用される場合に発生するはずの線である。

ここで図１５を参照すると、グラフ３３０は、周波数の任意の単位のスケールを有する水平軸と、大きさの任意の単位のスケールを有する垂直軸とを有する。グラフ３３０は、静止すなわち変化しない磁界が存在する時の３つのスペクトル線を含む。磁界は、感知される磁界または外部磁界である。

グラフ３３０は、磁界感知素子２０８、２１０が被測定界感知構成で繰り返して周期的に結合される時の図１３の磁界センサ部分３００に関連する磁界信号Ｂを表す。

図からわかるように、図１２および１３のスイッチング回路２１４の動作によって、周波数がシフトされている。

第１のスペクトル線（左）は、ＤＣで発生し、図１４の第３のスペクトル線の大きさに関する大きさを有する。

第２のスペクトル線は、ｆｃｋ／２の周波数で発生し、図１４の第２のスペクトル線の大きさに関する大きさを有する。

第３のスペクトル線は、ｆｃｋの周波数で発生し、図１３の２つの磁界感知素子２０８、２１０によって生成される、外部磁界または感知される磁界の大きさＢｅｘｔと望ましくない残留オフセット電圧（チョッピングの後の）とに対応する、図１４の第１のスペクトル線の大きさに関する大きさを有する。

ここで図１６を参照すると、グラフ３４０は、周波数の任意の単位のスケールを有する水平軸と、大きさの任意の単位のスケールを有する垂直軸とを有する。グラフ３４０は、静止すなわち変化しない磁界が存在する時の３つのスペクトル線を含む。磁界は、感知される磁界または外部磁界である。

グラフ３４０は、磁界感知素子２０８、２１０が被測定界感知構成で繰り返して周期的に結合される時の図１３の磁界センサ部分３００に関連する磁界信号Ｃを表す。

図からわかるように、増幅器２１６は、ＤＣに現れる図１５の第１のスペクトル線に、オフセット成分ＡｍｐＯｆｆを加算する。それ以外の点では、図１６の３つのスペクトル線は、図１５のスペクトル線と同一であるが、増幅器２１６の利得に従ってスケーリングされている。

ここで図１７を参照すると、グラフ３５０は、周波数の任意の単位のスケールを有する水平軸と、大きさの任意の単位のスケールを有する垂直軸とを有する。グラフ３５０は、静止すなわち変化しない磁界が存在する時の３つのスペクトル線を含む。磁界は、感知される磁界または外部磁界である。

グラフ３５０は、磁界感知素子２０８、２１０が被測定界感知構成で繰り返して周期的に結合される時の図１３の磁界センサ部分３００に関連する磁界信号Ｄを表す。

図からわかるように、図１２および１３のスイッチング回路２１８の動作によって、周波数がシフトされている。

第１のスペクトル線（左）は、ＤＣで発生し、図１３の２つの磁界感知素子２０８、２１０によって生成される、外部磁界または感知される磁界の大きさＢｅｘｔと望ましくない残留オフセット電圧（チョッピングの後の）とに対応する、図１６の第３のスペクトル先の大きさに関する大きさを有する。

第２のスペクトル線は、ｆｃｋ／２の周波数で発生し、図１６の第２のスペクトル線の大きさに関する大きさを有する。

第３のスペクトル線は、ｆｃｋの周波数で発生し、図１６の第１のスペクトル線の大きさに関する大きさを有する。

ここで図１８を参照すると、グラフ３６０は、周波数の任意の単位のスケールを有する水平軸と、大きさの任意の単位のスケールを有する垂直軸とを有する。グラフ３６０は、静止すなわち変化しない磁界が存在する時の３つのスペクトル線を含む。磁界は、感知される磁界または外部磁界である。

グラフ３６０は、２つの磁界感知素子２０８、２１０が被測定界感知構成で繰り返して周期的に結合される時の図１３の磁界センサ部分３００に関連する磁界信号Ｆを表す。

図からわかるように、図１２および１３のフィルタ回路２２０、２２２の動作によって図１７のいくつかのスペクトル成分が除去され、図１３の２つの磁界感知素子２０８、２１０によって生成された外部磁界または感知される磁界の大きさＢｅｘｔと望ましくない残留オフセット電圧ＲｅｓＯｆｆ（チョッピングの後の）に対応する大きさを有するＤＣでのスペクトル線だけが残されている。図１８のスペクトル線は、上で説明した被測定磁界応答信号を表す。

ここで、図１２の同様の要素が同様の符号を有して図示されている図１９を参照すると、基準磁界応答信号Ｇを生成する第２のチャネルだけを有する図１２の磁界センサ２００の部分４００は、図示の要素を含む。

２つの磁界感知素子２０８、２１０が、基準界感知構成で繰り返して周期的に結合される時に、スイッチング回路２０４は、２つの磁界感知素子２０８、２１０がスイッチング回路２１２によって基準界感知構成に結合されるたびに、電流２０２の方向を逆転するようにスイッチングする。

基準界感知構成である時に、２つの基準界コイル２０６ａ、２０６ｂを通る電流２０２を、ＩＲＥＦの値にセットすることができる。上の議論から、基準界感知構成で結合された２つの磁界感知素子２０８、２１０の時に、一緒に、これらは、２つの基準界コイル２０６ａ、２０６ｂによって反対方向で生成されるはずの反対方向の磁界に応答し、外部磁界または感知される磁界になるはずの同一方向の磁界に反応しない。

スイッチング回路２１４は、スイッチングしないものとして図示され、これは、スイッチング回路２１２による２つの磁界感知素子２０８、２１０の基準界感知構成の各発生時に、スイッチング回路２１４が、単に、スイッチングなしで信号Ｂとして磁界信号Ａを増幅器２１６に渡すことを意味する。これは、下でさらに説明する、磁界信号Ａの成分の周波数シフトなしをもたらす。

対照的に、スイッチング回路２２４は、スイッチング回路２２４の内部のスイッチング記号がスイッチングになることによって示され、これは、スイッチング回路２１２による２つの磁界感知素子２０８、２１０の基準界感知構成の各発生時に、スイッチング回路２１８が、増幅器２１６とフィルタ回路２２６との間の結合を逆転することを意味する。これは、下でさらに説明するように、増幅された信号Ｃの成分の周波数シフトをもたらす。

示されるように、制御信号２０４ａ、２２４ａは、ｆｃｋのスイッチングレートを伴ってそれぞれのスイッチング回路２０４、２２４をスイッチングする。対照的に、スイッチング回路２１２は、２ｆｃｋのスイッチングレートを伴ってスイッチングし、これは、スイッチング回路２１２が、制御信号２１２ａの１つおきのクロックサイクルに２つの磁界感知素子２０８、２１０の基準界感知構成を、クロックサイクルの他の１つに被測定界感知構成を達成することを意味する。

図２０〜２４は、動作の基準界感知構成モードで繰り返して周期的に結合される２つの磁界感知素子２０８、２１０を有する磁界センサ２００の部分４００内で発生する信号Ａ、Ｂ、Ｃ、Ｅ、およびＧの周波数領域グラフを示す。具体的には、図２０〜２４は、動作の基準界感知構成モードの図１１の４ｘチョッピングを表す。

ここで図２０を参照すると、グラフ４２０は、周波数の任意の単位のスケールを有する水平軸と、大きさの任意の単位のスケールを有する垂直軸とを有する。グラフ４２０は、スイッチング回路２０４の動作による電流２０２の周期的逆転によって生成される周期的に逆転する基準磁界の存在の下の時の２つのスペクトル線を含む。

グラフ４２０は、図１９の磁界センサ部分４００に関連する磁界信号Ａすなわち、磁界感知素子２０８、２１０が基準界感知構成で繰り返して周期的に結合される時の磁界信号Ａを表す。

第１のスペクトル線（左）は、ＤＣで発生し、図１９の２つの磁界感知素子２０８、２１０によって生成される、外部磁界または感知される磁界に対する残留感度の大きさＲｅｓＢｅｘｔと望ましくないオフセット電圧（チョッピングなし）とに対応する大きさを有する。

第２のスペクトル線は、ｆｃｋの周波数で発生し、２つの基準界コイル２０６ａ、２０６ｂによって生成される基準磁界の大きさに対応する大きさＢｃａｌを有する。このスペクトル線は、スイッチング回路２０４のスイッチングの動作によって、既に周波数ｆｃｋにシフトされている。

ここで図２１を参照すると、グラフ４３０は、周波数の任意の単位のスケールを有する水平軸と、大きさの任意の単位のスケールを有する垂直軸とを有する。グラフ４３０は、スイッチング回路２０４の動作による電流２０２の周期的逆転によって生成される周期的に逆転する基準磁界の存在の下の時の２つのスペクトル線を含む。

グラフ４３０は、２つの磁界感知素子２０８、２１０が基準界感知構成で繰り返して周期的に結合される時の図１９の磁界センサ部分４００に関連する磁界信号Ｂを表す。

図１２および１９のスイッチング回路２１４は、２つの磁界感知素子２０８、２１０が基準界感知構成で結合された時に、単にパススルーとして働くので、グラフ４３０は、図２０のグラフ４２０と同一のスペクトル線を有する。

ここで図２２を参照すると、グラフ４４０は、周波数の任意の単位のスケールを有する水平軸と、大きさの任意の単位のスケールを有する垂直軸とを有する。グラフ４４０は、スイッチング回路２０４の動作による電流２０２の周期的逆転によって生成される周期的に逆転する基準磁界の存在の下の時の２つのスペクトル線を含む。

グラフ４４０は、２つの磁界感知素子２０８、２１０が、基準界感知構成で繰り返して周期的に結合される時の図１９の磁界センサ部分４００に関連する磁界信号Ｃを表す。

図からわかるように、増幅器２１６は、ＤＣで発生する図２１のスペクトル線にオフセット成分ＡｍｐＯｆｆを加算する。それ以外の点では、図２２の２つのスペクトル線は、図２１のスペクトル線と同一であるが、増幅器２１６の利得に従ってスケーリングされている。

ここで図２３を参照すると、グラフ４５０は、周波数の任意の単位のスケールを有する水平軸と、大きさの任意の単位のスケールを有する垂直軸とを有する。グラフ４５０は、スイッチング回路２０４の動作による電流２０２の周期的逆転によって生成される周期的に逆転する基準磁界の存在の下の時の２つのスペクトル線を含む。

グラフ４５０は、２つの磁界感知素子２０８、２１０が、基準界感知構成で繰り返して周期的に結合される時の図１９の磁界センサ部分４００に関連する磁界信号Ｅを表す。

図からわかるように、図１２および１９のスイッチング回路２２４の動作によって、周波数がシフトされている。

第１のスペクトル線（左）は、ＤＣで発生し、図２２の第２のスペクトル線の大きさに関係し、２つの基準界コイル２０６ａ、２０６ｂによって生成される基準磁界の大きさに対応する、大きさＢｃａｌを有する。このスペクトル線は、スイッチング回路２２４の動作によってＤＣにシフトされる。

第２のスペクトル線は、ｆｃｋの周波数で発生し、図２２の第１のＤＣスペクトル線の大きさに関する大きさを有する。

ここで図２４を参照すると、グラフ４６０は、周波数の任意の単位のスケールを有する水平軸と、大きさの任意の単位のスケールを有する垂直軸とを有する。グラフ４６０は、１つのスペクトル線を含む。

グラフ４６０は、２つの磁界感知素子２０８、２１０が、基準界感知構成で繰り返して周期的に結合される時の図１９の磁界センサ部分４００に関連する磁界信号Ｇを表す。

図からわかるように、図１２および１９のフィルタ回路２２６、２２８の動作によって、図２３の他のスペクトル成分が除去され、基準磁界の大きさＢｃａｌに対応する大きさを有するＤＣのスペクトル線だけが残されている。図２３のスペクトル線は、上で説明した基準磁界応答信号を表す。

回路および技法を、本明細書で磁界センサの較正に関して説明する場合があるが、同一の技法を、磁界センサのセルフテストを提供するのに使用することができることを理解されたい。すなわち、図１２および１９の基準磁界応答信号部分Ｇを、たとえば、別のプロセッサによって調べて、信号が許容できる限度内であるかどうかを識別することができる。

ここで、図１２の同様の要素が同様の符号を有して図示されている図２５を参照すると、磁界センサ４７０は、図１２のフィルタ回路２２８および増幅器２１９が、スイッチドキャパシタ回路４７６によって置換されることを除いて、図１２の回路２００に類似する。スイッチドキャパシタ回路４７６を、下で図２６に関連してより十分に説明する。しかし、スイッチドキャパシタ回路４７６が、フィルタ回路２２８に似たｓｉｎｘ／ｘ（ｓｉｎｃ）伝達関数特性ならびに他のフィルタ特性を有する伝達関数を提供することができると言えば十分である。スイッチドキャパシタ回路４７６は、ユニティゲイン帯域幅の特徴がある帯域幅を提供することもできる。

スイッチドキャパシタ回路４７６は、本発明の譲受人に譲渡された、参照によってその全体が本明細書に組み込まれている、２０１１年８月２日に発行された米国特許第７９９０２０９号で図示され、説明されるスイッチドキャパシタフィルタのうちの１つと同一またはこれに類似するものとすることができる。

磁界センサ４７０は、第１の時間期間中には第１の再分配クロック周波数を有し、第２の時間期間中には第２の再分配クロック周波数を有する再分配クロック信号４８０ａを生成するように構成されたクロック周波数ジェネレータ４８０を有する制御回路４７８を含む。いくつかの実施形態では、クロック周波数ジェネレータ４８０は、第１の時間期間中および第２の時間期間中に同一の周波数とすることができるサンプルクロック周波数を有するサンプルクロック信号４８０ｂを生成するようにさらに構成される。

スイッチドキャパシタ回路４７６は、再分配クロック信号４８０ａおよびサンプルクロック信号４８０ｂを受け取るように結合される。スイッチドキャパシタ回路４７６は、選択可能なユニティゲイン周波数を有する積分器を形成し、ここで、第１のユニティゲイン周波数は、第１の時間期間中の第１の再分配クロック周波数に関し、第２のユニティゲイン周波数は、第２の時間期間中の第２の再分配クロック周波数に関する。ユニティゲイン周波数は、下で図２７〜３１に関連してより十分に説明する。積分器が、ＤＣで非常に高い利得を有することを理解されたい。

いくつかの実施形態では、バイアス回路４８２を、スイッチドキャパシタ回路４７６から出力信号４７６ａを受け取るように結合し、２つのホール素子２０８、２１０への駆動電流を駆動するか他の形でこれに影響することができるバイアス信号４８２ａ、４８２ｂを生成するように構成することができる。したがって、バイアス信号４８２ａ、４８２ｂが、２つのホール素子２０８、２１０の感度に影響することができることを理解されたい。

箱４７２内の回路要素は、主回路経路に対応する。主回路経路４７２は、上で説明した被測定界感知構成で結合された時に磁界感知素子２０８、２１０によって感知される被測定磁界に関する出力信号Ｖｏを生成するように構成される。主回路経路は、いわゆる「回路パラメータ」、たとえば、感度および／または利得を有する。

箱４７４内の回路要素は、フィードバック回路経路に対応する。フィードバック回路経路４７４は、コイル２０６ａ、２０６ｂによって生成され、上で説明した基準界感知構成で結合された時に２つの磁界感知素子２０８、２１０によって感知される基準磁界に関する出力信号ＶＣＡＬを生成するように構成される。フィードバック回路４７４は、主回路経路４７２の上で言及した回路パラメータ（すなわち、感度）を制御するように結合された出力信号４７６ａを（この実施形態では、４８２ａ、４８２ｂをも）生成するようにも構成される。

フィードバック回路経路４７４は、フィードバックループ４８４に対応する箱４８４内に含まれる。フィードバックループ４８４は、主回路経路４７２のいくつかの要素をも含む。

上で説明したように、スイッチドキャパシタ回路４７６は、再分配クロック信号４８０ｂを受け取るように結合される。再分配クロック信号４８０ａは、スイッチドキャパシタ回路４７６が、再分配クロック信号４８０ａの周波数によって制御される上で説明したユニティゲイン周波数に加えて、再分配クロック信号４８０ｂの周波数に関するノッチ周波数を有するノッチ特性を有することをもたらす。サンプルクロック信号４８０ｂの周波数を、再分配クロック信号の周波数に、たとえば、再分配クロック信号４８０ａの周波数の２^ｎ倍の倍率に関係付けることができる。一般に、ノッチ特性の最低周波数ノッチは、再分配クロック信号４８０ａの周波数で発生し、最高周波数ノッチは、サンプルクロック信号４８０ｂの周波数で発生する。

いくつかの実施形態では、第１の時間期間に続く第２の時間期間中に発生する第２の再分配クロック周波数を、第１の時間期間中に発生する第１の再分配クロック周波数より低くすることができる。

いくつかの実施形態では、クロック周波数ジェネレータ４８０を、それぞれの複数の異なる時に複数の再分配クロック周波数を有する再分配クロック信号４８０ａを生成するように構成することができる。

いくつかの実施形態では、第１の時間期間は、磁界センサ４７０のスタートアップに近接する時に始まることができ、第２の時間期間は、第１の時間期間の終りに近接する時に始まることができる。

いくつかの実施形態では、磁界センサ４７０を、ターゲット物体（図示せず）の最も近くに配置することができ、磁界センサ４７０を、ターゲット物体の移動を感知するように構成することができる。これらの実施形態について、第１の時間期間は、ターゲット物体の最初の移動に近接する時に始まることができ、第２の時間期間は、第１の時間期間の終りに近接する時に始まることができる。

いくつかの実施形態では、フィードバック回路経路４７４によって制御される主回路経路４７２の回路パラメータを、磁界に対する主回路経路４７６の感度とすることができる。このために、出力信号４７６ａは、上で説明したように道またはバイアス回路４８２によって磁界感知素子２０８、２１０の感度を制御することができる。しかし、他の実施形態（図示せず）では、出力信号４７６ａは、同様の結果を達成するために主回路経路４７２の感度を制御するために、増幅器利得、たとえば増幅器２１６の利得を制御することができる。

磁界感知素子の感度を制御するいくつかの実施形態では、バイアス回路４８２は、電圧信号としてバイアス信号４８２ａ、４８２ｂを生成する。他の実施形態では、バイアス回路４８２は、電流信号としてバイアス信号４８２ａ、４８２ｂを生成する。磁界感知素子２０８、２１０を、電圧信号または電流信号を受け取るように結合することができる。

下で図３２に関連してより十分に説明するいくつかの実施形態では、フィードバック回路４７４によって制御される主回路経路４７２の回路パラメータは、主回路経路のオフセット電圧を含むことができる。

下で図３０および３１に関連してより十分に説明するいくつかの実施形態では、スイッチドキャパシタ回路４７６の第１のユニティゲイン周波数およびスイッチドキャパシタ回路４７６の第２のユニティゲイン周波数を、ループ安定性をもたらすように選択することができる。

いくつかの実施形態では、磁界感知素子２０８、２１０は、少なくとも２つのホール効果素子を含む。

いくつかの実施形態では、磁界感知素子２０８、２１０は、少なくとも２つの磁気抵抗素子を含む。

上で図１２に関連して説明したように、主回路経路４７２は、その機能を上で図１２に関連して説明した第１のスイッチング回路２１２および第２のスイッチング回路２０４を含むことができる。

上で図１２〜１８に関連して図示し、説明した主回路経路信号Ａ、Ｂ、Ｃ、Ｄ、およびＦが、図２５にも示されている。主回路経路４７２ならびにその中の信号Ａ、Ｂ、Ｃ、Ｄ、およびＦの動作は、上で図１２〜１８に関連して説明したものと同一である。

フィードバック回路経路信号Ｅは、上で図１３および２３に関連して図示し、説明した信号Ｅに類似する。フィードバック回路経路信号Ｇ’およびＧ’’は、上で図１３および２４に関連して図示し、説明した信号Ｇに類似する。しかし、信号Ｇ’およびＧ’’は、図１９のフィルタ２２８によって提供されるフィルタリングとは異なるフィルタリングを受ける。信号Ｇ’およびＧ’’は、図２４に示されたＤＣ周波数ではなく、ゆっくり変化する周波数を有する傾向もある。また、信号Ｇ’は、較正信号ＶＣＡＬに関する情報を搬送するが、信号Ｇ’’は、較正信号ＶＣＡＬが基準信号ＶＲＥＦとどれほど異なるのかに関する情報を搬送する。

上で図１２〜１８に関連して説明したように、主回路経路４７２を、時間多重化して、測定時間期間中の被測定磁界応答信号部分を表す上で説明した信号を選択し、処理することができ、フィードバック回路経路４７４を、時間多重化して、測定時間期間とインターリーブされた基準時間期間中の基準磁界応答信号部分を表す上で説明した信号を選択し、処理することができる。

主回路経路４７２を、被測定磁界応答信号部分を表す第１のセンサ出力信号として出力信号Ｖｏを生成するように構成することができる。上で図１２および１９〜２４に関連して説明したように、フィードバック回路経路４７４を、基準磁界応答信号部分を表す第２の差動センサ出力信号として出力信号ＶＣＡＬを生成するように構成することができる。いくつかの実施形態では、出力信号ＶＣＡＬは、磁界センサ４７０の内部のものであり、自己較正信号として使用される。他の実施形態では、出力信号ＶＣＡＬを、磁界センサ４７０の外部に供給されるセルフテスト信号として使用することができる。

ここで図２６を参照すると、スイッチドキャパシタ回路５００を、図２５のスイッチドキャパシタ回路４７６として使用することができる。スイッチドキャパシタ回路５００は、複数のスイッチによって囲まれ、積分器配置を形成する複数のキャパシタを含むことができる。

第１のチャネル内で、スイッチ５０４ａ、５０６ａが、キャパシタ５０２ａの片側に結合される。スイッチ５０４ａは、正の基準電圧（しきい値）ＶＲＥＦ＋を受け取るように結合され、サンプルクロック信号ＣＬＫＳによって制御される。正の基準電圧ＶＲＥＦ＋は、図２５の差動基準電圧ＶＲＥＦの片側と同一またはこれに類似するものとすることができる。サンプルクロック信号ＣＬＫＳは、図２５のサンプルクロック信号４８０ｂと同一またはこれに類似するものとすることができる。スイッチ５０６ａは、コモンモード電圧またはバイアス電圧ＶＣＭを受け取るように結合され、再分配クロック信号ＣＬＫＲによって制御される。再分配クロック信号ＣＬＫＲは、図２５の再分配クロック信号４８０ａと同一またはこれに類似するものとすることができる。

また、第１のチャネル内で、スイッチ５０８ａ、５１０ａは、キャパシタ５０２ａの他方の側に結合される。スイッチ５０８ａは、コモンモード電圧ＶＣＭを受け取るように結合され、サンプルクロック信号ＣＬＫＳによって制御される。スイッチ５１０ａは、増幅器５１２の非反転入力に結合され、再分配クロック信号ＣＬＫＲによって制御される。

第２のチャネル内で、スイッチ５０４ｂ、５０６ｂが、キャパシタ５０２ｂの片側に結合される。スイッチ５０４ｂは、負の基準電圧（しきい値）ＶＲＥＦ−を受け取るように結合され、サンプルクロック信号ＣＬＫＳによって制御される。負の基準電圧ＶＲＥＦ−は、図２５の差動基準電圧ＶＲＥＦの片側と同一またはこれに類似するものとすることができる。スイッチ５０６ｂは、コモンモード電圧ＶＣＭを受け取るように結合され、再分配クロック信号ＣＬＫＲによって制御される。

また、第２のチャネル内で、スイッチ５０８ｂ、５１０ｂは、キャパシタ５０２ｂの他方の側に結合される。スイッチ５０８ｂは、コモンモード電圧ＶＣＭを受け取るように結合され、サンプルクロック信号ＣＬＫＳによって制御される。スイッチ５１０ｂは、増幅器５１２の反転入力に結合され、再分配クロック信号ＣＬＫＲによって制御される。

第３のチャネル内で、スイッチ５０４ｃ、５０６ｃは、キャパシタ５０２ｃの片側に結合される。スイッチ５０４ｃは、負の較正信号ＶＣＡＬ−を受け取るように結合され、サンプルクロック信号ＣＬＫＳによって制御される。負の較正信号ＶＣＡＬ−は、図２５の差動出力信号ＶＣＡＬの片側と同一またはこれに類似するものとすることができる。スイッチ５０６ｃは、コモンモード電圧ＶＣＭを受け取るように結合され、再分配クロック信号ＣＬＫＲによって制御される。

また、第３のチャネル内で、スイッチ５０８ｃ、５１０ｃは、キャパシタ５０２ｃの他方の側に結合される。スイッチ５０８ｃは、コモンモード電圧ＶＣＭを受け取るように結合され、サンプルクロック信号ＣＬＫＳによって制御される。スイッチ５１０ｃは、増幅器５１２の非反転入力に結合され、再分配クロック信号ＣＬＫＲによって制御される。

第４のチャネル内で、スイッチ５０４ｄ、５０６ｄは、キャパシタ５０２ｄの片側に結合される。スイッチ５０４ｄは、較正信号ＶＣＡＬ＋を受け取るように結合され、サンプルクロック信号ＣＬＫＳによって制御される。正の較正信号ＶＣＡＬ＋は、図２５の差動出力信号ＶＣＡＬの片側と同一またはこれに類似するものとすることができる。スイッチ５０６ｄは、コモンモード電圧ＶＣＭを受け取るように結合され、再分配クロック信号ＣＬＫＲによって制御される。

また、第４のチャネル内で、スイッチ５０８ｄ、５１０ｄは、キャパシタ５０２ｄの他方の側に結合される。スイッチ５０８ｄは、コモンモード電圧ＶＣＭを受け取るように結合され、サンプルクロック信号ＣＬＫＳによって制御される。スイッチ５１０ｄは、増幅器５１２の非反転入力に結合され、再分配クロック信号ＣＬＫＲによって制御される。

第１のチャネルおよび第３のチャネルからの出力は、並列であり、第２のチャネルおよび第３のチャネルからの出力は、並列である。

増幅器５１２は、差動出力信号５１２ａ、５１２ｂを生成する。

キャパシタ５１４は、増幅器５１２の非反転入力と増幅器５１２の正出力側５１２ａとの間に結合される。キャパシタ５１６は、増幅器５１２の反転入力と増幅器５１２の負出力側５１２ｂとの間に結合される。

スイッチドキャパシタ回路５００が、差動積分器の形であることを理解されたい。また、スイッチドキャパシタ回路５００が、第１のノッチが再分配クロック信号ＣＬＫＲの周波数に関係するｓｉｎｘ／ｘ（ｓｉｎｃ）タイプの伝達関数を提供することを理解されたい。また、スイッチドキャパシタ回路５００が、再分配クロック信号ＣＬＫＲの周波数に従って制御されるユニティゲイン周波数を有する伝達関数を提供することを理解されたい。一般に、ユニティゲイン周波数は、十分にノッチ周波数内にある。

動作中に、再分配クロック信号ＣＬＫＲの周波数を変更することによって、ユニティゲイン周波数を変更することができる。スイッチドキャパシタ回路５００は、フィードバックループ、たとえば図２５のフィードバックループ４８４内で使用されるので、図２５の磁界センサ４７０の自己較正（またはセルフテスト）の速度またはレートを、再分配クロック信号ＣＬＫＲの周波数に関係付けることができる。

もう一度短く図２５を参照すると、いくつかの応用例で、時々、たとえば磁界センサ４７０がパワーアップされた直後の時に、磁界センサ４７０の自己較正（またはセルフテスト）を実行することが望ましい。すばやい較正を、フィードバック回路経路４７４の帯域幅を増やすことによって、すなわち、スイッチドキャパシタ回路４７６のユニティゲイン周波数を高めることによって、達成することができる。この効果を、下で図２７〜３１に関連してより十分に説明する。しかし、この増やされた帯域幅が、磁界センサ４７０の動作全体を通じ提示される場合には、磁界センサの分解能および少なくともフィードバック回路経路４７４の雑音性能が劣化するはずであることを理解されたい。したがって、他の時、たとえば、磁界センサ４７０が、既に自己較正（またはセルフテスト）され、動作状態である時に、より小さい帯域幅を用いて、すなわち、より低速で、磁界センサ４７０の自己較正（またはセルフテスト）を継続することが望ましい。より低速の自己較正（またはセルフテスト）を、フィードバック回路経路４７４の帯域幅を減らすことによって、すなわち、スイッチドキャパシタ回路４７６のユニティゲイン周波数を高めることによって、達成することができる。

したがって、図２５のクロックジェネレータ４８０を使用して、異なる時に異なる周波数を有する再分配クロック信号４８０ａを提供することができる。いくつかの実施形態では、再分配クロック信号４８０ａは、磁界センサ４７０がパワーアップされた直後に第１の周波数を、その後により低い第２の周波数を有する。さらなる他のいくつかの実施形態では、再分配クロック信号４８０は、磁界センサ４７０が、磁界感知素子２０８、２１０に近接するターゲット物体の移動を識別した直後に第１の周波数を、その後により低い第２の周波数を有する。

他の実施形態では、磁界センサ４７０が使用される応用例に依存して、再分配クロック信号４８０ａの３つ以上の周波数があるものとすることができる。

もう一度図２６を参照すると、キャパシタ５０２ａ、５０２ｂ、５０２ｃ、５０２ｄのそれぞれおよび関連するスイッチを、磁界感知素子２０８、２１０のチョッピングのフェーズの数に依存して、各特定のチャネル内で複製する（並列に）ことができる。また、キャパシタ５０２ａ、５０２ｂ、５０２ｃ、５０２ｄおよび関連するスイッチが複製される時に同一の回路特性を保つために、キャパシタ５１４、５１６の値を、それに応じてスケーリングすることができる。そのような配置では、サンプルクロック信号ＣＬＫＳを、その代わりに、それぞれが同一の周波数を有するが異なる位相を有する複数のサンプルクロック信号とすることができ、ここで、各位相は、再分配クロックではなくサンプルクロックを受け取る各チャネルの複製されたスイッチのうちの関連する１つのスイッチを制御する。４Ｘチョッピング配置について、キャパシタ５０２ａ、５０２ｂ、５０２ｃ、５０２ｄのそれぞれは、それぞれが４つのスイッチによって囲まれた１６個のキャパシタをもたらす４つのそれぞれのインスタンスで複製される。２Ｘチョッピング配置について、キャパシタ５０２ａ、５０２ｂ、５０２ｃ、５０２ｄのそれぞれは、それぞれが４つのスイッチによって囲まれた８個のキャパシタをもたらす２つのそれぞれのインスタンスで複製される。

上で説明したチョッピング配置は、２０１１年８月２日に発行された前述の米国特許第７９９０２０９号に記載されている。

ここで図２７を参照すると、例示的なフィードバックループ５２０は、対応する２つの伝達関数ＡＯＬおよびβを有する２つの回路要素を有する。このフィードバックループは、図２５のフィードバックループ４８４を表すことができ、ここで、図２７の出力信号Ｖｏは、図２５の信号４７６ａに対応する。図２５を短く参照すると、伝達関数ＡＯＬは、スイッチドキャパシタ回路４７６の伝達関数に対応することが意図され、伝達関数βは、図２５のフィードバックループ４８４の残りの伝達関数に対応することが意図されている。

ここで図２８を参照すると、グラフ５２２は、周波数の任意の単位の対数スケールを有する水平軸と、利得の任意の単位の対数スケールを有する垂直軸とを有する。グラフ５２２は、伝達関数ＡＯＬすなわち図２５のスイッチドキャパシタ回路４７６のみの利得を表す。

スイッチドキャパシタ回路は、ＡＯＬの最大利得、ｆｉｎｔｅｇｒａｔｏｒのユニティゲイン周波数、およびｆｉｎｔｅｇｒａｔｏｒをＡＯＬで割ったコーナー周波数を有する。いくつかの実施形態では、利得ＡＯＬは、約１００ｄＢ（すなわち、１０００００）であり、ユニティゲイン周波数は、約１００Ｈｚであり、コーナー周波数は、約１００Ｈｚ割る１０００００である。スイッチドキャパシタ回路４７６が完全な積分器である場合に、ＡＯＬは無限大になるはずである。しかし、無限大の利得は、実現可能ではない。約８０ｄＢから約１２０ｄＢまでのＡＯＬの範囲を使用することができる。

ここで図２９を参照すると、グラフ５２４は、周波数の任意の単位の対数スケールを有する水平軸と、利得の任意の単位の対数スケールを有する垂直軸とを有する。グラフ５２４は、伝達関数βすなわち図２５のフィードバックループ４８４内の他の回路の利得を表す。

組み合わされた他の回路要素は、βの最大利得およびｆβのコーナー周波数を有する。いくつかの実施形態では、利得βは、約０ｄＢ（すなわち、１）であり、コーナー周波数は、約１００ｋＨｚである。

ここで図３０を参照すると、グラフ５２６は、周波数の任意の単位の対数スケールを有する水平軸と、ループ利得の任意の単位の対数スケールを有する垂直軸とを有する。グラフ５２６は、伝達関数ＡＯＬおよびβの積すなわち図２５のフィードバックループ４８４および図２７のフィードバックループ５２０のループ利得を表す。

グラフ５３０は、たとえば図２５の磁界センサ４７０のスタートアップの時に始まる、第１の時間期間中の図２５のフィードバックループ４８４のループ利得を表す。しかし、グラフ５３０は、図２５のフィードバックループ４８４の周波数応答の一部のみを表す。具体的には、グラフ５３０は、それからのノッチがグラフ５３０内で表されるものより高い周波数になるはずのｓｉｎｘ／ｘ（再分配／サンプリング）部分なしの伝達関数を示す。

フィードバックループは、ＡＯＬかけるβの最大開ループ利得、ユニティゲイン周波数またはｆｉｎｔｅｇｒａｔｏｒかけるβ、およびｆｉｎｔｅｇｒａｔｏｒ割るＡＯＬのコーナー周波数を有する。βが約１であるいくつかの実施形態では、開ループ利得は、約１００ｄＢ（すなわち、１０００００）であり、ユニティゲイン周波数は、約１００Ｈｚであり、コーナー周波数は、約１００Ｈｚ割る１０００００である。

周波数ｆβでは、周波数ｆβで発生する図２９のグラフ５２４の極が、伝達関数５３２に傾きを変化させ、追加の周波数シフトを受けさせる。図２７のフィードバックループ５２０または図２５のフィードバックループ４８４が、追加の位相シフトをこうむる周波数ｆβで少なくとも４５°の位相マージンを有するために、利得は、図示のように０ｄＢ未満でなければならない。

グラフ５３０を図２８のグラフ５２２と比較して、グラフ５３０のユニティゲイン周波数が、ｆｉｎｔｅｇｒａｔｏｒに関係し、このｆｉｎｔｅｇｒａｔｏｒが、図２８に示されているように、図２５のスイッチドキャパシタ回路４７６によって、具体的には再分配クロック信号４８０ａの周波数によって制御されることを了解されたい。したがって、スイッチドキャパシタ回路４７６のユニティゲイン周波数を変更することによって、フィードバックループ４８４のループ利得をそれに従って変更することができる。

ここで図３１を参照すると、グラフ５４０は、周波数の任意の単位の対数スケールを有する水平軸と、利得の任意の単位の対数スケールを有する垂直軸とを有する。

グラフ５４０は、たとえば上で図３０に関連して説明した第１の時間期間の後の、第２の時間期間中の図２５のフィードバックループ４８４の開ループ利得を表す。図３０と同様に、グラフ５４０は、図２５のフィードバックループ４８４の開ループ利得の一部のみを表す。具体的には、伝達関数５４０は、そのノッチがグラフ５４０内で表されるものより高い周波数になるはずのｓｉｎｘ／ｘ（再分配／サンプリング）部分なしの伝達関数を示す。

グラフ５４０では、ユニティゲイン周波数は、図２５の再分配クロック信号４８０ａの周波数を変更することによって、図３０のグラフ５３０から変更されている。いくつかの実施形態では、開ループ利得は、約１００ｄＢ（すなわち、１０００００）であり、開ループユニティゲイン周波数は、約３０Ｈｚであり、開ループコーナー周波数は、約３０Ｈｚ割る１０００００である。

ここで、図２５の同様の要素が同様の符号を有して図示されている図３２を参照すると、もう１つの例示的な磁界センサ５６０は、図２５の主回路経路４７２と同一またはこれに類似するものとすることができる主回路経路５６２を含むことができる。しかし、ここでは、主回路経路５６２が、ｓｉｎｃフィルタ２２２なしで図示されている。また、スイッチング回路２０４は、バイパスであり、コイル電流は、図１３と同様に０がセットされる。

図３２を図２５と比較して、ｓｉｎｃフィルタ２２２が、図３２に現れないことに注意されたい。ｓｉｎｃフィルタ２２２は、オフセット成分を減らすことを意図されたものであり、このオフセット成分は、図３２では、フィードバックの動作によって既に除去されている。しかし、磁界センサ５６０の他の実施形態では、ｓｉｎｃフィルタ２２２を含めることができる。有利なことに、ｓｉｎｃフィルタ２２２の除去は、より高速の磁界センサをもたらすことができる。

磁界センサ５６０は、図２５のフィードバック回路経路４７４とは異なるフィードバック回路経路５６４を含む。フィードバック回路経路は、フィードバックループ５８４に含まれ、フィードバックループ５８４は、増幅器２１６をも含む。

フィードバック回路経路５６４は、信号Ｃを直接に渡すように配置されたフィードスルー回路５７４を含むことができる。信号Ｃ’すなわちオフセット電圧信号Ｖｏｆｆは、磁界センサ５６０からの出力信号として生じる。いくつかの実施形態では、出力信号Ｖｏｆｆは、磁界センサ５６０の内部のものであり、自己較正信号として使用される。他の実施形態では、出力信号Ｖｏｆｆを、磁界センサ４７０の外部で供給されるセルフテスト信号として使用することができる。出力信号Ｖｏｆｆが、正しい定常状態条件の下で０に近づくことを理解されたい。

磁界センサ５６０は、スイッチドキャパシタ回路５６６を含むことができる。スイッチドキャパシタ回路５６６は、図２５のスイッチドキャパシタ回路４７６と同一またはこれに類似するものとすることができる。しかし、ここでは、スイッチドキャパシタ回路５６６は、図２５の較正信号ＶＣＡＬの代わりにオフセット電圧信号Ｖｏｆｆを受け取るように結合され、基準信号ＶＲＥＦは、０にセットされる。

磁界センサ５６０は、クロック信号５７０ａ、５７０ｂを生成するように構成されたクロックジェネレータ５７０を有する制御回路５６８を含むことができる。制御回路５６８、クロックジェネレータ５７０、およびクロック信号５７０ａ、５７０ｂを、図２５の制御回路４７８、クロックジェネレータ４８０、およびクロック信号４８０ａ、４８０ｂと同一またはこれに類似するものとすることができる。

スイッチドキャパシタ回路５６６は、本明細書で信号Ｃ’’とも称する出力信号５６６ａを生成するように構成される。下の議論から、出力信号５６６ａ（Ｃ’’）ならびにフィルタ２２６によって生成される出力信号Ｖｏｆｆ（Ｃ’）が、図１６の信号Ｃに類似することを理解されたい。しかし、信号Ｃ’、Ｃ’’は、フィルタ２２６によって提供される追加のフィルタリングを含む。したがって、ＤＣを超える周波数成分が、減らされる。

いくつかの実施形態では、磁界センサ５６０は、２Ｘチョッピングを用いて動作する。図１Ａ、グラフ３２は、２Ｘチョッピングが使用される時の図１の増幅器１６の後（および図３２の増幅器２１６の後）の信号Ｃを表す。２Ｘチョッピングは、ＤＣでのみのオフセット成分をもたらす。この成分を、フィードバック回路経路５６４によって除去することができる。信号Ｃ’、Ｃ’’は、図１Ａのそのグラフ３２に類似するＤＣ部分を有することができる。フィードバック回路が定常状態に達した後に、信号Ｃ、Ｃ’のＤＣ部分は、０になる。

いくつかの代替実施形態では、磁界センサ５６０は、４Ｘチョッピングを用いて動作する。図１６は、４Ｘチョッピングが使用される時の図１２、１３、および３２の増幅器２１６の後の信号Ｃを表す。４Ｘチョッピングは、追加のオフセット成分をもたらす。４Ｘチョッピングを使用する実施形態は、追加のオフセット成分を除去するために余分な回路網（図示せず）を必要とする。

磁界センサ５６０は、出力信号５６６ａを受け取るように結合され、オフセット制御信号５７２ａを生成するように構成されたインターフェース回路５７２を含むことができる。増幅器２１６を、オフセット制御信号５７２ａを受け取るように結合することができる。この配置を用いると、オフセット制御信号５７２ａは、主回路経路５６２からオフセット電圧を減らすか除去することができる。

磁界センサ５６０内で、スイッチドキャパシタ回路５６６は、上で図２５〜３１に関連して説明した少なくとも２つのユニティゲイン帯域幅を有して動作することができる。

いくつかの実施形態で、回路５７４を除去することができ、ストレートスルー経路をその代わりに設けることができることを了解されたい。

単一の一体化された磁界センサが、図２５の磁界センサ４７０の利得（すなわち、感度）較正特徴を、また、図３２の磁界センサ５６０のオフセット較正特徴を、有することができることをも理解されたい。これらの実施形態では、回路は、いくつかの時に回路５７４として図示されたフィードスルー回路として動作するため、または他の時に図２５のスイッチング回路２２４として動作するために、磁界センサの動作中に変更され得る。これらの実施形態では、図２のスイッチドキャパシタ回路４７６を有することと、インターフェース回路５７２と一緒に図３２のスイッチドキャパシタ回路５６６を有することとの両方を有することが有利である可能性がある。したがって、いくつかの実施形態では、磁界センサは、図２５の回路トポロジと一緒に図３２の回路トポロジを提供することができる。この組み合わされた配置は、感度の自己較正（またはセルフテスト）と組み合わされた磁界センサのオフセット電圧の自己較正（またはセルフテスト）との両方を提供することができる。

本明細書で引用されるすべての参考文献は、これによって、その全体を本明細書に参照によって組み込まれる。

本発明の主題であるさまざまな概念、構造、および技法を例示するように働く好ましい実施形態を説明したので、当業者には、これらの概念、構造、および技法を組み込む他の実施形態を使用できることが、明白になるであろう。したがって、本発明の範囲が、説明された実施形態に限定されてはならず、以下の特許請求の範囲の趣旨および範囲のみによって限定されなければならないことが提起される。

Claims (46)

1. 磁界に応答して磁界信号を生成するように構成された磁界感知素子と、
   前記磁界信号を受け取り、処理するように結合された主回路経路であって、前記主回路経路は、回路パラメータを含む、主回路経路と、
   第１の時間期間中に第１の再分配クロック周波数を有し、第２の時間期間中に第２の異なる再分配クロック周波数を有する再分配クロック信号を生成するように構成されたクロック周波数ジェネレータと、
   前記主回路経路の両端に結合され、フィードバックループを形成するフィードバック回路経路であって、前記フィードバック回路経路は、
   前記再分配クロック信号を受け取るように結合されたスイッチドキャパシタ回路であって、前記スイッチドキャパシタ回路は、積分器を形成し、前記スイッチドキャパシタ回路は、前記第１の時間期間中に前記第１の再分配クロック周波数に関係する第１のユニティゲイン周波数を有し、前記第２の時間期間中に前記第２の再分配クロック周波数に関係する第２のユニティゲイン周波数を有する選択可能なユニティゲイン周波数を含み、前記フィードバック回路は、前記回路パラメータを制御するように結合された出力信号を生成するように構成される、スイッチドキャパシタ回路
   を含む、フィードバック回路経路と
   を含む磁界センサ。
2. 前記クロック周波数ジェネレータは、前記第１の時間期間中および前記第２の時間期間中にサンプルクロック周波数を有するサンプルクロック信号を生成するようにさらに構成され、前記スイッチドキャパシタ回路は、前記サンプルクロック信号を受け取るように結合され、前記スイッチドキャパシタ回路は、ノッチ特性をさらに含み、前記ノッチ特性は、前記再分配クロック周波数に関係するノッチ周波数を有する、請求項１に記載の磁界センサ。
3. 前記第２の再分配クロック周波数は、前記第１の再分配クロック周波数より低い、請求項２に記載の磁界センサ。
4. 前記クロック周波数ジェネレータは、それぞれの３つ以上の異なる時に３つ以上の再分配クロック周波数を有する前記再分配クロック信号を生成するように構成される、請求項２に記載の磁界センサ。
5. 前記第１の時間期間は、前記磁界センサのスタートアップに近接する時に始まり、前記第２の時間期間は、前記第１の時間期間の終りに近接する時に始まる、請求項２に記載の磁界センサ。
6. 前記磁界センサは、ターゲット物体の最も近くに配置され、前記磁界センサは、前記ターゲット物体の移動を感知するように構成され、前記第１の時間期間は、前記ターゲット物体の第１の移動に近接する時間に始まり、前記第２の時間期間は、前記第１の時間期間の終りに近接する時間に始まる、請求項２に記載の磁界センサ。
7. 前記フィードバック回路によって制御される前記回路パラメータは、前記磁界に対する前記主回路経路の感度を含む、請求項２に記載の磁界センサ。
8. 電圧信号または電流信号を生成するように構成された駆動回路をさらに含み、前記磁界感知素子は、前記電圧信号または前記電流信号を受け取るように結合され、前記フィードバック回路は、前記磁界に対する前記主回路経路の前記感度を制御するために前記電圧信号または前記電流信号を制御するように構成される、請求項７に記載の磁界センサ。
9. 前記フィードバック回路によって制御される前記回路パラメータは、前記主回路経路のオフセット電圧を含む、請求項２に記載の磁界センサ。
10. 電子回路は、さらに、制御電圧を生成するように構成されたオフセット回路をさらに含み、前記主回路経路は、前記制御電圧を受け取るように結合された増幅器をさらに含み、前記フィードバック回路は、前記主回路経路の前記オフセット電圧を制御するために前記制御電圧を制御するように構成される、請求項９に記載の磁界センサ。
11. 前記第１のユニティゲイン周波数および前記第２のユニティゲイン周波数は、ループ安定性を提供するように選択される、請求項２に記載の磁界センサ。
12. 前記磁界感知素子は、少なくとも２つのホール効果素子を含む、請求項２に記載の磁界センサ。
13. 前記磁界感知素子は、少なくとも２つの磁気抵抗素子を含む、請求項２に記載の磁界センサ。
14. 前記磁界感知素子は、少なくとも２つの磁界感知素子を含み、前記主回路経路は、
    前記少なくとも２つの磁界感知素子に結合された第１のスイッチング回路であって、前記第１のスイッチング回路は、前記少なくとも２つの磁界感知素子を被測定界感知構成および基準界感知構成に結合するように構成され、前記第１のスイッチング回路は、前記磁界信号を提供するために第１のスイッチングレートで前記被測定界感知構成と前記基準界感知構成との間で交互に往復してスイッチングするように動作可能であり、前記第１のスイッチング回路は、
    前記被測定界感知構成で結合された時の被測定磁界に応答する被測定磁界応答信号部分と、
    前記基準界感知構成で結合された時の基準磁界に応答する基準磁界応答信号部分と
    を含む前記磁界信号を生成するように構成される、第１のスイッチング回路
    をさらに含む、請求項２に記載の磁界センサ。
15. 前記基準磁界は、前記少なくとも２つの磁界感知素子のうちの選択された１つの位置で反対方向を指す第１の基準磁界および第２の基準磁界を含み、前記磁界センサは、
    前記第１の基準磁界および前記第２の基準磁界を生成するように動作可能な磁界ジェネレータ
    をさらに含む、請求項１４に記載の磁界センサ。
16. 前記磁界ジェネレータは、
    少なくとも２つの基準界導体部分であって、それぞれが、前記少なくとも２つの磁界感知素子のそれぞれの１つに最も近く、前記少なくとも２つの基準界導体部分は、前記基準磁界を生成するために基準電流を搬送するように構成され、前記基準磁界は、反対方向に向けられたそれぞれの磁界方向を有する少なくとも２つの基準磁界部分を含む、少なくとも２つの基準界導体部分
    を含む、請求項１５に記載の磁界センサ。
17. 前記主回路経路は、
    前記基準電流を提供するように結合された第２のスイッチング回路であって、前記第２のスイッチング回路は、前記第１のスイッチングレートに同期して第１の基準電流方向と第２の反対の基準電流方向との間で前記基準電流を交番してスイッチングするように動作可能である、第２のスイッチング回路
    をさらに含む、請求項１６に記載の磁界センサ。
18. 前記磁界信号は、測定時間期間中に、前記被測定磁界応答信号部分を表し、前記第１のスイッチングレートと同期するレートで前記測定時間期間にインターリーブされた基準時間中に、前記基準磁界応答信号部分を表し、
    前記主回路経路は、前記測定時間期間中に前記被測定磁界応答信号部分を表す前記信号を選択し、処理するために時間多重化され、
    前記フィードバック回路経路は、前記基準時間期間中に前記基準磁界応答信号部分を表す前記信号を選択し、処理するために時間多重化される
    請求項１６に記載の磁界センサ。
19. 前記主回路経路は、前記被測定磁界応答信号部分を表す第１のセンサ出力信号を生成するように構成され、前記フィードバック回路経路は、前記基準磁界応答信号部分を表す第２の異なるセンサ出力信号を生成するように構成される、請求項１８に記載の磁界センサ。
20. 前記第１のスイッチング回路は、前記基準界感知構成で結合された時に磁界に対する応答のそれぞれの反対方向を有するように前記少なくとも２つの磁界感知素子を結合するように構成され、前記第１のスイッチング回路は、前記被測定界感知構成で結合された時に磁界に対する応答のそれぞれの同一方向を有するように前記少なくとも２つの磁界感知素子を結合するように構成される、請求項１６に記載の磁界センサ。
21. 前記少なくとも２つの磁界感知素子は、基板によって支持され、前記少なくとも２つの基準界導体部分は、前記基板によって支持され、前記磁界感知素子に近接する導体を含む、請求項１６に記載の磁界センサ。
22. 前記少なくとも２つの基準界導体部分は、前記基板によって支持される複数の金属層にまたがる、請求項２１に記載の磁界センサ。
23. 前記少なくとも２つの磁界感知素子は、基板によって支持され、前記少なくとも２つの基準界導体部分は、前記基板とは別々であるが前記基板に近接する導体を含む、請求項１６に記載の磁界センサ。
24. 前記被測定磁界は、被測定電流導体によって搬送される被測定電流によって生成される、請求項１６に記載の磁界センサ。
25. 磁界センサの較正のレートまたはセルフテストのレートを調整する方法であって、
    磁界感知素子を用いて磁界に応答して磁界信号を生成するステップと、
    回路パラメータを含む主回路経路を用いて、前記磁界信号を受け取り、処理するステップと、
    第１の時間期間中に第１の再分配クロック周波数を有し、第２の時間期間中に第２の異なる再分配クロック周波数を有する再分配クロック信号を生成するステップと、
    前記主回路経路の両端に結合され、フィードバックループを形成するフィードバック回路経路を用いて前記回路パラメータを制御するように結合された出力信号を生成するステップであって、前記フィードバック回路経路は、
    前記再分配クロック信号を受け取るように結合されたスイッチドキャパシタ回路であって、前記スイッチドキャパシタ回路は、積分器を形成し、前記スイッチドキャパシタ回路は、前記第１の時間期間中に前記第１の再分配クロック周波数に関係する第１のユニティゲイン周波数を有し、前記第２の時間期間中に前記第２の再分配クロック周波数に関係する第２のユニティゲイン周波数を有する選択可能なユニティゲイン周波数を含む、スイッチドキャパシタ回路
    を含む、生成するステップと
    を含む、方法。
26. 前記第１の時間期間中および前記第２の時間期間中にサンプルクロック周波数を有するサンプルクロック信号を生成するステップであって、前記スイッチドキャパシタ回路は、前記サンプルクロック信号を受け取るように結合され、前記スイッチドキャパシタ回路は、ノッチ特性をさらに含み、前記ノッチ特性は、前記再分配クロック周波数に関係するノッチ周波数を有する、ステップ
    をさらに含む、請求項２５に記載の方法。
27. 前記第２の再分配クロック周波数は、前記第１の再分配クロック周波数より低い、請求項２６に記載の方法。
28. 前記再分配クロック信号を生成する前記ステップは、
    それぞれの３つ以上の異なる時に３つ以上の再分配クロック周波数を有する前記再分配クロック信号を生成するステップ
    を含む、請求項２６に記載の方法。
29. 前記第１の時間期間は、前記磁界センサのスタートアップに近接する時に始まり、前記第２の時間期間は、前記第１の時間期間の終りに近接する時に始まる、請求項２６に記載の方法。
30. 前記磁界センサは、ターゲット物体の最も近くに配置され、前記第１の時間期間は、前記ターゲット物体の第１の移動に近接する時間に始まり、前記第２の時間期間は、前記第１の時間期間の終りに近接する時間に始まる、請求項２６に記載の方法。
31. 前記出力信号によって制御される前記回路パラメータは、前記磁界に対する前記主回路経路の感度を含む、請求項２６に記載の方法。
32. 前記フィードバック回路によって制御される前記回路パラメータは、前記主回路経路のオフセット電圧を含む、請求項２６に記載の方法。
33. 前記第１のユニティゲイン周波数および前記第２のユニティゲイン周波数は、ループ安定性を提供するように選択される、請求項２６に記載の方法。
34. 前記磁界感知素子は、少なくとも２つのホール効果素子を含む、請求項２６に記載の方法。
35. 前記磁界感知素子は、少なくとも２つの磁気抵抗素子を含む、請求項２６に記載の方法。
36. 前記磁界感知素子は、少なくとも２つの磁界感知素子を含み、前記主回路経路を用いて前記磁界信号を受け取り、処理する前記ステップは、
    第１のスイッチング回路を用いて、前記少なくとも２つの磁界感知素子を被測定界感知構成および基準界感知構成に結合するステップであって、前記第１のスイッチング回路を用いて結合する前記ステップは、
    前記被測定界感知構成で結合された時の被測定磁界に応答する被測定磁界応答信号部分と、
    前記基準界感知構成で結合された時の基準磁界に応答する基準磁界応答信号部分と
    を含む前記磁界信号を提供するために第１のスイッチングレートで前記被測定界感知構成と前記基準界感知構成との間で交互に往復してスイッチングするように動作可能である、ステップ
    をさらに含む、請求項２６に記載の方法。
37. 前記基準磁界は、前記少なくとも２つの磁界感知素子のうちの選択された１つの位置で反対方向を指す第１の基準磁界および第２の基準磁界を含む、請求項３６に記載の方法。
38. 少なくとも２つの基準界導体部分であって、それぞれが、前記少なくとも２つの磁界感知素子のそれぞれの１つに最も近く、前記少なくとも２つの基準界導体部分は、前記基準磁界を生成するために基準電流を搬送するように構成され、前記基準磁界は、反対方向に向けられたそれぞれの磁界方向を有する少なくとも２つの基準磁界部分を含む、少なくとも２つの基準界導体部分
    を含む磁界ジェネレータを用いて前記基準磁界を生成するステップ
    をさらに含む、請求項３７に記載の方法。
39. 第２のスイッチング回路を用いて、前記第１のスイッチングレートに同期して第１の基準電流方向と第２の反対の基準電流方向との間で前記基準電流を交番してスイッチングするステップ
    をさらに含む、請求項３８に記載の方法。
40. 前記磁界信号は、測定時間期間中に、前記被測定磁界応答信号部分を表し、前記第１のスイッチングレートと同期するレートで前記測定時間期間にインターリーブされた基準時間中に、前記基準磁界応答信号部分を表し、
    前記主回路経路は、前記測定時間期間中に前記被測定磁界応答信号部分を表す前記信号を選択し、処理するために時間多重化され、
    前記フィードバック回路経路は、前記基準時間期間中に前記基準磁界応答信号部分を表す前記信号を選択し、処理するために時間多重化される
    請求項３８に記載の方法。
41. 前記主回路経路は、前記被測定磁界応答信号部分を表す第１のセンサ出力信号を生成するように構成され、前記フィードバック回路経路は、前記基準磁界応答信号部分を表す第２の異なるセンサ出力信号を生成するように構成される、請求項４０に記載の方法。
42. 前記第１のスイッチング回路を用いて結合する前記ステップは、
    前記基準界感知構成で結合された時に磁界に対する応答のそれぞれの反対方向を有するように前記少なくとも２つの磁界感知素子を結合するステップと、
    前記被測定界感知構成で結合された時に磁界に対する応答のそれぞれの同一方向を有するように前記少なくとも２つの磁界感知素子を結合するステップと
    を含む、請求項３８に記載の方法。
43. 前記少なくとも２つの磁界感知素子は、基板によって支持され、前記少なくとも２つの基準界導体部分は、前記基板によって支持され、前記磁界感知素子に近接する導体を含む、請求項３８に記載の方法。
44. 前記少なくとも２つの基準界導体部分は、前記基板によって支持される複数の金属層にまたがる、請求項４３に記載の方法。
45. 前記少なくとも２つの磁界感知素子は、基板によって支持され、前記少なくとも２つの基準界導体部分は、前記基板とは別々であるが前記基板に近接する導体を含む、請求項３８に記載の方法。
46. 前記被測定磁界は、被測定電流導体によって搬送される被測定電流によって生成される、請求項３８に記載の方法。