JP2015225039A - 基板検査装置、及び検査治具 - Google Patents

基板検査装置、及び検査治具 Download PDF

Info

Publication number
JP2015225039A
JP2015225039A JP2014111527A JP2014111527A JP2015225039A JP 2015225039 A JP2015225039 A JP 2015225039A JP 2014111527 A JP2014111527 A JP 2014111527A JP 2014111527 A JP2014111527 A JP 2014111527A JP 2015225039 A JP2015225039 A JP 2015225039A
Authority
JP
Japan
Prior art keywords
terminal
pair
jig
inspection
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014111527A
Other languages
English (en)
Other versions
JP6417716B2 (ja
Inventor
笠井 淳
Atsushi Kasai
淳 笠井
山下 宗寛
Munehiro Yamashita
宗寛 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Read Corp
Original Assignee
Nidec Read Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Read Corp filed Critical Nidec Read Corp
Priority to JP2014111527A priority Critical patent/JP6417716B2/ja
Publication of JP2015225039A publication Critical patent/JP2015225039A/ja
Application granted granted Critical
Publication of JP6417716B2 publication Critical patent/JP6417716B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

【課題】一台の基板検査装置で、四端子法用の検査治具と、二端子法用の検査治具とを利用可能としつつ、二端子法用の検査治具を用いた場合の基板検査精度向上を容易にする。【解決手段】四端子用治具3Uaと、プローブPr3に接続された接続端子Ta3,Ta4とを備えた二端子用治具3Ubとが選択的に脱着可能なコネクタ41Uと、四端子モードと二端子モードとを実行可能な検査本体部2とを備え、二端子モードを実行するとき、第1電流供給部21と第2電流供給部22とによって本体側接続端子Tb1,Tb2へそれぞれ電流を供給させ、電圧検出部23により本体側接続端子Tb1の電圧を検出させ、四端子モードを実行するとき、第2電流供給部22によって本体側接続端子Tb2へ電流を供給させ、電圧検出部23により本体側接続端子Tb1の電圧を検出させるモード制御部とを備えた。【選択図】図4

Description

本発明は、基板の検査を行うための基板検査装置、及び検査を行うためのプローブを備えた検査治具に関する。
従来より、基板の配線パターン上の二カ所の検査点に、二本のプローブをそれぞれ接触させ、これらのプローブ間に電流を流したときにこれらのプローブ間に生じる電圧を測定することにより、配線パターンの導通等を検査するいわゆる二端子法を用いる基板検査装置が知られている。
しかしながら、二端子法によれば、電流を流すプローブが電圧を測定するためのプローブを兼ねているので、測定された電圧には、プローブに電流が流れることにより生じた電圧が含まれる。そのため、二端子法では、配線パターンの抵抗値を精度よく測定することができなかった。
一方、配線パターンの抵抗値を高精度で測定可能な四端子法を用いた基板検査装置が知られている(例えば、特許文献1参照)。例えば、基板に形成されたビアホールの一部が欠損しているような不良がある。この場合、ビアホール自体は導通しているが、欠損によりその抵抗値が増大している。このような不良を検出するためには、ビアホールの抵抗値を精度よく測定する必要があり、四端子法による検査が有効である。
特開2007−178318号公報
上述のように四端子法による抵抗測定を行うためには、電流供給用のプローブが二本、電圧測定用のプローブが二本、計四本のプローブが必要になる。そのため、四端子法は、二端子法と比べてプローブの数が二倍必要となる。プローブの配置は、検査対象の配線パターンの配置に合わせる必要があるため、検査対象の基板毎に、検査対象に合わせてプローブを配置した検査治具が作成される。プローブの数は、数千本となる。
しかしながら、四端子法用の検査治具は、二端子法用の検査治具と比べてプローブ数が二倍になり、かつ数多くのプローブを微細な検査点に高密度に接触させる必要がある。そのため、四端子法用の検査治具は、作成コストが二端子法用の検査治具の5倍、例えば500万円を超えるような値段となり、非常に高価になる。
そこで、一台の基板検査装置で、高精度の抵抗測定が必要な基板を検査するときは、高価な四端子法用の検査治具を用い、抵抗測定の精度があまり要求されない基板を検査するときは、安価な二端子法用の検査治具を用いたいというニーズがある。さらに、安価な二端子法用の検査治具を用いた場合であっても、できるだけ基板検査精度を向上させたいというニーズがある。
本発明の目的は、一台の基板検査装置で、四端子法用の検査治具と、二端子法用の検査治具とを利用可能としつつ、二端子法用の検査治具を用いた場合の基板検査精度を向上させることが容易な基板検査装置、及び検査治具を提供することである。
本発明に係る基板検査装置は、検査対象となる基板に設けられた検査点に接触する第1及び第2プローブと前記第1及び第2プローブにそれぞれ接続された第1及び第2接続端子とを備えた四端子用治具と、検査対象となる基板に設けられた検査点に接触する第3プローブと前記第3プローブに接続された第3及び第4接続端子とを備えた二端子用治具とが選択的に脱着可能な接続部と、前記接続部に前記四端子用治具が接続された場合に前記第1及び第2プローブを用いて四端子法に基づく前記基板の検査を行うための四端子モードと、前記接続部に前記二端子用治具が接続された場合に前記第3プローブを用いて二端子法に基づく前記基板の検査を行うための二端子モードとを実行可能な検査本体部とを備え、前記接続部は、前記四端子用治具が接続された場合に第1及び第2接続端子にそれぞれ接続可能な第1及び第2本体側接続端子を備え、前記第1及び第2本体側接続端子は前記二端子用治具が接続された場合に前記第3及び第4接続端子にそれぞれ接続可能にされており、前記検査本体部は、前記第1及び第2本体側接続端子へそれぞれ電流を供給可能な第1及び第2電流供給部と、電圧を検出する電圧検出部と、前記二端子モードを実行するとき、前記第1及び第2電流供給部によって前記第1及び第2本体側接続端子へそれぞれ電流を供給させ、前記電圧検出部により前記第1及び第2本体側接続端子の少なくとも一方の電圧を検出させ、前記四端子モードを実行するとき、前記第2電流供給部によって前記第2本体側接続端子へ電流を供給させ、前記第1電流供給部による前記第1本体側接続端子への電流供給を禁止し、前記電圧検出部により前記第1本体側接続端子の電圧を検出させるモード制御部とを備える。
この構成によれば、四端子用治具と、二端子用治具とが選択的に脱着可能な接続部が設けられているので、一台の基板検査装置で、四端子法用の検査治具と、二端子法用の検査治具とが利用可能である。四端子用治具は、一つの検査点に接触する第1及び第2プローブと、第1及び第2プローブにそれぞれ接続された第1及び第2接続端子とを備えているので、一つの検査点に対し、第1及び第2プローブの一方を電流供給用のプローブとして用い、他方のプローブを電圧検出用のプローブとして用いることで、四端子法による抵抗測定が可能にされている。二端子用治具は、検査点に接触する第3プローブを備えており、一つの検査点に接触するプローブが一つであるから四端子用治具より安価である。そして、この第3プローブには、二つの接続端子、第3及び第4接続端子が接続されている。検査本体部は、四端子法に基づく基板検査を行うための四端子モードと、二端子法に基づく基板検査を行うための二端子モードとが実行可能であり、第1及び第2本体側接続端子と、第1及び第2電流供給部とを備えている。
検査本体部に四端子用治具が接続され、四端子モードを実行するときは、モード制御部が、第2電流供給部によって第2本体側接続端子へ電流を供給させ、かつ第1電流供給部による第1本体側接続端子への電流供給を禁止する。また、電圧検出部によって、第1本体側接続端子の電圧が検出される。これにより、四端子用治具の第2プローブが電流供給用のプローブとして用いられ、第1プローブが電圧検出用のプローブとして用いられるので、四端子法による基板検査を行うことが可能となる。
一方、検査本体部に二端子用治具が接続され、二端子モードを実行するときは、モード制御部が、第1及び第2電流供給部によって第1及び第2本体側接続端子へそれぞれ電流を供給させる。第1及び第2本体側接続端子は第3及び第4接続端子に接続され、第3及び第4接続端子は第3プローブに接続されているから、第1及び第2電流供給部から供給される電流の合計が、第3プローブに供給される。従って、第3プローブから検査対象の検査点へ供給される電流を増大させることができる。また、電圧検出部によって、第1及び第2本体側接続端子(これらは二端子用治具内で導通している)の少なくとも一方の電圧が検出される。検査対象に流れる電流が増大すると、検査対象の抵抗値の変化に対する電圧の変化量が増大するので、電圧検出部で検出された電圧に基づく検査精度が向上する。また、検査対象が部分的に欠落(細く)なっているような不良モードでは、不良部分で電流集中が起こるので、大電流を流すことによって例えば電流集中した部分が断線するなどして不良を顕在化させることが可能となる。その結果、電圧検出部で検出された電圧に基づく検査精度が向上する。従って、一台の基板検査装置で、四端子法用の検査治具と、二端子法用の検査治具とを利用可能としつつ、二端子法用の検査治具を用いた場合の基板検査精度を向上させることが容易となる。
また、前記接続部は、さらに、前記検査点と対になる他の検査点に接触する第1及び第2対プローブと、前記第1及び第2対プローブにそれぞれ接続された第1及び第2対接続端子とを備えて前記四端子用治具と対にして用いられる四端子用対治具と、前記検査点と対になる他の検査点に接触する第3対プローブと、前記第3対プローブに接続された第3対接続端子とを備えて前記二端子用治具と対にして用いられる二端子用対治具とに対して脱着可能に構成され、前記第1対接続端子と前記第3対接続端子とに選択的に接続可能な第1本体側対端子と、前記第2対接続端子と接続可能な第2本体側対端子を備え、前記モード制御部は、さらに、前記二端子モードを実行するとき、前記第1及び第2電流供給部によって前記第1及び第2本体側接続端子と前記第1本体側対端子との間に前記電流を流させ、かつ前記電圧検出部によって前記第1及び第2本体側接続端子のうち少なくとも一方と前記第1本体側対端子との間の電圧を検出させ、前記四端子モードを実行するとき、前記第2電流供給部によって前記第2本体側接続端子と前記第2本体側対端子との間に前記電流を流させ、かつ前記電圧検出部によって前記第1本体側接続端子と前記第1本体側対端子との間の電圧を検出させることが好ましい。
この構成によれば、四端子用治具と四端子用対治具とが接続部に接続され、四端子モードが実行されるとき、第2電流供給部によって第2本体側接続端子と第2本体側対端子との間に電流が流されることで、第2プローブと第2対プローブとの間に電流が流れるので、第2プローブと第2対プローブとを電流プローブとして用いることができる。また、電圧検出部が第1本体側接続端子と第1本体側対端子との間の電圧を検出することで、第1プローブと第1対プローブとの間の電圧が検出されるので、第1プローブと第1対プローブを電圧プローブとして用いることができる。その結果、四端子用治具と四端子用対治具とを用いて四端子法による検査を行うことが可能となる。
一方、二端子用治具と二端子用対治具とが接続部に接続され、二端子モードが実行されるとき、第1及び第2電流供給部によって第1及び第2本体側接続端子と第1本体側対端子との間に電流を流させることで、第3プローブと第3対プローブの間に第1及び第2電流供給部の合計の供給電流が検査対象に流れる。また、電圧検出部によって第1及び第2本体側接続端子(これらは二端子用治具内で導通している)のうち少なくとも一方と第1本体側対端子との間の電圧が検出されることで、第3プローブと第3対プローブの間の電圧が検出される。その結果、一つずつプローブを備えた二端子用治具と二端子用対治具とを用い、二つのプローブを用いた二端子法による検査を行いつつ、検査のための電流を増大させて検査精度を向上させることが可能となる。
また、前記二端子用治具は、さらに、前記検査点と対になる他の検査点に接触する第3対プローブと、前記第3対プローブに接続された第3対接続端子とを備え、前記接続部は、さらに、前記第3対接続端子と接続可能な第1本体側対端子を備え、前記モード制御部は、さらに、前記二端子モードを実行するとき、前記第1及び第2電流供給部によって前記第1及び第2本体側接続端子と前記第1本体側対端子との間に前記電流を流させ、かつ前記電圧検出部によって前記第1及び第2本体側接続端子のうち少なくとも一方と前記第1本体側対端子との間の電圧を検出させるようにしてもよい。
この構成によれば、二端子用治具が、第3プローブと第3対プローブとを備えているので、二つのプローブを備えた二端子用治具を用い、二つのプローブを用いた二端子法による検査を行いつつ、検査のための電流を増大させて検査精度を向上させることが可能となる。
また、前記第1及び第2電流供給部が供給する電流は、互いに略等しいことが好ましい。
この構成によれば、二端子モードを実行する際の電流供給量を2倍にすることができる。
また、本発明に係る検査治具は、上述のいずれかに記載の基板検査装置における前記二端子用治具として用いられる検査治具であって、検査対象となる基板に設けられた検査点に接触する第3プローブと前記第3プローブに接続された第3及び第4接続端子とを備える。
この構成によれば、第3プローブと第3及び第4接続端子とを備えるので、第3及び第4接続端子から供給された電流を合流させて第3プローブへ供給することができる。その結果、第3プローブに接触する検査対象に流される電流を増大させることができるので、一つの検査点に一つのプローブを接触させる二端子法による検査を行いつつ、検査のための電流を増大させて検査精度を向上させることが可能となる。また、四端子用治具と同様、二つの接続端子を備えるので、四端子用治具の代わりに検査装置の接続部に取り付けることが容易である。
また、本発明に係る検査治具は、検査対象となる基板に設けられた検査点に接触するプローブを、前記基板を検査するための基板検査装置に接続するための検査治具であって、前記プローブと、前記プローブを前記基板検査装置に接続するための複数の接続端子とを備える。
この構成によれば、プローブと、複数の接続端子とを備えるので、複数の接続端子から供給された電流を合流させてプローブへ供給することができる。その結果、プローブに接触する検査対象に流される電流を増大させることができるので、一つの検査点に一つのプローブを接触させる二端子法による検査を行いつつ、検査のための電流を増大させて検査精度を向上させることが可能となる。また、四端子用治具と同様、複数の接続端子を備えるので、四端子用治具の代わりに検査装置の接続部に取り付けることが容易である。
このような構成の基板検査装置、及び検査治具は、一台の基板検査装置で、四端子法用の検査治具と、二端子法用の検査治具とを利用可能としつつ、二端子法用の検査治具を用いた場合の基板検査精度を向上させることが容易である。
本発明の一実施形態に係る基板検査装置及び検査治具の構成を概略的に示す正面図である。 図1に示す検査治具の構成の一例を示す斜視図である。 本発明の第1実施形態に係る基板検査装置、及び検査治具の電気的構成の一例を概念的に示すブロック図である。検査治具として四端子法用の四端子用治具が取り付けられた状態を示している。 本発明の第1実施形態に係る基板検査装置、及び検査治具の電気的構成の一例を概念的に示すブロック図である。検査治具として二端子法用の二端子用治具が取り付けられた状態を示している。 図4に示す検査治具の変形例を示すブロック図である。 本発明の第2実施形態に係る基板検査装置、二端子用治具、及び二端子用対治具の電気的構成の一例を概念的に示すブロック図である。 図6に示す基板検査装置の動作の一例を示すフローチャートである。 図6に示す基板検査装置の動作の一例を示すフローチャートである。 図6に示す検査治具の変形例を示すブロック図である。 二端子用治具、及び二端子用対治具の外観の一例を示す斜視図である。
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。
(第1実施形態)
図1は、本発明の一実施形態に係る基板検査装置及び検査治具の構成を概略的に示す正面図である。図1に示す基板検査装置1は、検査対象の基板100に形成された回路パターンを検査するための装置である。
基板100は、例えばプリント配線基板である。なお、基板100は、例えばフレキシブル基板、セラミック多層配線基板、液晶ディスプレイやプラズマディスプレイ用の電極板、及び半導体パッケージ用のパッケージ基板やフィルムキャリアなど種々の基板であってもよい。
図1に示す基板検査装置1は、検査装置本体2と、検査治具3U,3Dとを備えている。検査治具3Uには、四端子法用の検査治具である四端子用治具3Uaと、二端子法用の治具である二端子用治具3Ubとがある。検査治具3Dには、四端子用治具3Uaと対で用いられる四端子用対治具3Daと、二端子用治具3Ubと対で用いられる二端子用対治具3Dbとがある。検査装置本体2は、検査部4U,4D、検査部移動機構5U,5D、基板固定装置6、及びこれらの各部を収容する筐体7を主に備えている。基板固定装置6は、検査対象の基板100を所定の位置に固定するように構成されている。検査部移動機構5U,5Dは、検査部4U,4Dを筐体7内で適宜移動させる。
検査部4Uは、基板固定装置6に固定された基板100の上方に位置する。検査部4Dは、基板固定装置6に固定された基板100の下方に位置する。検査部4U,4Dは、基板100に形成された回路パターンを検査するための検査治具3U,3Dを着脱可能に構成されている。検査部4Uは、検査治具3Uとして、四端子用治具3Uaと、二端子用治具3Ubとのうちいずれかを選択的に取り付け可能にされている。検査部4Dは、検査治具3Dとして、四端子用対治具3Daと、二端子用対治具3Dbとのうちいずれかを選択的に取り付け可能にされている。検査部4U,4Dは、それぞれ、検査治具3U,3Dと接続されるコネクタ41U,41D(接続部)を備えている。検査装置本体2からコネクタ41U,41Dを除いた部分が検査本体部の一例に相当している。以下、検査部4U,4Dを総称して検査部4と称する。
図2は、図1に示す検査治具3U,3Dの構成の一例を示す斜視図である。検査治具3U,3Dは、それぞれ、支持ブロック31、台座32、基台33、及び複数の配線34を備えている。また、検査治具3Uは複数のプローブPrを備え、検査治具3Dは複数の対プローブPsを備えている。
プローブPr及び対プローブPsは、タングステン(W)、ハイス鋼(SKH)、ベリリウム銅(BeCu)等の靭性に富む金属その他の導電体で形成されるとともに、屈曲可能な弾性(可撓性)を有するワイヤ状(棒状)に形成される。プローブPr及び対プローブPsの直径は、例えば100μm程度にされている。
支持ブロック31には、プローブPr又は対プローブPsを支持する複数のガイド孔が形成されている。各ガイド孔は、検査対象となる基板100の配線パターン上に設定された検査点の位置と対応するように配置されている。これにより、プローブPr、対プローブPsの先端部が基板100の検査点に接触するようにされている。
検査治具3Uの支持ブロック31は、基板100上面の検査点に対応してプローブPrが配置され、検査治具3Dの支持ブロック31は、基板100下面の検査点に対応して対プローブPsが配置されている。以下、検査治具3U,3Dを総称して検査治具3と称する。
支持ブロック31の各ガイド孔は、基板100の配線パターンに合わせて形成されるので、検査治具3は、基板100に対応したものを用いる必要がある。従って、基板検査装置1で、配線パターンが異なる基板を検査するときは、検査治具3をその基板に対応したものに取り替える必要がある。
台座32は、支持ブロック31が取り付けられるプレート321と、プレート321を基台33に連結する例えば4本の連結棒322とから構成されている。連結棒322は、基台33との間に間隔を空けてプレート321を支持する。これにより、基台33とプレート321との間に配線34を配線する配線スペースが確保されている。
基台33は、例えば扁平の直方体形状の部材である。基台33には、コネクタ41U,41Dと着脱可能に接続されるコネクタ35U,35Dが設けられている。コネクタ35Uは、プローブPrを検査部4に電気的に接続するための複数の接続端子Taを含み、コネクタ35Dは、対プローブPsを検査部4に電気的に接続するための複数の対接続端子Tsを含んでいる。
接続端子Ta及び対接続端子Tsは、例えば基台33を厚み方向に貫通する針状の接続端子である。各接続端子Taの後端部は、配線34によって、それぞれ第1面33a側で各プローブPrに接続され、各接続端子Taの先端部は、第1面33aとは反対側の第2面33bから突出している。各対接続端子Tsの後端部は、配線34によって、それぞれ第1面33a側で各対プローブPsに接続され、各対接続端子Tsの先端部は、第1面33aとは反対側の第2面33bから突出している。
これにより、検査治具3U,3Dが検査部4U,4Dに取り付けられると、コネクタ35Uの接続端子Taがコネクタ41Uに接続され、コネクタ35Dの対接続端子Tsがコネクタ41Dに接続される。
図3、図4は、本発明の第1実施形態に係る基板検査装置、及び検査治具の電気的構成の一例を概念的に示すブロック図である。図3は、検査装置本体2に四端子法用の四端子用治具3Ua、四端子用治具3Uaが取り付けられた状態を示している。図3に示す検査装置本体2は、コネクタ41U,41Dと、第1電流供給部21と、第2電流供給部22と、電圧検出部23と、電流検出部26と、スイッチング素子SW1〜SW4と、入力部24と、制御部25とを備えている。
コネクタ41Uは、複数の本体側接続端子Tb1(第1本体側接続端子)と、複数の本体側接続端子Tb2(第2本体側接続端子)とを含む。図3では、図示を省略し、本体側接続端子Tb1と、本体側接続端子Tb2とを一つずつ記載している。コネクタ41Dは、複数の本体側対接続端子Tc1(第1本体側対端子)と、複数の本体側対接続端子Tc2(第2本体側対端子)とを含む。図3では、図示を省略し、本体側対接続端子Tc1と、本体側対接続端子Tc2とを一つずつ記載している。
スイッチング素子SW1〜SW4は、例えばトランジスタ等の半導体スイッチング素子を用いて構成されている。
第1電流供給部21及び第2電流供給部22は、例えば定電流回路で構成されている。第1電流供給部21及び第2電流供給部22は、互いに同じ部品(構成部品)にて構成されている。これにより、従来の四端子法用の検査装置本体のハードウェアを流用して検査装置本体2を構成することができる。第1電流供給部21、第2電流供給部22は、スイッチング素子SW1、SW2を介して本体側接続端子Tb1、本体側接続端子Tb2へ、それぞれ制御部25からの制御信号に応じた電流を出力する。
本体側対接続端子Tc1は、スイッチング素子SW3、及び電流検出部26を介して回路グラウンドに接続されている。本体側対接続端子Tc2は、スイッチング素子SW4、及び電流検出部26を介して回路グラウンドに接続されている。
電圧検出部23は、例えばアナログ/デジタル変換器を用いて構成された電圧測定回路である。電圧検出部23は、本体側接続端子Tb1と本体側対接続端子Tc1との間の電圧を検出し、その電圧値を制御部25へ送信する。
電流検出部26は、例えばシャント抵抗、ホール素子、アナログ/デジタル変換器等を用いて構成された電流測定回路である。電流検出部26は、検査対象の配線パターンに流れた電流を検出し、その電流値を制御部25へ送信する。
入力部24は、例えば押しボタンスイッチやタッチパネル等の、操作部である。入力部24は、ユーザからの、四端子モードと二端子モードとのモード設定指示を受け付ける。
制御部25は、例えば所定の演算処理を行うCPU(Central Processing Unit)と、データを一時的に記憶するRAM(Random Access Memory)と、所定の制御プログラム等を記憶するROM(Read Only Memory)やHDD(Hard Disk Drive)等の記憶部と、これらの周辺回路等を備えて構成されている。そして、制御部25は、所定の制御プログラムを実行することにより、モード制御部251、及び判定部252として機能する。
図3に示す例では、基板100には、基板を貫通するスルーホールTH1,TH2が形成されている。以下、スルーホールTH1の検査を行う例について説明する。スルーホールTH1は、基板100を貫通する貫通孔の、基板上面側開口の周縁部に形成された円環状のランド101と、基板下面側開口の周縁部に形成された円環状のランド102と、その貫通孔の内面に円筒状に形成され、ランド101とランド102とを連結する円筒部103とを備えている。そして、ランド101,102が、それぞれ検査点とされている。
四端子用治具3Uaは、プローブPrとして、複数のプローブPr1(第1プローブ)と複数のプローブPr2(第2プローブ)とを含む。図3では、図示を省略し、プローブPr1,Pr2を一つずつ記載している。また、四端子用治具3Uaは、接続端子Taとして、複数の接続端子Ta1(第1接続端子)と複数の接続端子Ta2(第2接続端子)とを含む。図3では、図示を省略し、接続端子Ta1,Ta2を一つずつ記載している。
接続端子Ta1は、配線34によりプローブPr1と電気的に接続され、接続端子Ta2は、配線34によりプローブPr2と電気的に接続されている。すなわち、四端子用治具3Uaでは、接続端子TaとプローブPrとが1対1で接続されている。プローブPr1,Pr2は、ランド101に接触するように配置されている。
そして、検査装置本体2に四端子用治具3Uaが取り付けられると、接続端子Ta1と本体側接続端子Tb1とが接続されて、第1電流供給部21がスイッチング素子SW1、本体側接続端子Tb1、及び接続端子Ta1を介してプローブPr1と電気的に接続される。また、接続端子Ta2と本体側接続端子Tb2とが接続されて、第2電流供給部22がスイッチング素子SW2、本体側接続端子Tb2、及び接続端子Ta2を介してプローブPr2と電気的に接続される。
四端子用対治具3Daは、プローブPrとして、複数の対プローブPs1(第1対プローブ)と複数の対プローブPs2(第2対プローブ)とを含む。図3では、図示を省略し、対プローブPs1,Ps2を一つずつ記載している。また、四端子用対治具3Daは、対接続端子Tsとして、複数の対接続端子Ts1(第1対接続端子)と複数の対接続端子Ts2(第2対接続端子)とを含む。図3では、図示を省略し、対接続端子Ts1,Ts2を一つずつ記載している。
対接続端子Ts1は、配線34により対プローブPs1と電気的に接続され、対接続端子Ts2は、配線34により対プローブPs2と電気的に接続されている。すなわち、四端子用対治具3Daでは、四端子用治具3Uaと同様に対接続端子Tsと対プローブPsとが1対1で接続されている。対プローブPs1,Ps2は、ランド102に接触するように配置されている。
そして、検査装置本体2に四端子用対治具3Daが取り付けられると、対接続端子Ts1と本体側対接続端子Tc1とが接続されて、回路グラウンドが電流検出部26、スイッチング素子SW3、本体側対接続端子Tc1、及び対接続端子Ts1を介して対プローブPs1と電気的に接続される。また、対接続端子Ts2と本体側対接続端子Tc2とが接続されて、回路グラウンドが電流検出部26、スイッチング素子SW4、本体側対接続端子Tc2、及び対接続端子Ts2を介して対プローブPs2と電気的に接続される。
図4は、図3に示す検査装置本体2に二端子法用の二端子用治具3Ub及び二端子用対治具3Dbが取り付けられた状態を示している。
二端子用治具3Ubは、プローブPrとして、複数のプローブPr3(第3プローブ)を備える。図4では、図示を省略し、プローブPr3を一つ記載している。また、二端子用治具3Ubは、接続端子Taとして、複数の接続端子Ta3(第3接続端子)と複数の接続端子Ta4(第4接続端子)とを含む。図4では、図示を省略し、接続端子Ta3,Ta4を一つずつ記載している。
接続端子Ta3,Ta4は、配線34によりプローブPr3と電気的に接続されている。すなわち、二端子用治具3Ubでは、配線34が分岐して、接続端子Ta3,Ta4とプローブPr3とが2対1で接続されている。プローブPr3は、ランド101に接触するように配置されている。
そして、検査装置本体2に二端子用治具3Ubが取り付けられると、接続端子Ta3と本体側接続端子Tb1とが接続されて、第1電流供給部21がスイッチング素子SW1、本体側接続端子Tb1、及び接続端子Ta3を介してプローブPr3と電気的に接続される。また、接続端子Ta4と本体側接続端子Tb2とが接続されて、第2電流供給部22がスイッチング素子SW2、本体側接続端子Tb2、及び接続端子Ta4を介してプローブPr2と電気的に接続される。
二端子用対治具3Dbは、対プローブPsとして、複数の対プローブPs3(第3対プローブ)を備える。図4では、図示を省略し、対プローブPs3を一つ記載している。また、二端子用対治具3Dbは、対接続端子Tsとして、複数の対接続端子Ts3(第3対接続端子)を備える。図4では、図示を省略し、対接続端子Ts3を一つ記載している。
対接続端子Ts3は、配線34により対プローブPs3と電気的に接続されている。すなわち、二端子用対治具3Dbでは、対接続端子Ts3と対プローブPs3とが1対1で接続されている。対プローブPs3は、ランド102に接触するように配置されている。
そして、検査装置本体2に二端子用対治具3Dbが取り付けられると、対接続端子Ts3と本体側対接続端子Tc1とが接続されて、回路グラウンドが電流検出部26、スイッチング素子SW3、本体側対接続端子Tc1、及び対接続端子Ts3を介して対プローブPs3と電気的に接続される。
モード制御部251は、入力部24によって受け付けられたモード設定指示に応じて、検査の実行モードを四端子モードと二端子モードとのいずれかに設定する。
四端子モードは、コネクタ41Uに四端子用治具3Uaが接続された場合にプローブPr1,Pr2を用いて四端子法に基づく基板100の検査を行うための検査モードである。二端子モードは、コネクタ41Uに二端子用治具3Ubが接続された場合にプローブPr3(第3プローブ)を用いて二端子法に基づく基板100の検査を行うための検査モードである。
モード制御部251は、二端子モード(図4)が設定されると、スイッチング素子SW1,SW2,SW3をオンし、第1及び第2電流供給部21,22によって、本体側接続端子Tb1,Tb2へそれぞれ電流を供給させる。また、モード制御部251は、四端子モード(図3)が設定されると、スイッチング素子SW1,SW3をオフし、スイッチング素子SW2,SW4をオンして、第2電流供給部22によって、本体側接続端子Tb2へ電流を供給させる。
判定部252は、電圧検出部23によって検出された電圧値と、電流検出部26によって検出された電流値とに基づいて検査対象の配線パターン(図3,図4の例ではスルーホールTH1)の良否を判定する。
次に、上述のように構成された基板検査装置1の動作について説明する。例えば、ユーザが高精度の検査を実行しようとする場合、ユーザは、図3に示すように、検査装置本体2に四端子用治具3Uaと四端子用対治具3Daとを取り付け、入力部24を操作して四端子モードを設定する。
そうすると、モード制御部251は、四端子モードの動作を実行し、スイッチング素子SW1,SW3をオフ、スイッチング素子SW2,SW4をオンして第2電流供給部22によって、所定の電流Iaを出力させる。そうすると、電流Iaは、プローブPr2、スルーホールTH1、対プローブPs2、及び電流検出部26を流れ、その電流値が電流検出部26で測定され、制御部25へ送信される。このとき、プローブPr1と対プローブPs1との間の電圧、すなわちスルーホールTH1で生じた電圧が電圧検出部23で検出され、その電圧値が制御部25へ送信される。
判定部252は、電流検出部26で検出された電流値と電圧検出部23で検出された電圧値とからスルーホールTH1の抵抗値を算出する。そして、判定部252は、算出された抵抗値を、スルーホールTH1の抵抗値として予め設定された基準抵抗値範囲と比較し、算出された抵抗値が基準抵抗値範囲内であれば、スルーホールTH1は正常と判定し、算出された抵抗値が基準抵抗値範囲外であれば、スルーホールTH1は不良と判定する。その判定結果が例えば図略の表示部に表示される。
例えば図3に示すスルーホールTH1のように、円筒部103の一部に欠損Xが生じていた場合、スルーホールTH1の抵抗値は、良品よりもわずかに増大する。四端子モードによれば、電圧検出に用いられるプローブPr1、及び対プローブPs1には電流が流れないので、四端子法による高精度の抵抗測定を行うことができる。その結果、抵抗値の変化がわずかしか生じない、欠損Xのような不良を検出することが可能となる。
一方、ユーザが、検査治具のコストを低減したい場合、ユーザは、図4に示すように、検査装置本体2に二端子用治具3Ubと二端子用対治具3Dbとを取り付け、入力部24を操作して二端子モードを設定する。二端子用治具3Ub及び二端子用対治具3Dbは、四端子用治具3Ua及び四端子用対治具3Daと比べてプローブ数が1/2、かつ四端子法の場合と比べてプローブを高密度に配置する必要がないので、検査治具のコストを低減することができる。
入力部24で二端子モードが設定された場合、モード制御部251は、二端子モードの動作を実行し、スイッチング素子SW1〜SW3をオンして第1電流供給部21及び第2電流供給部22によって、それぞれ所定の電流Ibを出力させる。そうすると、プローブPr3へは、第1電流供給部21から出力された電流Ibと、第2電流供給部22から出力された電流Ibとが合わさって、2倍のIb、すなわち2Ibの電流がプローブPr3へ供給される。
そして、2Ibの電流がプローブPr3、スルーホールTH1、対プローブPs3、及び電流検出部26を流れ、その電流値が電流検出部26で測定され、制御部25へ送信される。
このとき、プローブPr3と対プローブPs3との間の電圧、すなわちスルーホールTH1で生じた電圧が電圧検出部23で検出され、その電圧値が制御部25へ送信される。判定部252は、電流検出部26で検出された電流値と電圧検出部23で検出された電圧値とからスルーホールTH1の抵抗値を算出する。そして、判定部252は、算出された抵抗値を、スルーホールTH1の抵抗値として予め設定された基準抵抗値範囲と比較し、算出された抵抗値が基準抵抗値範囲内であれば、スルーホールTH1は正常と判定し、算出された抵抗値が基準抵抗値範囲外であれば、スルーホールTH1は不良と判定する。その判定結果が例えば図略の表示部に表示される。
なお、二端子モードでは、電流の流れる経路と電圧測定に用いられる経路とが一部重複しており、この重複した経路で生じた電圧が電圧検出部23の電圧検出値に含まれる。そのため四端子モードよりも抵抗値の算出精度が低下し、従って基板100の良否判定精度が低下するおそれがある。しかしながら、二端子モードでは、第1電流供給部21の出力と第2電流供給部22の出力との合計電流がスルーホールTH1へ供給されるので、第2電流供給部22の出力のみ供給される四端子モードよりもスルーホールTH1へ供給する電流を増大させることができる。
スルーホールTH1に流れる電流が増大すれば、欠損Xの有無に応じて生じる電圧検出値の変化量が増大する。従って、二端子モードによれば、電流供給を第2電流供給部22のみで行った場合と比べて基板100の検査精度を向上させることが容易である。
四端子モードにおける第2電流供給部22の出力電流Iaよりも、二端子モードにおける第1電流供給部21及び第2電流供給部22の出力電流Ibを増大させることが望ましい。これにより、二端子モードにおいて、四端子モードの2倍を超える大電流をスルーホールTH1に流すことができるので、さらに検査精度を向上させることが可能となる。
また、スルーホールTH1の円筒部103の一部に欠損Xが生じると、スルーホールTH1に流れる電流は欠損Xが生じていない残りの狭いエリアに集中して流れる。このとき、電流を増大させると、電流が集中した狭いエリアで発熱が生じ、欠損Xを拡大させることができる。その結果、スルーホールTH1の抵抗値がさらに増大し、良品の抵抗値との差が増大して不良が顕在化する。その結果、不良を検出することが容易となり、検査精度を向上させることが可能となる。
二端子モードでスルーホールTH1の不良を顕在化させるためには、スルーホールTH1に流れる電流(2Ib)を、四端子モードにおける電流値(Ia)の5倍以上、例えば5〜20倍程度、より好ましくは10倍程度にすることが望ましい。例えば、四端子モードで第2電流供給部22から出力される電流がIaのとき、二端子用治具3Ubを用いずに第2電流供給部22から10Iaの電流を出力させるためには、第2電流供給部22及びスイッチング素子SW2として、電流定格、すなわち流せる電流値の上限が10Iaの電流定格の大きな部品を使用する必要があり、第2電流供給部22及びスイッチング素子SW2のコストが増大する。
一方、二端子用治具3Ubによれば、第1電流供給部21、第2電流供給部22、及びスイッチング素子SW1,SW2として、電流定格が5Iaの部品を用いてスルーホールTH1に10Iaの電流を流して不良を顕在化させることが可能となるので、第1電流供給部21、第2電流供給部22、及びスイッチング素子SW1,SW2のコストを低減することが可能となる。
また、図4に破線で示すように、二端子用治具3Ubは、対プローブPs3と接続された対接続端子Ts4をさらに備えてもよい。このようにすれば、対プローブPs3から電流検出部26を介して回路グラウンドに至る電流は、スイッチング素子SW3,SW4に分配されて流れるので、スイッチング素子SW3,SW4として電流定格の小さい部品を用いることが可能となる。
なお、必ずしも二端子用対治具3Dbを用いる例に限らない。例えば、図5に示すように、二端子用治具3Ubが、二端子用対治具3Dbの構成を含んでいてもよい。また、検査対象の配線パターンはスルーホールに限らない。例えば、図5に示すように、基板100の表面に延在された配線パターンPを検査対象としてもよい。そして、配線パターンPの両端部を検査点とし、配線パターンPの両端部にプローブPr3及び対プローブPs3をそれぞれ接触させるようにしてもよい。
また、二端子用治具3Ubは、プローブPr3と接続される接続端子Taが二つの例を示したが、プローブPr3と接続される接続端子Taは三つ以上であってもよく、プローブPr3から三以上の接続端子に分岐して接続される構成であってもよい。
(第2実施形態)
次に、本発明の第2実施形態に係る基板検査装置及び検査治具について説明する。図6は、本発明の第2実施形態に係る基板検査装置1a、二端子用治具3Ub、及び二端子用対治具3Dcの電気的構成の一例を概念的に示すブロック図である。なお、基板検査装置1a、二端子用治具3Ub、及び二端子用対治具3Dcの外観は、図1、図2に示す基板検査装置1a及び検査治具3U,3Dと同様であるのでその説明を省略する。
図6に示す基板検査装置1aは、検査装置本体2aに、二端子用治具3Ub(検査治具)と、二端子用対治具3Dc(対検査治具)とが取り付けられて構成されている。検査装置本体2aは、図4に示す検査装置本体2とは、制御部25aの構成が異なり、制御部25a以外は検査装置本体2と同様に構成されている。
二端子用治具3Ubは、図4に示す二端子用治具3Ubと同様に構成されている。二端子用対治具3Dcは、図4に示す二端子用対治具3Dbに対し、さらに対プローブPs3(対接触子)と配線34により電気的に接続された対接続端子Ts4が付加されて構成されている。対接続端子Ts4は、本体側対接続端子Tc2と接続される。検査装置本体2aからコネクタ41U,41Dを除いた部分が検査本体部の一例に相当している。
二端子用治具3Ubでは、プローブPr3に接続された配線34は、分岐点P1で二本に分岐し、その一方が接続端子Ta3に接続され、他方が接続端子Ta4に接続されている。二端子用対治具3Dcでは、対プローブPs3に接続された配線34は、分岐点P2で二本に分岐し、その一方が対接続端子Ts3に接続され、他方が対接続端子Ts4に接続されている。
その他の構成は図4に示す基板検査装置1と同様であるのでその説明を省略し、以下、基板検査装置1aの特徴的な点について説明する。
制御部25aは、制御部25とは、第1処理部51、高電流供給処理部52、第2処理部53、及び判定部54として機能する点で異なる。
第1処理部51は、第2電流供給部22によって本体側接続端子Tb2へ電流を供給させ、かつ第1電流供給部21による本体側接続端子Tb1への電流供給を禁止(電流を流さない)させた期間中に電圧検出部23によって電圧を検出させる電圧検出処理を実行し、その電圧検出処理で検出された電圧を第1電圧V1として取得する第1処理を実行する。
高電流供給処理部52は、第1処理の実行後、第1電流供給部21、第2電流供給部22によって本体側接続端子Tb1、Tb2へそれぞれ電流を供給させる高電流供給処理を実行する。
第2処理部53は、高電流供給処理の実行後、上述の電圧検出処理を実行し、その電圧検出処理で検出された電圧を第2電圧V2として取得する第2処理を実行する。
判定部54は、第1電圧V1と第2電圧V2とに基づいてスルーホールTH1の良否を判定する。
次に、上述のように構成された基板検査装置1aの動作について説明する。図7、図8は、図6に示す基板検査装置1aの動作の一例を示すフローチャートである。
まず、第1処理部51は、スイッチング素子SW2,SW4をオン、スイッチング素子SW1,SW3をオフさせ(ステップS1)、第2電流供給部22から電流Iaを出力させる(ステップS2)。次に、第1処理部51は、電圧検出部23の検出電圧を第1電圧V1として取得し、例えば上述のRAMに記憶させる(ステップS3)。次に、第1処理部51は、電流検出部26の検出電流を第1電流I1として取得し、例えば上述のRAMに記憶させる(ステップS4)。この場合、ステップS1〜S4は、第1処理の一例に相当している。
次に、判定部54は、下記の式(1)に基づき、第1抵抗値R1を算出する(ステップS5)。
R1=V1/I1 ・・・(1)
ステップS1〜S4の処理によれば、第2電流供給部22から出力された電流Iaが流れる電流経路は、スイッチング素子SW2、本体側接続端子Tb2、接続端子Ta4、分岐点P1、プローブPr3(接触子)、スルーホールTH1、対プローブPs3(対接触子)、分岐点P2、対接続端子Ts4、本体側対接続端子Tc2、スイッチング素子SW4、及び電流検出部26を介して回路グラウンドに帰還する経路となる。
一方、電圧検出部23が電圧を検出する電圧検出経路は、電圧検出部23から本体側接続端子Tb1、接続端子Ta3、分岐点P1、プローブPr3(接触子)、スルーホールTH1、対プローブPs3(対接触子)、分岐点P2、対接続端子Ts3、及び本体側対接続端子Tc1を介して電圧検出部23に達する経路となる。従って、電圧検出経路中、分岐点P1から接続端子Ta3、本体側接続端子Tb1、電圧検出部23、本体側対接続端子Tc1、及び対接続端子Ts1を介して分岐点P2に至る経路(以下、無電流経路と称する)には、電流が流れない。
その結果、ステップS5で算出された第1抵抗値R1は、分岐点P1と分岐点P2との間の抵抗値を、四端子法で測定したものに相当する。すなわち、第1抵抗値R1は、スルーホールTH1の抵抗値Rxと、分岐点P1からプローブPr3の先端までの抵抗値Raと、分岐点P2から対プローブPs3の先端までの抵抗値Rbとを合計した値となる。
この場合、第1抵抗値R1には、抵抗値Ra+Rbの誤差が含まれることになるが、第1抵抗値R1には上述の無電流経路の抵抗は含まれないので、通常の二端子法による抵抗測定を行った場合よりも抵抗測定精度を向上させることができる。
次に、高電流供給処理部52は、スイッチング素子SW1〜SW4をオンし(ステップS6)、第1電流供給部21及び第2電流供給部22からそれぞれ電流Ibを出力させる(ステップS7)。ステップS6,S7は、高電流供給処理の一例に相当している。電流Ibは、上述したとおり、電流Iaよりも大きな電流値にされることが望ましい。ステップS6,S7により、電流Iaの5倍以上、例えば5〜20倍程度、より好ましくは10倍程度の電流がスルーホールTH1に流される。
その結果、スルーホールTH1に欠損Xが生じていた場合、欠損Xを拡大させ、スルーホールTH1の抵抗値Rxを増大させることが可能となる。また、スルーホールTH1に微細な亀裂が入っていた場合、スルーホールTH1に大電流を流すことで亀裂が溶着し、スルーホールTH1の抵抗値Rxが減少する場合もある。このように、ステップS6,S7の高電流供給処理によって、スルーホールTH1に不良が存在する場合、スルーホールTH1の抵抗値Rxを変化させることが可能となる。
また、二端子用治具3Ub及び二端子用対治具3Dcによれば、基板検査装置1の場合と同様、第1電流供給部21、第2電流供給部22、及びスイッチング素子SW1〜SW4として電流定格の小さな部品を用いてスルーホールTH1に大電流を流すことができるので、基板検査装置1aのコストを低減することが可能となる。
次に、第2処理部53は、スイッチング素子SW2,SW4をオン、スイッチング素子SW1,SW3をオフさせ(ステップS11)、第2電流供給部22から電流Iaを出力させる(ステップS12)。次に、第2処理部53は、電圧検出部23の検出電圧を第2電圧V2として取得し、例えば上述のRAMに記憶させる(ステップS13)。次に、第2処理部53は、電流検出部26の検出電流を第2電流I2として取得し、例えば上述のRAMに記憶させる(ステップS14)。この場合、ステップS11〜S14は、第2処理の一例に相当している。
次に、判定部54は、下記の式(2)に基づき、第2抵抗値R2を算出する(ステップS15)。
R2=V2/I2 ・・・(2)
第2抵抗値R2には、上述の第1処理の場合と同様、抵抗値Ra+Rbの誤差が含まれることになるが、第2抵抗値R2には上述の無電流経路の抵抗は含まれないので、通常の二端子法による抵抗測定を行った場合よりも抵抗測定精度を向上させることができる。
次に、判定部54は、第1抵抗値R1と第2抵抗値R2の差|R1−R2|を予め設定された基準値Refと比較する(ステップS15)。基準値Refとしては、不良の配線パターンに高電流供給処理による大電流を流した場合に、その前後で生じる抵抗値Rxの変化を例えば実験的に求め、そのような抵抗変化を判定可能な値を適宜設定することができる。
差|R1−R2|が、基準値Ref以下であった場合(ステップS16でNO)、高電流処理によっても抵抗値Rxが変化しなかったことになるから、判定部54は、スルーホールTH1が良好であると判定し(ステップS17)、処理を終了する。一方、差|R1−R2|が、基準値Refを超えていた場合(ステップS16でYES)、高電流処理によって抵抗値Rxが変化したことになるから、判定部54は、スルーホールTH1は不良であると判定し(ステップS18)、処理を終了する。
ステップS16によれば、第1抵抗値R1に含まれる誤差Ra+Rbと、第2抵抗値R2に含まれる誤差Ra+Rbとが相殺される結果、判定精度が向上する。
以上、ステップS1〜S18の処理、二端子用治具3Ub、及び二端子用対治具3Dcによれば、一カ所の抵抗測定に二つのプローブ(Pr3、Ps3)を用いる二端子法により検査治具のコストを低減しつつ、検査精度を向上させることができる。
なお、基板検査装置1aは、必ずしも二端子用対治具3Dcを用いる例に限らない。例えば、図9に示すように、二端子用治具3Ubが、二端子用対治具3Dcの構成を含んでいてもよい。また、検査対象の配線パターンはスルーホールに限らない。例えば、図9に示すように、基板100の表面に延在された配線パターンPを検査対象としてもよい。そして、配線パターンPの両端部を検査点とし、配線パターンPの両端部にプローブPr3及び対プローブPs3をそれぞれ接触させるようにしてもよい。
また、図4に示す二端子用対治具3Dbの代わりに図6に示す二端子用対治具3Dcを用い、あるいは図5に示す二端子用治具3Ubの代わりに図9に示す二端子用治具3Ubを用いて、図4に示す制御部25がさらに第1処理部51、高電流供給処理部52、第2処理部53、及び判定部54を備えてもよい。そして、二端子モードのとき、ステップS1〜S18を実行するようにしてもよい。
また、必ずしも電流検出部26を備えていなくてもよく、ステップS4,S14を実行しなくてもよい。そして、ステップS5,S15において、第1電流I1、第2電流I2の代わりに電流Iaの電流値を用いて第1抵抗値R1、第2抵抗値R2を算出してもよい。また、必ずしもステップS5,S15を実行しなくてもよい。第1処理(ステップS2)における電流Iaと、第2処理(ステップS12)における電流Iaとが等しければ、高電流供給処理(ステップS6,S7)で生じた抵抗値Rxの変化は、電圧検出部23の検出電圧の変化として現れる。従って、ステップS5,S15を実行せず、ステップS16において、第1電圧V1と第2電圧V2との差|V1−V2|を、例えば実験的に求めた基準電圧値と比較することによって、検査対象の良否を判定するようにしてもよい。
すなわち、本発明に係る基板検査装置は、検査対象となる基板に設けられた検査点に接触する接触子と、前記接触子と接続された第1及び第2治具端子とを備えた検査治具と、前記検査点と対になる他の検査点に接触する対接触子と、前記対接触子と接続された第1及び第2対治具端子とを備えた対検査治具とに接続可能な接続部と、前記接続部に接続された前記検査治具と前記対検査治具とを介して前記基板の検査を行う検査本体部とを備え、前記接続部は、前記第1及び第2治具端子にそれぞれ接続される第1及び第2本体側接続端子と、前記第1及び第2対治具端子にそれぞれ接続される第1及び第2本体側対端子とを備え、前記検査本体部は、前記第1及び第2本体側接続端子へそれぞれ電流を供給可能な第1及び第2電流供給部と、前記第1本体側接続端子と前記第1本体側対端子との間の電圧を検出する電圧検出部と、前記第2電流供給部によって前記第2本体側接続端子へ電流を供給させ、かつ前記第1電流供給部による前記第1本体側接続端子への電流供給を禁止させた期間中に前記電圧検出部によって電圧を検出させる電圧検出処理を実行し、その電圧検出処理で検出された電圧を第1電圧として取得する第1処理を実行する第1処理部と、前記第1処理の実行後、前記第1及び第2電流供給部によって前記第1及び第2本体側接続端子へそれぞれ電流を供給させる高電流供給処理を実行する高電流供給処理部と、前記高電流供給処理の実行後、前記電圧検出処理を実行し、その電圧検出処理で検出された電圧を第2電圧として取得する第2処理を実行する第2処理部と、前記第1電圧と前記第2電圧とに基づいて良否を判定する判定部とを備える。
また、本発明に係る基板検査装置は、検査対象となる基板に設けられた検査点に接触する接触子と、前記接触子と接続された第1及び第2治具端子と、前記検査点と対になる他の検査点に接触する対接触子と、前記対接触子と接続された第1及び第2対治具端子とを備えた検査治具に接続可能な接続部と、前記接続部に接続された前記検査治具と前記対検査治具とを介して前記基板の検査を行う検査本体部とを備え、前記接続部は、前記第1及び第2治具端子にそれぞれ接続される第1及び第2本体側接続端子と、前記第1及び第2対治具端子にそれぞれ接続される第1及び第2本体側対端子とを備え、前記検査本体部は、前記第1及び第2本体側接続端子へそれぞれ電流を供給可能な第1及び第2電流供給部と、前記第1本体側接続端子と前記第1本体側対端子との間の電圧を検出する電圧検出部と、前記第2電流供給部によって前記第2本体側接続端子へ電流を供給させ、かつ前記第1電流供給部による前記第1本体側接続端子への電流供給を禁止させた期間中に前記電圧検出部によって電圧を検出させる電圧検出処理を実行し、その電圧検出処理で検出された電圧を第1電圧として取得する第1処理を実行する第1処理部と、前記第1処理の実行後、前記第1及び第2電流供給部によって前記第1及び第2本体側接続端子へそれぞれ電流を供給させる高電流供給処理を実行する高電流供給処理部と、前記高電流供給処理の実行後、前記電圧検出処理を実行し、その電圧検出処理で検出された電圧を第2電圧として取得する第2処理を実行する第2処理部と、前記第1電圧と前記第2電圧とに基づいて良否を判定する判定部とを備える。
これらの構成によれば、接触子には、二つの接続端子である第1及び第2治具端子が接続されている。この場合、接触子を第1及び第2治具端子に接続する接続経路は途中で分岐することになる。また、対接触子には、二つの接続端子である第1及び第2対治具端子が接続されている。この場合、対接触子を第1及び第2対治具端子に接続する接続経路は途中で分岐することになる。そして、まず第1処理が実行され、第2電流供給部によって第2本体側接続端子へ電流が供給され、かつ第1電流供給部による第1本体側接続端子への電流供給が禁止された期間中に電圧検出部によって電圧が検出させる電圧検出処理が実行される。この場合、接触子から分岐点までの経路、及び対接触子から分岐点までの経路は、電流供給と電圧検出とに兼用されるので、この部分で経路上に生じた電圧は、検出電圧の誤差となる。しかしながら、分岐点から電圧検出部に至る経路には電流が流れないので、分岐点と分岐点との間の電圧を、四端子法により計測したことになる。従って、第1処理によれば、第1電圧の検出精度を向上することができる。
次に、高電流供給処理によって、第1及び第2電流供給部によって第1及び第2本体側接続端子へそれぞれ電流が供給されると、第1及び第2本体側接続端子は第1及び第2治具端子に接続され、第1及び第2治具端子は接触子に接続されているので、接触子に接触された検査対象に対して第1及び第2電流供給部の供給電流の合計電流が供給される。すなわち、検査対象に対して大電流が流される。検査対象が部分的に欠落(細く)なっていたり、微細な亀裂が生じていたりするような不良モードでは、不良部分で電流集中が起こるので、大電流を流すことによって例えば電流集中した部分が断線したり、溶融して亀裂が溶着するなどして検査対象の抵抗値が変化しやすい。従って、このような完全には断線していない不良が生じていた場合、高電流供給処理によって抵抗値を変化させることができる。
次に、第2処理によって、第1処理と同様に第2電圧が高精度で検出される。そうすると、もし第1電圧と第2電圧とに差が生じていた場合、高電流供給処理によって検査対象の抵抗値が変化したと考えられ、従って検査対象に不良が生じていると考えられる。従って、判定部は、第1電圧と第2電圧とに基づいて良否を判定することができる。従って、これらの構成によれば、接触子と対接触子の二つの接触子を用いる二端子法により検査治具のコストを低減しつつ、検査精度を向上させることが容易となる。
また、前記判定部は、前記第1電圧に基づき前記検査点と前記他の検査点との間の抵抗値を第1抵抗値として算出し、前記第2電圧に基づき前記検査点と前記他の検査点との間の抵抗値を第2抵抗値として算出し、前記第1抵抗値と前記第2抵抗値との差に基づき前記良否を判定することが好ましい。
この構成によれば、高電流供給処理の前後における検査対象の抵抗値が第1及び第2抵抗値としてそれぞれ算出され、その第1抵抗値と第2抵抗値との差に基づき良否が判定されるので、良否判定の精度が向上する。
また、前記第2本体側接続端子と前記第2本体側対端子の間に流れる電流を検出する電流検出部をさらに備え、前記第1処理部は、さらに、前記第1処理において、当該第1処理の実行中における前記期間中に前記電流検出部によって検出された電流を第1電流として取得し、前記第2処理部は、さらに、前記第2処理において、当該第2処理の実行中における前記期間中に前記電流検出部によって検出された電流を第2電流として取得し、前記判定部は、前記第1電圧と前記第1電流とに基づき前記検査点と前記他の検査点との間の抵抗値を第1抵抗値として算出し、前記第2電圧と前記第2電流とに基づき前記検査点と前記他の検査点との間の抵抗値を第2抵抗値として算出し、前記第1抵抗値と前記第2抵抗値との差に基づき前記良否を判定することが好ましい。
この構成によれば、第1電圧の検出の際に実際に流れていた電流が第1電流として検出され、第2電圧の検出の際に実際に流れていた電流が第2電流として検出されるので、第1電圧と第1電流とに基づき第1抵抗値を算出し、第2電圧と第2電流とに基づき第2抵抗値を算出することで、第1及び第2抵抗値の算出精度が向上する。その結果、良否判定精度が向上する。
また、前記検査治具をさらに備えることが好ましい。
この構成によれば、基板検査装置には検査治具が含まれる。
また、本発明に係る検査治具は、上述の基板検査装置における前記接続部と接続される検査治具であって、検査対象となる基板に設けられた検査点に接触する接触子と、前記接触子と接続された第1及び第2治具端子とを備える。
この構成によれば、接触子に、二つの第1及び第2治具端子が接続されるので、接触子と、第1及び第2治具端子とをつなぐ電流経路の分岐が生じ、第1及び第2処理においてはその分岐点に対して四端子法を実行したのと同様の効果が得られ、第1及び第2電圧の検出精度を向上させることができる。また、高電流供給処理においては、第1及び第2治具端子から供給された電流を合流させて接触子へ供給することができる。その結果、接触子に接触する検査対象に流される電流を増大させることができ、検査対象に所定の不良モードが生じていた場合、検査対象の抵抗値を変化させることができる。その結果、一つの検査点に接触する一つの接触子を用いた二端子法により検査治具のコストを低減しつつ、検査精度を向上させることが容易となる。
また、本発明に係る検査治具は、検査対象となる基板に設けられた検査点に接触する接触子を、前記基板を検査するための基板検査装置に接続するための検査治具であって、前記接触子と、前記接触子を前記基板検査装置に接続するための複数の治具端子とを備えた。
この構成によれば、接触子に、複数の治具端子が接続されるので、接触子と、複数の治具端子とをつなぐ電流経路の分岐が生じ、第1及び第2処理においてはその分岐点に対して四端子法を実行したのと同様の効果が得られ、第1及び第2電圧の検出精度を向上させることができる。また、高電流供給処理においては、複数の治具端子から供給された電流を合流させて接触子へ供給することができる。その結果、接触子に接触する検査対象に流される電流を増大させることができ、検査対象に所定の不良モードが生じていた場合、検査対象の抵抗値を変化させることができる。その結果、一つの検査点に接触する一つの接触子を用いた二端子法により検査治具のコストを低減しつつ、検査精度を向上させることが容易となる。
上述のように構成された二端子用治具3Ub(検査治具)は、基板検査装置1において、一台の基板検査装置で、四端子法用の検査治具と、二端子法用の検査治具とを利用可能としつつ、二端子法用の二端子用治具3Ubを用いた場合の基板検査精度を向上させることができる。また、上述のように構成された二端子用治具3Ub(検査治具)や、二端子用対治具3Dc(対検査治具)は、基板検査装置1aにおいて、二端子法により検査治具のコストを低減しつつ、検査精度を向上させることができる。
図10は、二端子用治具3Ub、二端子用対治具3Dcの外観の一例を示す斜視図である。図10(a)に示す二端子用治具3Ubは、プローブPr3と接続端子Ta3とが配線34で接続され、接続端子Ta3と接続端子Ta4とが渡り配線34aで接続されている。この場合、接続端子Ta3と渡り配線34aの接続点が、分岐点P1となっている。なお、二端子用治具3Ubは、図10(a)に示す例に限らない。例えば、各プローブPr3に二本の配線34が接続され、各配線34が接続端子Ta3,Ta4に接続されてもよく、他の配線方法であってもよい。
図10(b)に示す二端子用対治具3Dcは、対プローブPs3と対接続端子Ts3とが配線34で接続され、対接続端子Ts3と対接続端子Ts4とが渡り配線34aで接続されている。この場合、対接続端子Ts3と渡り配線34aの接続点が、分岐点P2となっている。なお、二端子用対治具3Dcは、図10(b)に示す例に限らない。例えば、各対プローブPs3に二本の配線34が接続され、各配線34が対接続端子Ts3,Ta4に接続されてもよく、他の配線方法であってもよい。
1,1a 基板検査装置
2,2a 検査装置本体
3,3U,3D 検査治具
3Da 四端子用対治具
3Db 二端子用対治具
3Dc 二端子用対治具(対検査治具)
3Ua 四端子用治具
3Ub 二端子用治具(検査治具)
21 第1電流供給部
22 第2電流供給部
23 電圧検出部
24 入力部
25,25a 制御部
26 電流検出部
34 配線
35U,35D コネクタ
41U,41D コネクタ(接続部)
51 第1処理部
52 高電流供給処理部
53 第2処理部
54 判定部
100 基板
101,102 ランド(検査点)
103 円筒部
251 モード制御部
252 判定部
I1 第1電流
I2 第2電流
Ia,Ib 電流
P 配線パターン
P1,P2 分岐点
Pr プローブ
Pr1 プローブ(第1プローブ)
Pr2 プローブ(第2プローブ)
Pr3 プローブ(第3プローブ,接触子)
Ps 対プローブ
Ps1 対プローブ(第1対プローブ)
Ps2 対プローブ(第2対プローブ)
Ps3 対プローブ(第3対プローブ,対接触子)
R1 第1抵抗値
R2 第2抵抗値
Ref 基準値
Rx 抵抗値
SW1〜SW4 スイッチング素子
Ta 接続端子
Ta1 接続端子(第1接続端子)
Ta2 接続端子(第2接続端子)
Ta3 接続端子(第3接続端子,第1治具端子)
Ta4 接続端子(第4接続端子,第2治具端子)
Tb1 本体側接続端子(第1本体側接続端子)
Tb2 本体側接続端子(第2本体側接続端子)
Tc1 本体側対接続端子(第1本体側対端子)
Tc2 本体側対接続端子(第2本体側対端子)
TH1,TH2 スルーホール
Ts 対接続端子
Ts1 対接続端子(第1対接続端子)
Ts2 対接続端子(第2対接続端子)
Ts3 対接続端子(第3対接続端子、第1対治具端子)
Ts4 対接続端子(第2対治具端子)
V1 第1電圧
V2 第2電圧
X 欠損

Claims (6)

  1. 検査対象となる基板に設けられた検査点に接触する第1及び第2プローブと前記第1及び第2プローブにそれぞれ接続された第1及び第2接続端子とを備えた四端子用治具と、検査対象となる基板に設けられた検査点に接触する第3プローブと前記第3プローブに接続された第3及び第4接続端子とを備えた二端子用治具とが選択的に脱着可能な接続部と、
    前記接続部に前記四端子用治具が接続された場合に前記第1及び第2プローブを用いて四端子法に基づく前記基板の検査を行うための四端子モードと、前記接続部に前記二端子用治具が接続された場合に前記第3プローブを用いて二端子法に基づく前記基板の検査を行うための二端子モードとを実行可能な検査本体部とを備え、
    前記接続部は、
    前記四端子用治具が接続された場合に第1及び第2接続端子にそれぞれ接続可能な第1及び第2本体側接続端子を備え、前記第1及び第2本体側接続端子は前記二端子用治具が接続された場合に前記第3及び第4接続端子にそれぞれ接続可能にされており、
    前記検査本体部は、
    前記第1及び第2本体側接続端子へそれぞれ電流を供給可能な第1及び第2電流供給部と、
    電圧を検出する電圧検出部と、
    前記二端子モードを実行するとき、前記第1及び第2電流供給部によって前記第1及び第2本体側接続端子へそれぞれ電流を供給させ、前記電圧検出部により前記第1及び第2本体側接続端子の少なくとも一方の電圧を検出させ、前記四端子モードを実行するとき、前記第2電流供給部によって前記第2本体側接続端子へ電流を供給させ、前記第1電流供給部による前記第1本体側接続端子への電流供給を禁止し、前記電圧検出部により前記第1本体側接続端子の電圧を検出させるモード制御部とを備える基板検査装置。
  2. 前記接続部は、さらに、前記検査点と対になる他の検査点に接触する第1及び第2対プローブと、前記第1及び第2対プローブにそれぞれ接続された第1及び第2対接続端子とを備えて前記四端子用治具と対にして用いられる四端子用対治具と、前記検査点と対になる他の検査点に接触する第3対プローブと、前記第3対プローブに接続された第3対接続端子とを備えて前記二端子用治具と対にして用いられる二端子用対治具とに対して脱着可能に構成され、前記第1対接続端子と前記第3対接続端子とに選択的に接続可能な第1本体側対端子と、前記第2対接続端子と接続可能な第2本体側対端子を備え、
    前記モード制御部は、さらに、
    前記二端子モードを実行するとき、前記第1及び第2電流供給部によって前記第1及び第2本体側接続端子と前記第1本体側対端子との間に前記電流を流させ、かつ前記電圧検出部によって前記第1及び第2本体側接続端子のうち少なくとも一方と前記第1本体側対端子との間の電圧を検出させ、
    前記四端子モードを実行するとき、前記第2電流供給部によって前記第2本体側接続端子と前記第2本体側対端子との間に前記電流を流させ、かつ前記電圧検出部によって前記第1本体側接続端子と前記第1本体側対端子との間の電圧を検出させる請求項1記載の基板検査装置。
  3. 前記二端子用治具は、さらに、前記検査点と対になる他の検査点に接触する第3対プローブと、前記第3対プローブに接続された第3対接続端子とを備え、
    前記接続部は、さらに、前記第3対接続端子と接続可能な第1本体側対端子を備え、
    前記モード制御部は、さらに、
    前記二端子モードを実行するとき、前記第1及び第2電流供給部によって前記第1及び第2本体側接続端子と前記第1本体側対端子との間に前記電流を流させ、かつ前記電圧検出部によって前記第1及び第2本体側接続端子のうち少なくとも一方と前記第1本体側対端子との間の電圧を検出させる請求項1記載の基板検査装置。
  4. 前記第1及び第2電流供給部が供給する電流は、互いに略等しい請求項1〜3のいずれか1項に記載の基板検査装置。
  5. 請求項1〜4のいずれか1項に記載の基板検査装置における前記二端子用治具として用いられる検査治具であって、
    検査対象となる基板に設けられた検査点に接触する第3プローブと前記第3プローブに接続された第3及び第4接続端子とを備えた検査治具。
  6. 検査対象となる基板に設けられた検査点に接触するプローブを、前記基板を検査するための基板検査装置に接続するための検査治具であって、
    前記プローブと、
    前記プローブを前記基板検査装置に接続するための複数の接続端子とを備えた検査治具。
JP2014111527A 2014-05-29 2014-05-29 基板検査装置、及び検査治具 Active JP6417716B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014111527A JP6417716B2 (ja) 2014-05-29 2014-05-29 基板検査装置、及び検査治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014111527A JP6417716B2 (ja) 2014-05-29 2014-05-29 基板検査装置、及び検査治具

Publications (2)

Publication Number Publication Date
JP2015225039A true JP2015225039A (ja) 2015-12-14
JP6417716B2 JP6417716B2 (ja) 2018-11-07

Family

ID=54841875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014111527A Active JP6417716B2 (ja) 2014-05-29 2014-05-29 基板検査装置、及び検査治具

Country Status (1)

Country Link
JP (1) JP6417716B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225040A (ja) * 2014-05-29 2015-12-14 日本電産リード株式会社 基板検査装置、及び検査治具

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000074965A (ja) * 1998-09-01 2000-03-14 Jsr Corp 電気抵抗測定装置
JP2009244077A (ja) * 2008-03-31 2009-10-22 Nidec-Read Corp 基板検査装置及びその方法
JP2010117248A (ja) * 2008-11-13 2010-05-27 Hioki Ee Corp 測定装置
US20100237851A1 (en) * 2006-06-16 2010-09-23 Hans Gerard Leonard Coster system for complex impedance measurement
JP2011227009A (ja) * 2010-04-23 2011-11-10 Ohnishi Electronics Co Ltd プリント配線板用検査治具
JP2012013590A (ja) * 2010-07-02 2012-01-19 Hioki Ee Corp 測定装置および基板検査装置
JP2013170917A (ja) * 2012-02-21 2013-09-02 Nidec-Read Corp 基板内蔵電子部品の端子判別方法及び端子判別装置
JP2015225040A (ja) * 2014-05-29 2015-12-14 日本電産リード株式会社 基板検査装置、及び検査治具

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000074965A (ja) * 1998-09-01 2000-03-14 Jsr Corp 電気抵抗測定装置
US20100237851A1 (en) * 2006-06-16 2010-09-23 Hans Gerard Leonard Coster system for complex impedance measurement
JP2009244077A (ja) * 2008-03-31 2009-10-22 Nidec-Read Corp 基板検査装置及びその方法
JP2010117248A (ja) * 2008-11-13 2010-05-27 Hioki Ee Corp 測定装置
JP2011227009A (ja) * 2010-04-23 2011-11-10 Ohnishi Electronics Co Ltd プリント配線板用検査治具
JP2012013590A (ja) * 2010-07-02 2012-01-19 Hioki Ee Corp 測定装置および基板検査装置
JP2013170917A (ja) * 2012-02-21 2013-09-02 Nidec-Read Corp 基板内蔵電子部品の端子判別方法及び端子判別装置
JP2015225040A (ja) * 2014-05-29 2015-12-14 日本電産リード株式会社 基板検査装置、及び検査治具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225040A (ja) * 2014-05-29 2015-12-14 日本電産リード株式会社 基板検査装置、及び検査治具

Also Published As

Publication number Publication date
JP6417716B2 (ja) 2018-11-07

Similar Documents

Publication Publication Date Title
US10175284B2 (en) Circuit board testing apparatus and circuit board testing method
JP6375661B2 (ja) 抵抗測定装置、基板検査装置、検査方法、及び検査用治具のメンテナンス方法
KR20100105757A (ko) 절연 검사 장치 및 절연 검사 방법
JP6541051B2 (ja) 基板検査装置、及び検査治具
JP6421463B2 (ja) 基板検査装置、及び基板検査方法
JP2019060768A (ja) 抵抗測定装置、基板検査装置、及び抵抗測定方法
JP6417716B2 (ja) 基板検査装置、及び検査治具
TWI788314B (zh) 電阻測量裝置和電阻測量方法
JP6219073B2 (ja) 絶縁検査装置
TWI761398B (zh) 電阻測量裝置及電阻測量方法
JP6137536B2 (ja) 基板検査装置、及び基板検査方法
JP6618826B2 (ja) 回路基板検査装置
JP2012013589A (ja) 回路基板検査装置および回路基板検査方法
JP6446791B2 (ja) 基板検査方法、基板検査装置、検査治具、及び検査治具セット
JP4417762B2 (ja) 回路配線検査方法およびその装置
JP5844096B2 (ja) 回路基板検査装置および回路基板検査方法
JP5420303B2 (ja) 回路基板検査装置および回路基板検査方法
JP4121923B2 (ja) 電気回路のための異常検出方法及び異常検出装置
JP2014020815A (ja) 基板検査装置および基板検査方法
JP5988557B2 (ja) 回路基板検査装置および回路基板検査方法
JP6723190B2 (ja) 検査装置
JP2005049314A (ja) プロービングテスト法およびプローブ状態検出装置
JP6036557B2 (ja) プローブ検査装置及びプローブ検査方法
JP6219074B2 (ja) 絶縁検査装置
JP6076034B2 (ja) 回路基板検査装置および回路基板検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180924

R150 Certificate of patent or registration of utility model

Ref document number: 6417716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250