JP2015222560A - 情報処理装置、印刷装置、情報処理装置の制御方法、及び、集積回路 - Google Patents

情報処理装置、印刷装置、情報処理装置の制御方法、及び、集積回路 Download PDF

Info

Publication number
JP2015222560A
JP2015222560A JP2015043536A JP2015043536A JP2015222560A JP 2015222560 A JP2015222560 A JP 2015222560A JP 2015043536 A JP2015043536 A JP 2015043536A JP 2015043536 A JP2015043536 A JP 2015043536A JP 2015222560 A JP2015222560 A JP 2015222560A
Authority
JP
Japan
Prior art keywords
processor
operation mode
clock
processor unit
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015043536A
Other languages
English (en)
Other versions
JP6467996B2 (ja
JP2015222560A5 (ja
Inventor
健司 成相
Kenji Narai
健司 成相
野口　誠
Makoto Noguchi
誠 野口
敏記 武井
Toshiki Takei
敏記 武井
努 河西
Tsutomu Kasai
努 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015043536A priority Critical patent/JP6467996B2/ja
Priority to US14/688,237 priority patent/US9643440B2/en
Priority to CN201510191088.4A priority patent/CN105045543B/zh
Publication of JP2015222560A publication Critical patent/JP2015222560A/ja
Publication of JP2015222560A5 publication Critical patent/JP2015222560A5/ja
Application granted granted Critical
Publication of JP6467996B2 publication Critical patent/JP6467996B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
    • B41J29/38—Drives, motors, controls or automatic cut-off devices for the entire printing mechanism
    • B41J29/393—Devices for controlling or analysing the entire machine ; Controlling or analysing mechanical parameters involving printing of test patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5083—Techniques for rebalancing the load in a distributed system
    • G06F9/5088—Techniques for rebalancing the load in a distributed system involving task migration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

【課題】複数のプロセッサーを有する構成を用いて、効率的な省電力を実現する。【解決手段】印刷装置２は、第１メモリー３２に展開されたプログラムを実行する第１プロセッサー部２１と、第２メモリー１４に展開されたプログラムを実行する第２プロセッサー部２２と、を備え、動作モードとして、第１プロセッサー部２１、及び、第２プロセッサー部２２が通常クロックで動作する通常モードＭＴと、第２プロセッサー部２２の処理の一部を、第１プロセッサー部２１が実行できる状態とした後、第１プロセッサー部２１が通常クロックで動作し、第２プロセッサー部２２が通常クロックよりも動作周波数が低い低速クロックで動作する第１省電力モードＭ１と、を備える。【選択図】図２

Description

本発明は、情報処理装置、印刷装置、情報処理装置の制御方法、及び、集積回路に関する。
従来、マスターＣＰＵと、スレーブＣＰＵを備え、省電力時のスレーブＣＰＵの動作条件を設定する情報処理装置が知られている（例えば、特許文献１参照）。
特開２００７−２９０２５８号公報
上述した情報処理装置のように、複数のプロセッサー（ＣＰＵ）を備える機器では、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現したいとするニーズがある。
本発明は、上述した事情に鑑みてなされたものであり、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現することを目的とする。
上記目的を達成するために、本発明の情報処理装置は、第１メモリーに展開されたプログラムを実行する第１プロセッサーと、第２メモリーに展開されたプログラムを実行する第２プロセッサーと、を備え、動作モードとして、前記第１プロセッサー、及び、前記第２プロセッサーが第１クロックで動作する第１動作モードと、前記第２プロセッサーの機能の一部を、前記第１プロセッサーが実行できる状態とし、前記第１プロセッサーが前記第１クロックで動作し、前記第２プロセッサーが前記第１クロックよりも動作周波数が低い第２クロックで動作する第２動作モードと、を備えることを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本発明の情報処理装置は、前記第２メモリーは、前記第１動作モード時、リフレッシュ動作を実行し、前記第２動作モード時、セルフリフレッシュモードで動作することを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本発明の情報処理装置、前記第２プロセッサーは、前記第２動作モード時、割り込み待ち状態へ移行することを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本発明の情報処理装置は、動作モードとして、前記第１プロセッサー、及び、前記第２プロセッサーが前記第２クロックで動作する第３動作モードを有することを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本発明の情報処理装置は、動作モードとして、前記第１プロセッサーが前記第２クロックで動作する割り込み待ち状態であり、前記第２プロセッサーが前記第２クロックで動作する第４動作モードを有することを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本発明の情報処理装置は、前記第１プロセッサーは、前記第１メモリーに展開されたプログラムを実行して、自装置の制御に関する処理を行い、前記第２プロセッサーは、前記第２メモリーに展開されたプログラムを実行して、外部機器との通信に関する処理を行い、前記第２動作モードでは、前記第１プロセッサーが、前記外部機器との通信に関する処理の一部を行うことを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、上記目的を達成するために、本発明の印刷装置は、印刷を行う印刷部と、第１通信インターフェースと第２通信インターフェースを備える通信インターフェースと、前記印刷部の制御に係るプログラムを実行する第１プロセッサーと、前記通信インターフェースの制御に係るプログラムを実行する第２プロセッサーと、前記印刷部の制御に係るプログラムが展開される第１メモリーとを有する制御部と、前記第２通信インターフェースの制御に係るプログラムが展開される第２メモリーと、備え、前記制御部は、前記第１プロセッサー、及び、前記第２プロセッサーが第１クロックで動作する第１動作モードと、前記第２プロセッサーの機能の一部を、前記第１プロセッサーが実行できる状態とし、前記第１プロセッサーが前記第１クロックで動作し、前記第２プロセッサーが前記第１クロックよりも動作周波数が低い第２クロックで動作する第２動作モードと、を備えることを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本発明の印刷装置は、前記第２メモリーは、前記第１動作モード時、リフレッシュ動作を実行し、前記第２動作モード時、セルフリフレッシュモードで動作することを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本発明の印刷装置は、前記第２プロセッサーは、前記第２動作モード時、割り込み待ち状態へ移行することを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本発明の印刷装置は、前記制御部は、前記第１プロセッサー、及び、前記第２プロセッサーが前記第２クロックで動作する第３動作モードを有することを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本発明の印刷装置は、前記制御部は、前記第１プロセッサーが前記第２クロックで動作する割り込み待ち状態であり、前記第２プロセッサーが前記第２クロックで動作する第４動作モードを有することを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本発明の印刷装置は、前記第２動作モードにおいて、前記第２通信インターフェースが受信したデータが、印刷制御データを含む場合、前記第２プロセッサーは、前記第１プロセッサーの通知により前記第１動作モードに移行して前記印刷制御データの受信に係る処理を行い、前記第１プロセッサーは、前記第２プロセッサーが受信に係る処理を行った前記印刷制御データに基づいて、前記印刷部に印刷を実行させることを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本発明の印刷装置は、前記第３動作モードにおいて、前記第２通信インターフェースが受信したデータが、印刷制御データを含む場合、前記第１プロセッサーは、前記第２動作モードに移行して前記第２プロセッサーに通知し、前記第２プロセッサーは、前記第１プロセッサーの通知により前記第１動作モードに移行し、前記印刷制御データの受信に係る処理を行い、前記第１プロセッサーは、前記第２プロセッサーが受信に係る処理を行った前記印刷制御データに基づいて、前記印刷部に印刷を実行させることを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、上記目的を達成するために、本発明は、第１メモリーに展開されたプログラムを実行する第１プロセッサーと、第２メモリーに展開されたプログラムを実行する第２プロセッサーと、を備える情報処理装置の制御方法であって、所定の条件が成立した場合、前記第１プロセッサー、及び、前記第２プロセッサーが第１クロックで動作する第１動作モードから、前記第２プロセッサーの機能の一部を、前記第１プロセッサーが実行できる状態とし、前記第１プロセッサーが前記第１クロックで動作し、前記第２プロセッサーが前記第１クロックよりも動作周波数が低い第２クロックで動作する第２動作モードへ移行することを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本発明の情報処理装置の制御方法は、前記第２メモリーは、前記第１動作モード時、リフレッシュ動作を実行し、前記第２動作モード時、セルフリフレッシュモードで実行することを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本発明の情報処理装置の制御方法は、前記第２動作モード時、前記第２プロセッサーは、割り込み待ち状態となることを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本発明の情報処理装置の制御方法は、所定の条件が成立した場合、前記第２動作モードから、前記第１プロセッサー、及び、前記第２プロセッサーが前記第２クロックで動作する第３動作モードへ移行することを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本発明の情報処理装置の制御方法は、所定の条件が成立した場合、前記第２動作モードから、前記第１プロセッサーが前記第２クロックで動作する割り込み待ち状態となり、前記第２プロセッサーが前記第２クロックで動作する第４動作モードを移行することを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本発明の情報処理装置の制御方法は、前記第１プロセッサーは、前記第１メモリーに展開されたプログラムを実行して、印刷の制御に関する処理を行い、前記第２プロセッサーは、前記第２メモリーに展開されたプログラムを実行して、通信に関する処理を行い、前記第２動作モードでは、前記第１プロセッサーが、通信に関する処理の一部を行うことを特徴とする。
本発明の構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、上記目的を達成するために、本発明の集積回路は、第１メモリーに展開されたプログラムを実行する第１プロセッサーと、第２メモリーに展開されたプログラムを実行する第２プロセッサーと、を備え、動作モードとして、前記第１プロセッサー、及び、前記第２プロセッサーが第１クロックで動作する第１動作モードと、前記第２プロセッサーの機能の一部を、前記第１プロセッサーが実行できる状態とし、前記第１プロセッサーが前記第１クロックで動作し、前記第２プロセッサーが前記第１クロックよりも動作周波数が低い第２クロックで動作する第２動作モードと、を備えることを特徴とする。
本発明によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現する。
本実施形態に係る印刷システムの構成を示す図。 ＳＯＣの構成を示す図。 通常モードに係る印刷装置の要部を示す図。 ホストコンピューター、通常モードの印刷装置の動作を示すフローチャート。 ホストコンピューター、通常モードの印刷装置の動作を示すフローチャート。 第１省電力モードに係る印刷装置の要部を示す図。 ホストコンピューター、第１省電力モードの印刷装置の動作を示すフローチャート。 第２省電力モードに係る印刷装置の要部を示す図。 ホストコンピューター、第２省電力モードの印刷装置の動作を示すフローチャート。 ホストコンピューター、第２省電力モードの印刷装置の動作を示すフローチャート。 第３省電力モードに係る印刷装置の要部を示す図。 印刷装置の動作を示すフローチャート。
以下、図面を参照して本発明の実施形態について説明する。
図１は、本実施形態に係る印刷システム１の機能的構成を示すブロック図である。
図１に示すように、印刷システム１は、印刷装置２（情報処理装置）と、印刷装置２と通信し、印刷装置２を制御するホストコンピューター３（外部機器）と、を備える。
図１に示すように、ホストコンピューター３は、インストールされたアプリケーションを読み出して実行することにより処理を行うアプリケーション実行部３ａと、インストールされたプリンタードライバーを読み出して実行することにより処理を行うプリンタードライバー実行部３ｂとを備える。アプリケーションは、文書作成ソフトウェアや、表計算ソフトウェア、ウェブブラウザー、ＰＯＳアプリケーション等、印刷装置２に印刷させる画像の情報を出力する機能を有するソフトウェアである。アプリケーション実行部３ａは、ユーザーの指示等をトリガーとして印刷装置２に印刷させる画像の情報を生成し、ＡＰＩ等を用いて、プリンタードライバー実行部３ｂに出力する。プリンタードライバー実行部３ｂは、入力された画像の情報に基づいて、印刷装置２が解釈可能なコマンド体系の印刷制御データを生成する。ホストコンピューター３は、プリンタードライバー実行部３ｂが生成した印刷制御データを、印刷装置２に送信する。
印刷装置２は、ホストコンピューター３から受信した印刷制御データに基づいて、記録媒体に画像を印刷する。
図１に示すように、印刷装置２は、制御部１０と、印刷部１１と、入出力部１２と、通信インターフェース１３と、第２メモリー１４と、記憶部１５と、を備える。
制御部１０は、ＳＯＣ（System on a chip）２０（集積回路）を備え、ＳＯＣ２０に実装された第１プロセッサー部２１（第１プロセッサー）や、第２プロセッサー部２２（第２プロセッサー）等の機能により、印刷装置２を制御する。ＳＯＣ２０については後に詳述する。
印刷部１１は、印刷ヘッドを有する印刷機構、記録媒体を搬送する搬送機構、その他の印刷に関する機構を備え、制御部１０の制御で、記録媒体への印刷を行う。制御部１０は、ホストコンピューター３から受信した印刷制御データに基づいて、印刷部１１を制御する。
入出力部１２は、表示パネルや、ＬＥＤ等の表示部１２ａを備え、制御部１０の制御で、表示部１２ａを制御する。入出力部１２は、電源スイッチや、操作スイッチ、操作パネル等の入力部１２ｂを備え、制御部１０の制御で、入力部１２ｂを制御する。
通信インターフェース１３は、第１通信インターフェース１３１と、第２通信インターフェース１３２と、を備える。
第１通信インターフェース１３１は、制御部１０の制御で、ＵＳＢ、ＲＳ２３２Ｃ等の所定のシリアル通信規格、及び、ＩＥＥＥ１２８４等の所定のパラレル通信規格に対応した通信ボードを備え、これらのいずれかの通信規格に従って、ホストコンピューター３と通信する。以下、ＵＳＢ、ＲＳ２３２Ｃ等の所定のシリアル通信規格、及び、ＩＥＥＥ１２８４等の所定のパラレル通信規格を総称して、「対応通信規格」と表現する。
第２通信インターフェース１３２は、制御部１０の制御で、イーサネット（登録商標）に対応した通信ボードを備え、イーサネットに従って、ホストコンピューター３と通信する。本実施形態では、特に、第２通信インターフェース１３２は、ＩＥＥＥ８０２．３ｚに係るギガビット・イーサネットに従って、ホストコンピューター３と通信可能である。
ホストコンピューター３は、第１通信インターフェース１３１に係る通信ボードと接続して、対応通信規格に従って印刷装置２と通信することが可能である。また、ホストコンピューター３は、ＬＡＮを介して第２通信インターフェース１３２に係る通信ボードと接続して、イーサネットに従って印刷装置２と通信することが可能である。
第２メモリー１４は、ＤＤＲ−ＳＤＲＡＭ（Double Data Rate SDRAM）等のＤＲＡＭ（Dynamic Random Access Memory）を備え、データを記憶する。第２メモリー１４は、主記憶装置として機能する。第２メモリー１４に記憶されるデータ、及び、第２メモリー１４の使用態様については後述する。
周知の通り、ＤＲＡＭは、通常の動作モード（以下、「リフレッシュ実行モード」という。）時、記憶を維持するために、リフレッシュ動作を継続して実行する必要があり、リフレッシュ動作の実行に起因して消費電力が大きい。
記憶部１５は、ＲＯＭ等の不揮発性メモリーを備え、データを記憶する。記憶部１５には、非リアルタイムＯＳであるＬｉｎｕｘ（登録商標）に係るプログラム、及び、Ｌｉｎｕｘ上で動作するプログラム（以下、これらプログラムをまとめて「非リアルタイムＯＳ関連プログラムＬＰＧ」と表現する。）が記憶される。
また、記憶部１５には、所定のリアルタイムＯＳに係るプログラム、及び、所定のリアルタイムＯＳ上で動作するプログラム（以下、これらプログラムをまとめて「リアルタイムＯＳ関連プログラムＲＰＧ」と表現する。）が記憶される。
非リアルタイムＯＳ関連プログラムＬＰＧは、印刷装置２の起動時のブート処理で、第２メモリー１４に展開される。
リアルタイムＯＳ関連プログラムＲＰＧは、印刷装置２の起動時のブート処理で、第１メモリー３２（後述）に展開される。
図２は、制御部１０が備えるＳＯＣ２０（集積回路）の機能的構成を示す図である。
図２に示すように、ＳＯＣ２０は、第１プロセッサー部２１と、第２プロセッサー部２２と、第１通信制御部２３１と、第２通信制御部２３２と、印刷部通信部２４と、入出力部通信部２５と、記憶部通信部２６と、第２メモリー通信部２７と、クロックコントローラー３０と、第１メモリー３２と、第１メモリー通信部３３と、第３メモリー３４と、第３メモリー通信部３５と、を備える。
第１プロセッサー部２１は、ＳＯＣ２０に実装された第１のプロセッサーを有し、第１メモリー３２（後述）に展開されたリアルタイムＯＳ関連プログラムＲＰＧを読み出して実行する。リアルタイムＯＳ関連プログラムＲＰＧは、印刷装置２の基本制御プログラムであるファームウェア、及び、後述する省電力時通信制御プログラムを含む。
リアルタイムＯＳ関連プログラムＲＰＧは、第１通信制御部２３１を制御して、第１通信インターフェース１３１を介して、対応通信規格に従って、ホストコンピューター３と通信する機能を有する。
また、リアルタイムＯＳ関連プログラムＲＰＧは、印刷部１１を制御する機能、及び、入出力部１２を制御する機能を有する。
第２プロセッサー部２２は、ＳＯＣ２０に実装された第２のプロセッサーを有し、第２メモリー１４に展開された非リアルタイムＯＳ関連プログラムＬＰＧを読み出して実行する。
非リアルタイムＯＳ関連プログラムＬＰＧは、第２通信制御部２３２（後述）を制御して、第２通信インターフェース１３２を介して、イーサネットに従って、ホストコンピューター３と通信する機能を有する。
以下、第１プロセッサー部２１と、第２プロセッサー部２２とを区別しない場合は、これらを総称して「プロセッサー部ＰＢ」と表現する。
第１通信制御部２３１は、対応通信規格に従って、第１通信インターフェース１３１を介した外部機器との通信を制御するコントローラーを有し、プロセッサー部ＰＢと、第１通信インターフェース１３１に接続された外部機器との通信を仲介する。
第２通信制御部２３２は、イーサネット（ギガビット・イーサネットを含む。）に従って、第２通信インターフェース１３２を介した外部機器との通信を制御するＩＰコアを有し、プロセッサー部ＰＢと、第２通信インターフェース１３２に接続された外部機器との通信を仲介する。
印刷部通信部２４は、所定の処理を行って、プロセッサー部ＰＢと、印刷部１１との通信を仲介する。
入出力部通信部２５は、所定の処理を行って、プロセッサー部ＰＢと、入出力部１２との通信を仲介する。
記憶部通信部２６は、所定の処理を行って、プロセッサー部ＰＢと、記憶部１５との通信を仲介する。
第２メモリー通信部２７は、所定の処理を行って、プロセッサー部ＰＢと、第２メモリー１４との通信を仲介する。
クロックコントローラー３０は、ＰＬＬ（phase locked loop）を有し、ＳＯＣ２０に実装された各回路（第１プロセッサー部２１、第２プロセッサー部２２を含む）に、各回路の動作周波数に対応するクロックを出力する。クロックコントローラー３０は、クロックギアーにより、出力するクロックの動作周波数を変更できる。
第１メモリー３２は、ｅＤＲＡＭ（embedded DRAM）を備え、データを記憶する。上述したように、第１メモリー３２には、起動時のブート処理によって、リアルタイムＯＳ関連プログラムＲＰＧが展開される。
第１メモリー通信部３３は、プロセッサー部ＰＢと、第１メモリー３２との通信を仲介する。
第３メモリー３４は、ＳＲＡＭを備え、データを記憶する。第３メモリー３４は、プロセッサー部ＰＢのワークエリアが形成される。第３メモリー３４のワークエリアには、例えば、プロセッサー部ＰＢの処理に利用するデータが一時記憶され、また、第１プロセッサー部２１と、第２プロセッサー部２２との間で送受信されるデータが一時記憶される。
第３メモリー通信部３５は、プロセッサー部ＰＢと、第３メモリー３４との通信を仲介する。
本実施形態に係る印刷装置２は、ＳＯＣ２０に２つのプロセッサーが実装されている構成、及び、第２メモリー１４がＤＲＡＭを備え、この第２メモリー１４に非リアルタイムＯＳ関連プログラムＬＰＧが展開されることを利用して、省電力を実現する。
具体的には、印刷装置２は、動作モードとして、通常モード（第１動作モード）ＭＴと、第１省電力モード（第２動作モード）Ｍ１と、第２省電力モード（第３動作モード）Ｍ２と、第３省電力モード（第４動作モード）Ｍ３とを有し、印刷装置２の状態に応じて、これら４つの動作モードが段階的に変化して、省電力を実現する構成である。通常モードＭＴ、第１省電力モードＭ１、第２省電力モードＭ２、第３省電力モードの順で省電力効果が高くなる。以下、詳述する。
＜通常モード（第１動作モード）ＭＴ＞
まず、通常モードＭＴについて説明する。
図３は、通常モードＭＴの説明のため印刷装置２の要部を示す図である。
図３に示すように、通常モードＭＴでは、第１プロセッサー部２１の動作周波数は、数百ＭＨｚの高速クロック（通常クロック、第１クロック）である。
また、通常モードＭＴでは、第２プロセッサー部２２の動作周波数は、数百ＭＨｚの高速クロック（通常クロック、第１クロック）である。
また、通常モードＭＴでは、第２メモリー１４は、リフレッシュ実行モードである。リフレッシュ実行モードでは、第２メモリー１４は、所定のタイミングでリフレッシュ動作を実行する。
また、通常モードＭＴでは、第１メモリー３２は、アクティブモードで動作する。アクティブモードでは、後述するスローモードと比較して、第１メモリー３２に対する読み書きを高速で実行できる一方、消費電力が大きい。
このように、通常モードＭＴでは、第２メモリー１４がリフレッシュ実行モードで動作し、また、第１メモリー３２がアクティブモードで動作する。このため、通常モードＭＴでは、プロセッサー部ＰＢは、後述する各モードと比較して、第１メモリー３２、及び、第２メモリー１４に対するデータの読み書きを高速で実行できる一方、消費電力が大きい。
（通常モードＭＴにおいて第１プロセッサー部２１が実行可能な処理）
通常モードＭＴでは、第１プロセッサー部２１が実行可能な処理は制限されず、第１プロセッサー部２１は、リアルタイムＯＳ関連プログラムＲＰＧの機能に基づいて、制限を受けることなく処理を実行可能である。
具体的には、通常モードＭＴでは、第１プロセッサー部２１は、リアルタイムＯＳ関連プログラムＲＰＧに基づいて、第１通信制御部２３１を制御して、第１通信インターフェース１３１を介してホストコンピューター３と通信する処理を実行できる。
また、第１プロセッサー部２１は、第１メモリー３２に展開されたリアルタイムＯＳ関連プログラムＲＰＧに基づいて、印刷部１１の制御、及び、入出力部１２の制御に関する処理を実行できる。
（通常モードＭＴにおいて第２プロセッサー部２２が実行可能な処理）
通常モードＭＴでは、第２プロセッサー部２２が実行可能な処理は制限されず、第２プロセッサー部２２は、非リアルタイムＯＳ関連プログラムＬＰＧの機能に基づいて、制限を受けることなく処理を実行可能である。
具体的には、通常モードＭＴでは、第２プロセッサー部２２は、非リアルタイムＯＳ関連プログラムＬＰＧに基づいて、第２通信制御部２３２を制御して、第２通信インターフェース１３２を介してホストコンピューター３と通信する処理を実行できる。
（通常モードＭＴにおける記録媒体への印刷時の印刷装置２の動作）
次に、通常モードＭＴの場合に、ホストコンピューター３の制御（指示）で、印刷を実行するときの印刷装置２の動作について、１．ホストコンピューター３が第１通信インターフェース１３１に接続され、対応通信規格に従って通信する場合と、２．ホストコンピューター３が第２通信インターフェース１３２に接続され、イーサネットに従って通信する場合との２つの場合を説明する。
[１．ホストコンピューター３と対応通信規格に従って通信する場合]
図４は、通常モードＭＴの印刷装置２が、対応通信規格に従って通信するホストコンピューター３の制御で印刷を実行するときの、ホストコンピューター３、及び、印刷装置２の動作を示すフローチャートである。図４（Ａ）はホストコンピューター３の動作を示し、（Ｂ）は印刷装置２の第１プロセッサー部２１の動作を示す。
図４（Ａ）に示すように、ホストコンピューター３のアプリケーション実行部３ａ、及び、プリンタードライバー実行部３ｂは、上述した方法で、印刷制御データを生成し（ステップＳＡ１）、印刷装置２に送信する（ステップＳＡ２）。
図４（Ｂ）に示すように、印刷装置２の第１プロセッサー部２１は、第１通信制御部２３１を制御して、第１通信インターフェース１３１を介して、ホストコンピューター３が送信した印刷制御データを受信する（ステップＳＢ１）。受信した印刷制御データは、第１メモリー３２に形成された受信バッファーに格納される。
次いで、第１プロセッサー部２１は、受信バッファーに格納された印刷制御データを読み出す（ステップＳＢ２）。
次いで、第１プロセッサー部２１は、読み出した印刷制御データを実行することにより、印刷制御データに従って印刷部１１を制御して、記録媒体への画像の印刷を実行する（ステップＳＢ３）。
[２．ホストコンピューター３とイーサネットに従って通信する場合]
図５は、通常モードＭＴの印刷装置２が、イーサネットに従って通信するホストコンピューター３の制御で印刷を実行するときの、ホストコンピューター３、及び、印刷装置２の動作を示すフローチャートである。図５（Ａ）はホストコンピューター３の動作を示し、（Ｂ）は印刷装置２の第１プロセッサー部２１動作を示し、（Ｃ）は印刷装置２の第２プロセッサー部２２の動作の動作を示す。
図５（Ａ）に示すように、ホストコンピューター３のアプリケーション実行部３ａ、及び、プリンタードライバー実行部３ｂは、上述した方法で、印刷制御データを生成し（ステップＳＣ１）、印刷装置２に送信する（ステップＳＣ２）。
図５（Ｃ）に示すように、印刷装置２の第２プロセッサー部２２は、非リアルタイムＯＳ関連プログラムＬＰＧの機能により、第２通信制御部２３２を制御して、第２通信インターフェース１３２を介して、ホストコンピューター３が送信した印刷制御データを受信する（ステップＳＥ１）。受信した印刷制御データは、第２メモリー１４に形成された受信バッファーに格納される。
次いで、第２プロセッサー部２２は、受信バッファーに格納されたデータ（本例では、印刷制御データ）を分析し、格納されたデータが、自身（第２プロセッサー部２２）の処理対象のデータであるか否かを判別する（ステップＳＥ２）。データが、第２プロセッサー部２２の処理対象ではない場合、第１プロセッサー部２１の処理対象である。
例えば、ＴＣＰ／ＩＰに従って送信された通信に関する応答要求データは、第２プロセッサー部２２の処理対象のデータである。一方、本例の印刷制御データは、第１プロセッサー部２１の処理対象のデータである。
ステップＳＥ２において、第２プロセッサー部２２は、データ（本例では、印刷制御データ）のヘッダーの情報等により、上記の判別を実行する。
受信バッファーに格納されたデータが、第２プロセッサー部２２の処理対象である場合（ステップＳＥ２：ＹＥＳ）、第２プロセッサー部２２は、データを読み出して（ステップＳＥ３）、実行する（ステップＳＥ４）。本例では、受信バッファーに格納されたデータは印刷制御データ（第１プロセッサー部２１の処理対象のデータ）であるため、ステップＳＥ３、ステップＳＥ４の処理は実行されない。
なお、第２プロセッサー部２２が、受信バッファーから、当該受信バッファーに格納されたデータを読み出す処理は、「受信に係る処理」に相当する。
受信バッファーに格納されたデータが、第２プロセッサー部２２の処理対象ではなく、第１プロセッサー部２１の処理対象である場合（ステップＳＥ２：ＮＯ）、第２プロセッサー部２２は、以下の処理を実行する。すなわち、第２プロセッサー部２２は、受信バッファーからデータを読み出し（ステップＳＥ５）、プロセッサー間通信を行って、読み出したデータを、第１プロセッサー部２１に出力する（ステップＳＥ６）。
本例では、第２プロセッサー部２２は、受信バッファーから印刷制御データを読み出し（ステップＳＥ５）、読み出した印刷制御データを第１プロセッサー部２１に出力する（ステップＳＥ６）。
図５（Ｂ）に示すように、第１プロセッサー部２１は、第２プロセッサー部２２が出力したデータ（本例では、印刷制御データ）を取得し、印刷制御データに基づいて印刷部１１を制御し、印刷部１１に印刷を実行させる（ステップＳＤ１）。
＜第１省電力モード（第２動作モード）Ｍ１＞
次に、第１省電力モードＭ１について説明する。
図６は、第１省電力モードＭ１の説明のため印刷装置２の要部を示す図である。
図６に示すように、第１省電力モードＭ１では、第１プロセッサー部２１の動作周波数は数百ＭＨｚ（通常クロック、第１クロック）であり、通常モードＭＴと同様である。
また、第１省電力モードＭ１では、第２プロセッサー部２２の動作周波数は数ＭＨｚ（低速クロック、第２クロック）であり、通常モードＭＴと比較して、低い。例えば、この動作周波数は、通常クロックの１／２５６の周波数の低速クロックであり、また、通常クロックは、この低速クロックに対して２５６倍の高速クロックである。
第１省電力モードＭ１時、第２プロセッサー部２２は、割り込み待ち状態へ移行する。割り込み待ち状態へ移行した場合、第２プロセッサー部２２は、割り込み信号の入力があるまで、処理を実行しない（プロセスのプロセッサーへの割り当てが行われない。）。このため、第１省電力モードＭ１の第２プロセッサー部２２の消費電力は、通常モードＭＴの消費電力と比較して小さい。
また、第１省電力モードＭ１では、第２メモリー１４は、セルフリフレッシュモードで動作する。周知のとおり、ＤＲＡＭがセルフリフレッシュモードで動作する場合、リフレッシュ実行モードで動作する場合と比較して、消費電力が小さい。なお、第１省電力モードＭ１では、第２プロセッサー部２２は、割り込み待ち状態へ移行するため、第２プロセッサー部２２による第２メモリー１４に対する読み書きが行われず、第２メモリー１４がセルフリフレッシュモードに移行することに起因した第２プロセッサー部２２の動作への影響はない。
また、第１省電力モードＭ１では、第１メモリー３２は、アクティブモードである。従って、第１プロセッサー部２１は、第１メモリー３２に対するデータの読み書きを高速で実行できる。
このように、第１省電力モードＭ１では、第２プロセッサー部２２の動作周波数が下げられ、第２メモリー１４がセルフリフレッシュモードで動作するため、通常モードと比較して、省電力を実現できる。
（第１省電力モードＭ１において第１プロセッサー部２１が実行可能な処理）
第１省電力モードＭ１では、第１プロセッサー部２１が実行可能な処理は制限されず、第１プロセッサー部２１は、リアルタイムＯＳ関連プログラムＲＰＧの機能に基づいて、制限を受けることなく処理を実行可能である。
具体的には、第１省電力モードＭ１では、第１プロセッサー部２１は、リアルタイムＯＳ関連プログラムＲＰＧに基づいて、第１通信制御部２３１を制御して、第１通信インターフェース１３１を介してホストコンピューター３と通信する処理を実行できる。
また、第１プロセッサー部２１は、リアルタイムＯＳ関連プログラムＲＰＧに基づいて、印刷部１１の制御、及び、入出力部１２の制御に関する処理を実行できる。
さらに、第１省電力モードＭ１時、第１プロセッサー部２１は、リアルタイムＯＳ関連プログラムＲＰＧに含まれる省電力時通信制御プログラムの機能により、以下の処理を実行できる。
すなわち、第１省電力モードＭ１時、第１プロセッサー部２１は、省電力時通信制御プログラムの機能により、第２通信インターフェース１３２を介してイーサネットに従って外部機器からデータを受信できる。
また、第１省電力モードＭ１時、第１プロセッサー部２１は、省電力時通信制御プログラムの機能により、受信したデータが特定のデータである場合、当該特定のデータに基づく処理を実行できる。受信した特定のデータを第１プロセッサー部２１が処理した場合、第１プロセッサー部２１、及び、第２プロセッサー部２２について、第１省電力モードから通常モードへの移行は行われない。
特定のデータには、ＳＮＭＰ（Simple Network Management Protocol）に対応するデータが含まれる。従って、第１プロセッサー部２１は、ＳＮＭＰに対応するデータを受信した場合、通常モードへ移行することなく、また、第２プロセッサー部２２を通常モードへ移行させることなく、ＳＮＭＰに従って、データに基づく処理を実行する。
このように、省電力時通信制御プログラムにより、第１省電力モードＭ１への移行により、第２プロセッサー部２２が割り込み待ち状態へ移行している状態であっても、外部機器から特定のデータを受信した場合は、通常モードへの移行を伴うことなく、第１プロセッサー部２１によって処理が行われる。
つまり、第１省電力モードＭ１では、第２プロセッサー部２２の機能のうち、第２通信インターフェース１３２を介して外部機器と通信する機能の一部を、動作モードの移行を伴うことなく第１プロセッサー部２１が実行する。これにより、第１省電力モードＭ１から通常モードへの移行を抑制でき、より効果的な省電力を実現できる。
さらに、第１省電力モードＭ１時、第１プロセッサー部２１は、リアルタイムＯＳ関連プログラムＲＰＧに含まれる省電力時通信制御プログラムの機能により、以下の処理を実行する。
すなわち、第１プロセッサー部２１は、省電力時通信制御プログラムの機能により、第２通信インターフェース１３２を介して、第１プロセッサー部２１の処理対象ではないデータを外部機器から受信した場合、以下の処理を実行する。第１プロセッサー部２１は、プロセッサー間通信により、第２プロセッサー部２２に対して、通常モードＭＴへの移行を通知する割り込み信号を出力し、第２プロセッサー部２２の動作モードを第１省電力モードＭ１から通常モードＭＴへ移行させる。通常モードＭＴへの移行後、第２プロセッサー部２２は、受信バッファーからデータを読み出し、読み出したデータを処理する。
（第１省電力モードＭ１において第２プロセッサー部２２が実行可能な処理）
上述したように、第１省電力モードＭ１では、第２プロセッサー部２２は、割込待ち状態へ移行する。このため、第２プロセッサー部２２は、割り込み信号の入力があるまで、処理を実行しない。
（通常モードＭＴから第１省電力モードＭ１への移行、及び、第１省電力モードＭ１から通常モードＭＴへの移行について）
通常モードＭＴから第１省電力モードＭ１への移行は、対応する条件Ｊ１が成立した場合に行われる。
条件Ｊ１は、第２プロセッサー部２２が処理を実行できなくなることが許容される状態の場合に成立する条件とされる。
例えば、条件Ｊ１に含まれる条件の１つは、第２通信インターフェース１３２を介したイーサネットに従った通信が、所定の期間、通信が行われなかったことである。
一方、第１省電力モードＭ１から通常モードＭＴへの移行（復帰）は、対応する条件Ｊ１’が成立した場合に行われる。
条件Ｊ１’は、第２プロセッサー部２２による処理の実行や、第２メモリー１４に対するデータの読み書きが必要になった場合に成立する条件とされる。
例えば、条件Ｊ１’に含まれる条件の１つは、第２通信インターフェース１３２を介したイーサネットに従った通信により、第２プロセッサー部２２の処理対象のデータを受信したことである。
（第１省電力モードＭ１における記録媒体への印刷時の印刷装置２の動作）
次に、第１省電力モードＭ１の場合に、ホストコンピューター３の制御（指示）で、印刷を実行するときの印刷装置２の動作について、１．ホストコンピューター３が第１通信インターフェース１３１に接続され、対応通信規格に従って通信する場合と、２．ホストコンピューター３が第２通信インターフェース１３２に接続され、イーサネットに従って通信する場合との２つの場合を説明する。
[１．ホストコンピューター３と対応通信規格に従って通信する場合]
第１省電力モードＭ１の印刷装置２が、対応通信規格に従って通信するホストコンピューター３の制御で印刷を実行する場合、図４（Ｂ）のフローチャートで説明した処理を実行する。
上述したように、第１省電力モードＭ１では、第１プロセッサー部２１は通常クロックで動作し、また、第１メモリー３２はアクティブモードであり、第１プロセッサー部２１が実行可能な処理は制限されない。このため、第１プロセッサー部２１は、通常モードＭＴのときと同様の処理を実行する。
[２．ホストコンピューター３とイーサネットに従って通信する場合]
図７は、第１省電力モードＭ１の印刷装置２が、イーサネットに従って通信するホストコンピューター３の制御で印刷を実行するときの、ホストコンピューター３、及び、印刷装置２の動作を示すフローチャートである。図７（Ａ）はホストコンピューター３の動作を示し、（Ｂ）は印刷装置２の第１プロセッサー部２１の動作を示し、（Ｃ）は印刷装置２の第２プロセッサー部２２の動作を示す。
図７（Ａ）に示すように、ホストコンピューター３のアプリケーション実行部３ａ、及び、プリンタードライバー実行部３ｂは、上述した方法で、印刷制御データを生成し（ステップＳＦ１）、印刷装置２に送信する（ステップＳＦ２）。
図７（Ｂ）に示すように、第１プロセッサー部２１は、リアルタイムＯＳ関連プログラムＲＰＧに含まれる省電力時通信制御プログラムの機能により、第２通信制御部２３２を制御して、第２通信インターフェース１３２を介して、ホストコンピューター３が送信した印刷制御データを受信する（ステップＳＧ１）。受信した印刷制御データは、第１メモリー３２に形成された受信バッファーに格納される。
次いで、第１プロセッサー部２１は、受信バッファーに格納された印刷制御データを分析し、印刷制御データが、省電力時通信制御プログラムの機能により処理可能なデータであるか否かを判別する（ステップＳＧ２）。
ステップＳＧ２において、第１プロセッサー部２１は、データ（本例では、印刷制御データ）のヘッダーの情報等により、上記の判別を実行する。
受信バッファーに格納されたデータが、省電力時通信制御プログラムの機能により処理可能なデータである場合（ステップＳＧ２：ＹＥＳ）、第１プロセッサー部２１は、データを読み出して（ステップＳＧ３）、実行する（ステップＳＧ４）。本例では、受信バッファーに格納されたデータは印刷制御データであり、省電力時通信制御プログラムの機能により処理できないデータであるため、第１プロセッサー部２１は、ステップＳＧ３、及び、ステップＳＧ４の処理を実行しない。
受信バッファーに格納されたデータが、省電力時通信制御プログラムの機能により処理可能なデータはない場合（ステップＳＧ２：ＮＯ）、第１プロセッサー部２１は、以下の処理を実行する。すなわち、第１プロセッサー部２１は、プロセッサー間通信を行って、第２プロセッサー部２２に、通常モードＭＴへの移行を通知する割り込み信号を出力する（ステップＳＧ５）。
図７（Ｃ）に示すように、第２プロセッサー部２２は、割り込み信号の入力に応じて、動作モードを、第１省電力モードＭ１から通常モードＭＴへ移行する（ステップＳＨ１）。
第１省電力モードＭ１から通常モードへの移行に伴って、第２プロセッサー部の動作周波数は通常クロックとなり、第２メモリー１４がリフレッシュ実行モードで動作し、第２プロセッサー部２２は制限を受けることなく処理を実行できる。
図７（Ｂ）に示すように、第１プロセッサー部２１は、割り込み信号の出力後、第２プロセッサー部２２に対して、第２プロセッサー部２２の処理対象のデータが受信バッファーに格納された旨を通知する信号を出力する（ステップＳＧ６）。
図７（Ｃ）に示すように、第２プロセッサー部２２は、第１プロセッサー部２１が出力した信号の入力に基づいて、受信バッファーからデータ（本例では、印刷制御データ）を読み出す（ステップＳＨ２）。
次いで、第２プロセッサー部２２は、読み出したデータに基づく処理を実行する（ステップＳＨ３）。ステップＳＨ３において、第２プロセッサー部２２は、読み出したデータが印刷制御データの場合、プロセッサー間通信を行って、読み出した印刷制御データを、第１プロセッサー部２１へ出力する。
図７（Ｂ）に示すように、第１プロセッサー部２１は、ステップＳＨ３で第２プロセッサー部２２が出力したデータ（本例では、印刷制御データ）を取得し、データに基づく処理を実行する（ステップＳＧ７）。本例では、ステップＳＧ７において、第１プロセッサー部２１は、印刷制御データに基づいて印刷部１１を制御し、記録媒体への印刷を実行する。
＜第２省電力モード（第３動作モード）Ｍ２＞
次に、第２省電力モードＭ２について説明する。
図８は、第２省電力モードＭ２の説明のため印刷装置２の要部を示す図である。
図８に示すように、第２省電力モードＭ２では、第１プロセッサー部２１の動作周波数は数十ＭＨｚ（低速クロック、第２クロック）である。通常モードＭＴ、及び、第１省電力モードＭ１と比較して、第１プロセッサー部２１の動作周波数が低く、これら動作モードと比較して、第１プロセッサー部２１について、省電力が実現される。例えば、この動作周波数は、通常クロックの１／１６の周波数の低速クロックである。
また、第２省電力モードＭ２では、第２プロセッサー部２２は、第１省電力モードＭ１と同じ状態で動作する。すなわち、第２プロセッサー部２２動作周波数は数ＭＨｚ（低速クロック、第２クロック）である。また、第２プロセッサー部２２は、割り込み待ち状態である。例えば、この動作周波数は、通常クロックの１／２５６の周波数の低速クロックである。
また、第２省電力モードＭ２では、第２メモリー１４は、セルフリフレッシュモードで動作する。
また、第２省電力モードＭ２では、第１メモリー３２は、スローモードである。第１メモリー３２は、スローモードの場合、アクティブモードと比較して低速で動作する一方、消費電力が抑制され、省電力が実現される。
このように、第２省電力モードＭ２では、第１プロセッサー部２１の動作周波数が下げられると共に、第１メモリー３２がスローモードで動作するため、第１省電力モードＭ１と比較して、省電力を実現できる。
（第２省電力モードＭ２において第１プロセッサー部２１が実行可能な処理）
上述したように、第２省電力モードＭ２では、第１プロセッサー部２１の動作周波数は低く、また、第１メモリー３２はスローモードで動作する。これを踏まえ、第２省電力モードＭ２では、第１プロセッサー部２１が実行可能な処理が制限され、第１プロセッサー部２１は、予め定められた処理（所定の処理）を実行可能な状態へと移行する。
具体的には、第２省電力モードＭ２では、第１プロセッサー部２１は、印刷部１１の制御による記録媒体への画像の印刷を実行できない。
また、所定の処理は、低速クロックで動作する第１プロセッサー部２１が実行可能な処理であって、第２省電力モードＭ２に移行した後も、処理することが求められるものである。例えば、所定の処理は、入出力部１２の制御等である。
また、第２省電力モードＭ２では、第１プロセッサー部２１は、リアルタイムＯＳ関連プログラムＲＰＧに基づいて第１通信制御部２３１を制御し、第１通信インターフェース１３１を介した外部機器からのデータの受信を実行する。
また、第２省電力モードＭ２では、第１プロセッサー部２１は、リアルタイムＯＳ関連プログラムＲＰＧに含まれる省電力時通信制御プログラムに基づいて第２通信制御部２３２を制御し、第２通信インターフェース１３２を介した外部機器からのデータの受信を実行する。
（第２省電力モードＭ２において第２プロセッサー部２２が実行可能な処理）
上述したように、第２省電力モードＭ２では、第２プロセッサー部２２は、割込待ち状態へ移行する。このため、第２プロセッサー部２２は、割り込み信号の入力があるまで、処理を実行しない。
（第１省電力モードＭ１から第２省電力モードＭ２への移行、及び、第２省電力モードＭ２から第１省電力モードＭ１への移行について）
第１省電力モードＭ１から第２省電力モードＭ２への移行は、対応する条件Ｊ２が成立した場合に行われる。
条件Ｊ２は、第１プロセッサー部２１が予め定められた処理（所定の処理）を実行可能な状態へ移行することが許容される状態の場合に成立する条件とされる。
例えば、条件Ｊ２に含まれる条件の１つは、第１プロセッサー部２１が、所定の期間、特定の処理を実行しなかったこと、である。
一方、第２省電力モードＭ２から第１省電力モードＭ１への移行は、対応する条件Ｊ２’が成立した場合に行われる。
条件Ｊ２’は、第１プロセッサー部２１を通常クロックで動作させて実行するべき処理が発生した場合に成立する条件とされる。
例えば、条件Ｊ２’に含まれる条件の１つは、第１プロセッサー部２１が特定の処理を実行する必要が生じたこと、である。
（第２省電力モードＭ２における記録媒体への印刷時の印刷装置２の動作）
次に、第２省電力モードＭ２の場合に、ホストコンピューター３の制御で、印刷を実行するときの印刷装置２の動作について、１．ホストコンピューター３が第１通信インターフェース１３１に接続され、対応通信規格に従って通信する場合と、２．ホストコンピューター３が第２通信インターフェース１３２に接続され、イーサネットに従って通信する場合との２つの場合を説明する。
[１．ホストコンピューター３と対応通信規格に従って通信する場合]
図９は、第２省電力モードＭ２の印刷装置２が、対応通信規格に従って通信するホストコンピューター３の制御で印刷を実行するときの、ホストコンピューター３、及び、印刷装置２の動作を示すフローチャートである。図９（Ａ）はホストコンピューター３の動作を示し、（Ｂ）は印刷装置２の第１プロセッサー部２１の動作を示す。
図９（Ａ）に示すように、ホストコンピューター３のアプリケーション実行部３ａ、及び、プリンタードライバー実行部３ｂは、上述した方法で、印刷制御データを生成し（ステップＳＩ１）、印刷装置２に送信する（ステップＳＩ２）。
図９（Ｂ）に示すように、印刷装置２の第１プロセッサー部２１は、第１通信制御部２３１を制御して、対応通信規格に従ってホストコンピューター３が送信した印刷制御データを受信する（ステップＳＪ１）。受信した印刷制御データは、第１メモリー３２に形成された受信バッファーに格納される。
次いで、第１プロセッサー部２１は、データ（本例では、印刷制御データ）が、第２省電力モードＭ２を維持したまま処理可能なデータであるか否かを判別する（ステップＳＪ２）。ここで、第１プロセッサー部２１が低速クロックで動作し、第１メモリー３２がスローモードで動作する状態で、第１プロセッサー部２１が処理可能な特定のデータが、第２省電力モードＭ２を維持したまま処理可能なデータとして予め定められる。ステップＳＪ２で、第１プロセッサー部２１は、データのヘッダーの情報等により、上記の判別を実行する。本例の印刷制御データは、第２省電力モードＭ２の第１プロセッサー部２１が実行可能な特定のデータではない。
第２省電力モードＭ２を維持したまま処理可能なデータの場合（ステップＳＪ２：ＹＥＳ）、第１プロセッサー部２１は、データを読み出し（ステップＳＪ３）、実行する（ステップＳＪ４）。
第２省電力モードＭ２を維持したまま処理可能なデータではない場合（ステップＳＪ２：ＮＯ）、第１プロセッサー部２１は、第２省電力モードＭ２から第１省電力モードＭ１へ移行する（ステップＳＪ５）。
次いで、第１プロセッサー部２１は、データを読み出し（ステップＳＪ６）、実行する（ステップＳＪ７）。本例では、ステップＳＪ６で、第１プロセッサー部２１は、印刷制御データを読み出し、ステップＳＪ７で、第１プロセッサー部２１は、読み出した印刷制御データを実行して、印刷部１１により印刷する。
[２．ホストコンピューター３とイーサネットに従って通信する場合]
図１０は、第２省電力モードＭ２の印刷装置２が、イーサネットに従って通信するホストコンピューター３の制御で印刷を実行するときの、ホストコンピューター３、及び、印刷装置２の動作を示すフローチャートである。図１０（Ａ）はホストコンピューター３の動作を示し、（Ｂ）は印刷装置２の第１プロセッサー部２１の動作を示し、（Ｃ）は印刷装置２の第２プロセッサー部２２の動作を示す。
図１０（Ａ）に示すように、ホストコンピューター３のアプリケーション実行部３ａ、及び、プリンタードライバー実行部３ｂは、上述した方法で、印刷制御データを生成し（ステップＳＬ１）、印刷装置２に送信する（ステップＳＬ２）。
図１０（Ｂ）に示すように、印刷装置２の第１プロセッサー部２１は、第２通信制御部２３２を制御して、ホストコンピューター３が送信した印刷制御データを受信する（ステップＳＭ１）。受信した印刷制御データは、第１メモリー３２に形成された受信バッファーに格納される。
次いで、第１プロセッサー部２１は、受信バッファーに格納されたデータを分析し、データ（本例では、印刷制御データ）が、第２省電力モードＭ２を維持したまま処理可能なデータであるか否かを判別する（ステップＳＭ２）。
第１プロセッサー部２１は、データが第２省電力モードＭ２で実行可能なデータである場合（ステップＳＭ２：ＹＥＳ）、データを読み出し（ステップＳＭ３）、実行する（ステップＳＭ４）。
第１プロセッサー部２１は、データが第２省電力モードＭ２を維持したまま処理可能なデータではない場合（ステップＳＭ２：ＮＯ）、第２省電力モードＭ２から第１省電力モードＭ１へ移行する（ステップＳＭ５）。
次いで、第１プロセッサー部２１は、第２省電力モードＭ２から通常モードＭＴへ移行することを指示する割り込み信号を第２プロセッサー部２２に出力する（ステップＳＭ６）。
図１０（Ｃ）に示すように、ステップＳＭ６で第１プロセッサー部２１が出力した割り込み信号の入力に応じて、第２プロセッサー部２２は、第２省電力モードＭ２から通常モードＭＴへと移行する（ステップＳＮ１）。
図１０（Ｂ）に示すように、割り込み信号を出力した後、第１プロセッサー部２１は、第２プロセッサー部２２に対して、第２プロセッサー部２２の処理対象のデータが受信バッファーに格納された旨を通知する信号を出力する（ステップＳＭ７）。
図１０（Ｃ）に示すように、第２プロセッサー部２２は、第１プロセッサー部２１が出力した信号の入力に基づいて、受信バッファーからデータ（本例では、印刷制御データ）を読み出す（ステップＳＮ２）。
次いで、第２プロセッサー部２２は、読み出したデータに基づく処理を実行する（ステップＳＮ３）。ステップＳＮ３において、第２プロセッサー部２２は、読み出したデータが印刷制御データの場合、プロセッサー間通信を行って、読み出した印刷制御データを、第１プロセッサー部２１へ出力する。
図１０（Ｂ）に示すように、第１プロセッサー部２１は、ステップＳＮ３で第２プロセッサー部２２が出力したデータを取得し、データに基づく処理を実行する（ステップＳＭ８）。本例では、ステップＳＭ８において、第１プロセッサー部２１は、印刷制御データに基づいて印刷部１１を制御し、記録媒体への印刷を実行する。
＜第３省電力モード（第４動作モード）Ｍ３＞
次に、第３省電力モードＭ３について説明する。
図１１は、第３省電力モードＭ３の説明のため印刷装置２の要部を示す図である。
図１１に示すように、第３省電力モードＭ３では、第１プロセッサー部２１の動作周波数は数十ＭＨｚ（低速クロック、第２クロック）である。また、第１プロセッサー部２１は、割り込み待ち状態へ移行する。例えば、この動作周波数は、通常クロックの１／１６の周波数の低速クロックであり、また、通常クロックは、この低速クロックに対して１６倍の高速クロックである。
また、第３省電力モードＭ３では、第２プロセッサー部２２は、第１省電力モードＭ１、及び、第２省電力モードＭ２と同じ状態で動作する。すなわち、第２プロセッサー部２２動作周波数は数ＭＨｚ（低速クロック、第２クロック）である。また、第２プロセッサー部２２は、割り込み待ち状態である。例えば、この動作周波数は、通常クロックの１／２５６の周波数の低速クロックである。
また、第３省電力モードＭ３では、第２メモリー１４は、セルフリフレッシュモードで動作する。
また、第３省電力モードＭ３では、第１メモリー３２は、スローモードである。
このように、第３省電力モードＭ３では、第１プロセッサー部２１が、割り込み待ち状態へ移行するため、第２省電力モードＭ２と比較して、省電力を実現できる。
（第３省電力モードＭ３において第１プロセッサー部２１が実行可能な処理）
上述したように、第３省電力モードＭ３では、第１プロセッサー部２１は、割込待ち状態へ移行する。このため、第１プロセッサー部２１は、割り込み信号の入力があるまで、処理を実行しない。
（第３省電力モードＭ３において第２プロセッサー部２２が実行可能な処理）
上述したように、第３省電力モードＭ３では、第２プロセッサー部２２は、割込待ち状態へ移行する。このため、第２プロセッサー部２２は、割り込み信号の入力があるまで、処理を実行しない。
（第２省電力モードＭ２から第３省電力モードＭ３への移行、及び、第３省電力モードＭ３から第２省電力モードＭ２への移行について）
第２省電力モードＭ２から第３省電力モードＭ３への移行は、対応する条件Ｊ３が成立した場合に行われる。
条件Ｊ３は、第１プロセッサー部２１が割り込み待ち状態へ移行することが許容される場合に成立する条件とされる。
例えば、条件Ｊ３に含まれる条件の１つは、第１プロセッサー部２１が、所定の期間、特定の処理を実行しなかったこと、である。
一方、第３省電力モードＭ３から第２省電力モードＭ２への移行は、対応する条件Ｊ３’が成立した場合に行われる。
条件Ｊ３’は、第１プロセッサー部２１の割り込み待ち状態を解除すべき状態となった場合に成立する条件とされる。
例えば、条件Ｊ３’に含まれる条件の１つは、第１プロセッサー部２１に割り込み処理が発生した（割り込み信号の入力があった）こと、である。
（第３省電力モードＭ３における記録媒体への印刷時の印刷装置２の動作）
次に、第３省電力モードＭ３の場合に、ホストコンピューター３の制御で、印刷を実行するときの印刷装置２の動作について、１．ホストコンピューター３が第１通信インターフェース１３１に接続され、対応通信規格に従って通信する場合と、２．ホストコンピューター３が第２通信インターフェース１３２に接続され、イーサネットに従って通信する場合との２つの場合を説明する。
[１．ホストコンピューター３と対応通信規格に従って通信する場合]
ホストコンピューター３が対応通信規格に従って、第１通信インターフェース１３１を介して、印刷制御データを送信した場合、第１通信制御部２３１は、その旨を示す割り込み信号を、第１プロセッサー部２１、及び、第２プロセッサー部２２に出力する。
第１プロセッサー部２１、及び、第２プロセッサー部２２は、それぞれ、割り込み信号の入力に基づいて、第３省電力モードＭ３から、第２省電力モードＭ２へと移行する。第２省電力モードＭ２への移行後、第１プロセッサー部２１は、図９（Ｂ）のフローチャートで示す処理を実行し、第２プロセッサー部２２は、図９（Ｃ）のフローチャートで示す処理を実行する。
以上の処理が行われることにより、データの内容に応じて、第１プロセッサー部２１、及び、第２プロセッサー部２２の動作モードが移行し、データが処理される。データが印刷制御データの場合は、印刷制御データに基づく印刷が実行される。
[２．ホストコンピューター３とイーサネットに従って通信する場合]
ホストコンピューター３がイーサネットに従って、第１通信インターフェース１３１を介して、印刷制御データを送信した場合、第１通信制御部２３１は、その旨を示す割り込み信号を、第１プロセッサー部２１、及び、第２プロセッサー部２２に出力する。
第１プロセッサー部２１、及び、第２プロセッサー部２２は、それぞれ、割り込み信号の入力に基づいて、第３省電力モードＭ３から、第２省電力モードＭ２へと移行する。第２省電力モードＭ２への移行後、第１プロセッサー部２１は、図１０（Ｂ）のフローチャートで示す処理を実行し、第２プロセッサー部２２は、図１０（Ｃ）のフローチャートで示す処理を実行する。
以上の処理が行われることにより、データの内容に応じて、第１プロセッサー部２１、及び、第２プロセッサー部２２の動作モードが移行し、データが処理される。データが印刷制御データの場合は、印刷制御データに基づく印刷が実行される。
次に、動作モードが移行する場合の印刷装置２の動作について、通常モードＭＴから、第１省電力モードＭ１へ移行する場合を例にして説明する。
図１２は、印刷装置２の動作を示すフローチャートである。
図１２に示すフローチャートの開始時点では、印刷装置２の動作モードは、通常モードＭＴである。
図１２に示すように、通常モードＭＴで動作中、プロセッサー部ＰＢは、動作モードを第１省電力モードＭ１へ移行する条件が成立したか否かを監視する（ステップＳＯ１）。ステップＳＡ１の監視は、例えば、以下のようにして行われる。例えば、条件は、第１プロセッサー部２１が、その成立を監視可能な１又は複数の条件Ｘと、第２プロセッサー部２２が、その成立を監視可能な１又は複数の条Ｙ件とに区分される。そして、ステップＳＯ１において、第１プロセッサー部２１は、条件Ｘが成立したか否かを監視する。一方、ステップＳＯ１において、第２プロセッサー部２２は、条件Ｙが成立したか否かを監視し、条件Ｙが成立したことを検出した場合、その旨を、第１プロセッサー部２１に通知する。第１プロセッサー部２１は、条件Ｘが成立したことを検出し、さらに、第２プロセッサー部２２から条件Ｙが成立した旨の通知があった場合、第１省電力モードＭ１へ移行する条件が成立したと判別する。
なお、条件が成立したか否かを検出する方法は、例示した方法に限らない。少なくともいずれか一方のプロセッサー部ＰＢが、条件が成立したことを検出できる方法であれば、どのような方法であってもよい。
条件が成立した場合（ステップＳＯ１：ＹＥＳ）、プロセッサー部ＰＢは、動作モードを、通常モードＭＴから第１省電力モードＭ１へと移行する（ステップＳＯ２）。
上述したように、動作モードが、第１省電力モードＭ１へ移行することにより、第２メモリー１４はセルフリフレッシュモードで動作し、また、第２プロセッサー部２２は、割り込み待ち状態へ移行し、省電力が実現される。
以上説明したように、本実施形態に係る印刷装置２（情報処理装置）は、第１メモリー３２に展開されたプログラムを実行する第１プロセッサー部２１（第１プロセッサー）と、第２メモリー１４に展開されたプログラムを実行する第２プロセッサー部２２（第２プロセッサー）と、を備える。印刷装置２は、動作モードとして、第１プロセッサー部２１、及び、第２プロセッサー部２２が通常クロックで動作する通常モードＭＴと、第２プロセッサー部２２の処理の一部を、第１プロセッサー部２１が実行できる状態とした後、第１プロセッサー部２１が通常クロックで動作し、第２プロセッサー部２２が通常クロックよりも動作周波数が低い低速クロックで動作する第１省電力モードＭ１と、を備える。
この構成によれば、第１省電力モードＭ１時、第２プロセッサー部２２の処理の一部を、第１プロセッサー部２１が実行できる状態とした後、第１プロセッサー部２１が通常クロックで動作し、第２プロセッサー部２２が通常クロックよりも動作周波数が低い低速クロックで動作する。このため、第２プロセッサー部２２の処理のうち、必要な処理を実行可能な状態を維持した上で、第２プロセッサー部２２のクロックの動作周波数を下げて、省電力を実現できる。つまり、上記構成によれば、複数のプロセッサーを有する構成を用いて、効率的な省電力を実現できる。
また、本実施形態では、第２メモリー１４は、通常動作時、リフレッシュ動作を必要とするメモリーである。第１省電力モードＭ１時、第２メモリー１４は、セルフリフレッシュモードで動作する。
この構成によれば、第１省電力モードＭ１時、第２メモリー１４をセルフリフレッシュモードで動作させて、より効率的な省電力を実現できる。
また、本実施形態では、第１省電力モードＭ１時、第２プロセッサー部２２は、割り込み待ち状態へ移行する。
この構成によれば、第１省電力モードＭ１時、第２メモリー１４を割り込み待ち状態へ移行させて、より効率的な省電力を実現できる。
また、本実施形態に係る印刷装置２は、動作モードとして、第１プロセッサー部２１、及び、第２プロセッサー部２２が低速クロックで動作する第２省電力モードＭ２を有する。
この構成によれば、第１プロセッサー部２１、及び、第２プロセッサー部２２を低速クロックで動作させることが可能な状態となった場合に、動作モードを第２省電力モードＭ２へ移行して、より効率的な省電力を実現できる。
また、本実施形態に係る印刷装置２は、動作モードとして、第１プロセッサー部２１が低速クロックで動作し、割り込み待ち状態へ移行し、第２プロセッサー部２２が低速クロックで動作する第３省電力モードＭ３を有する。
この構成によれば、第１プロセッサー部２１を低速クロックで動作させて、割り込み待ち状態へ移行させ、第２プロセッサー部２２を低速クロックで動作させることが可能な状態となった場合に、動作モードを第３省電力モードＭ３へ移行して、より効率的な省電力を実現できる。
また、第１プロセッサー部２１は、第１メモリー３２に展開されたプログラムを実行して、自装置の制御に関する処理を行い、第２プロセッサー部２２は、第２メモリー１４に展開されたプログラムを実行して、外部機器（ホストコンピューター３を含む。）との通信に関する処理を行う。第１省電力モードＭ１では、第１プロセッサー部２１が、ホストコンピューター３との通信に関する処理の一部を行う。
この構成によれば、第１省電力モードＭ１時、印刷装置２の制御に関する処理、及び、外部機器との通信に関する処理の一部を実行可能な状態を維持した上で、第２プロセッサー部２２のクロックの動作周波数を下げて、省電力を実現できる。
なお、上述した実施の形態は、あくまでも本発明の一態様を示すものであり、本発明の範囲内で任意に変形および応用が可能である。
例えば、上述した実施形態では、印刷機能を有する装置（印刷装置２）を、本発明が適用される情報処理装置の一例として、本発明を説明したが、本発明が適用可能な情報処理装置は、印刷機能を有する装置に限ら無い。すなわち、複数のプロセッサーを有する集積回路、及び、当該集積回路を有する装置に、本発明を適用可能である。
２…印刷装置（情報処理装置）、１１…印刷部、１４…第２メモリー、２０…ＳＯＣ（集積回路）、２１…第１プロセッサー部（第１プロセッサー）、２２…第２プロセッサー部（第２プロセッサー）、３２…第１メモリー。

Claims (20)

  1. 第１メモリーに展開されたプログラムを実行する第１プロセッサーと、
    第２メモリーに展開されたプログラムを実行する第２プロセッサーと、を備え、
    動作モードとして、
    前記第１プロセッサー、及び、前記第２プロセッサーが第１クロックで動作する第１動作モードと、
    前記第２プロセッサーの機能の一部を、前記第１プロセッサーが実行できる状態とし、前記第１プロセッサーが前記第１クロックで動作し、前記第２プロセッサーが前記第１クロックよりも動作周波数が低い第２クロックで動作する第２動作モードと、
    を備えることを特徴とする情報処理装置。
  2. 前記第２メモリーは、
    前記第１動作モード時、リフレッシュ動作を実行し、
    前記第２動作モード時、セルフリフレッシュモードで動作することを特徴とする請求項１に記載の情報処理装置。
  3. 前記第２プロセッサーは、
    前記第２動作モード時、割り込み待ち状態へ移行することを特徴とする請求項１又は２に記載の情報処理装置。
  4. 動作モードとして、
    前記第１プロセッサー、及び、前記第２プロセッサーが前記第２クロックで動作する第３動作モードを有することを特徴とする請求項１乃至３のいずれか１項に記載の情報処理装置。
  5. 動作モードとして、
    前記第１プロセッサーが前記第２クロックで動作する割り込み待ち状態であり、前記第２プロセッサーが前記第２クロックで動作する第４動作モードを有することを特徴とする請求項１乃至４のいずれか１項に記載の情報処理装置。
  6. 前記第１プロセッサーは、前記第１メモリーに展開されたプログラムを実行して、自装置の制御に関する処理を行い、
    前記第２プロセッサーは、前記第２メモリーに展開されたプログラムを実行して、外部機器との通信に関する処理を行い、
    前記第２動作モードでは、前記第１プロセッサーが、前記外部機器との通信に関する処理の一部を行うことを特徴とする請求項１乃至５のいずれか１項に記載の情報処理装置。
  7. 印刷を行う印刷部と、
    第１通信インターフェースと第２通信インターフェースを備える通信インターフェースと、
    前記印刷部の制御に係るプログラムを実行する第１プロセッサーと、前記第２通信インターフェースの制御に係るプログラムを実行する第２プロセッサーと、前記印刷部の制御に係るプログラムが展開される第１メモリーとを有する制御部と、
    前記第２通信インターフェースの制御に係るプログラムが展開される第２メモリーと、を備え、
    前記制御部は、
    前記第１プロセッサー、及び、前記第２プロセッサーが第１クロックで動作する第１動作モードと、
    前記第２プロセッサーの機能の一部を、前記第１プロセッサーが実行できる状態とし、前記第１プロセッサーが前記第１クロックで動作し、前記第２プロセッサーが前記第１クロックよりも動作周波数が低い第２クロックで動作する第２動作モードと、
    を備えることを特徴とする印刷装置。
  8. 前記第２メモリーは、
    前記第１動作モード時、リフレッシュ動作を実行し、
    前記第２動作モード時、セルフリフレッシュモードで動作することを特徴とする請求項７に記載の印刷装置。
  9. 前記第２プロセッサーは、前記第２動作モード時、割り込み待ち状態へ移行することを特徴とする請求項７又は８に記載の印刷装置。
  10. 前記制御部は、
    前記第１プロセッサー、及び、前記第２プロセッサーが前記第２クロックで動作する第３動作モードを有することを特徴とする請求項７乃至９のいずれか１項に記載の印刷装置。
  11. 前記制御部は、
    前記第１プロセッサーが前記第２クロックで動作する割り込み待ち状態であり、前記第２プロセッサーが前記第２クロックで動作する第４動作モードを有することを特徴とする請求項７乃至１０のいずれか１項に記載の印刷装置。
  12. 前記第２動作モードにおいて、
    前記第２通信インターフェースが受信したデータが、印刷制御データを含む場合、
    前記第２プロセッサーは、前記第１プロセッサーの通知により前記第１動作モードに移行して前記印刷制御データの受信に係る処理を行い、
    前記第１プロセッサーは、前記第２プロセッサーが受信に係る処理を行った前記印刷制御データに基づいて、前記印刷部に印刷を実行させることを特徴とする請求項７乃至１１のいずれか１項に記載の印刷装置。
  13. 前記第３動作モードにおいて、
    前記第２通信インターフェースが受信したデータが、印刷制御データを含む場合、
    前記第１プロセッサーは、前記第２動作モードに移行して前記第２プロセッサーに通知し、前記第２プロセッサーは、前記第１プロセッサーの通知により前記第１動作モードに移行し、前記印刷制御データの受信に係る処理を行い、
    前記第１プロセッサーは、前記第２プロセッサーが受信に係る処理を行った前記印刷制御データに基づいて、前記印刷部に印刷を実行させることを特徴とする請求項１０に記載の印刷装置。
  14. 第１メモリーに展開されたプログラムを実行する第１プロセッサーと、第２メモリーに展開されたプログラムを実行する第２プロセッサーと、を備える情報処理装置の制御方法であって、
    所定の条件が成立した場合、
    前記第１プロセッサー、及び、前記第２プロセッサーが第１クロックで動作する第１動作モードから、
    前記第２プロセッサーの機能の一部を、前記第１プロセッサーが実行できる状態とし、前記第１プロセッサーが前記第１クロックで動作し、前記第２プロセッサーが前記第１クロックよりも動作周波数が低い第２クロックで動作する第２動作モードへ移行することを特徴とする情報処理装置の制御方法。
  15. 前記第２メモリーは、
    前記第１動作モード時、リフレッシュ動作を実行し、
    前記第２動作モード時、セルフリフレッシュモードで実行することを特徴とする請求項１４に記載の情報処理装置の制御方法。
  16. 前記第２動作モード時、前記第２プロセッサーは、割り込み待ち状態となることを特徴とする請求項１４又は１５に記載の情報処理装置の制御方法。
  17. 所定の条件が成立した場合、
    前記第２動作モードから、前記第１プロセッサー、及び、前記第２プロセッサーが前記第２クロックで動作する第３動作モードへ移行することを特徴とする請求項１４乃至１６のいずれか１項に記載の情報処理装置の制御方法。
  18. 所定の条件が成立した場合、
    前記第２動作モードから、前記第１プロセッサーが前記第２クロックで動作する割り込み待ち状態となり、前記第２プロセッサーが前記第２クロックで動作する第４動作モードを移行することを特徴とする請求項１４乃至１７のいずれか１項に記載の情報処理装置の制御方法。
  19. 前記第１プロセッサーは、前記第１メモリーに展開されたプログラムを実行して、印刷の制御に関する処理を行い、
    前記第２プロセッサーは、前記第２メモリーに展開されたプログラムを実行して、通信に関する処理を行い、
    前記第２動作モードでは、前記第１プロセッサーが、通信に関する処理の一部を行うことを特徴とする請求項１４乃至１８のいずれか１項に記載の情報処理装置の制御方法。
  20. 第１メモリーに展開されたプログラムを実行する第１プロセッサーと、
    第２メモリーに展開されたプログラムを実行する第２プロセッサーと、を備え、
    動作モードとして、
    前記第１プロセッサー、及び、前記第２プロセッサーが第１クロックで動作する第１動作モードと、
    前記第２プロセッサーの機能の一部を、前記第１プロセッサーが実行できる状態とし、前記第１プロセッサーが前記第１クロックで動作し、前記第２プロセッサーが前記第１クロックよりも動作周波数が低い第２クロックで動作する第２動作モードと、
    を備えることを特徴とする集積回路。
JP2015043536A 2014-04-30 2015-03-05 印刷装置 Expired - Fee Related JP6467996B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015043536A JP6467996B2 (ja) 2014-04-30 2015-03-05 印刷装置
US14/688,237 US9643440B2 (en) 2014-04-30 2015-04-16 Information processing device, printing device, and control method of an information processing device
CN201510191088.4A CN105045543B (zh) 2014-04-30 2015-04-21 信息处理装置、印刷装置以及信息处理装置的控制方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014093689 2014-04-30
JP2014093689 2014-04-30
JP2015043536A JP6467996B2 (ja) 2014-04-30 2015-03-05 印刷装置

Publications (3)

Publication Number Publication Date
JP2015222560A true JP2015222560A (ja) 2015-12-10
JP2015222560A5 JP2015222560A5 (ja) 2018-03-22
JP6467996B2 JP6467996B2 (ja) 2019-02-13

Family

ID=54355204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015043536A Expired - Fee Related JP6467996B2 (ja) 2014-04-30 2015-03-05 印刷装置

Country Status (3)

Country Link
US (1) US9643440B2 (ja)
JP (1) JP6467996B2 (ja)
CN (1) CN105045543B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102659701B1 (ko) * 2018-06-04 2024-04-22 에스케이하이닉스 주식회사 반도체 장치
JP2020044742A (ja) * 2018-09-19 2020-03-26 富士ゼロックス株式会社 情報処理装置およびプログラム
JP7140627B2 (ja) * 2018-10-12 2022-09-21 住友重機械工業株式会社 情報処理装置、印刷システム及び情報処理方法
JP7139211B2 (ja) * 2018-10-12 2022-09-20 住友重機械工業株式会社 情報処理装置、印刷システム及び情報処理方法
JP7374588B2 (ja) * 2019-02-06 2023-11-07 キヤノン株式会社 Ｐｃｉデバイスに接続される省電力状態に移行可能なデバイスを備える電子機器およびその制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008152790A (ja) * 2007-12-21 2008-07-03 Canon Inc 情報処理方法、情報処理システム、プログラム及び記憶媒体
JP2011048511A (ja) * 2009-08-25 2011-03-10 Ricoh Co Ltd 半導体集積回路及び省電力制御方法
JP2012158078A (ja) * 2011-01-31 2012-08-23 Brother Industries Ltd 通信装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7694080B2 (en) * 2004-12-29 2010-04-06 Intel Corporation Method and apparatus for providing a low power mode for a processor while maintaining snoop throughput
US7800621B2 (en) * 2005-05-16 2010-09-21 Ati Technologies Inc. Apparatus and methods for control of a memory controller
JP2007047966A (ja) 2005-08-09 2007-02-22 Canon Inc 省電力制御システム
JP4804215B2 (ja) 2006-04-25 2011-11-02 キヤノン株式会社 画像形成装置及びその制御方法
CN101689106B (zh) * 2007-06-12 2013-10-09 松下电器产业株式会社 多处理器控制装置、多处理器控制方法以及多处理器控制电路
JP2010005911A (ja) 2008-06-26 2010-01-14 Canon Inc プリンタ
JP5675082B2 (ja) * 2009-11-26 2015-02-25 キヤノン株式会社 印刷装置及びその処理方法
US8681388B2 (en) 2010-03-05 2014-03-25 Toshiba Tec Kabushiki Kaisha Image forming apparatus and printing method allowing the switching of operation modes including power saving mode
JP5380373B2 (ja) 2010-06-08 2014-01-08 京セラドキュメントソリューションズ株式会社 画像形成システム、画像形成装置、および省電力印刷方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008152790A (ja) * 2007-12-21 2008-07-03 Canon Inc 情報処理方法、情報処理システム、プログラム及び記憶媒体
JP2011048511A (ja) * 2009-08-25 2011-03-10 Ricoh Co Ltd 半導体集積回路及び省電力制御方法
JP2012158078A (ja) * 2011-01-31 2012-08-23 Brother Industries Ltd 通信装置

Also Published As

Publication number Publication date
CN105045543A (zh) 2015-11-11
JP6467996B2 (ja) 2019-02-13
US20150316953A1 (en) 2015-11-05
US9643440B2 (en) 2017-05-09
CN105045543B (zh) 2018-06-15

Similar Documents

Publication Publication Date Title
JP6467996B2 (ja) 印刷装置
JP4198644B2 (ja) 半導体集積回路
KR101997316B1 (ko) 제어 장치, 제어 장치의 제어 방법 및 기억 매체
JP2011098561A (ja) 画像処理装置用コントローラー
JP5102789B2 (ja) 半導体装置及びデータプロセッサ
US20140013140A1 (en) Information processing apparatus and computer program product
JP2016012339A (ja) 情報処理装置、印刷装置、及び、制御方法
US8667181B2 (en) Communication device
JP5678784B2 (ja) 回路、電子機器、及び印刷装置
JP5508354B2 (ja) モジュール、周波数制御方法、及び周波数制御プログラム
JP2006343946A (ja) メモリアクセス制御装置及びコンピュータプログラム
JP5783348B2 (ja) 制御装置、制御プログラム、画像形成装置
US20170212549A1 (en) Semiconductor device
JP7374622B2 (ja) 情報処理装置
CN111541825B (zh) 电子装置及其控制方法
JP4839938B2 (ja) 情報処理装置及び情報処理方法
JP2015148978A (ja) 情報処理装置、情報処理装置の制御方法
JP6398666B2 (ja) 機能制御装置、情報処理装置、画像処理装置及び通信確立方法
JP2008217948A (ja) Ｓｄｒａｍ制御回路及び情報処理装置
JP4862395B2 (ja) 情報処理装置及び情報処理装置の制御方法
JP5823097B2 (ja) 電子回路、画像形成装置およびｄｄｒ−ｓｄｒａｍの初期化方法
JP2012221443A (ja) コントローラー、電子機器、及び画像処理装置
JP2011079176A (ja) 画像処理装置用コントローラー
JP7010090B2 (ja) 情報処理装置、情報処理方法、及びプログラム
JP5486368B2 (ja) マイクロコンピュータ及びマイクロコンピュータの制御方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181231

R150 Certificate of patent or registration of utility model

Ref document number: 6467996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees