JP2007193633A - インタフェース機能付きデバイス回路 - Google Patents
インタフェース機能付きデバイス回路 Download PDFInfo
- Publication number
- JP2007193633A JP2007193633A JP2006012018A JP2006012018A JP2007193633A JP 2007193633 A JP2007193633 A JP 2007193633A JP 2006012018 A JP2006012018 A JP 2006012018A JP 2006012018 A JP2006012018 A JP 2006012018A JP 2007193633 A JP2007193633 A JP 2007193633A
- Authority
- JP
- Japan
- Prior art keywords
- internal clock
- task file
- control unit
- interface function
- ata
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 claims abstract description 62
- 238000012545 processing Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 13
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
Abstract
【課題】ホストとのI/F機能を有し、内部クロック供給停止による低消費電力化が可能なインタフェース機能付きデバイス回路を得る。
【解決手段】CE−ATAI/F制御部21の制御下で、ATA制御部4によるアクセス動作の終了を検出すると、ATAタスクファイル23からATAタスクファイル22への第1の転送動作実行後、内部クロック発生回路6からの内部クロックICLK1の供給を停止させる。その後、ホスト1がATA制御部4によるアクセス動作を要求すると、ATAタスクファイル22の設定内容の書き込み後、内部クロック発生回路6からの内部クロックICLK1の供給を再開し、ATAタスクファイル22からATAタスクファイル23への第2の転送動作を実行させた後、ATA制御部4によるバッファ5に対するアクセス動作を実行させる。
【選択図】図1
【解決手段】CE−ATAI/F制御部21の制御下で、ATA制御部4によるアクセス動作の終了を検出すると、ATAタスクファイル23からATAタスクファイル22への第1の転送動作実行後、内部クロック発生回路6からの内部クロックICLK1の供給を停止させる。その後、ホスト1がATA制御部4によるアクセス動作を要求すると、ATAタスクファイル22の設定内容の書き込み後、内部クロック発生回路6からの内部クロックICLK1の供給を再開し、ATAタスクファイル22からATAタスクファイル23への第2の転送動作を実行させた後、ATA制御部4によるバッファ5に対するアクセス動作を実行させる。
【選択図】図1
Description
この発明は、ホストに接続され、ホストとのインタフェース機能を有する、HDD(Hard Disk Drive)等のインタフェース機能付きデバイス回路に関する。
現在、HDDのI/F(Interface)として、Parallel-ATA(AT Attachment)及びSerialーATA等のI/Fが用いられている。これらのI/FであるATA/ATAPIインタフェース部が例えば特許文献1に開示されている。
上記のI/Fに加え、低コスト化、低消費電力化を目的して、CE−ATA(Consumer Electronics ATA)という新しい規格が作成されている。この規格では、ホスト側とデバイス側をMMC(Multi Media Card)のI/Fの規格に基づき、信号のやり取りを行う。
なお、CE−ATAのI/Fが低消費電力化が実現できる主な理由としては、ホストとの接続に必要な端子数が10端子程度とParallel-ATAの30端子以上に比べて小さい、クロック周波数(26MHzまたは52MHz動作)がParallel-ATA(100MHz、133MHz)に比べて低い等が挙げられる。
しかしながら、CE−ATAのI/Fを用いた場合も、ホストから供給されるクロックの制御はできず、コマンド発行はホストが任意に制御するため、デバイス回路がホストの動作要求に瞬時に応答すべく、デバイス回路には常に内部クロックを供給しておく必要があった。
したがって、内部クロック動作回路(発生回路)部はホストからのアクセスがなく、動作不要な状態下においても内部クロックを供給する必要があり、その分、デバイスは電力を消費することとなる。
すなわち、従来のCE−ATAのI/Fでは、ホスト側からの動作要求に対して瞬時に応答可能にする必要性から、デバイス回路への内部クロック供給の停止は困難であり、内部クロック供給停止による低消費電力化を図ることができないという問題点があった。
この発明は上記問題点を解決するためになされたもので、ホストとのI/F機能を有し、内部クロック供給停止による低消費電力化が可能なインタフェース機能付きデバイス回路を得ることを目的とする。
この発明に係る請求項1記載のインタフェース機能付きデバイス回路は、ホストに接続され、ホストとのインタフェース機能を有するインタフェース機能部と、内部の実タスクファイルの設定内容に基づき所定の制御対象に対するアクセス動作を実行する制御対象制御部と、前記実タスクファイルの設定内容を前記実タスクファイルと等価な補助タスクファイルに転送する第1の転送動作、前記補助タスクファイルの設定内容を前記実タスクファイルに転送する第2の転送動作が可能なデータ転送機能部と、前記所定の制御対象、前記制御対象制御部及び前記データ転送機能部に第1の内部クロックを供給する第1の内部クロック発生回路と、前記インタフェース機能部に第2の内部クロックを供給する第2の内部クロック発生回路とを備え、前記インタフェース機能部は前記補助タスクファイルと前記ホストからのコマンドに基づく処理が実行可能なインタフェース制御部とを内部に有し、前記インタフェース制御部は、前記ホストからの前記コマンドに基づき前記制御対象制御部による前記アクセス動作の終了を検出すると、前記データ転送機能部に前記第1の転送動作を実行させた後、前記第1の内部クロック発生回路からの前記制御対象制御部への前記第1の内部クロックの供給を停止させるクロック停止制御と、前記内部クロックの供給停止後において、前記コマンドに基づき前記制御対象制御部による前記アクセス動作の開始を検出すると、前記補助タスクファイルへの設定内容の書き込み動作を実行するとともに、前記第1の内部クロック発生回路からの前記制御対象制御部への前記第1の内部クロックの供給を再開させ、前記データ転送機能部に前記第2の転送動作を実行させた後、前記制御対象制御部に前記アクセス動作を実行させるクロック再開制御とを実行する。
この発明に係る請求項5記載のインタフェース機能付きデバイス回路は、ホストに接続され、ホストとのインタフェース機能を有するインタフェース機能部と、実タスクファイルの設定内容に基づき所定の制御対象に対するアクセス動作を実行する制御対象制御部と、前記所定の制御対象及び前記制御対象制御部に第1の内部クロックを供給する第1の内部クロック発生回路と、前記インタフェース機能部に第2の内部クロックを供給する第2の内部クロック発生回路とを備え、前記インタフェース機能部は実タスクファイルと前記ホストからのコマンドに基づく処理が実行可能なインタフェース制御部とを内部に有し、前記インタフェース制御部は、前記ホストからの前記コマンドに基づき前記制御対象制御部による前記アクセス動作の終了を検出すると、前記第1の内部クロック発生回路からの前記制御対象制御部への前記第1の内部クロックの供給を停止させるクロック停止制御と、前記内部クロックの供給停止後において、前記コマンドに基づき前記制御対象制御部による前記アクセス動作の開始を検出すると、前記実タスクファイルへの設定内容の書き込み動作を実行するとともに、前記第1の内部クロック発生回路からの前記制御対象制御部への前記第1の内部クロックの供給を再開させ、前記制御対象制御部に前記アクセス動作を実行させるクロック再開制御とを実行する。
この発明に係る請求項1記載のインタフェース機能付きデバイス回路におけるインタフェース制御部は上記クロック停止制御によって、第1の内部クロックの供給を停止させることにより、制御対象制御部によるアクセス動作の終了後の期間において、低消費電力化を図ることができる。
さらに、インタフェース制御部は上記クロック再開制御によって、第1の内部クロックの供給の再開までに、内部の補助タスクファイルへの設定内容の書き込み動作を行うため、第1の内部クロックの供給を再開に伴い、余分に挿入される実質的な処理はデータ転送機能部による第2の転送動作のみであるため、ホストの制御対象制御部に対するアクセス動作の要求に速やかに応答することができる効果を奏する。
この発明に係る請求項5記載のインタフェース機能付きデバイス回路におけるインタフェース制御部は上記クロック停止制御によって、第1の内部クロックの供給を停止させることにより、制御対象制御部による前記アクセス動作の終了後の期間において、低消費電力化を図ることができる。
さらに、インタフェース制御部は上記クロック再開制御によって、第1の内部クロックの供給の再開までに、内部の実タスクファイルへの設定内容の書き込み動作を行うため、第1の内部クロックの供給を再開後においても、ホストの制御対象制御部に対するアクセス動作の要求に速やかに応答することができる効果を奏する。
<実施の形態1>
図1はこの発明の実施の形態1であるインタフェース機能付きデバイス回路の構成を示すブロック図である。同図に示すように、実施の形態1の(インタフェース機能付き)デバイス(回路)2Aはホスト1に接続される。ホスト1はホストコンピュータ等を意味し、デバイス2AはHDD等のI/Oデバイスに内蔵されたインタフェース機能を有するデバイス回路を意味する。
図1はこの発明の実施の形態1であるインタフェース機能付きデバイス回路の構成を示すブロック図である。同図に示すように、実施の形態1の(インタフェース機能付き)デバイス(回路)2Aはホスト1に接続される。ホスト1はホストコンピュータ等を意味し、デバイス2AはHDD等のI/Oデバイスに内蔵されたインタフェース機能を有するデバイス回路を意味する。
ホスト1はホストクロックCLK及びコマンドCMDをデバイス2Aに与え、データDAT0〜DAT7の授受をデバイス2Aとの間で行う。一方、デバイス2AはCE−ATA機能部3(インタフェース機能部)、ATA制御部4(制御対象制御部)、バッファ5(所定の制御対象)、内部クロック発生回路6及び7(第1及び第2の内部クロック発生回路)から構成される。
CE−ATA機能部3はCE−ATAI/F制御部21(インタフェース制御部)及びATAタスクファイル22(補助タスクファイル)を有し、CE−ATAI/F制御部21はホスト1とのインタフェース機能を有する、したがって、後述する内部クロックICLK2に加え、ホスト1からホストクロックCLKの供給を必要とする。
ATAタスクファイル22は後述するATAタスクファイル23(実タスクファイル)と等価な補助的ファイルである。これらCE−ATAI/F制御部21及びATAタスクファイル22には内部クロック発生回路7から内部クロックICLK2(第2の内部クロック)の供給を受けることにより動作することができる。
ATA制御部4はATAタスクファイル23及びデータ転送部24(データ転送機能部)を有し、ATAタスクファイル23は、例えば、約8ビット単位のレジスタが十数個あり、合計で100ビット程度で構成されるファイルであり、ATA制御部4は、ATAタスクファイル23の設定内容(読み出し/書き込みアドレス等)に基づき、バッファ5との読み書きが可能となる。すなわち、ATA制御部4がバッファ5にアクセスするにはATAタスクファイル23の設定内容が確定している必要がある。
なお、上記アドレスとは、例えば、制御対象がHDDの場合、HDDの中の円盤のデータが格納されている場所を指し示す値である、LBA(Logical Block Addressing)値等を意味する。
データ転送部24は、CE−ATAI/F制御部21の制御下で、ATAタスクファイル23の設定内容をATAタスクファイル22に転送する第1の転送動作と、ATAタスクファイル22の設定内容をATAタスクファイル23に転送する第2の転送動作を実行する。ATA制御部4内のATAタスクファイル23及びデータ転送部24には内部クロック発生回路6からの内部クロックICLK1(第1の内部クロック)が供給される。
バッファ5はHDD等のデバイスにアクセス時に用いられる。すなわち、バッファ5への書き込み・読み出し動作を行うことにより、HDD等のI/O装置に対する読み書きが行える。バッファ5には内部クロック発生回路6からの内部クロックICLK1が供給される。
図2は実施の形態1のデバイス2Aの内部クロック停止動作を示すタイミング図である。上記内部クロック停止動作はCE−ATAI/F制御部21による内部クロック停止制御によって行われる。
同図に示すように、ホスト1からデバイス2Aへのアクセス終了時点が時刻t0で確認されると、その後のタスクファイル移動期間T11において、データ転送部24による第1の転送動作によって、ATA制御部4内のATAタスクファイル23の設定内容が、CE−ATA機能部3内のATAタスクファイル22に転送される。
ホスト1からデバイス2Aへのアクセス終了時刻t0は、CE−ATAI/F制御部21がコマンドCMDを解析することにより得ることができる。例えば、ホスト1より入力されるコマンドCMDのビット数から、最終のエンドビット等が規定されていることから、コマンド入力開始から、その内容を解析し、コマンドCMDで指示された処理が終了後、所定期間、新たなコマンドCMDが無い場合をアクセス終了時刻とする等により、ホスト1のデバイス2Aへのアクセス終了時刻を認識することができる。上記アクセス終了時刻の認識により、ATA制御部4によるバッファ5へのアクセス動作の終了を検出することができる。
また、CE−ATAのI/Fにおいては、コマンドCMDの伝送はシリアル転送であるため、ある程度のクロックサイクル数(ホストクロックCLKの最低50サイクル程度)を必要とし、タスクファイル移動期間T11(内部クロックICLK1の2サイクル程度であり、一般的にホストクロックCLKより内部クロックICLK1の方が周波数が高い)が生じることによるオーバーヘッドは実質的に発生しない。
そして、タスクファイル移動期間T11終了後、しかる後、CE−ATAI/F制御部21が内部クロック発生回路6にクロック停止指示を与えると、内部クロック発生回路6はATA制御部4及びバッファ5用の内部クロックICLK1の供給を停止し、内部クロック停止期間T12に入る。
このように、ホスト1からデバイス2Aへのアクセスが終了すると(ATA制御部4によるアクセス動作の終了を検出すると)、データ転送部24による第1の転送動作実行後、内部クロック発生回路6からの内部クロックICLK1の供給が停止されるため、その分、低消費電力化を図ることができる。ただし、内部クロック停止期間T12においても、内部クロックICLK2は供給され続ける。
図3は実施の形態1のデバイス2Aの内部クロック再開動作を示すタイミング図である。上記内部クロック再開動作はCE−ATAI/F制御部21による内部クロック再開制御によって行われる。
まず、コマンド受信期間T21において、ホスト1よりコマンドCMDがCE−ATAI/F制御部21に送信され、CE−ATAI/F制御部21はコマンドCMDの内容を解析することによりATA制御部4の動作の必要性の有無を判断する。
当該コマンドCMDがATA制御部4のバッファ5へのアクセス動作を必要とするコマンドである場合、必ずタスクファイルに設定内容を書き込みタスクファイル設定期間T22が発生する。したがって、タスクファイル設定期間T22中に内部クロック発生回路6は停止した内部クロックICLK1の再開の準備が可能である。すなわち、CE−ATAI/F制御部21はコマンドCMDからATA制御部4の動作を必要性を判断した場合、内部クロック発生回路6にクロック再開指令を与えることにより、内部クロック発生回路6は内部クロックICLK1の発生準備をコマンド受信期間T21直後から開始することができる。なお、ATA制御部4の動作を必要としない処理としては、例えば、ATAタスクファイル23のみへのリード/ライト動作等が挙げられる。
したがって、タスクファイル設定期間T22の終了前後の時刻t1(図3ではタスクファイル設定期間T22の終了から1サイクル時間経過後の時刻で示す)から内部クロックICLK1の供給を再開し、同時に開始されるタスクファイル移動期間T23において、データ転送部24による第2の転送動作によってATAタスクファイル22の設定内容をATAタスクファイル23に転送する。タスクファイル移動期間T23は内部クロックICLK1の2サイクル分等であり十分短い期間であるため、タスクファイル移動期間T23によるオーバーヘッドは実質的に発生しない。また、このタスクファイル移動期間T23中において、ホスト1はCE−ATAI/F制御部21にコマンドCMD等を送信することができる。
その後、データアクセス期間T24において、ATA制御部4はATAタスクファイル23の設定内容に基づき、バッファ5への読み出し/書き込み動作(アクセス動作)を行う。
図3で示した内部クロック再開動作において、ATAタスクファイル23への設定内容の書き込み動作に替えて、CE−ATA機能部3によるATAタスクファイル22への設定内容の書き込み動作が実行され、CE−ATAI/F制御部21の制御下による内部クロックICLK1の再開後のタスクファイル移動期間T23において、データ転送部24による第2のデータ転送動作によりATAタスクファイル22の設定内容がATAタスクファイル23にデータ転送される。
したがって、ホスト1からバッファ5へのアクセス要求に対する応答時間として、ATA制御部4に内部クロックICLK1が常時供給されている場合と異なるのは、タスクファイル移動期間T23が余分に挿入される点のみである。
上述したように、タスクファイル移動期間T23によるオーバーヘッドは実質的に生じないため、実施の形態1のデバイス2Aはホスト1からのバッファ5へのアクセス要求に対して速やかに対応することができる。すなわち、ホスト1から見た場合、デバイス2Aはいかなる期間においても、ホスト1の要求に瞬時に応答していることになる。
また、ATAタスクファイル22,23間の第1及び第2の転送動作専用のデータ転送部24をATA制御部4内に設けることにより、第1及び第2のデータ転送動作を高速に行うことができる。
なお、内部クロック発生回路6及び7から発生させる内部クロックICLK1及びICLK2は設計の容易性を考慮して同期化されたクロックを示したが、必ずしも同期させる必要はない。
(従来回路との比較)
図8は従来のCE−ATAのI/Fを有するデバイス回路を示すブロック図である。同図に示すように、(インタフェース機能付き)デバイス(回路)52はホスト51に接続される。ホスト51はホストクロックCLK及びコマンドCMDをデバイス52に与え、データDAT0〜DAT7の授受をデバイス52との間で行う。
図8は従来のCE−ATAのI/Fを有するデバイス回路を示すブロック図である。同図に示すように、(インタフェース機能付き)デバイス(回路)52はホスト51に接続される。ホスト51はホストクロックCLK及びコマンドCMDをデバイス52に与え、データDAT0〜DAT7の授受をデバイス52との間で行う。
デバイス52がCE−ATA機能部53、ATA制御部54、バッファ55、内部クロック発生回56から構成される。
CE−ATA機能部53はCE−ATAI/F制御部61を有し、CE−ATAI/F制御部61はホスト51とのインタフェース制御を行う。
ATA制御部54はATAタスクファイル62を有し、ATAタスクファイル62の設定内容に基づき、ATA制御部54はバッファ55との読み書きが可能となる。
バッファ55はHDD等のデバイスにアクセス時に用いられる。CE−ATA機能部53、ATA制御部54及びバッファ55には内部クロック発生回56からの内部クロックICLK56が共通に供給される。
このような構成の従来のデバイス52において、例えば、ATA制御部54及びバッファ55への内部クロックICLK56の供給を停止した場合、ホスト51から内部クロック発生回56へのアクセスが必要が生じると、ATA制御部54への内部クロック供給の再開まで、ATAタスクファイル62の設定内容の書き込みができず、瞬時に応答することができない。したがって、実施の形態1のデバイス2Aのような内部クロックの停止/再開処理による低消費電力化が行えないことは明白である。
<実施の形態2>
図4はこの発明の実施の形態2であるインタフェース機能付きデバイス回路の構成を示すブロック図である。同図に示すように、実施の形態2のデバイス2Bは内部クロック発生回路7に代えて内部クロック発生回路7A及び7B(第3及び第4の内部クロック発生回路)が設けられる。内部クロック発生回路7Aから発生される内部クロックICLK2A(第3の内部クロック)がATAタスクファイル22に供給され、内部クロック発生回路7Bから発生される内部クロックICLK2B(第4の内部クロック)がCE−ATAI/F制御部21に供給される。他の構成は図1で示したデバイス2Aと同様であるため、説明を省略する。
図4はこの発明の実施の形態2であるインタフェース機能付きデバイス回路の構成を示すブロック図である。同図に示すように、実施の形態2のデバイス2Bは内部クロック発生回路7に代えて内部クロック発生回路7A及び7B(第3及び第4の内部クロック発生回路)が設けられる。内部クロック発生回路7Aから発生される内部クロックICLK2A(第3の内部クロック)がATAタスクファイル22に供給され、内部クロック発生回路7Bから発生される内部クロックICLK2B(第4の内部クロック)がCE−ATAI/F制御部21に供給される。他の構成は図1で示したデバイス2Aと同様であるため、説明を省略する。
また、実施の形態2のデバイス2Bの内部クロック停止動作は、CE−ATAI/F制御部21の制御下で、内部クロックICLK2Aが内部クロックICLK1と同時に停止され、内部クロックICLK2Bが内部クロックICLK2と同様に常時動作する点を除き、図2で示した実施の形態1のデバイス2Aと同様である。
したがって、実施の形態2のデバイス2Bでは、ホスト1からデバイス2Bへのアクセスが終了すると、しかる後、内部クロック発生回路6及び内部クロック発生回路7Aからの内部クロックICLK1及びICLK2Aの供給が停止されるため、実施の形態1以上に低消費電力化を図ることができる。
図5は実施の形態2のデバイス2Bの内部クロック再開動作を示すタイミング図である。上記内部クロック再開動作はCE−ATAI/F制御部21による内部クロック再開制御によって行われる。
まず、コマンド受信期間T31において、ホスト1よりコマンドCMDがCE−ATAI/F制御部21に送信され、当該コマンドCMDがATA制御部4のバッファ5へのアクセス動作を必要とするコマンドである場合、必ずタスクファイルに設定内容を書き込みタスクファイル設定期間T32が発生する。
したがって、タスクファイル設定期間T32に備え、CE−ATAI/F制御部21は内部クロック発生回路7Aにクロック再開指令を与えることにより、内部クロック発生回路6による内部クロックICLK2Aの供給を再開させ、内部クロックICLK2の再開時の時刻t2からタスクファイル設定期間T32が始まる。これと並行して、タスクファイル設定期間T32中に内部クロック発生回路6は内部クロックICLK1の発生の準備が可能となる。なお、コマンドCMDで指示する内容がATAタスクファイル22の設定内容の書き込みのみの場合は、内部クロックICLK1の発生準備は不要である。
したがって、タスクファイル設定期間T32の終了前後の時刻t3(図5ではタスクファイル設定期間T32の終了時の時刻で示す)から、内部クロック発生回路6は内部クロックICLK1の供給を再開し、これとほぼ同時に開始されるタスクファイル移動期間T33において、データ転送部24による第2の転送動作によって、ATAタスクファイル22の設定内容がATAタスクファイル23に転送される。タスクファイル移動期間T33は内部クロックICLK1の2サイクル分等であり十分短い期間であるため、タスクファイル移動期間T33によるオーバーヘッドは実質的に発生しない。
その後、データアクセス期間T34において、ATA制御部4はATAタスクファイル23の設定内容に基づき、バッファ5への読み出し/書き込み動作(アクセス動作)を行う。
図5で示した内部クロック再開動作において、ATAタスクファイル23への設定内容の書き込み動作に替えて、CE−ATA機能部3によるATAタスクファイル22への設定内容の書き込み動作が実行され、内部クロックICLK1の供給再開後のタスクファイル移動期間T33において、データ転送部24によりATAタスクファイル22の設定内容がATAタスクファイル23にデータ転送される。
したがって、ホスト1からバッファ5へのアクセス要求に対する応答時間として、ATA制御部4に内部クロックICLK1、ATAタスクファイル22に内部クロックICLK2Aが常時供給されている場合と異なるのは、タスクファイル移動期間T33と、内部クロックICLK2Aの供給再開に伴うコマンド受信期間T31,タスクファイル設定期間T32間のタイムラグが余分に挿入される点のみである。
内部クロック発生回路7Aは停止期間中も発振動作を続行させておき、出力のみを停止させるようにしておくことにより、上記タイムラグも十分短い時間に抑えることができる。例えば、内部クロック発生回路7Bからの内部クロックICLK2Bを受け、通常期間は内部クロックICLK2Aを内部クロックICLK2Aとして出力させ、停止期間中は強制的に内部クロックICLK2Aを固定させる選択手段を設ける等の構成が考えられる。
上述したように、タスクファイル移動期間T33によるオーバーヘッドは生じず、上記タイムラグもさほど大きくないため、実施の形態2のデバイス2Bはホスト1からのバッファ5へのアクセス要求に対して速やかに応答することができる。すなわち、ホスト1から見た場合、デバイス2Bはいかなる期間においても、ホスト1の要求にほぼ瞬時に応答していることとなる。
なお、内部クロック発生回路6,7A及び7Bから発生させる内部クロックICLK1、ICLK2A及びICLK2Bは設計の容易性を考慮して同期化されたクロックを示したが、必ずしも同期させる必要はない。
このように、実施の形態2のデバイス2Bにおいては、CE−ATAI/F制御部21によって、3種類の内部クロックのうち、2つの内部クロック(内部クロックICLK1及び内部クロックICLK2A)の停止/再開制御を行うことにより、より一層の低消費電力化を図ることができる。
<実施の形態3>
図6はこの発明の実施の形態3であるインタフェース機能付きデバイス回路の構成を示すブロック図である。同図に示すように、実施の形態3の(インタフェース機能付き)デバイス(回路)2CはATA制御部4内のデータ転送部24を除くとともに、内蔵MPU8をデータ転送機能部として構成した点を特徴とする。
図6はこの発明の実施の形態3であるインタフェース機能付きデバイス回路の構成を示すブロック図である。同図に示すように、実施の形態3の(インタフェース機能付き)デバイス(回路)2CはATA制御部4内のデータ転送部24を除くとともに、内蔵MPU8をデータ転送機能部として構成した点を特徴とする。
内蔵MPU8は通常はHDDの制御を行い、本実施の形態特有の動作として、CE−ATAI/F制御部21の指示に従い、所定のプログラムに基づくソフトウェア処理にてATAタスクファイル22,23間のデータ転送(データ転送部24による第1及び第2のデータ転送に相当)を行うことができる。そして、内蔵MPU8は内部クロック発生回路6から発生される内部クロックICLK1の供給を受ける。なお、他の構成は図4で示した実施の形態2のデバイス2Bと同様であるため、説明を省略する。
また、実施の形態3のデバイス2Cの内部クロック停止動作は、実施の形態2のデバイス2Bと同様である。
したがって、実施の形態3のデバイス2Cでは、実施の形態2と同様、ホスト1からデバイス2Cへのアクセスが終了すると、CE−ATAI/F制御部21の制御下で、内部クロック発生回路6及び内部クロック発生回路7Aからの内部クロックICLK1及びICLK2Aの供給を停止するため、実施の形態1以上に低消費電力化を図ることができる。
一方、デバイス2Cの内部クロック再開動作もタスクファイル移動期間T33間におけるデータ転送動作を上述したように内蔵MPU8が行う点を除き、図5で示した実施の形態2のデバイス2Bの動作と同様である。
したがって、実施の形態3のデバイス2Cは、実施の形態2と同様、ホスト1からのバッファ5へのアクセス要求に対して速やかに応答することができる。
このように、実施の形態3のデバイス2Cにおいては、CE−ATAI/F制御部21の制御下で、実施の形態2のデバイス2Bと同様、3種類の内部クロックのうち、2つの内部クロック(内部クロックICLK1及び内部クロックICLK2A)の停止/再開制御を行うことにより、より一層の低消費電力化を図ることができる。
さらに、内蔵MPU8は元々HDDの制御のために必要な構成要素(実施の形態1,2では発明の特徴と無関係であることから図示及び説明は省略している)であることから、データ転送部24を省略できる分、実施の形態1及び実施の形態2以上に、ハードウェア構成の簡略化を図ることができる。
なお、図6で示した実施の形態3のデバイス2Cでは、実施の形態2のデバイス2Bのデータ転送部24を内蔵MPU8に置き換えた例を示したが、実施の形態1のデバイス2Aのデータ転送部24を内蔵MPU8に置き換える構成も同様に実現可能である。
<実施の形態4>
図7はこの発明の実施の形態4であるインタフェース機能付きデバイス回路の構成を示すブロック図である。同図に示すように、実施の形態4の(インタフェース機能付き)デバイス(回路)2DはATA制御部4内のATAタスクファイル23及びデータ転送部24を除くとともに、ATA制御部4からCE−ATA機能部3内のATAタスクファイル22へのアクセス可能に構成した点を特徴とする。
図7はこの発明の実施の形態4であるインタフェース機能付きデバイス回路の構成を示すブロック図である。同図に示すように、実施の形態4の(インタフェース機能付き)デバイス(回路)2DはATA制御部4内のATAタスクファイル23及びデータ転送部24を除くとともに、ATA制御部4からCE−ATA機能部3内のATAタスクファイル22へのアクセス可能に構成した点を特徴とする。
すなわち、実施の形態4では、実施の形態1〜3のように、ATAタスクファイル22を補助タスクファイルとして用いるのでなく、実際にATA制御部4が利用する実タスクファイルとして用いている。なお、他の構成は図4で示した実施の形態2のデバイス2Bと同様であるため、説明を省略する。
また、実施の形態4のデバイス2Dの内部クロック停止動作は、第1の転送動作を不要とする点を除き、実施の形態2のデバイス2Bと同様である。
したがって、実施の形態4のデバイス2Dでは、実施の形態2と同様、ホスト1からデバイス2Dへのアクセスが終了すると、CE−ATAI/F制御部21の制御下で、内部クロック発生回路6及び内部クロック発生回路7Aからの内部クロックICLK1及びICLK2Aの供給を停止するため、実施の形態1以上に低消費電力化を図ることができる。さらに、第1の転送動作を不要とする分、速やかに内部クロック停止期間に移行することができる。
一方、デバイス2Dの内部クロック再開動作は、タスクファイル移動期間T33間における第2の転送動作が不要となり、データアクセス期間T34において、ATA制御部4はCE−ATA機能部3内のATAタスクファイル22の設定内容に基づき、バッファ5に対するアクセスを行う点を除き、実施の形態2のデバイス2Bと同様に行う。
したがって、実施の形態4のデバイス2Dは、タスクファイル移動期間T33に相当する期間が不要になる分、実施の形態2のデバイス2Bの動作より高速な応答が可能となる効果を奏する。
このように、実施の形態4のデバイス2Dにおいては、実施の形態2のデバイス2Bと同様、3種類の内部クロックのうち、2つの内部クロック(内部クロックICLK1及び内部クロックICLK2A)の停止/再開制御を行うことにより、より一層の低消費電力化を図るとともに、より高速な応答が実現する。
さらに、ATAタスクファイル23及びデータ転送部24を省略できる分、実施の形態1〜実施の形態3以上に、ハードウェア構成の簡略化を図ることができる。
なお、図7で示した実施の形態4のデバイス2Dでは、実施の形態2のデバイス2Bのデータ転送部24及びATAタスクファイル23を省略し、ATA制御部4からATAタスクファイル22へのアクセス可能な構成例を示したが、実施の形態1のデバイス2Aのデータ転送部24及びATAタスクファイル23を省略し、ATA制御部4からATAタスクファイル22へのアクセス可能な構成も同様に実現可能である。
1 ホスト、2A〜2D (インタフェース機能付き)デバイス(回路)、3 CE−ATA機能部、4 ATA制御部、5 バッファ、6,7,7A,7B 内部クロック発生回路、8 内蔵MPU、21 CE−ATAI/F制御部、22,23 ATAタスクファイル、24 データ転送部。
Claims (6)
- ホストに接続され、ホストとのインタフェース機能を有するインタフェース機能部と、
内部の実タスクファイルの設定内容に基づき所定の制御対象に対するアクセス動作を実行する制御対象制御部と、
前記実タスクファイルの設定内容を前記実タスクファイルと等価な補助タスクファイルに転送する第1の転送動作、前記補助タスクファイルの設定内容を前記実タスクファイルに転送する第2の転送動作が可能なデータ転送機能部と、
前記所定の制御対象、前記制御対象制御部及び前記データ転送機能部に第1の内部クロックを供給する第1の内部クロック発生回路と、
前記インタフェース機能部に第2の内部クロックを供給する第2の内部クロック発生回路とを備え、
前記インタフェース機能部は前記補助タスクファイルと前記ホストからのコマンドに基づく処理が実行可能なインタフェース制御部とを内部に有し、
前記インタフェース制御部は、
前記ホストからの前記コマンドに基づき前記制御対象制御部による前記アクセス動作の終了を検出すると、前記データ転送機能部に前記第1の転送動作を実行させた後、前記第1の内部クロック発生回路からの前記制御対象制御部への前記第1の内部クロックの供給を停止させるクロック停止制御と、
前記内部クロックの供給停止後において、前記コマンドに基づき前記制御対象制御部による前記アクセス動作の開始を検出すると、前記補助タスクファイルへの設定内容の書き込み動作を実行するとともに、前記第1の内部クロック発生回路からの前記制御対象制御部への前記第1の内部クロックの供給を再開させ、前記データ転送機能部に前記第2の転送動作を実行させた後、前記制御対象制御部に前記アクセス動作を実行させるクロック再開制御とを実行する、
インタフェース機能付きデバイス回路。 - 請求項1記載のインタフェース機能付きデバイス回路であって、
前記データ転送機能部は前記制御対象制御部内に設けられるデータ転送部を含む、
インタフェース機能付きデバイス回路。 - 請求項1記載のインタフェース機能付きデバイス回路であって、
前記データ転送機能部はソフトウェア処理により前記第1及び第2の転送動作が可能な内蔵MPUを含む、
インタフェース機能付きデバイス回路。 - 請求項1ないし請求項3のうち、いずれか1項に記載のインタフェース機能付きデバイス回路であって、
前記第2の内部クロックは第3及び第4の内部クロックを含み、
前記第2の内部クロック発生回路は、
前記インタフェース機能部内の前記補助タスクファイルに前記第3の内部クロックを供給する第3の内部クロック発生回路と、
前記インタフェース機能部内の前記インタフェース制御部に前記第4の内部クロックを供給する第4の内部クロック発生回路とを含み、
前記内部クロック停止制御は、前記第1の内部クロックと共に、前記補助タスクファイルへの前記第3の内部クロックの供給を停止させる制御を含み、
前記クロック再開制御における前記前記補助タスクファイルへの設定内容の書き込み動作を、前記第3の内部クロック発生回路から前記補助タスクファイルへの前記第3の内部クロックの供給再開後に行わせる、
インタフェース機能付きデバイス回路。 - ホストに接続され、ホストとのインタフェース機能を有するインタフェース機能部と、
実タスクファイルの設定内容に基づき所定の制御対象に対するアクセス動作を実行する制御対象制御部と、
前記所定の制御対象及び前記制御対象制御部に第1の内部クロックを供給する第1の内部クロック発生回路と、
前記インタフェース機能部に第2の内部クロックを供給する第2の内部クロック発生回路とを備え、
前記インタフェース機能部は実タスクファイルと前記ホストからのコマンドに基づく処理が実行可能なインタフェース制御部とを内部に有し、
前記インタフェース制御部は、
前記ホストからの前記コマンドに基づき前記制御対象制御部による前記アクセス動作の終了を検出すると、前記第1の内部クロック発生回路からの前記制御対象制御部への前記第1の内部クロックの供給を停止させるクロック停止制御と、
前記内部クロックの供給停止後において、前記コマンドに基づき前記制御対象制御部による前記アクセス動作の開始を検出すると、前記実タスクファイルへの設定内容の書き込み動作を実行するとともに、前記第1の内部クロック発生回路からの前記制御対象制御部への前記第1の内部クロックの供給を再開させ、前記制御対象制御部に前記アクセス動作を実行させるクロック再開制御とを実行する、
インタフェース機能付きデバイス回路。 - 請求項5記載のインタフェース機能付きデバイス回路であって、
前記第2の内部クロックは第3及び第4の内部クロックを含み、
前記第2の内部クロック発生回路は、
前記インタフェース機能部内の前記実タスクファイルに前記第3の内部クロックを供給する第3の内部クロック発生回路と、
前記インタフェース機能部内の前記インタフェース制御部に前記第4の内部クロックを供給する第2の内部クロック発生回路とを含み、
前記内部クロック停止制御は、前記第1の内部クロックと共に、前記実タスクファイルへの前記第3の内部クロックの供給を停止させる制御を含み、
前記クロック再開制御における前記実タスクファイルへの設定内容の書き込み動作を、前記第3の内部クロック発生回路から前記実タスクファイルへの前記第3の内部クロックの供給再開後に行わせる、
インタフェース機能付きデバイス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006012018A JP2007193633A (ja) | 2006-01-20 | 2006-01-20 | インタフェース機能付きデバイス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006012018A JP2007193633A (ja) | 2006-01-20 | 2006-01-20 | インタフェース機能付きデバイス回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007193633A true JP2007193633A (ja) | 2007-08-02 |
Family
ID=38449279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006012018A Pending JP2007193633A (ja) | 2006-01-20 | 2006-01-20 | インタフェース機能付きデバイス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007193633A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010141803A (ja) * | 2008-12-15 | 2010-06-24 | Nippon Telegr & Teleph Corp <Ntt> | データ伝達方法およびシステム |
JP2011519077A (ja) * | 2008-02-20 | 2011-06-30 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | 2つの基準クロックを有するリドライバ及びその動作方法 |
-
2006
- 2006-01-20 JP JP2006012018A patent/JP2007193633A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011519077A (ja) * | 2008-02-20 | 2011-06-30 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | 2つの基準クロックを有するリドライバ及びその動作方法 |
JP2010141803A (ja) * | 2008-12-15 | 2010-06-24 | Nippon Telegr & Teleph Corp <Ntt> | データ伝達方法およびシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4164073B2 (ja) | 多機能電源ボタンを有するコンピューター及び関連方法 | |
JP4371739B2 (ja) | シリアルataインタフェースを持つ電子機器及びシリアルataバスのパワーセーブ方法 | |
WO2010035315A1 (ja) | マルチコアcpuにおける消費電力制御方法,消費電力制御プログラム及び情報処理システム | |
KR20130002046A (ko) | 멀티 코어를 포함하는 저장 장치의 전력 관리 방법 | |
JP4563829B2 (ja) | ダイレクトメモリアクセス制御方法、ダイレクトメモリアクセス制御装置、情報処理システム、プログラム | |
US7949795B2 (en) | Power conservation in data storage device by only starting the active state when the measured time indicates data is present on the interface | |
TW201011524A (en) | Method and controller for power management | |
JP5188134B2 (ja) | メモリアクセス制御装置及びメモリアクセス制御方法 | |
JP2009080563A (ja) | 仮想マシンモニタをモニタするコンピュータとその方法、および仮想マシンモニタモニタプログラム | |
JP2003076952A (ja) | Sdメモリカードホストコントローラ及びクロック制御方法 | |
KR20150057397A (ko) | 데이터 저장 장치 | |
US10268606B2 (en) | Method, device and system for switching access modes for data storage device | |
JP2008059300A (ja) | マイクロコンピュータ | |
JP2005031729A (ja) | ディスク制御装置、ディスク装置、ディスク制御方法、ディスク制御プログラム | |
JP2007193633A (ja) | インタフェース機能付きデバイス回路 | |
JP5349775B2 (ja) | メモリコントローラ及びその制御方法 | |
US20150262696A1 (en) | Memory system and control method of memory system | |
JPH0785571A (ja) | スタンバイ機能を持つフロッピィディスクコントローラ | |
US6618790B1 (en) | Burst suspend and resume with computer memory | |
JP2005332245A (ja) | 情報処理装置及び情報処理装置を利用した媒体記憶装置 | |
JP4374070B2 (ja) | シリアルataインタフェースを持つ電子機器 | |
CN114489308B (zh) | 集成电路及其系统内编程电路 | |
JP4586645B2 (ja) | 制御回路、情報処理装置、及び制御方法 | |
JP2006185352A (ja) | 外部記憶制御装置およびそのためのプログラム | |
JP2006261996A (ja) | 情報処理装置 |