JP2005332245A - 情報処理装置及び情報処理装置を利用した媒体記憶装置 - Google Patents
情報処理装置及び情報処理装置を利用した媒体記憶装置 Download PDFInfo
- Publication number
- JP2005332245A JP2005332245A JP2004150582A JP2004150582A JP2005332245A JP 2005332245 A JP2005332245 A JP 2005332245A JP 2004150582 A JP2004150582 A JP 2004150582A JP 2004150582 A JP2004150582 A JP 2004150582A JP 2005332245 A JP2005332245 A JP 2005332245A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- interrupt
- circuit
- information processing
- clock switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3256—Power saving in optical drive
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3268—Power saving in hard disk drive
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
【解決手段】情報処理ユニット(11,26)への割り込みを受け付け、クロック切換信号を生成する割り込み制御回路(35)と、クロック切換信号に応じて、情報処理ユニットに供給するクロックを切り換えるクロック切換回路(34)とを設ける。割り込みのハードウェアの信号を使用し、回路クロックを切り換えることにより、リアルタイムに回路クロックの切り換えを行い、より低消費電力化を図ることができる。
【選択図】図2
Description
図1は、本発明の一実施の形態の情報処理装置を利用した媒体記憶装置の構成図、図2は、図1のクロック切換回路の構成図である。
図3は、本発明の一実施の形態のクロック切換方法を説明するMPU11の割り込み処理フロー図、図4は、その動作説明図である。以下、図4を参照して、図3の処理を説明する。
図5は、本発明の他の実施の形態のクロック切換回路の構成図である。図5は、クロック切換回路34のみを示すが、割り込み制御回路35は、図2と同一である。
前記情報処理ユニットは、前記割り込みの受け付けに応じて、前記割り込みステータスレジスタの受け付けた割り込みをクリアし、前記割り込み処理の終了により、前記クロック切換用割り込みレジスタをクリアすることを特徴とする付記4の情報処理装置。
11 MPU
12 インタフェース制御回路
13 メモリ(RAM)
14 データバッファ
15 データバッファ制御回路
19 媒体(磁気デイスク)
20 スピンドルモータ
22 アクチュエータ(VCM)
25 ヘッド(磁気ヘッド)
26 ハードデイスクコントローラ(情報処理装置)
30 MPUユニット(情報処理装置)
33 PLL回路
34 クロック切換回路
35 割り込み制御回路
Claims (5)
- クロックを受けて、情報処理する情報処理装置において、
割り込みを受けて、割り込み処理する情報処理ユニットと、
前記割り込みを受けて、クロック切換信号を生成する割り込み制御回路と、
前記クロック切換信号に応じて、前記情報処理ユニットに供給するクロックの周波数を切り換えるクロック切換回路とを有する
ことを特徴とする情報処理装置。 - 前記情報処理ユニットは、前記割り込み制御回路のクロック切換信号を、前記割り込み処理の終了により、クリアする
ことを特徴とする請求項1の情報処理装置。 - 前記割り込み制御回路は、複数の割り込みを受け付け、前記複数の割り込み要因の種類に応じて、選択的に前記クロック切換信号を生成する
ことを特徴とする請求項1の情報処理装置。 - 媒体記憶部に記憶されたデータを少なくとも読み取る媒体記憶装置において、
前記媒体記憶部に記憶されたデータを少なくとも読み取る媒体記憶機構と、
外部からの指示に応じて、前記媒体記憶機構を制御する制御部とを有し、
前記制御部は、
割り込みを受けて、割り込み処理する情報処理ユニットと、
前記割り込みを受けて、クロック切換信号を生成する割り込み制御回路と、
前記クロック切換信号に応じて、前記情報処理ユニットに供給するクロックの周波数を切り換えるクロック切換回路とを有する
ことを特徴とする媒体記憶装置。 - 前記情報処理ユニットは、前記割り込み制御回路のクロック切換信号を、前記割り込み処理の終了により、クリアする
ことを特徴とする請求項4の媒体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004150582A JP2005332245A (ja) | 2004-05-20 | 2004-05-20 | 情報処理装置及び情報処理装置を利用した媒体記憶装置 |
US10/980,429 US7523339B2 (en) | 2004-05-20 | 2004-11-03 | Information processing apparatus and media storage apparatus using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004150582A JP2005332245A (ja) | 2004-05-20 | 2004-05-20 | 情報処理装置及び情報処理装置を利用した媒体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005332245A true JP2005332245A (ja) | 2005-12-02 |
Family
ID=35376608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004150582A Pending JP2005332245A (ja) | 2004-05-20 | 2004-05-20 | 情報処理装置及び情報処理装置を利用した媒体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7523339B2 (ja) |
JP (1) | JP2005332245A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011203804A (ja) * | 2010-03-24 | 2011-10-13 | Renesas Electronics Corp | マイクロコンピュータ及びマイクロコンピュータの制御方法 |
JP2013114589A (ja) * | 2011-11-30 | 2013-06-10 | Seiko Epson Corp | マイクロコントローラー |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7945803B2 (en) * | 2003-06-18 | 2011-05-17 | Nethra Imaging, Inc. | Clock generation for multiple clock domains |
US7937568B2 (en) * | 2007-07-11 | 2011-05-03 | International Business Machines Corporation | Adaptive execution cycle control method for enhanced instruction throughput |
US7779237B2 (en) * | 2007-07-11 | 2010-08-17 | International Business Machines Corporation | Adaptive execution frequency control method for enhanced instruction throughput |
US9386054B2 (en) * | 2009-04-07 | 2016-07-05 | Qualcomm Incorporated | System and method for coordinated sharing of media among wireless communication devices |
TW201237630A (en) * | 2011-03-01 | 2012-09-16 | Wistron Corp | Method and computer system for processing data in a memory |
CN113568472A (zh) * | 2021-08-04 | 2021-10-29 | 上海壁仞智能科技有限公司 | 时钟阶段控制电路以及时钟阶段控制方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0887818A (ja) | 1994-09-14 | 1996-04-02 | Matsushita Electric Ind Co Ltd | Cd−romドライブ装置 |
JP3621497B2 (ja) * | 1996-03-01 | 2005-02-16 | 株式会社東芝 | コンピュータシステム及び同システムにおけるクロック停止信号制御方法 |
US6138232A (en) * | 1996-12-27 | 2000-10-24 | Texas Instruments Incorporated | Microprocessor with rate of instruction operation dependent upon interrupt source for power consumption control |
US6341355B1 (en) * | 1999-03-16 | 2002-01-22 | Lsi Logic Corporation | Automatic clock switcher |
US6587954B1 (en) * | 1999-11-24 | 2003-07-01 | Advanced Micro Devices, Inc. | Method and interface for clock switching |
JP4686065B2 (ja) * | 2001-07-05 | 2011-05-18 | 富士通セミコンダクター株式会社 | クロック制御装置およびクロック制御方法 |
-
2004
- 2004-05-20 JP JP2004150582A patent/JP2005332245A/ja active Pending
- 2004-11-03 US US10/980,429 patent/US7523339B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011203804A (ja) * | 2010-03-24 | 2011-10-13 | Renesas Electronics Corp | マイクロコンピュータ及びマイクロコンピュータの制御方法 |
US8677164B2 (en) | 2010-03-24 | 2014-03-18 | Renesas Electronics Corporation | Microcomputer and control method thereof |
JP2013114589A (ja) * | 2011-11-30 | 2013-06-10 | Seiko Epson Corp | マイクロコントローラー |
Also Published As
Publication number | Publication date |
---|---|
US20050262374A1 (en) | 2005-11-24 |
US7523339B2 (en) | 2009-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003308176A (ja) | データ記憶装置、コマンド・キューのリオーダリング方法、データ処理方法およびプログラム | |
US20050243457A1 (en) | Method and apparatus for degaussing write head in a disk drive | |
US7949795B2 (en) | Power conservation in data storage device by only starting the active state when the measured time indicates data is present on the interface | |
JP2002298307A (ja) | データ記憶装置、書き込み電流制御回路および書き込み電流の制御方法 | |
JP2009093227A (ja) | メモリアクセス制御装置及びメモリアクセス制御方法 | |
JP2005332245A (ja) | 情報処理装置及び情報処理装置を利用した媒体記憶装置 | |
JP2005031729A (ja) | ディスク制御装置、ディスク装置、ディスク制御方法、ディスク制御プログラム | |
JP2001057010A (ja) | 磁気記録再生装置及び同装置における動作保証方法 | |
JP2837155B2 (ja) | ハードディスクドライブの複写方法 | |
JP2010027105A (ja) | ディスク・ドライブ装置及びそのエラー回復処理の方法 | |
JP2000228053A (ja) | ディスクドライブの制御方法及び制御装置 | |
JP4261430B2 (ja) | 磁気ディスク装置及び読み込み・書き込み方法 | |
JP2009223955A (ja) | 電源電圧供給回路及びディスク装置 | |
JP2596315B2 (ja) | 磁気ディスク用ヘッド位置決め制御装置 | |
JP2009230789A (ja) | 記憶装置、記憶装置制御方法 | |
JP2008276818A (ja) | ディスク・ドライブ装置及びそのディスクへのアクセス方法 | |
US20030161063A1 (en) | Storage apparatus and clock control circuit | |
EP0600497A2 (en) | Disk drive controlling microcomputer | |
JP2010153005A (ja) | 電源電圧調整回路及び情報記憶装置 | |
US7289287B2 (en) | Apparatus for recording or/and reproducing information and method for reducing power consumption thereof | |
US7522364B2 (en) | Control circuit for information storage device | |
JPH05282807A (ja) | オフトラック測定機能を有する磁気ディスク装置 | |
JP2009054209A (ja) | 不揮発性半導体メモリ装置を有するディスク・ドライブ装置及びそのディスク・ドライブ装置において不揮発性半導体メモリ装置にデータを格納する方法 | |
JP2817722B2 (ja) | 磁気ディスク用ヘッド位置決め制御装置 | |
JP2007193633A (ja) | インタフェース機能付きデバイス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090710 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090804 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091022 |