JP2005234826A - プログラム、記録媒体、制御方法、及び情報処理装置 - Google Patents
プログラム、記録媒体、制御方法、及び情報処理装置 Download PDFInfo
- Publication number
- JP2005234826A JP2005234826A JP2004042147A JP2004042147A JP2005234826A JP 2005234826 A JP2005234826 A JP 2005234826A JP 2004042147 A JP2004042147 A JP 2004042147A JP 2004042147 A JP2004042147 A JP 2004042147A JP 2005234826 A JP2005234826 A JP 2005234826A
- Authority
- JP
- Japan
- Prior art keywords
- power mode
- central processing
- low power
- processing unit
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
【解決手段】 中央処理装置の実行モードを制御するプログラムであって、中央処理装置は、実行できる処理の種類及び消費電力が互いに異なる複数の実行モードを有し、情報処理装置を、中央処理装置が低電力モードから高電力モードに復帰するまでに要する時間である復帰時間を取得する復帰時間取得部と、情報処理装置の入出力デバイスが、低電力モードにおいて処理不能かつ高電力モードにおいて処理可能な処理を中央処理装置に要求してから、中央処理装置が高電力モードに復帰して当該処理を開始するまでの最長の許容時間を取得する許容時間取得部と、許容時間及び復帰時間に基づいて、中央処理装置が低電力モードに移行可能と判断した場合に、中央処理装置を低電力モードに移行可能な状態に設定する実行モード設定部として機能させるプログラムを提供する。
【選択図】図5
Description
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本図に示す例においては、(a)の例とは異なり、赤外線通信デバイス1032は、メインメモリに対するアクセスを要求してからさしたる遅延無くデータを取得できるので、障害を発生させることなく通信を継続することができる。
(項目1) 情報処理装置に設けられた中央処理装置の実行モードを制御するプログラムであって、前記中央処理装置は、実行できる処理の種類及び消費電力が互いに異なる複数の実行モードを有し、前記情報処理装置を、前記中央処理装置が、消費電力のより低い実行モードである低電力モードから、前記低電力モードより消費電力の高い実行モードである高電力モードに復帰するまでに要する時間である復帰時間を取得する復帰時間取得部と、前記情報処理装置の入出力デバイスが、前記低電力モードにおいて処理不能かつ前記高電力モードにおいて処理可能な処理を前記中央処理装置に要求してから、前記中央処理装置が前記高電力モードに復帰して当該処理を開始するまでの最長の許容時間を取得する許容時間取得部と、前記許容時間及び前記復帰時間に基づいて、前記中央処理装置が前記低電力モードに移行可能と判断した場合に、前記中央処理装置を前記低電力モードに移行可能な状態に設定する実行モード設定部として機能させるプログラム。
(項目2) 前記中央処理装置は、前記高電力モードにおいて命令を実行し、前記低電力モードにおいて命令を実行せず、前記許容時間取得部は、前記入出力デバイスが、前記中央処理装置に命令の実行を要求してから、前記中央処理装置が命令の実行を開始するまでの最長の許容時間であるCPU許容時間を取得し、前記実行モード設定部は、前記復帰時間が前記CPU許容時間より短い場合に、前記中央処理装置を前記低電力モードに移行可能な状態に設定する項目1記載のプログラム。
(項目4) 前記中央処理装置は、前記高電力モードにおいて命令を実行し、前記低電力モードにおいて命令を実行せず、前記許容時間取得部は、前記入出力デバイスが、前記中央処理装置に命令の実行を要求してから、前記中央処理装置が命令の実行を開始するまでの最長の許容時間であるCPU許容時間を更に取得し、前記実行モード設定部は、前記復帰時間が前記CPU許容時間より短いことを更に条件として、前記中央処理装置を前記低電力モードに移行可能な状態に設定する項目3記載のプログラム。
(項目6) 前記情報処理装置は、複数の入出力デバイスを有し、前記許容時間取得部は、前記複数の入出力デバイスの各々の前記許容時間を取得し、前記実行モード設定部は、前記許容時間取得部が取得した最短の前記許容時間より前記復帰時間が短くかつ最も消費電力が低い低電力モードを、前記中央処理装置が前記高電力モードから移行する移行先の低電力モードとして選択して設定する項目5記載のプログラム。
(項目7) 前記実行モード設定部は、前記移行先の低電力モードを、過去に設定していた低電力モードと比較して消費電力の高い低電力モードに変更してから、予め定められた基準設定時間が経過した場合に、前記移行先の低電力モードを、変更前の当該低電力モードに戻す設定を行う項目5記載のプログラム。
(項目9) 前記中央処理装置は、前記高電力モードから、消費電力が互いに異なる複数の前記低電力モードの何れかに移行し、前記情報処理装置は、複数の入出力デバイスを有し、前記復帰時間取得部は、前記中央処理装置が前記複数の低電力モードの各々から前記高電力モードに復帰するまでに要する復帰時間を取得し、前記許容時間取得部は、前記複数の入出力デバイスの各々の前記許容時間を取得し、前記プログラムは、前記情報処理装置を、前記入出力デバイス毎に、当該入出力デバイスのみが前記情報処理装置に設けられている場合に前記実行モード設定部が設定するべき移行先の低電力モードを、前記許容時間及び前記復帰時間に基づいて選択する移行先モード選択部として更に機能させ、前記実行モード設定部は、入出力デバイス毎に前記移行先モード選択部により選択された移行先の低電力モードのうち、最も復帰時間が短い低電力モードを、移行先の低電力モードとして設定する項目1記載のプログラム。
(項目11) 前記許容時間生成部は、前記入出力デバイスがメインメモリとの間でデータを転送する場合に、当該入出力デバイスがメインメモリとの間でデータを転送しない場合と比較して、より短い時間を前記許容時間として生成する項目10記載のプログラム。
(項目12) 情報処理装置に設けられた中央処理装置の実行モードを制御するプログラムであって、前記中央処理装置は、キャッシュメモリを有し、前記キャッシュメモリとメインメモリとのデータ一貫性制御を行いかつ消費電力のより高い高電力モードと、前記高電力モードより消費電力が低く前記一貫性制御を行わない低電力モードとを有し、前記情報処理装置を、前記低電力モードにおいて、前記情報処理装置の入出力デバイスが前記メインメモリとの間で行うデータ転送を要求した場合に、当該データ転送に障害が発生したか否かを判断する障害検出部と、前記障害検出部により障害が発生したと判断された場合に、前記中央処理装置が前記低電力モードに移行できないように設定する実行モード設定部として機能させるプログラム。
(項目14) 項目1、項目12、及び項目13の何れかに記載のプログラムを記録した記録媒体。
(項目15) 情報処理装置に設けられた中央処理装置の実行モードを制御する制御方法であって、前記中央処理装置は、実行できる処理の種類及び消費電力が互いに異なる複数の実行モードを有し、前記中央処理装置が、消費電力のより低い実行モードである低電力モードから、前記低電力モードより消費電力の高い実行モードである高電力モードに復帰するまでに要する時間である復帰時間を取得する復帰時間取得段階と、前記情報処理装置の入出力デバイスが、前記低電力モードにおいて処理不能かつ前記高電力モードにおいて処理可能な処理を前記中央処理装置に要求してから、前記中央処理装置が前記高電力モードに復帰して当該処理を開始するまでの最長の許容時間を取得する許容時間取得段階と、前記許容時間及び前記復帰時間に基づいて、前記中央処理装置が前記低電力モードに移行可能と判断した場合に、前記中央処理装置を前記低電力モードに移行可能な状態に設定する実行モード設定段階とを備える制御方法。
(項目16) 情報処理装置に設けられた中央処理装置の実行モードを制御する制御方法であって、前記中央処理装置は、キャッシュメモリを有し、前記キャッシュメモリとメインメモリとのデータ一貫性制御を行いかつ消費電力のより高い高電力モードと、前記高電力モードより消費電力が低く前記一貫性制御を行わない低電力モードとを有し、前記低電力モードにおいて、前記情報処理装置の入出力デバイスが前記メインメモリとの間で行うデータ転送を要求した場合に、当該データ転送に障害が発生したか否かを判断する障害検出段階と、前記障害検出段階において障害が発生したと判断された場合に、前記中央処理装置が前記低電力モードに移行できないように設定する実行モード設定段階とを備える制御方法。
(項目18) 中央処理装置及び入出力デバイスを備えた情報処理装置であって、前記中央処理装置は、実行できる処理の種類及び消費電力が互いに異なる複数の実行モードを有し、前記中央処理装置が、消費電力のより低い実行モードである低電力モードから、前記低電力モードより消費電力の高い実行モードである高電力モードに復帰するまでに要する時間である復帰時間を取得する復帰時間取得部と、前記情報処理装置の入出力デバイスが、前記低電力モードにおいて処理不能かつ前記高電力モードにおいて処理可能な処理を前記中央処理装置に要求してから、前記中央処理装置が前記高電力モードに復帰して当該処理を開始するまでの最長の許容時間を取得する許容時間取得部と、前記許容時間及び前記復帰時間に基づいて、前記中央処理装置が前記低電力モードに移行可能と判断した場合に、前記中央処理装置を前記低電力モードに移行可能な状態に設定する実行モード設定部とを備える情報処理装置。
(項目19) 中央処理装置及び入出力デバイスを備えた情報処理装置であって、前記中央処理装置は、キャッシュメモリを有し、前記キャッシュメモリとメインメモリとのデータ一貫性制御を行いかつ消費電力のより高い高電力モードと、前記高電力モードより消費電力が低く前記一貫性制御を行わない低電力モードとを有し、前記低電力モードにおいて、前記情報処理装置の入出力デバイスが前記メインメモリとの間で行うデータ転送を要求した場合に、当該データ転送に障害が発生したか否かを判断する障害検出部と、前記障害検出部により障害が発生したと判断された場合に、前記中央処理装置が前記低電力モードに移行できないように設定する実行モード設定部とを備える情報処理装置。
300 CPU情報記録部
310 デバイス情報記録部
500 許容時間生成部
510 復帰時間取得部
520 許容時間取得部
530 障害検出部
540 実行モード設定部
550 移行先モード選択部
1000 中央処理装置
1020 メインメモリ
Claims (19)
- 情報処理装置に設けられた中央処理装置の実行モードを制御するプログラムであって、
前記中央処理装置は、実行できる処理の種類及び消費電力が互いに異なる複数の実行モードを有し、
前記情報処理装置を、
前記中央処理装置が、消費電力のより低い実行モードである低電力モードから、前記低電力モードより消費電力の高い実行モードである高電力モードに復帰するまでに要する時間である復帰時間を取得する復帰時間取得部と、
前記情報処理装置の入出力デバイスが、前記低電力モードにおいて処理不能かつ前記高電力モードにおいて処理可能な処理を前記中央処理装置に要求してから、前記中央処理装置が前記高電力モードに復帰して当該処理を開始するまでの最長の許容時間を取得する許容時間取得部と、
前記許容時間及び前記復帰時間に基づいて、前記中央処理装置が前記低電力モードに移行可能と判断した場合に、前記中央処理装置を前記低電力モードに移行可能な状態に設定する実行モード設定部と
して機能させるプログラム。 - 前記中央処理装置は、前記高電力モードにおいて命令を実行し、前記低電力モードにおいて命令を実行せず、
前記許容時間取得部は、前記入出力デバイスが、前記中央処理装置に命令の実行を要求してから、前記中央処理装置が命令の実行を開始するまでの最長の許容時間であるCPU許容時間を取得し、
前記実行モード設定部は、前記復帰時間が前記CPU許容時間より短い場合に、前記中央処理装置を前記低電力モードに移行可能な状態に設定する
請求項1記載のプログラム。 - 前記中央処理装置は、キャッシュメモリを有し、前記高電力モードにおいて前記キャッシュメモリ及びメインメモリの一貫性を保つ処理である一貫性制御を行い、前記低電力モードにおいて前記一貫性制御を行わず、
前記許容時間取得部は、前記入出力デバイスが、前記情報処理装置のメインメモリへのアクセスを要求してから、前記中央処理装置が前記一貫性制御を行える状態となるまでの最長の許容時間であるバス許容時間を取得し、
前記実行モード設定部は、前記復帰時間が前記バス許容時間より短い場合に、前記中央処理装置を前記低電力モードに移行可能な状態に設定する
請求項1記載のプログラム。 - 前記中央処理装置は、前記高電力モードにおいて命令を実行し、前記低電力モードにおいて命令を実行せず、
前記許容時間取得部は、前記入出力デバイスが、前記中央処理装置に命令の実行を要求してから、前記中央処理装置が命令の実行を開始するまでの最長の許容時間であるCPU許容時間を更に取得し、
前記実行モード設定部は、前記復帰時間が前記CPU許容時間より短いことを更に条件として、前記中央処理装置を前記低電力モードに移行可能な状態に設定する
請求項3記載のプログラム。 - 前記中央処理装置は、前記高電力モードから、消費電力が互いに異なる複数の前記低電力モードの何れかに移行し、
前記復帰時間取得部は、前記中央処理装置が前記複数の低電力モードの各々から前記高電力モードに復帰するまでに要する復帰時間を取得し、
前記実行モード設定部は、前記複数の低電力モードのうち、前記許容時間より復帰時間が短くかつ最も消費電力が低い低電力モードを、前記中央処理装置が前記高電力モードから移行する移行先の低電力モードとして選択して設定する
請求項1記載のプログラム。 - 前記情報処理装置は、複数の入出力デバイスを有し、
前記許容時間取得部は、前記複数の入出力デバイスの各々の前記許容時間を取得し、
前記実行モード設定部は、前記許容時間取得部が取得した最短の前記許容時間より前記復帰時間が短くかつ最も消費電力が低い低電力モードを、前記中央処理装置が前記高電力モードから移行する移行先の低電力モードとして選択して設定する
請求項5記載のプログラム。 - 前記実行モード設定部は、前記移行先の低電力モードを、過去に設定していた低電力モードと比較して消費電力の高い低電力モードに変更してから、予め定められた基準設定時間が経過した場合に、前記移行先の低電力モードを、変更前の当該低電力モードに戻す設定を行う
請求項5記載のプログラム。 - 前記実行モード設定部が、前記移行先の低電力モードを、変更前の当該低電力モードと比較して消費電力の高い低電力モードに変更してから、予め定められた基準設定時間が経過した場合に、前記許容時間取得部は、前記入出力デバイスを管理するデバイスドライバに、前記許容時間を問い合わせ、
前記実行モード設定部は、当該問合せの返答を取得できない場合に、前記移行先の低電力モードを、変更前の当該低電力モードに戻す設定を行う
請求項7記載のプログラム。 - 前記中央処理装置は、前記高電力モードから、消費電力が互いに異なる複数の前記低電力モードの何れかに移行し、
前記情報処理装置は、複数の入出力デバイスを有し、
前記復帰時間取得部は、前記中央処理装置が前記複数の低電力モードの各々から前記高電力モードに復帰するまでに要する復帰時間を取得し、
前記許容時間取得部は、前記複数の入出力デバイスの各々の前記許容時間を取得し、
前記プログラムは、前記情報処理装置を、
前記入出力デバイス毎に、当該入出力デバイスのみが前記情報処理装置に設けられている場合に前記実行モード設定部が設定するべき移行先の低電力モードを、前記許容時間及び前記復帰時間に基づいて選択する移行先モード選択部として更に機能させ、
前記実行モード設定部は、入出力デバイス毎に前記移行先モード選択部により選択された移行先の低電力モードのうち、最も復帰時間が短い低電力モードを、移行先の低電力モードとして設定する
請求項1記載のプログラム。 - 当該プログラムは、前記入出力デバイスの動作状態に基づいて当該入出力デバイスの前記許容時間を生成する許容時間生成部として前記情報処理装置を更に機能させ、
前記許容時間取得部は、前記許容時間生成部から前記許容時間を取得する
請求項1記載のプログラム。 - 前記許容時間生成部は、前記入出力デバイスがメインメモリとの間でデータを転送する場合に、当該入出力デバイスがメインメモリとの間でデータを転送しない場合と比較して、より短い時間を前記許容時間として生成する
請求項10記載のプログラム。 - 情報処理装置に設けられた中央処理装置の実行モードを制御するプログラムであって、
前記中央処理装置は、キャッシュメモリを有し、前記キャッシュメモリとメインメモリとのデータ一貫性制御を行いかつ消費電力のより高い高電力モードと、前記高電力モードより消費電力が低く前記一貫性制御を行わない低電力モードとを有し、
前記情報処理装置を、
前記低電力モードにおいて、前記情報処理装置の入出力デバイスが前記メインメモリとの間で行うデータ転送を要求した場合に、当該データ転送に障害が発生したか否かを判断する障害検出部と、
前記障害検出部により障害が発生したと判断された場合に、前記中央処理装置が前記低電力モードに移行できないように設定する実行モード設定部と
して機能させるプログラム。 - 情報処理装置の中央処理装置を、実行できる処理の種類及び消費電力が互いに異なる複数の実行モードの何れかにより動作させる制御を行うプログラムであって、
前記中央処理装置は、消費電力のより高い実行モードである高電力モードから、前記高電力モードより消費電力の低い複数の実行モードである複数の低電力モードの何れかに移行し、
前記情報処理装置を、
前記中央処理装置が前記複数の低電力モードの各々から前記高電力モードに復帰するまでに要する時間である復帰時間を取得する復帰時間取得部と、
前記複数の低電力モードの各々について、前記情報処理装置の入出力デバイスが、当該低電力モードにおいて処理不能かつ前記高電力モードにおいて処理可能な処理を前記中央処理装置に要求してから、前記中央処理装置が前記高電力モードに復帰して当該処理を開始するまでの最長の許容時間を取得する許容時間取得部と、
前記入出力デバイスが前記情報処理装置に設けられており他の入出力デバイスが設けられていない場合において前記中央処理装置が移行すべき移行先の低電力モードを、前記許容時間及び前記復帰時間に基づいて選択し、選択した低電力モードを示す情報を出力する移行先モード選択部と
して機能させるプログラム。 - 請求項1、請求項12、及び請求項13の何れかに記載のプログラムを記録した記録媒体。
- 情報処理装置に設けられた中央処理装置の実行モードを制御する制御方法であって、
前記中央処理装置は、実行できる処理の種類及び消費電力が互いに異なる複数の実行モードを有し、
前記中央処理装置が、消費電力のより低い実行モードである低電力モードから、前記低電力モードより消費電力の高い実行モードである高電力モードに復帰するまでに要する時間である復帰時間を取得する復帰時間取得段階と、
前記情報処理装置の入出力デバイスが、前記低電力モードにおいて処理不能かつ前記高電力モードにおいて処理可能な処理を前記中央処理装置に要求してから、前記中央処理装置が前記高電力モードに復帰して当該処理を開始するまでの最長の許容時間を取得する許容時間取得段階と、
前記許容時間及び前記復帰時間に基づいて、前記中央処理装置が前記低電力モードに移行可能と判断した場合に、前記中央処理装置を前記低電力モードに移行可能な状態に設定する実行モード設定段階と
を備える制御方法。 - 情報処理装置に設けられた中央処理装置の実行モードを制御する制御方法であって、
前記中央処理装置は、キャッシュメモリを有し、前記キャッシュメモリとメインメモリとのデータ一貫性制御を行いかつ消費電力のより高い高電力モードと、前記高電力モードより消費電力が低く前記一貫性制御を行わない低電力モードとを有し、
前記低電力モードにおいて、前記情報処理装置の入出力デバイスが前記メインメモリとの間で行うデータ転送を要求した場合に、当該データ転送に障害が発生したか否かを判断する障害検出段階と、
前記障害検出段階において障害が発生したと判断された場合に、前記中央処理装置が前記低電力モードに移行できないように設定する実行モード設定段階と
を備える制御方法。 - 情報処理装置の中央処理装置を、実行できる処理の種類及び消費電力が互いに異なる複数の実行モードの何れかにより動作させる制御を行う制御方法であって、
前記中央処理装置は、消費電力のより高い実行モードである高電力モードから、前記高電力モードより消費電力の低い複数の実行モードである複数の低電力モードの何れかに移行し、
前記中央処理装置が前記複数の低電力モードの各々から前記高電力モードに復帰するまでに要する時間である復帰時間を取得する復帰時間取得段階と、
前記複数の低電力モードの各々について、前記情報処理装置の入出力デバイスが、当該低電力モードにおいて処理不能かつ前記高電力モードにおいて処理可能な処理を前記中央処理装置に要求してから、前記中央処理装置が前記高電力モードに復帰して当該処理を開始するまでの最長の許容時間を取得する許容時間取得段階と、
前記入出力デバイスが前記情報処理装置に設けられており他の入出力デバイスが設けられていない場合において前記中央処理装置が移行すべき移行先の低電力モードを、前記許容時間及び前記復帰時間に基づいて選択し、選択した低電力モードを示す情報を出力する移行先モード選択段階と
を備える制御方法。 - 中央処理装置及び入出力デバイスを備えた情報処理装置であって、
前記中央処理装置は、実行できる処理の種類及び消費電力が互いに異なる複数の実行モードを有し、
前記中央処理装置が、消費電力のより低い実行モードである低電力モードから、前記低電力モードより消費電力の高い実行モードである高電力モードに復帰するまでに要する時間である復帰時間を取得する復帰時間取得部と、
前記情報処理装置の入出力デバイスが、前記低電力モードにおいて処理不能かつ前記高電力モードにおいて処理可能な処理を前記中央処理装置に要求してから、前記中央処理装置が前記高電力モードに復帰して当該処理を開始するまでの最長の許容時間を取得する許容時間取得部と、
前記許容時間及び前記復帰時間に基づいて、前記中央処理装置が前記低電力モードに移行可能と判断した場合に、前記中央処理装置を前記低電力モードに移行可能な状態に設定する実行モード設定部と
を備える情報処理装置。 - 中央処理装置及び入出力デバイスを備えた情報処理装置であって、
前記中央処理装置は、キャッシュメモリを有し、前記キャッシュメモリとメインメモリとのデータ一貫性制御を行いかつ消費電力のより高い高電力モードと、前記高電力モードより消費電力が低く前記一貫性制御を行わない低電力モードとを有し、
前記低電力モードにおいて、前記情報処理装置の入出力デバイスが前記メインメモリとの間で行うデータ転送を要求した場合に、当該データ転送に障害が発生したか否かを判断する障害検出部と、
前記障害検出部により障害が発生したと判断された場合に、前記中央処理装置が前記低電力モードに移行できないように設定する実行モード設定部と
を備える情報処理装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004042147A JP4316399B2 (ja) | 2004-02-18 | 2004-02-18 | プログラム、記録媒体、制御方法、及び情報処理装置 |
CNB2005100079851A CN100419636C (zh) | 2004-02-18 | 2005-02-04 | 控制cpu执行模式的信息处理设备 |
TW094103529A TWI357557B (en) | 2004-02-18 | 2005-02-04 | Program product for controlling an execution mode |
US11/060,474 US7325151B2 (en) | 2004-02-18 | 2005-02-17 | Program, recording medium, method, and information processing apparatus for controlling an execution mode of a CPU |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004042147A JP4316399B2 (ja) | 2004-02-18 | 2004-02-18 | プログラム、記録媒体、制御方法、及び情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005234826A true JP2005234826A (ja) | 2005-09-02 |
JP4316399B2 JP4316399B2 (ja) | 2009-08-19 |
Family
ID=34987769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004042147A Expired - Fee Related JP4316399B2 (ja) | 2004-02-18 | 2004-02-18 | プログラム、記録媒体、制御方法、及び情報処理装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7325151B2 (ja) |
JP (1) | JP4316399B2 (ja) |
CN (1) | CN100419636C (ja) |
TW (1) | TWI357557B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010165350A (ja) * | 2008-12-31 | 2010-07-29 | Intel Corp | 電力管理のための下流デバイスのサービス待ち時間報告 |
JP2010165349A (ja) * | 2008-12-31 | 2010-07-29 | Intel Corp | 電力管理のためのアイドル期間報告 |
JP2012212467A (ja) * | 2008-03-31 | 2012-11-01 | Intel Corp | レイテンシガイダンスに基づくプラットフォームのパワーマネジメント |
JP2013516025A (ja) * | 2010-01-11 | 2013-05-09 | クアルコム,インコーポレイテッド | コンピューティングデバイスのための動的低電力モード実装 |
JP2013516009A (ja) * | 2010-01-11 | 2013-05-09 | クアルコム,インコーポレイテッド | 動的電力管理のためのドメイン固有言語、コンパイラ、およびjit |
JP2015064676A (ja) * | 2013-09-24 | 2015-04-09 | 株式会社東芝 | 情報処理装置、半導体装置、情報処理方法およびプログラム |
JP2016181235A (ja) * | 2015-03-25 | 2016-10-13 | 株式会社東芝 | 半導体装置、電力制御方法及びプログラム |
JP2022515687A (ja) * | 2017-11-29 | 2022-02-22 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | コンピューティングシステムにおける動的な割り込みレート制御 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4189882B2 (ja) * | 2004-05-11 | 2008-12-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 記録媒体、情報処理装置、制御方法、及びプログラム |
US7430677B2 (en) * | 2004-08-05 | 2008-09-30 | Canon Kabushiki Kaisha | Data processing device, and control method of data processing device |
JP4314249B2 (ja) * | 2006-04-21 | 2009-08-12 | キヤノン株式会社 | 省エネモード搭載装置を制御する情報処理装置及びその制御方法 |
US7529956B2 (en) * | 2006-07-17 | 2009-05-05 | Microsoft Corporation | Granular reduction in power consumption |
US8707073B2 (en) | 2011-08-31 | 2014-04-22 | International Business Machines Corporation | Energy-efficient polling loop |
CN102929381B (zh) * | 2012-10-22 | 2015-08-05 | 威盛电子股份有限公司 | 电子系统及其电源管理方法 |
US20170177068A1 (en) * | 2015-12-17 | 2017-06-22 | Intel Corporation | Systems, methods and devices for standby power savings |
JP7163002B2 (ja) | 2016-05-25 | 2022-10-31 | キヤノン株式会社 | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 |
JP7374588B2 (ja) * | 2019-02-06 | 2023-11-07 | キヤノン株式会社 | Pciデバイスに接続される省電力状態に移行可能なデバイスを備える電子機器およびその制御方法 |
CN112147931B (zh) * | 2020-09-22 | 2022-06-24 | 哲库科技(北京)有限公司 | 一种信号处理器的控制方法、装置、设备以及存储介质 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH086681A (ja) * | 1994-04-18 | 1996-01-12 | Hitachi Ltd | 省電力制御システム |
JPH086881A (ja) | 1994-06-22 | 1996-01-12 | Chubu Nippon Denki Software Kk | 通信処理装置のメモリ制御方法および通信処理装置のメ モリ制御方式 |
TW382670B (en) * | 1996-11-21 | 2000-02-21 | Hitachi Ltd | Low power processor |
US5999730A (en) * | 1997-10-27 | 1999-12-07 | Phoenix Technologies Limited | Generation of firmware code using a graphic representation |
US6941480B1 (en) * | 2000-09-30 | 2005-09-06 | Intel Corporation | Method and apparatus for transitioning a processor state from a first performance mode to a second performance mode |
JP3987692B2 (ja) * | 2001-06-12 | 2007-10-10 | 太陽誘電株式会社 | 誘電体磁器組成物及び磁器コンデンサ |
US20030071805A1 (en) * | 2001-10-17 | 2003-04-17 | Stanley Randy P. | Powering down display screens of processor-based systems |
US6934199B2 (en) * | 2002-12-11 | 2005-08-23 | Micron Technology, Inc. | Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency |
JP4100173B2 (ja) * | 2003-01-08 | 2008-06-11 | 株式会社村田製作所 | 誘電体セラミックおよび積層セラミックコンデンサ |
JP4151566B2 (ja) * | 2003-02-25 | 2008-09-17 | 株式会社デンソー | マイクロコンピュータ |
US7237131B2 (en) * | 2003-12-30 | 2007-06-26 | Intel Corporation | Transaction-based power management in a computer system |
-
2004
- 2004-02-18 JP JP2004042147A patent/JP4316399B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-04 TW TW094103529A patent/TWI357557B/zh active
- 2005-02-04 CN CNB2005100079851A patent/CN100419636C/zh active Active
- 2005-02-17 US US11/060,474 patent/US7325151B2/en active Active
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012212467A (ja) * | 2008-03-31 | 2012-11-01 | Intel Corp | レイテンシガイダンスに基づくプラットフォームのパワーマネジメント |
US8631257B2 (en) | 2008-03-31 | 2014-01-14 | Intel Corporation | Platform power management based on latency guidance |
JP2014206996A (ja) * | 2008-03-31 | 2014-10-30 | インテル・コーポレーション | レイテンシガイダンスに基づくプラットフォームのパワーマネジメント |
US9459684B2 (en) | 2008-12-31 | 2016-10-04 | Intel Corporation | Idle duration reporting for power management |
JP2010165349A (ja) * | 2008-12-31 | 2010-07-29 | Intel Corp | 電力管理のためのアイドル期間報告 |
US9838967B2 (en) | 2008-12-31 | 2017-12-05 | Intel Corporation | Downstream device service latency reporting for power management |
US10182398B2 (en) | 2008-12-31 | 2019-01-15 | Intel Corporation | Downstream device service latency reporting for power management |
US8601296B2 (en) | 2008-12-31 | 2013-12-03 | Intel Corporation | Downstream device service latency reporting for power management |
JP2010165350A (ja) * | 2008-12-31 | 2010-07-29 | Intel Corp | 電力管理のための下流デバイスのサービス待ち時間報告 |
JP2013516025A (ja) * | 2010-01-11 | 2013-05-09 | クアルコム,インコーポレイテッド | コンピューティングデバイスのための動的低電力モード実装 |
US9235251B2 (en) | 2010-01-11 | 2016-01-12 | Qualcomm Incorporated | Dynamic low power mode implementation for computing devices |
US9182810B2 (en) | 2010-01-11 | 2015-11-10 | Qualcomm Incorporated | Domain specific language, compiler and JIT for dynamic power management |
JP2013516009A (ja) * | 2010-01-11 | 2013-05-09 | クアルコム,インコーポレイテッド | 動的電力管理のためのドメイン固有言語、コンパイラ、およびjit |
JP2015064676A (ja) * | 2013-09-24 | 2015-04-09 | 株式会社東芝 | 情報処理装置、半導体装置、情報処理方法およびプログラム |
US10203740B2 (en) | 2013-09-24 | 2019-02-12 | Toshiba Memory Corporation | Information processing device and semiconductor device |
JP2016181235A (ja) * | 2015-03-25 | 2016-10-13 | 株式会社東芝 | 半導体装置、電力制御方法及びプログラム |
JP2022515687A (ja) * | 2017-11-29 | 2022-02-22 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | コンピューティングシステムにおける動的な割り込みレート制御 |
JP7315559B2 (ja) | 2017-11-29 | 2023-07-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | コンピューティングシステムにおける動的な割り込みレート制御 |
Also Published As
Publication number | Publication date |
---|---|
JP4316399B2 (ja) | 2009-08-19 |
CN100419636C (zh) | 2008-09-17 |
TW200602848A (en) | 2006-01-16 |
CN1658127A (zh) | 2005-08-24 |
TWI357557B (en) | 2012-02-01 |
US7325151B2 (en) | 2008-01-29 |
US20050210312A1 (en) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4316399B2 (ja) | プログラム、記録媒体、制御方法、及び情報処理装置 | |
US6243831B1 (en) | Computer system with power loss protection mechanism | |
JP6197196B2 (ja) | 電力効率の優れたプロセッサアーキテクチャ | |
JP5060487B2 (ja) | ダイナミックメモリサイジングのレイテンシを最適化する方法、システムおよびプログラム | |
TWI472914B (zh) | 具有可移除式非揮發性半導體記憶體模組之硬碟驅動器、硬碟總成、膝上型電腦和用於非揮發性半導體記憶體模組移除檢測之硬碟控制器積體電路 | |
JP3857661B2 (ja) | 情報処理装置、プログラム、及び記録媒体 | |
US20120226925A1 (en) | Method for switching operating system and electronic apparatus using the same | |
JP2006120114A (ja) | 多機能電源ボタンを有するコンピューター及び関連方法 | |
JPH11161385A (ja) | コンピュータシステムおよびそのシステムステート制御方法 | |
JP5885881B2 (ja) | コンピューティングデバイスにおける電源オフ状態の実施 | |
TW201011524A (en) | Method and controller for power management | |
JP2004127040A (ja) | 情報処理装置、制御方法、プログラム、及び記録媒体 | |
US20160117269A1 (en) | System and method for providing universal serial bus link power management policies in a processor environment | |
US8717371B1 (en) | Transitioning between operational modes in a hybrid graphics system | |
US6378076B1 (en) | Substantially undetectable data processing | |
US8717372B1 (en) | Transitioning between operational modes in a hybrid graphics system | |
CN103970253B (zh) | 省电操作方法与电子装置 | |
US11036668B2 (en) | Electronic apparatus including device configured to be shifted to power saving state and connected to PCI device, and control method thereof | |
JP2006221557A (ja) | 情報処理装置および該情報処理装置の状態制御方法 | |
JP6691312B1 (ja) | 情報処理システム、情報処理装置およびプログラム | |
JP3769541B2 (ja) | コンピュータ装置、miniPCIカード、自動電源オン回路、および自動立ち上げ方法 | |
WO2011016080A1 (ja) | 情報処理装置、情報処理方法 | |
JP4691180B2 (ja) | 情報処理装置 | |
JP2002351585A (ja) | コンピュータ装置、電源供給装置およびコンピュータ装置の電源供給方法 | |
US20100138597A1 (en) | Information Processing System, System Controller, and Memory Control Method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20050928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051129 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20051129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4316399 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140529 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |