JP2015204452A - 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 - Google Patents
積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 Download PDFInfo
- Publication number
- JP2015204452A JP2015204452A JP2014131246A JP2014131246A JP2015204452A JP 2015204452 A JP2015204452 A JP 2015204452A JP 2014131246 A JP2014131246 A JP 2014131246A JP 2014131246 A JP2014131246 A JP 2014131246A JP 2015204452 A JP2015204452 A JP 2015204452A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic body
- multilayer ceramic
- ceramic capacitor
- disposed
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 87
- 239000000919 ceramic Substances 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims description 34
- 229920005989 resin Polymers 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229920001187 thermosetting polymer Polymers 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 239000011256 inorganic filler Substances 0.000 claims description 2
- 229910003475 inorganic filler Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 12
- 230000005484 gravity Effects 0.000 description 7
- 230000005534 acoustic noise Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000002003 electrode paste Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】本発明は、積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板に関する。【解決手段】本発明の一実施形態によれば、厚さ方向に対向する上面及び下面、長さ方向に対向する第１及び第２の端面を有し幅より厚さが大きいセラミック本体と、上記セラミック本体内に配置された内部電極と、上記セラミック本体の第１及び第２の端面にそれぞれ配置され上記セラミック本体の下面に伸びた下部バンド部を含む第１及び第２の外部電極と、上記下部バンド部が露出するように上記第１及び第２の外部電極及び上記セラミック本体の表面に配置される絶縁部と、を含み、上記絶縁部は下部の厚さが上部の厚さより厚い積層セラミックキャパシタが提供される。【選択図】図１
Description
本発明は、積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板に関する。
積層セラミックキャパシタは、積層された複数の誘電体層、一つの誘電体層を介して対向配置される内部電極、及び上記内部電極に電気的に接続された外部電極を含む。
積層セラミックキャパシタは、基板に実装されて用いられ、基板への実装時に回路基板上の実装パッド上にハンダを介して電気的に連結され、上記実装パッドは、基板上の配線パターンや導電性ビアを介して他の外部回路と連結されることができる。
本発明の目的は、積層セラミックキャパシタ及び積層セラミックキャパシタが実装された基板を提供することである。
本発明の一実施形態によれば、内部電極と誘電体層を備えるセラミック本体と、上記セラミック本体に配置された第１及び第２の外部電極と、上記セラミック本体及び上記第１及び第２の外部電極の表面に配置される絶縁部と、を含む積層セラミックキャパシタが提供される。
上記積層セラミックキャパシタにおいて、上記セラミック本体の厚さ寸法は、セラミック本体の幅寸法より大きい。
上記絶縁部は、上記外部電極のうち上記セラミック本体の下面に伸びたバンド部が露出するように外部電極及びセラミック本体の表面に配置され、積層セラミックキャパシタの実装安定性の向上のために上部の厚さより下部の厚さが厚く形成される。
本発明の他の実施形態によれば、上部に第１及び第２の電極パッドを有する印刷回路基板と、上記印刷回路基板上に配置された積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、内部電極を備え幅より厚さが大きいセラミック本体、上記セラミック本体の第１及び第２の端面に配置される第１及び第２の外部電極、及び上記セラミック本体及び上記第１及び第２の外部電極の表面に配置される絶縁部を含む積層セラミックキャパシタの実装基板が提供される。
本発明の一実施形態によれば、チップの倒れ現象が改善されて実装安定性に優れた積層セラミックキャパシタ及びその実装基板を提供することができる。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
積層セラミックキャパシタ
図１は本発明の一実施形態による積層セラミックキャパシタ１００を概略的に示す斜視図であり、図２は図１のＡ‐Ａ’線に沿う断面図である。
図１は本発明の一実施形態による積層セラミックキャパシタ１００を概略的に示す斜視図であり、図２は図１のＡ‐Ａ’線に沿う断面図である。
図１及び図２を参照すると、本発明の一実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０、外部電極１３１、１３２、及び絶縁部１４０を含む。
上記セラミック本体１１０は、複数の誘電体層１１１を含み、厚さ方向に対向する上面ＳＴ及び下面ＳＢ、幅方向に対向する第１の側面１及び第２の側面２、及び長さ方向に対向する第１の端面３及び第２の端面４を有することができる。上記セラミック本体１１０の形状は、特に制限されない。例えば、上記セラミック本体１１０は、完全な直線を有する六面体状ではないが、略六面体状である。
上記セラミック本体１１０は、複数の誘電体層１１１と内部電極１２１、１２２を含むことができる。
上記セラミック本体は、誘電体層１１１上に形成された内部電極１２１、１２２を含み、内部電極が形成された複数の誘電体層が積層されて形成されることができる。上記内部電極は、第１の内部電極１２１及び第２の内部電極１２２を含むことができる。上記第１及び第２の内部電極１２１、１２２は、一つの誘電体層１１１を介して上記誘電体層上に交互に配置されることができる。
上記第１の内部電極１２１は上記セラミック本体の第１の端面３から露出し、上記第２の内部電極１２２は上記セラミック本体の第２の端面４から露出することができる。
また、上記セラミック本体１１０は、内部電極を外部衝撃から保護するために最外側内部電極の外側に配置されたカバー層１１２、１１３を含むことができる。
本発明の一実施形態によれば、図１及び図２のＴ‐方向はセラミック本体１１０の厚さ方向、Ｌ‐方向はセラミック本体１１０の長さ方向、Ｗ‐方向はセラミック本体１１０の幅方向である。
上記厚さ（Ｔ）方向とは、本発明の積層セラミックキャパシタ１００を基板に実装するときに基板に垂直な方向のことである。
本発明の一実施形態によれば、上記誘電体層１１１及び内部電極１２１、１２２は、図２に示されているようにセラミック本体の厚さ（Ｔ）方向に積層されることができる。
図１及び図２に示されているように、本発明の一実施形態による積層セラミックキャパシタは、高容量を具現するために、幅（Ｗ）寸法と厚さ（Ｔ）寸法が同じではなく、上記セラミック本体１１０の幅（Ｗ）寸法よりも厚さ（Ｔ）寸法が大きい。
本発明の一実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０の厚さ寸法の増加によって、基板への実装時に十分な空間確保が可能であり且つ高容量を具現することができる。
図２のように内部電極１２１、１２２を上記セラミック本体１１０の厚さ方向に積層してセラミック本体の厚さを増加させる場合、内部電極１２１、１２２の積層数を増加させることができる。これにより、印刷回路基板に積層セラミックキャパシタを実装するときに印刷回路基板上で積層セラミックキャパシタが占める面積を増加させなくても容量を増加させることができる。
本発明の一実施形態によれば、上記下面ＳＢは、上記積層セラミックキャパシタを印刷回路基板に実装するときに印刷回路基板と隣接して対向する実装面でもある。
上記内部電極１２１、１２２がセラミック本体１１０の厚さ方向に積層された場合、上記第１及び第２の内部電極１２１、１２２は、上記セラミック本体の上面ＳＴ又は下面ＳＢに水平に配置されることができる。例えば、上記第１及び第２の内部電極１２１、１２２は、積層セラミックキャパシタを印刷回路基板に実装するとき、上記印刷回路基板と対向する面である下面ＳＢ（実装面）に水平に配置されることができる。
上記セラミック本体１１０は、複数の誘電体層１１１及び内部電極１２１、１２２を積層した後に焼成することにより形成されることができる。このようなセラミック本体１１０の形状、寸法及び誘電体層１１１の積層数は、本実施形態に限定されない。
上記誘電体層１１１の積層数は、特に制限されないが、セラミック本体の厚さ方向に誘電体層及び内部電極が積層される場合は、例えば、５００層以上であれば良い。誘電体層がセラミック本体の厚さ方向に積層される場合、上記のように誘電体層１１１の積層数を５００層以上にすることにより、上記セラミック本体の厚さ（Ｔ）が幅（Ｗ）より大きい高容量積層セラミックキャパシタを具現することができる。
本発明の一実施形態によれば、上記誘電体層１１１の平均厚さは、積層セラミックキャパシタの容量設計に合わせて任意に変わっても良い。
また、誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含むことができるが、本発明はこれに限定されるものではない。
上記カバー層１１２、１１３は、内部電極を含まないことを除いて誘電体層１１１と同じ材質及び構成を有することができる。上記カバー層は、単一の誘電体層又は二つ以上の誘電体層を積層して形成されたものであり、物理的又は化学的ストレスによる第１及び第２の内部電極１２１、１２２の損傷を防止する役割を行うことができる。
上記第１及び第２の内部電極１２１、１２２は、特に制限されず、例えば、パラジウム（Ｐｄ）、パラジウム‐銀（Ｐｄ‐Ａｇ）合金等の貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一つ以上の物質からなる導電性ペーストを用いて形成されることができる。
一方、上記第１及び第２の内部電極１２１、１２２は、相違する極性を有する一対の電極であり、誘電体層１１１上に所定の厚さで導電性金属を含む導電性ペーストを印刷して形成されることができる。
上記第１及び第２の内部電極１２１、１２２の焼成後の平均厚さは、静電容量を形成できれば特に制限されず、例えば、０．６μｍ以下であれば良い。
上記第１及び第２の内部電極１２１、１２２の平均厚さは、セラミック本体１１０の厚さ‐幅方向の断面のイメージを走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンすることにより測定されることができる。
例えば、セラミック本体１１０の長さ（Ｌ）方向の中央部に沿う幅‐厚さ方向（Ｗ‐Ｔ）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出された任意の内部電極に対し、幅方向に等間隔の３０個の地点の厚さを測定して平均値を測定することができる。
上記等間隔の３０個の地点は、第１及び第２の内部電極１２１、１２２が重なる領域を意味する容量形成部で測定されることができる。
また、このような平均値の測定を１０個以上の内部電極に拡張して行うと、内部電極の平均厚さをより一般化することができる。
本発明において、「第１」及び「第２」とは、相違する極性を意味する。
上記外部電極１３１、１３２は、上記セラミック本体１１０の外部面に配置されて内部電極１２１、１２２と電気的に連結されることができる。上記外部電極は、第１の外部電極１３１及び第２の外部電極１３２を含むことができる。上記第１の外部電極１３１は上記セラミック本体１１０の第１の端面３に配置されて上記第１の内部電極１２１と電気的に連結されることができ、上記第２の外部電極１３２は上記セラミック本体１１０の第２の端面４に配置されて上記第２の内部電極１２２と電気的に連結されることができる。
上記第１の外部電極１３１及び第２の外部電極１３２は、上記第１の端面３及び第２の端面４に配置されたヘッド部１３１ａ、１３２ａと、上記ヘッド部１３１ａ、１３２ａから上記上面ＳＴ、下面ＳＢ、第１の側面１及び第２の側面２のうち上記下面ＳＢを含む少なくとも一面に伸びたバンド部１３１ｂ、１３１ｃ、１３１ｄ、１３２ｂ、１３２ｃ、１３２ｄと、を含むことができる。
上記外部電極のうち、上記セラミック本体の第１の端面及び第２の端面に配置された領域はヘッド部１３１ａ、１３２ａ、上記セラミック本体の下面に伸びた領域は下部バンド部１３１ｂ、１３２ｂ、上記セラミック本体の上面に伸びた領域は上部バンド部１３１ｃ、１３２ｃ、上記セラミック本体の第１又は第２の側面に伸びた領域は側面バンド部１３１ｄ、１３２ｄと定義されることができる。
上記第１及び第２の外部電極１３１、１３２は、特に制限されず、金属粉末にガラスフリットを添加して製造された外部電極用ペーストを塗布した後に焼成することにより形成されることができる。
上記外部電極用ペーストは、セラミック本体を導電性ペーストにディッピング（ｄｉｐｐｉｎｇ）する方式で塗布されるか、又はセラミック本体に外部電極用ペーストをスクリーン印刷する方式で塗布されることができるが、これに制限されるものではない。
図１及び図２を参照すると、上記絶縁部１４０は、上記セラミック本体と第１及び第２の外部電極１３１、１３２の表面の一部に配置される。
上記絶縁部１４０は、上記外部電極１３１、１３２の下部バンド部１３１ｂ、１３２ｂが露出するように上記セラミック本体と上記第１及び第２の外部電極の表面に配置される。
上記絶縁部１４０は、上記第１及び第２の外部電極１３１、１３２の表面及び外部電極が配置されていないセラミック本体１１０の表面に配置されることができる。
例えば、上記絶縁部１４０は、上記セラミック本体１１０の下面ＳＢ及び上記第１及び第２の外部電極の下部バンド部１３１ｂ、１３２ｂが露出するように上記外部電極１３１、１３２の表面とセラミック本体１１０の表面に配置されることができる。或いは、上記絶縁部１４０は、上記セラミック本体の下面ＳＢ及び上面ＳＴと上記外部電極の下部バンド部１３１ｂ、１３２ｂ及び上部バンド部１３１ｃ、１３２ｃが露出するように配置されることができる。
例えば、上記絶縁部１４０は、上記セラミック本体の第１及び第２の側面１、２のうち外部電極１３１、１３２が配置されていない領域、第１及び第２の端面３、４のうち外部電極が配置されていない領域、及び外部電極１３１、１３２のうち第１及び第２の側面１、２と第１及び第２の端面３、４に配置された領域の表面に配置されることができる。
本発明の一実施形態によれば、上記絶縁部１４０は、セラミック本体の上面ＳＴ、下面ＳＢ、上記第１及び第２の外部電極１３１、１３２の上部バンド部１３１ｃ、１３２ｃ及び下部バンド部１３１ｂ、１３２ｂを除いたセラミック本体１１０及び外部電極１３１、１３２の表面を覆うように形成されることができる。
上記下部バンド部１３１ｂ、１３２ｂは、基板への実装時にハンダと連結されて外部から電流が印加される経路として機能する。
誘電体層１１１は圧電性及び電歪性を有するため、積層セラミックキャパシタに直流又は交流電圧が印加されるときに上記内部電極１２１、１２２の間で圧電現象が発生して振動が発生する可能性がある。
このような振動は、基板への実装時に積層セラミックキャパシタと連結されたハンダを介して上記積層セラミックキャパシタが実装された印刷回路基板に伝達され、上記印刷回路基板全体が音響放射面となり、雑音となる振動音を発生させる。
上記振動音は人に不快感を与える可聴周波数に該当し、このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）という。
アコースティックノイズは、積層セラミックキャパシタを基板に実装するにあたりハンダの配置と密接な関連がある。積層セラミックキャパシタに配置されたハンダの高さが高いほど、圧電現象による振動が印刷回路基板に伝達されやすくなるため、アコースティックノイズが増加する。よって、積層セラミックキャパシタに配置されたハンダの高さを最小にした方がアコースティックノイズの低減に有利である。
外部電極の表面に絶縁部が配置されていない形態の積層セラミックキャパシタの場合は、基板への実装時にハンダが表面張力によって外部電極を伝って実装面に垂直な方向に上昇してアコースティックノイズを増加させるという問題があった。
しかしながら、本発明の一実施形態のように実装面に垂直な面（セラミック本体の側面及び端面）に配置された外部電極が絶縁部によってカバーされる場合は、ハンダが実装面に垂直な面に配置された外部電極を伝って上昇しないか又は極少量上昇するため、アコースティックノイズが顕著に減少する効果がある。
ハンダの上昇を効率的に防止するために、上記絶縁部１４０は、積層セラミックキャパシタを基板に実装するときのハンダ温度で溶融されない材料で形成されることができる。
例えば、上記絶縁部１４０は熱硬化性樹脂で形成されることができ、上記熱硬化性樹脂はエポキシ樹脂であれば良いが、特に制限されない。
また、上記絶縁部１４０は、特に制限されず、熱硬化性樹脂、セラミック、無機フィラー、ガラス又はこれらの混合物を含むことができる。
但し、本発明の一実施形態のようにセラミック本体１１０の厚さ寸法が幅寸法より大きく形成される場合は、基板への実装時に基板上でキャパシタが占める面積が同じでも高容量を確保することができるという長所があるが、積層セラミックキャパシタの重心が上昇することにより、ピックアップ（Ｐｉｃｋ‐ｕｐ）過程でチップがテーピングポケット内で傾いてチップを取り上げることができなくなる不良が発生するか、又は装着過程でチップの倒れ現象が発生する頻度が増加する問題が発生する可能性がある。
特に、積層セラミックキャパシタを基板に実装するとき又は基板に実装した後にチップの倒れ現象が発生する場合は、隣接して配置された積層セラミックキャパシタの外部電極間の接触によって短絡が発生する可能性がある。
しかしながら、本発明の一実施形態のように絶縁部１４０が外部電極の側面バンド部１３１ｄ、１３２ｄと上記セラミック本体の端面に配置された外部電極のヘッド部１３１ａ、１３２ａをカバーする場合は、チップの倒れ現象が発生しても外部電極間の接触による短絡を防止することができる。
したがって、積層セラミックキャパシタを基板に実装するときに積層セラミックキャパシタが倒れても短絡が発生しないため、信頼性を向上させることができ、積層セラミックキャパシタ間の間隔を従来より狭くして実装することができるため、実装密度（基板の単位面積当たりに配置された電子部品の面積）を増加させることができる。
図３は、図１のＢ‐Ｂ’線に沿う断面図である。
図１の断面図である図２及び図３を参照すると、本発明の一実施形態による絶縁部１４０は、絶縁部の高さの１／２を基準に下部の厚さが上部の厚さより厚く形成されることができる。例えば、上記上部絶縁部の平均厚さより上記下部絶縁部の平均厚さが厚く形成されることができる。
上記上部絶縁部と下部絶縁部は、連結されているが、上記絶縁部の高さの１／２を基準に分けられることができる。
例えば、上記上部絶縁部において最も厚い領域の厚さをａ、上記下部絶縁部において最も厚い領域の厚さをｂとしたとき、上記絶縁部はａ＜ｂを満たすことができる。
本発明の一実施形態のように上記絶縁部１４０の下部の厚さが上部の厚さより厚く形成される場合は、積層セラミックキャパシタの下部の体積増加によって、基板への実装時にチップが倒れる問題が改善され、積層セラミックキャパシタの実装安定性を確保することができる。
本発明の一実施形態とは異なり、外部電極及び絶縁部がセラミック本体の厚さ方向の中心部を基準に対称的に形成される場合は、積層セラミックキャパシタの重心がセラミック本体の重心と略同じ位置に形成される可能性がある。しかしながら、本発明の一実施形態のように絶縁部１４０の下部の厚さを上部の厚さより厚く形成する場合は、積層セラミックキャパシタの重心をセラミック本体の厚さ方向の下側に移動させることができるため、基板への実装時の実装安定性を確保することができる。
本発明の一実施形態によれば、上記絶縁部１４０のうち、上部絶縁部において最も厚い領域の厚さをａ、上記下部絶縁部において最も厚い領域の厚さをｂとしたとき、ｂ／ａは１．２〜２を満たすことができる。
ｂ／ａが１．２未満の場合は、積層セラミックキャパシタの重心を下側に移動させる効果が大きく得られず、ｂ／ａが２を超える場合は、絶縁部の厚さの増加によって積層セラミックキャパシタを基板に実装するときの実装効率が減少する可能性がある。
上述したように、本発明の一実施形態によれば、上記絶縁部１４０の下部が上部より厚く形成されることにより、積層セラミックキャパシタの下部の体積を増加させることができ、積層セラミックキャパシタ全体の重心がセラミック本体の重心より厚さ方向の下側に配置されることができる。これにより、本発明の一実施形態による積層セラミックキャパシタは、基板への実装時のチップの倒れ現象が改善されて実装安定性を確保することができる。
図４は、本発明の一実施形態による積層セラミックキャパシタの幅‐厚さ方向の断面図であって内部電極１２１、１２２及び誘電体層１１１の積層方向の変形例を示す断面図である。図４に示されているように、上記内部電極１２１、１２２及び誘電体層１１１は、セラミック本体の幅（Ｗ）方向に積層されることができる。
図４の変形例において、厚さ（Ｔ）方向とは、本発明の積層セラミックキャパシタ１００を基板に実装するときに基板に垂直な方向のことである。
図４のように内部電極１２１、１２２をセラミック本体１１０の幅方向に積層してセラミック本体１１０の厚さを増加させる場合、内部電極１２１、１２２が重なる面積を増加させることができるため、基板への実装時に積層セラミックキャパシタが占める面積が同じでも高容量を確保することができる。また、内部電極の積層数を大きく増加させずに重なり面積を増加させることにより高容量を確保することができるため、電流経路が減少し、その結果、内部電極を厚さ方向に積層した形態に比べて等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉａｌ Ｉｎｄｕｃｔａｎｃｅ）を減少させることができる。
図４に示されているように上記内部電極１２１、１２２がセラミック本体１１０の幅方向に積層された場合、第１及び第２の内部電極１２１、１２２は、上記セラミック本体の上面ＳＴ又は下面ＳＢに垂直に配置されることができる。即ち、上記第１及び第２の内部電極１２１、１２２は、積層セラミックキャパシタを基板に実装するときに基板と対向する面である下面ＳＢ（実装面）に垂直に配置されることができる。
積層セラミックキャパシタの実装基板２００
図５は本発明の一実施形態による積層セラミックキャパシタの実装基板２００を示す斜視図であり、図６は図５のＣ‐Ｃ’線に沿う断面図である。
図５は本発明の一実施形態による積層セラミックキャパシタの実装基板２００を示す斜視図であり、図６は図５のＣ‐Ｃ’線に沿う断面図である。
図５及び図６を参照すると、本発明の一実施形態による積層セラミックキャパシタの実装基板２００は、積層セラミックキャパシタ１００、積層セラミックキャパシタ１００が実装される印刷回路基板２１０、及び印刷回路基板２１０の上面に離隔して形成された第１及び第２の電極パッド２２１、２２２を含む。
この際、積層セラミックキャパシタ１００は、第１及び第２の外部電極１３１、１３２がそれぞれ第１及び第２の電極パッド２２１、２２２上に位置した状態でハンダ２３０によって印刷回路基板２１０と電気的に連結されることができる。
上記積層セラミックキャパシタ１００は、幅より厚さが大きいセラミック本体１１０と、上記セラミック本体内に配置された内部電極１２１、１２２と、上記セラミック本体の内部電極と連結される外部電極１３１、１３２と、セラミック本体及び外部電極の表面に配置される絶縁部１４０と、を含む。
上記セラミック本体１１０は、厚さ方向に対向する上面及び下面、及び長さ方向に対向する第１及び第２の端面を有し、上記外部電極１３１、１３２は、セラミック本体の第１及び第２の端面に配置されることができる。
上記絶縁部１４０は、外部電極のうちセラミック本体の下面に伸びた下部バンド部が露出するように配置され、下部の厚さが上部の厚さより厚く形成されて積層セラミックキャパシタの実装安定性を向上させることができる。
上記積層セラミックキャパシタ１００は、上記セラミック本体１１０の下面が上記印刷回路基板と隣接して対向するように基板に実装され、上記ハンダ２３０は、上記積層セラミックキャパシタ１００の下側に配置されることができる。
上記積層セラミックキャパシタの実装基板に関する内容のうち上述した積層セラミックキャパシタと同じ事項については、説明の重複を避けるためにその詳細な説明を省略する。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１００ 積層セラミックキャパシタ
１１０ セラミック本体
１１１ 誘電体層
１２１、１２２ 第１及び第２の内部電極
１３１、１３２ 第１及び第２の外部電極
２００ 積層セラミックキャパシタの実装基板
２１０ 印刷回路基板
２２１、２２２ 第１及び第２の電極パッド
２３０ ハンダ
１１０ セラミック本体
１１１ 誘電体層
１２１、１２２ 第１及び第２の内部電極
１３１、１３２ 第１及び第２の外部電極
２００ 積層セラミックキャパシタの実装基板
２１０ 印刷回路基板
２２１、２２２ 第１及び第２の電極パッド
２３０ ハンダ
Claims (11)
- 厚さ方向に対向する上面及び下面、長さ方向に対向する第１及び第２の端面を有し、幅より厚さが大きいセラミック本体と、
前記セラミック本体内に配置された内部電極と、
前記セラミック本体の第１及び第２の端面にそれぞれ配置され、前記セラミック本体の下面に伸びた下部バンド部を含む第１及び第２の外部電極と、
前記下部バンド部が露出するように前記第１及び第２の外部電極及び前記セラミック本体の表面に配置される絶縁部と、
を含み、
前記絶縁部は下部の厚さが上部の厚さより厚い、積層セラミックキャパシタ。 - 前記絶縁部は、前記セラミック本体の下面及び前記下部バンド部が露出するように配置される、請求項１に記載の積層セラミックキャパシタ。
- 前記第１及び第２の外部電極は前記セラミック本体の第１及び第２の端面から前記上面に伸びた上部バンド部をさらに含み、前記絶縁部は前記セラミック本体の上面及び前記上部バンド部が露出するように配置される、請求項１に記載の積層セラミックキャパシタ。
- 前記第１及び第２の外部電極は前記セラミック本体の第１及び第２の端面から前記上面に伸びた上部バンド部をさらに含み、前記絶縁部は前記セラミック本体の上面、下面、前記下部バンド部及び前記上部バンド部が露出するように配置される、請求項１に記載の積層セラミックキャパシタ。
- 前記絶縁部の高さの１／２を基準に、前記絶縁部の上部において最も厚い領域の厚さをａ、前記絶縁部の下部において最も厚い領域の厚さをｂとしたとき、ａ＜ｂを満たす、請求項１に記載の積層セラミックキャパシタ。
- 前記内部電極は、前記セラミック本体の実装面に対して垂直に配置される、請求項１に記載の積層セラミックキャパシタ。
- 前記内部電極は、前記セラミック本体の実装面に対して水平に配置される、請求項１に記載の積層セラミックキャパシタ。
- 前記絶縁部は、熱硬化性樹脂、セラミック、無機フィラー、ガラス又はこれらの混合物を含む、請求項１に記載の積層セラミックキャパシタ。
- 前記内部電極の平均厚さは０．６μｍ以下である、請求項１に記載の積層セラミックキャパシタ。
- 前記誘電体層の積層数は５００層以上である、請求項１に記載の積層セラミックキャパシタ。
- 上部に第１及び第２の電極パッドを有する印刷回路基板と、
前記印刷回路基板上に配置された積層セラミックキャパシタと、
を含み、
前記積層セラミックキャパシタは、厚さ方向に対向する上面及び下面、長さ方向に対向する第１及び第２の端面を有し幅より厚さが大きいセラミック本体、前記セラミック本体内に配置された内部電極、前記セラミック本体の第１及び第２の端面にそれぞれ配置され前記セラミック本体の第１及び第２の端面から前記下面に伸びた下部バンド部を含む第１及び第２の外部電極、及び前記下部バンド部が露出するように前記第１及び第２の外部電極の表面に配置される絶縁部を含み、
前記セラミック本体の下面が前記印刷回路基板と隣接して対向するように配置される、積層セラミックキャパシタの実装基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2014-0043706 | 2014-04-11 | ||
| KR1020140043706A KR102108198B1 (ko) | 2014-04-11 | 2014-04-11 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015204452A true JP2015204452A (ja) | 2015-11-16 |
Family
ID=54400241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014131246A Pending JP2015204452A (ja) | 2014-04-11 | 2014-06-26 | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2015204452A (ja) |
| KR (1) | KR102108198B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11011313B2 (en) * | 2017-07-11 | 2021-05-18 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347503A (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 電子部品 |
| JP2007134402A (ja) * | 2005-11-08 | 2007-05-31 | Alps Electric Co Ltd | 電子部品実装構造 |
| JP2013058558A (ja) * | 2011-09-07 | 2013-03-28 | Tdk Corp | 電子部品 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100586962B1 (ko) | 2004-04-22 | 2006-06-08 | 삼성전기주식회사 | 전도성 Ａｇ-에폭시 수지 조성물 및 이를 이용한 적층세라믹 콘덴서 |
| KR20130063234A (ko) * | 2011-12-06 | 2013-06-14 | 삼성전기주식회사 | 적층 세라믹 전자 부품 |
-
2014
- 2014-04-11 KR KR1020140043706A patent/KR102108198B1/ko active Application Filing
- 2014-06-26 JP JP2014131246A patent/JP2015204452A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347503A (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 電子部品 |
| JP2007134402A (ja) * | 2005-11-08 | 2007-05-31 | Alps Electric Co Ltd | 電子部品実装構造 |
| JP2013058558A (ja) * | 2011-09-07 | 2013-03-28 | Tdk Corp | 電子部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150117925A (ko) | 2015-10-21 |
| KR102108198B1 (ko) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102211742B1 (ko) | 표면 실장 전자부품 및 전자부품의 실장 기판 | |
| CN107644735B (zh) | 电容器和具有该电容器的板 | |
| JP6184914B2 (ja) | 積層セラミック電子部品及び積層セラミック電子部品の実装基板 | |
| JP6504722B2 (ja) | 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法及び積層セラミックキャパシタの実装基板 | |
| US9526174B2 (en) | Multilayer ceramic electronic component and board having the same mounted thereon | |
| JP2022082766A (ja) | 積層型キャパシタ及びその実装基板並びにその製造方法 | |
| JP2015095647A (ja) | 積層セラミック電子部品及び積層セラミック電子部品の実装基板 | |
| KR101740818B1 (ko) | 적층형 전자 부품 및 그 실장 기판 | |
| KR102089696B1 (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 | |
| JP6879620B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| JP5710708B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| KR101539884B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| KR102097324B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR101740825B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| JP5694456B2 (ja) | 積層セラミック電子部品及びその実装基板 | |
| US9343235B2 (en) | Multilayer ceramic capacitor and assembly board having the same | |
| JP2011129917A (ja) | 積層セラミックキャパシタ | |
| KR102097323B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR102380836B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| JP2009054974A (ja) | 積層コンデンサおよびコンデンサ実装基板 | |
| JP2015204452A (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| KR102306713B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 | |
| KR102584978B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR102109639B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171017 |