JP2015184046A - 物理量センサー、圧力センサー、高度計、電子機器および移動体 - Google Patents

Abstract

【課題】小型化を図っても、Ｓ／Ｎ比を向上させることができる物理量センサーを提供すること、また、この物理量センサーを備える圧力センサー、高度計、電子機器および移動体を提供すること。【解決手段】本発明の物理量センサー１は、受圧により撓み変形する複数のダイヤフラム部６４と、互いに異なるダイヤフラム部６４に配置されていて直列に電気的に接続されている複数のピエゾ抵抗素子７と、を備える。複数のピエゾ抵抗素子７がブリッジ回路を構成している。【選択図】図１

Description

本発明は、物理量センサー、圧力センサー、高度計、電子機器および移動体に関するものである。

受圧により撓み変形するダイヤフラムを備えた圧力センサーが広く用いられている。このような圧力センサーとして、ダイヤフラム上にピエゾ抵抗素子が配置され、ダイヤフラムの撓みをセンサー素子で検出することにより、ダイヤフラムに加わった圧力を検出するものが知られている（例えば、特許文献１参照）。

例えば、特許文献１に記載の圧力センサーでは、ダイヤフラムが形成されたＳＯＩ（Silicon On Insulator）基板と、ダイヤフラム上に設けられた４つのピエゾ抵抗素子とを有し、この４つのピエゾ抵抗素子がホイートストンブリッジ回路を構成するように電気的に接続されている。そして、このホイートストンブリッジ回路の出力に基づいて、ダイヤフラムに加わった圧力を検出する。

しかし、特許文献１に記載の圧力センサーでは、１つのダイヤフラムに設けられたピエゾ抵抗素子からの出力のみを用いて圧力を検出するため、小型化に伴って、Ｓ／Ｎ比が低下するという問題があった。これは、ダイヤフラムが小型になると、ダイヤフラムの受圧により歪む部分の面積が小さくなるため、ピエゾ抵抗素子の面積を大きくしても、感度（信号）が小さくなってしまい、一方、ダイヤフラムの受圧により歪む部分に合わせてピエゾ抵抗素子の面積も小さくすると、１／ｆノイズが増大してしまうからである。

特開２００６−３０９９号公報

本発明の目的は、小型化を図っても、Ｓ／Ｎ比を向上させることができる物理量センサーを提供すること、また、この物理量センサーを備える圧力センサー、高度計、電子機器および移動体を提供することにある。

このような目的は、下記の本発明により達成される。
［適用例１］
本発明の物理量センサーは、受圧により撓み変形する複数のダイヤフラム部と、
互いに異なる前記ダイヤフラム部に配置されていて、電気的に直列に接続されている複数のピエゾ抵抗素子と、
を備えることを特徴とする。

このような物理量センサーによれば、小型化に伴ってピエゾ抵抗素子１つあたりの面積が小さくなっても、直列に接続された複数のピエゾ抵抗素子の合計により面積を増やすことができる。そのため、１／ｆノイズを低減しつつ、受圧感度を高めることができる。したがって、小型化を図っても、Ｓ／Ｎ比を向上させることができる。

［適用例２］
本発明の物理量センサーでは、前記複数のピエゾ抵抗素子を含んで構成されているブリッジ回路を備えることが好ましい。

これにより、比較的簡単な構成で、直列に接続された複数のピエゾ抵抗素子から圧力に応じた高精度な信号を取り出すことができる。

［適用例３］
本発明の物理量センサーでは、前記ダイヤフラム部の数が２つであることが好ましい。
これにより、比較的簡単かつ小型な構成で、Ｓ／Ｎ比を向上させることができる。

［適用例４］
本発明の物理量センサーでは、前記ダイヤフラム部の数が４つであることが好ましい。
これにより、比較的簡単かつ小型な構成で、Ｓ／Ｎ比を向上させることができる。

［適用例５］
本発明の物理量センサーでは、複数の圧力基準室を備えることが好ましい。
これにより、ダイヤフラムごとに圧力基準室の壁部が形成されるため、物理量センサーの機械的強度を高めることができる。その結果、物理量センサーの信頼性を高めることができる。

［適用例６］
本発明の物理量センサーでは、前記複数のダイヤフラム部に共通している圧力基準室を備えることが好ましい。

これにより、各ダイヤフラム部が共通の圧力を基準として撓み変形することとなる。その結果、物理量センサーの設計が容易となる。

［適用例７］
本発明の物理量センサーでは、前記圧力基準室は、半導体製造プロセスを用いて形成されていることが好ましい。
これにより、簡単かつ高精度に小型な物理量センサーを製造することができる。

［適用例８］
本発明の物理量センサーでは、前記ピエゾ抵抗素子は、前記ダイヤフラム部の外周部とそれよりも中心側の部分とにそれぞれ配置されていることが好ましい。

これにより、ダイヤフラム部の受圧により歪みが生じる部分に無駄なくピエゾ抵抗素子を配置して、ピエゾ抵抗素子の合計の面積を大きくすることができる。その結果、Ｓ／Ｎ比をさらに高めることができる。

［適用例９］
本発明の圧力センサーは、本発明の物理量センサーを有することを特徴とする。

これにより、小型で優れたＳ／Ｎ比を有する物理量センサーを備える圧力センサーを提供することができる。

［適用例１０］
本発明の高度計は、本発明の物理量センサーを有することを特徴とする。

これにより、小型で優れたＳ／Ｎ比を有する物理量センサーを備える高度計を提供することができる。

［適用例１１］
本発明の電子機器は、本発明の物理量センサーを有することを特徴とする。

これにより、小型で優れたＳ／Ｎ比を有する物理量センサーを備える電子機器を提供することができる。

［適用例１２］
本発明の移動体は、本発明の物理量センサーを有することを特徴とする。

これにより、小型で優れたＳ／Ｎ比を有する物理量センサーを備える移動体を提供することができる。

本発明の第１実施形態に係る物理量センサーを示す断面図である。 図１に示す物理量センサーのピエゾ抵抗素子の配置を示す拡大平面図である。 図１に示す物理量センサーのピエゾ抵抗素子を接続する配線の配置を示す平面図である。 図１に示す物理量センサーが備えるピエゾ抵抗素子を含むブリッジ回路を示す図である。 図１に示す物理量センサーの作用を説明するための図であって、（ａ）は加圧状態を示す断面図、（ｂ）は加圧状態を示す平面図である。 図１に示す物理量センサーの製造工程を示す図である。 図１に示す物理量センサーの製造工程を示す図である。 図１に示す物理量センサーの製造工程を示す図である。 本発明の第２実施形態に係る物理量センサーのピエゾ抵抗素子の配置を示す拡大平面図である。 図９に示す物理量センサーが備えるピエゾ抵抗素子を含むブリッジ回路を示す図である。 本発明の第３実施形態に係る物理量センサーを示す断面図である。 本発明の第４実施形態に係る物理量センサーが備えるピエゾ抵抗素子を含むブリッジ回路を示す図である。 本発明の第５実施形態に係る物理量センサーが備えるピエゾ抵抗素子を含むブリッジ回路を示す図である。 本発明の圧力センサーの一例を示す断面図である。 本発明の高度計の一例を示す斜視図である。 本発明の電子機器の一例を示す正面図である。 本発明の移動体の一例を示す斜視図である。

以下、本発明の物理量センサー、圧力センサー、高度計、電子機器および移動体を添付図面に示す各実施形態に基づいて詳細に説明する。

＜第１実施形態＞
１．物理量センサー
図１は、本発明の第１実施形態に係る物理量センサーを示す断面図、図２は、図１に示す物理量センサーのピエゾ抵抗素子の配置を示す拡大平面図である。また、図３は、図１に示す物理量センサーのピエゾ抵抗素子を接続する配線の配置を示す平面図、図４は、図１に示す物理量センサーが備えるピエゾ抵抗素子を含むブリッジ回路を示す図である。また、図５は、図１に示す物理量センサーの作用を説明するための図であって、図５（ａ）は加圧状態を示す断面図、図５（ｂ）は加圧状態を示す平面図である。なお、以下では、説明の便宜上、図１中の上側を「上」、下側を「下」という。

図１に示す物理量センサー１は、基板６と、基板６の上面上に設けられている積層構造体８と、を備えている。ここで、基板６は、複数（本実施形態では２つ）のダイヤフラム部６４を有しており、各ダイヤフラム部６４には、複数のピエゾ抵抗素子７が形成されている。また、積層構造体８は、各ダイヤフラム部６４に対応する部分が基板６に対して離間しており、これにより、かかる部分と基板６との間には、空洞部Ｓ（圧力基準室）が形成されている。このような物理量センサー１は、ダイヤフラム部６４ごとの２つのユニット１ａ、１ｂを備えているといえる。

以下、物理量センサー１を構成する各部を順次説明する。
−基板６−
基板６は、単結晶シリコンで構成されているシリコン層６１（ハンドル層）と、シリコン酸化膜で構成されている酸化シリコン層６２（ボックス層）と、単結晶シリコンで構成されているシリコン層６３（デバイス層）とがこの順で積層されたＳＯＩ基板である。なお、基板６は、ＳＯＩ基板に限定されず、例えば、単結晶シリコン基板等の他の半導体基板であってもよい。

また、基板６には、周囲の部分よりも薄肉であり、受圧によって撓み変形するダイヤフラム部６４が設けられている。ダイヤフラム部６４は、基板６の下面に有底の凹部６５を設けることで形成されている。このようなダイヤフラム部６４は、その下面が受圧面６４１となっている。本実施形態では、図２に示すように、ダイヤフラム部６４は、正方形の平面視形状である。

本実施形態の基板６では、凹部６５がシリコン層６１を貫通しており、ダイヤフラム部６４が酸化シリコン層６２およびシリコン層６３の２層で構成されている。ここで、酸化シリコン層６２は、後述するように、物理量センサー１の製造工程において凹部６５をエッチングにより形成する際にエッチングストップ層として利用することができ、ダイヤフラム部６４の厚さの製品ごとのバラツキを少なくすることができる。

なお、凹部６５がシリコン層６１を貫通せず、ダイヤフラム部６４がシリコン層６１の薄肉部、酸化シリコン層６２およびシリコン層６３の３層で構成されていてもよい。

−ピエゾ抵抗素子７−
複数のピエゾ抵抗素子７は、図１示すように、それぞれ、ダイヤフラム部６４の空洞部Ｓ側の面に形成されている。ここで、図示しないが、ピエゾ抵抗素子７上には、シリコン酸化膜およびシリコン窒化膜がこの順で積層されている。このシリコン酸化膜およびシリコン窒化膜は、それぞれ、絶縁膜として機能する。また、シリコン窒化膜は、後述する物理量センサー１の製造工程において空洞部Ｓを形成する際に用いるエッチングのストップ層としても機能する。なお、このシリコン酸化膜およびシリコン窒化膜は、必要に応じて設ければよく、省略してもよい。

図２に示すように、複数のピエゾ抵抗素子７は、複数のピエゾ抵抗素子７１ａ、７１ｂ、７１ｃ、７１ｄ、７２ａ、７２ｂ、７２ｃ、７２ｄで構成されている。

平面視で四角形をなすダイヤフラム部６４の４つの辺にそれぞれ対応して、ピエゾ抵抗素子７１ａ、７２ａ、ピエゾ抵抗素子７１ｂ、７２ｂ、ピエゾ抵抗素子７１ｃ、７２ｃ、ピエゾ抵抗素子７１ｄ、７２ｄが配置されている。ここで、平面視で四角形をなすダイヤフラム部６４の４つの辺は、図２中の左右方向に並んで互いに対向する１対の辺と、図２中の上下方向に並んで互いに対向する１対の辺とからなる。そして、平面視で四角形をなすダイヤフラム部６４を図２中の上下左右にそれぞれ分割したとき、ピエゾ抵抗素子７１ａ、７２ａは、図２中の右側部分に配置され、これと対称となるように、ピエゾ抵抗素子７１ｂ、７２ｂは、図２中の左側部分に配置され、また、ピエゾ抵抗素子７１ｃ、７２ｃは、図２中の上側部分に配置され、これと対称となるように、ピエゾ抵抗素子７１ｄ、７２ｄは、図２中の下側部分に配置されている。

ピエゾ抵抗素子７１ａは、ダイヤフラム部６４の外周部に１対配置され、それぞれ、ダイヤフラム部６４の対応する辺に対して垂直な方向に沿って延びている。また、ピエゾ抵抗素子７２ａは、ダイヤフラム部６４のピエゾ抵抗素子７１ａよりも内側に１対配置され、それぞれ、ダイヤフラム部６４の対応する辺に対して平行な方向に沿って延びている。そして、１対のピエゾ抵抗素子７１ａおよび１対のピエゾ抵抗素子７２ａは、配線９２ａ、９３ａにより直列に電気的に接続され、配線９１ａにより外側に引き出されている。

同様に、ピエゾ抵抗素子７１ｂは、ダイヤフラム部６４の外周部に１対配置され、それぞれ、ダイヤフラム部６４の対応する辺に対して垂直な方向に沿って延びている。また、ピエゾ抵抗素子７２ｂは、ダイヤフラム部６４のピエゾ抵抗素子７１ｂよりも内側に１対配置され、それぞれ、ダイヤフラム部６４の対応する辺に対して平行な方向に沿って延びている。そして、１対のピエゾ抵抗素子７１ｂおよび１対のピエゾ抵抗素子７２ｂは、配線９２ｂ、９３ｂにより直列に電気的に接続され、配線９１ｂにより外側に引き出されている。

一方、ピエゾ抵抗素子７１ｃは、ダイヤフラム部６４の外周部に１対配置され、それぞれ、ダイヤフラム部６４の対応する辺に対して平行な方向に沿って延びている。また、ピエゾ抵抗素子７２ｃは、ダイヤフラム部６４のピエゾ抵抗素子７１ｃよりも内側に１対配置され、それぞれ、ダイヤフラム部６４の対応する辺に対して垂直な方向に沿って延びている。そして、１対のピエゾ抵抗素子７１ｃおよび１対のピエゾ抵抗素子７２ｃは、配線９２ｃ、９３ｃにより直列に電気的に接続され、配線９１ｃにより外側に引き出されている。

同様に、ピエゾ抵抗素子７１ｄは、ダイヤフラム部６４の外周部に１対配置され、それぞれ、ダイヤフラム部６４の対応する辺に対して平行な方向に沿って延びている。また、ピエゾ抵抗素子７２ｄは、ダイヤフラム部６４のピエゾ抵抗素子７１ｄよりも内側に１対配置され、それぞれ、ダイヤフラム部６４の対応する辺に対して垂直な方向に沿って延びている。そして、１対のピエゾ抵抗素子７１ｄおよび１対のピエゾ抵抗素子７２ｄは、配線９２ｄ、９３ｄにより直列に電気的に接続され、配線９１ｄにより外側に引き出されている。

なお、前述したピエゾ抵抗素子７１ａ、７２ａをまとめて「ピエゾ抵抗素子７ａ」、ピエゾ抵抗素子７１ｂ、７２ｂをまとめて「ピエゾ抵抗素子７ｂ」、ピエゾ抵抗素子７１ｃ、７２ｃをまとめて「ピエゾ抵抗素子７ｃ」、ピエゾ抵抗素子７１ｄ、７２ｄをまとめて「ピエゾ抵抗素子７ｄ」という。また、配線９１ａ、９１ｂ、９１ｃ、９１ｄ、９２ａ、９２ｂ、９２ｃ、９２ｄ、９３ａ、９３ｂ、９３ｃ、９３ｄをまとめて「配線９」という。

このようなピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄおよび配線９は、それぞれ、例えば、リン、ボロン等の不純物をドープ（拡散または注入）したシリコン（単結晶シリコン）で構成されている。ここで、配線９における不純物のドープ濃度は、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄにおける不純物のドープ濃度よりも高い。なお、配線９は、金属で構成されていてもよい。

また、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄは、自然状態における抵抗値が互いに等しくなるように構成されている。

以上説明したようなピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄは、図３に示すように、前述した２つのユニット１ａ、１ｂにそれぞれ設けられており、図４に示すようなブリッジ回路７０（ホイートストンブリッジ回路）を構成している。

具体的に説明すると、図３に示すように、ユニット１ａ、１ｂのピエゾ抵抗素子７ａの一端同士が配線８４ｃ１を介して電気的に接続され、ユニット１ａのピエゾ抵抗素子７ａの他端が配線８４ｃ２を介して電極８４ｂ１に電気的に接続され、ユニット１ｂのピエゾ抵抗素子７ａの他端が配線８４ｃ３を介して電極８４ｂ２に電気的に接続されている。これにより、ユニット１ａ、１ｂのピエゾ抵抗素子７ａは、１対の電極８４ｂ１、８４ｂ２に対して直列に電気的に接続されている。

また、ユニット１ａ、１ｂのピエゾ抵抗素子７ｂの一端同士が配線８４ｄ１を介して電気的に接続され、ユニット１ａのピエゾ抵抗素子７ｂの他端が配線８４ｄ２を介して電極８４ｂ３に電気的に接続され、ユニット１ｂのピエゾ抵抗素子７ｂの他端が配線８４ｄ３を介して電極８４ｂ４に電気的に接続されている。これにより、ユニット１ａ、１ｂのピエゾ抵抗素子７ｂは、１対の電極８４ｂ３、８４ｂ４に対して直列に電気的に接続されている。

また、ユニット１ａ、１ｂのピエゾ抵抗素子７ｃの一端同士が配線８２ｄ１を介して電気的に接続され、ユニット１ａのピエゾ抵抗素子７ｃの他端が配線８２ｄ２を介して電極８４ｂ１に電気的に接続され、ユニット１ｂのピエゾ抵抗素子７ｃの他端が配線８２ｄ３を介して電極８４ｂ３に電気的に接続されている。これにより、ユニット１ａ、１ｂのピエゾ抵抗素子７ｃは、１対の電極８４ｂ１、８４ｂ３に対して直列に電気的に接続されている。

また、ユニット１ａ、１ｂのピエゾ抵抗素子７ｄの一端同士が配線８２ｅ１を介して電気的に接続され、ユニット１ａのピエゾ抵抗素子７ｄの他端が配線８２ｅ２を介して電極８４ｂ２に電気的に接続され、ユニット１ｂのピエゾ抵抗素子７ｄの他端が配線８２ｅ３を介して電極８４ｂ４に電気的に接続されている。これにより、ユニット１ａ、１ｂのピエゾ抵抗素子７ｄは、１対の電極８４ｂ２、８４ｂ４に対して直列に電気的に接続されている。

以上のようにしてユニット１ａ、１ｂのピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄが図４に示すブリッジ回路７０を構成している。このブリッジ回路７０には、１対の電極８４ｂ１、８４ｂ４間に駆動電圧ＡＶＤＣを供給する駆動回路（図示せず）が接続されている。そして、ブリッジ回路７０では、１対の電極８４ｂ２、８４ｂ３間の電位差がピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄの抵抗値に応じた信号（電圧）として出力される。

−積層構造体８−
積層構造体８は、ピエゾ抵抗素子７が配置されている空洞部Ｓを画成するように形成されている。ここで、積層構造体８は、シリコン層６１の一方の面側に配置されていてダイヤフラム部６４とともに空洞部Ｓを形成している「壁部」を構成している。

この積層構造体８は、基板６上にピエゾ抵抗素子７を取り囲むように形成された層間絶縁膜８１と、層間絶縁膜８１上に形成された配線層８２と、配線層８２および層間絶縁膜８１上に形成された層間絶縁膜８３と、層間絶縁膜８３上に形成され、複数の細孔（開孔）を備えた被覆層８４１を有する配線層８４と、配線層８４および層間絶縁膜８３上に形成された表面保護膜８５と、被覆層８４１上に設けられた封止層８６とを有している。

ここで、配線層８２は、空洞部Ｓを囲むように形成されている配線層８２ａと、前述した配線８２ｄ１〜８２ｄ３、８２ｅ１〜８２ｅ３とを含んでいる。また、配線層８４は、空洞部Ｓを囲むように形成されている配線層８４ａと、前述した電極８４ｂ１〜８４ｂ４および配線８４ｃ１〜８４ｃ３、８４ｄ１〜８４ｄ３とを含んでいる。

このような積層構造体８は、ＣＭＯＳプロセスのような半導体プロセスを用いて形成することができる。なお、シリコン層６１上およびその上方には、半導体回路が作り込まれていてもよい。この半導体回路は、ＭＯＳトランジスタ等の能動素子、その他必要に応じて形成されたコンデンサ、インダクタ、抵抗、ダイオード、配線（ピエゾ抵抗素子７に接続されている配線を含む）等の回路要素を有している。

−空洞部Ｓ−
基板６と積層構造体８とによって画成された空洞部Ｓは、ピエゾ抵抗素子７を収容する収容部として機能している。また、空洞部Ｓは、密閉された空間である。この空洞部Ｓは、物理量センサー１が検出する圧力の基準値となる圧力基準室として機能する。本実施形態では、空洞部Ｓが真空状態（３００Ｐａ以下）となっている。空洞部Ｓを真空状態とすることによって、物理量センサー１を、真空状態を基準として圧力を検出する「絶対圧センサー」として用いることができ、その利便性が向上する。

ただし、空洞部Ｓは、真空状態でなくてもよく、大気圧であってもよいし、大気圧よりも気圧が低い減圧状態であってもよいし、大気圧よりも気圧が高い加圧状態であってもよい。また、空洞部Ｓには、窒素ガス、希ガス等の不活性ガスが封入されていてもよい。
以上、物理量センサー１の構成について簡単に説明した。

このような構成の物理量センサー１は、図５（ａ）に示すように、ダイヤフラム部６４の受圧面６４１が受ける圧力に応じて、ダイヤフラム部６４が変形し、これにより、図５（ｂ）に示すように、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄが歪み、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄの抵抗値が変化する。それに伴って、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄが構成するブリッジ回路７０（図４参照）の出力が変化し、その出力に基づいて、受圧面６４１で受けた圧力の大きさを求めることができる。

より具体的に説明すると、前述したように、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄの抵抗値が互いに等しいため、前述したようなダイヤフラム部６４の変形が生じる前の自然状態では、ピエゾ抵抗素子７ａ、７ｂの抵抗値の積とピエゾ抵抗素子７ｃ、７ｄの抵抗値の積とが等しく、ブリッジ回路７０の出力（電位差）はゼロとなる。

一方、前述したようなダイヤフラム部６４の変形が生じると、図５（ｂ）に示すように、ピエゾ抵抗素子７１ａ、７１ｂ、７２ａ、７２ｂにその長手方向に沿った圧縮歪みおよび幅方向に沿った引張歪みが生じるとともに、ピエゾ抵抗素子７１ｃ、７１ｄ、７２ｃ、７２ｄその長手方向に沿った引張歪みおよびその幅方向に沿った圧縮歪みが生じる。したがって、前述したようなダイヤフラム部６４の変形が生じたとき、ピエゾ抵抗素子７ａ、７ｂの抵抗値とピエゾ抵抗素子７ｃ、７ｄの抵抗値とのうち、一方の抵抗値が増加し、他方の抵抗値が減少する。

このようなピエゾ抵抗素子７１ａ、７１ｂ、７１ｃ、７１ｄ、７２ａ、７２ｂ、７２ｃ、７２ｄの歪みにより、ピエゾ抵抗素子７ａ、７ｂの抵抗値の積とピエゾ抵抗素子７ｃ、７ｄの抵抗値の積との差が生じ、その差に応じた出力（電位差）がブリッジ回路７０から出力される。このブリッジ回路７０からの出力に基づいて、受圧面６４１で受けた圧力の大きさ（絶対圧）を求めることができる。

特に、前述したように、ブリッジ回路７０がユニット１ａのピエゾ抵抗素子７とユニット１ｂのピエゾ抵抗素子７とが直列に接続されて構成されているため、ブリッジ回路７０から大きな出力を得ることができる。

また、前述したようなダイヤフラム部６４の変形が生じたとき、ピエゾ抵抗素子７ａ、７ｂの抵抗値とピエゾ抵抗素子７ｃ、７ｄの抵抗値とのうち、一方の抵抗値が増加し、他方の抵抗値が減少するため、ピエゾ抵抗素子７ａ、７ｂの抵抗値の積とピエゾ抵抗素子７ｃ、７ｄの抵抗値の積との差の変化を大きくすることができ、それに伴って、ブリッジ回路７０からの出力を大きくすることができる。その結果、圧力の検出感度を高めることができる。また、ブリッジ回路７０を構成するピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄのすべて温度感度がほぼ同一であるため、外部の温度変化に対する特性変化を低減することもできる。

以上のような物理量センサー１では、複数のピエゾ抵抗素子７が互いに異なるダイヤフラム部６４に配置されていて直列に電気的に接続されているので、小型化に伴ってピエゾ抵抗素子７の１つあたりの面積が小さくなっても、直列に接続された複数のピエゾ抵抗素子７の合計により面積を増やすことができる。そのため、１／ｆノイズを低減しつつ、受圧感度を高めることができる。したがって、小型化を図っても、Ｓ／Ｎ比を向上させることができる。

また、直接に接続された複数のピエゾ抵抗素子７を含んでブリッジ回路７０が構成されているので、比較的簡単な構成で、直列に接続された複数のピエゾ抵抗素子７から圧力に応じた高精度な信号を取り出すことができる。

また、本実施形態では、ダイヤフラム部６４が２つであるため、比較的簡単かつ小型な構成で、Ｓ／Ｎ比を向上させることができる。

また、本実施形態では、ダイヤフラム部６４ごとに空洞部Ｓが独立しているため、ダイヤフラム部６４ごとに空洞部Ｓの壁部が形成されるため、物理量センサー１の機械的強度を高めることができる。その結果、物理量センサー１の信頼性を高めることができる。

また、空洞部Ｓは、後述するように、半導体製造プロセスを用いて形成されている。これにより、簡単かつ高精度に小型な物理量センサー１を製造することができる。

また、ピエゾ抵抗素子７は、ダイヤフラム部６４の外周部とそれよりも中心側の部分とにそれぞれ配置されているため、ダイヤフラム部６４の受圧により歪みが生じる部分に無駄なくピエゾ抵抗素子７を配置して、ピエゾ抵抗素子７の合計の面積を大きくすることができる。その結果、Ｓ／Ｎ比をさらに高めることができる。

次に、物理量センサー１の製造方法を簡単に説明する。
図６〜図８は、図１に示す物理量センサーの製造工程を示す図である。以下、これらの図に基づいて説明する。なお、ユニット１ａ、１ｂは互いに同様の構成であるため、以下の説明では、１つのユニットについて代表的に説明し、各図では、１つのユニットのみを図示している。

［センサー素子形成工程］
まず、図６（ａ）に示すように、ＳＯＩ基板である基板６Ｘを用意する。この基板６Ｘは、単結晶シリコンで構成されているシリコン層６１Ｘ（ハンドル層）と、シリコン酸化膜で構成されている酸化シリコン層６２（ボックス層）と、単結晶シリコンで構成されているシリコン層６３Ｘとがこの順で積層されてなる。ここで、シリコン層６１Ｘは、後の工程において、必要に応じて研磨等により薄肉化された後に、凹部６５が形成されてシリコン層６１となる。

次に、シリコン層６３Ｘにリン、ボロン等の不純物をドープ（イオン注入）することにより、図６（ｂ）に示すように、ピエゾ抵抗素子７および配線９を形成する。これにより、ピエゾ抵抗素子７および配線９が形成されたシリコン層６３を得る。

このイオン注入では、配線９への不純物のドープ量がピエゾ抵抗素子７よりも多くなるようにイオン注入条件等を調整する。

例えば、ボロンを１７ｋｅＶでイオン注入を行う場合、ピエゾ抵抗素子７へのイオン注入濃度を１×１０^１３ａｔｏｍｓ／ｃｍ^２以上１×１０^１５ａｔｏｍｓ／ｃｍ^２以下程度とし、配線９へのイオン注入濃度を１×１０^１５ａｔｏｍｓ／ｃｍ^２以上５×１０^１５ａｔｏｍｓ／ｃｍ^２以下程度とする。

［層間絶縁膜・配線層形成工程］
次に、図６（ｃ）に示すように、シリコン層６３上に、層間絶縁膜８１Ｘ、８３Ｘ、配線層８２、８４および表面保護膜８５を形成する。

層間絶縁膜８１Ｘ、８３Ｘの形成は、シリコン酸化膜をスパッタリング法、ＣＶＤ法等により形成し、そのシリコン酸化膜をエッチングによりパターンニングすることにより行う。

ここで、層間絶縁膜８１Ｘ、８３Ｘのそれぞれの厚さは、特に限定されないが、例えば、１５００ｎｍ以上５０００ｎｍ以下程度とされる。

また、配線層８２、８４の形成は、層間絶縁膜８１Ｘ、８３Ｘ上に、例えばアルミニウムよりなる層をスパッタリング法、ＣＶＤ法等により形成した後、パターニング処理することにより行う。

ここで、配線層８２、８４のそれぞれの厚さは、特に限定されないが、例えば、３００ｎｍ以上９００ｎｍ以下程度とされる。

このような層間絶縁膜８１Ｘ、８３Ｘと配線層８２、８４との積層構造は、通常のＣＭＯＳプロセスにより形成され、その積層数は、必要に応じて適宜に設定される。すなわち、必要に応じてさらに多くの配線層が層間絶縁膜を介して積層される場合もある。

このような層間絶縁膜８１Ｘ、８３Ｘおよび配線層８２、８４の形成後、スパッタリング法、ＣＶＤ法等により表面保護膜８５を形成する。表面保護膜８５の構成材料としては、シリコン酸化膜、シリコン窒化膜、ポリイミド膜、エポキシ樹脂膜など、素子を水分、ゴミ、傷などから保護するための耐性を有するもので形成される。

ここで、表面保護膜８５の厚さは、特に限定されないが、例えば、５００ｎｍ以上２０００ｎｍ以下程度とされる。

［空洞部形成工程］
次に、図７（ａ）に示すように、エッチングにより空洞部Ｓを形成する。これにより、層間絶縁膜８１Ｘ、８３Ｘの一部が除去されて、層間絶縁膜８１、８３が形成される。

空洞部Ｓの形成は、被覆層８４１に形成された複数の細孔８４２を通じたエッチングにより、層間絶縁膜８３Ｘ、８５Ｘの一部を除去することにより行う。ここで、かかるエッチングとしてウェットエッチングを用いる場合、複数の細孔８４２からフッ酸、緩衝フッ酸等のエッチング液を供給し、ドライエッチングを用いる場合、複数の細孔８４２からフッ化水素酸ガス等のエッチングガスを供給する。

［封止工程］
次に、図７（ｂ）に示すように、被覆層８４１上に、シリコン酸化膜、シリコン窒化膜、ＡＬ、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ等の金属膜等からなる封止層８６をスパッタリング法、ＣＶＤ法等により形成し、各細孔８４２を封止する。これより、空洞部Ｓが封止層８６により封止され、積層構造体８を得る。

ここで、封止層８６の厚さは、特に限定されないが、例えば、１０００ｎｍ以上５０００ｎｍ以下程度とされる。

［ダイヤフラム形成工程］
次に、シリコン層６１Ｘの下面を必要に応じて研削した後、シリコン層６１Ｘの下面の一部をエッチングにより除去することにより、図８に示すように、凹部６５を形成する。これにより、周囲よりも薄肉なダイヤフラム部６４が形成される。

ここで、シリコン層６１Ｘの下面の一部を除去する際、酸化シリコン層６２がエッチングストップ層として機能する。これにより、ダイヤフラム部６４の厚さを高精度に規定することができる。

なお、シリコン層６１Ｘの下面の一部を除去する方法としては、ドライエッチングであっても、ウェットエッチング等であってもよい。
以上のような工程により、物理量センサー１を製造することができる。

＜第２実施形態＞
次に本発明の物理量センサーの第２実施形態について説明する。

図９は、本発明の第２実施形態に係る物理量センサーのピエゾ抵抗素子の配置を示す拡大平面図、図１０は、図９に示す物理量センサーが備えるピエゾ抵抗素子を含むブリッジ回路を示す図である。

以下、本発明の物理量センサーの第２実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。なお、図９および図１０において、前述した実施形態と同様の構成については、同一符号を付している。

第２実施形態は、ダイヤフラムを有するユニットの数およびそれに関連する構成が異なること以外は、前記第１実施形態と同様である。

図９に示す物理量センサー１Ａは、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄを有する４つのユニット１ａ、１ｂ、１ｃ、１ｄを備えている。

このような４つのユニット１ａ、１ｂ、１ｃ、１ｄのピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄは、図１０に示すようなブリッジ回路７０（ホイートストンブリッジ回路）を構成している。

具体的に説明すると、図９に示すように、ユニット１ａ、１ｂ、１ｃ、１ｄのピエゾ抵抗素子７ａは、１対の電極８４ｂ１、８４ｂ２に対して、配線８４ｃ２、８４ｃ４、８４ｃ５、８４ｃ６、８４ｃ７により直列に電気的に接続されている。

また、ユニット１ａ、１ｂ、１ｃ、１ｄのピエゾ抵抗素子７ｂは、１対の電極８４ｂ３、８４ｂ４に対して、配線８４ｄ１、８４ｄ４、８４ｄ５、８４ｄ６、８４ｄ７により直列に電気的に接続されている。

また、ユニット１ａ、１ｂ、１ｃ、１ｄのピエゾ抵抗素子７ｃは、１対の電極８４ｂ１、８４ｂ３に対して、配線８２ｄ３、８２ｄ１、８２ｄ４、８２ｄ５、８２ｄ６により直列に電気的に接続されている。

また、ユニット１ａ、１ｂ、１ｃ、１ｄのピエゾ抵抗素子７ｄは、１対の電極８４ｂ２、８４ｂ４に対して、配線８２ｅ７、８２ｅ１、８２ｅ４、８２ｅ５、８２ｅ６により直列に電気的に接続されている。

以上のようにしてユニット１ａ、１ｂ、１ｃ、１ｄのピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄが図１０に示すブリッジ回路７０Ａを構成している。このブリッジ回路７０Ａには、１対の電極８４ｂ１、８４ｂ４間に駆動電圧ＡＶＤＣを供給する駆動回路（図示せず）が接続されている。そして、ブリッジ回路７０Ａでは、１対の電極８４ｂ２、８４ｂ３間の電位差がピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄの抵抗値に応じた信号（電圧）として出力される。

このような物理量センサー１Ａでは、ダイヤフラム部６４が４つであるため、比較的簡単かつ小型な構成で、Ｓ／Ｎ比を向上させることができる。

以上説明したような物理量センサー１Ａによっても、小型化を図っても、Ｓ／Ｎ比を向上させることができる。

＜第３実施形態＞
次に本発明の物理量センサーの第３実施形態について説明する。
図１１は、本発明の第３実施形態に係る物理量センサーを示す断面図である。

以下、本発明の物理量センサーの第３実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。

第３実施形態は、空洞部（圧力基準室）の構成が異なること以外は、前記第１実施形態と同様である。

図１１に示す物理量センサー１Ｂは、基板６と、基板６の上面上に設けられている積層構造体８Ｂと、を備えている。ここで、積層構造体８Ｂは、基板６が有する複数のダイヤフラム部６４に対応する部分だけでなくこれらの部分の間の部分が基板６に対して離間しており、これにより、かかる部分と基板６との間には、空洞部Ｓ１（圧力基準室）が形成されている。

この空洞部Ｓ１は、ユニット１ａのダイヤフラム部６４とユニット１ｂのダイヤフラム部６４とに共通して設けられている。言い換えると、ユニット１ａのダイヤフラム部６４のための圧力基準室とユニット１ｂのダイヤフラム部６４のための圧力基準室とが連通して空洞部Ｓ１が形成されている。

このような物理量センサー１Ｂでは、空洞部Ｓが複数のダイヤフラム部６４に共通しているため、各ダイヤフラム部６４が共通の圧力を基準として撓み変形することとなる。その結果、物理量センサー１Ｂの設計が容易となる。

以上説明したような物理量センサー１Ｂによっても、小型化を図っても、Ｓ／Ｎ比を向上させることができる。

＜第４実施形態＞
次に本発明の物理量センサーの第４実施形態について説明する。

図１２は、本発明の第４実施形態に係る物理量センサーが備えるピエゾ抵抗素子を含むブリッジ回路を示す図である。

以下、本発明の物理量センサーの第４実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。

第４実施形態は、ユニット間のピエゾ抵抗素子の接続関係が異なること以外は、前記第１実施形態と同様である。

本実施形態の物理量センサーは、図１２に示すブリッジ回路７０Ｃを備える。
このブリッジ回路７０Ｃでは、ユニット１ａのピエゾ抵抗素子７ａとユニット１ｂのピエゾ抵抗素子７ｂが１対の電極８４ｂ１、８４ｂ２に対して直列に電気的に接続されている。

また、ユニット１ａのピエゾ抵抗素子７ｂとユニット１ｂのピエゾ抵抗素子７ａが１対の電極８４ｂ３、８４ｂ４に対して直列に電気的に接続されている。

また、ユニット１ａのピエゾ抵抗素子７ｃとユニット１ｂのピエゾ抵抗素子７ｄが１対の電極８４ｂ１、８４ｂ３に対して直列に電気的に接続されている。

また、ユニット１ａのピエゾ抵抗素子７ｄとユニット１ｂのピエゾ抵抗素子７ｃが１対の電極８４ｂ２、８４ｂ４に対して直列に電気的に接続されている。

以上説明したような第４実施形態によっても、小型化を図っても、Ｓ／Ｎ比を向上させることができる。

＜第５実施形態＞
次に本発明の物理量センサーの第５実施形態について説明する。

図１３は、本発明の第５実施形態に係る物理量センサーが備えるピエゾ抵抗素子を含むブリッジ回路を示す図である。

以下、本発明の物理量センサーの第５実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。

第５実施形態は、ユニット間のピエゾ抵抗素子の接続関係が異なること以外は、前記第２実施形態と同様である。

本実施形態の物理量センサーは、図１３に示すブリッジ回路７０Ｄを備える。
このブリッジ回路７０Ｄでは、ユニット１ａ、１ｂ、１ｃ、１ｄのピエゾ抵抗素子７ａが１対の電極８４ｂ１、８４ｂ２に対して２つずつに分けて直列に電気的に接続されている。すなわち、直列に接続された２つのピエゾ抵抗素子７ａが２組あり、これらの組が１対の電極８４ｂ１、８４ｂ２に対して並列に電気的に接続されている。

また、ユニット１ａ、１ｂ、１ｃ、１ｄのピエゾ抵抗素子７ｂが１対の電極８４ｂ３、８４ｂ４に対して２つずつに分けて直列に電気的に接続されている。

また、ユニット１ａ、１ｂ、１ｃ、１ｄのピエゾ抵抗素子７ｃが１対の電極８４ｂ１、８４ｂ３に対して２つずつに分けて直列に電気的に接続されている。

また、ユニット１ａ、１ｂ、１ｃ、１ｄのピエゾ抵抗素子７ｄが１対の電極８４ｂ２、８４ｂ４に対して２つずつに分けて直列に電気的に接続されている。

以上説明したような第５実施形態によっても、小型化を図っても、Ｓ／Ｎ比を向上させることができる。

２．圧力センサー
次に、本発明の物理量センサーを備える圧力センサー（本発明の圧力センサー）ついて説明する。図１４は、本発明の圧力センサーの一例を示す断面図である。

図１４に示すように、本発明の圧力センサー１００は、物理量センサー１と、物理量センサー１を収納する筐体１０１と、物理量センサー１から得た信号を圧力データに演算する演算部１０２とを備えている。物理量センサー１は、配線１０３を介して演算部１０２と電気的に接続されている。

物理量センサー１は、筐体１０１の内側に、図示しない固定手段により固定されている。また、筐体１０１には、物理量センサー１のダイヤフラム部６４が、例えば大気（筐体１０１の外側）と連通するための貫通孔１０４を有している。

このような圧力センサー１００によれば、貫通孔１０４を介してダイヤフラム部６４が圧力を受ける。この受圧した信号を配線１０３を介して演算部に送信し、圧力データに演算する。この演算された圧力データは、図示しない表示部（例えば、パーソナルコンピューターのモニター等）を介して表示することができる。

３．高度計
次に、本発明の物理量センサーを備える高度計（本発明の高度計）の一例について説明する。図１５は、本発明の高度計の一例を示す斜視図である。

高度計２００は、腕時計のように、手首に装着することができる。また、高度計２００の内部には、物理量センサー１（圧力センサー１００）が搭載されており、表示部２０１に現在地の海抜からの高度、または、現在地の気圧等を表示することができる。

なお、この表示部２０１には、現在時刻、使用者の心拍数、天候等、様々な情報を表示することができる。

４．電子機器
次に、本発明の物理量センサーを備える電子機器を適用したナビゲーションシステムについて説明する。図１６は、本発明の電子機器の一例を示す正面図である。

ナビゲーションシステム３００には、図示しない地図情報と、ＧＰＳ（全地球測位システム：Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）からの位置情報取得手段と、ジャイロセンサーおよび加速度センサーと車速データとによる自立航法手段と、物理量センサー１と、所定の位置情報または進路情報を表示する表示部３０１とを備えている。

このナビゲーションシステムによれば、取得した位置情報に加えて高度情報を取得することができる。高度情報を得ることにより、例えば、一般道路と位置情報上は略同一の位置を示す高架道路を走行する場合、高度情報を持たない場合には、一般道路を走行しているのか高架道路を走行しているのかナビゲーションシステムでは判断できず、優先情報として一般道路の情報を使用者に提供してしまっていた。そこで、本実施形態に係るナビゲーションシステム３００では、高度情報を物理量センサー１によって取得することができ、一般道路から高架道路へ進入することによる高度変化を検出し、高架道路の走行状態におけるナビゲーション情報を使用者に提供することができる。

なお、表示部３０１は、例えば液晶パネルディスプレイや、有機ＥＬ（Organic Electro-Luminescence）ディスプレイなど、小型かつ薄型化が可能な構成となっている。

なお、本発明の物理量センサーを備える電子機器は、上記のものに限定されず、例えば、パーソナルコンピューター、携帯電話、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター等に適用することができる。

５．移動体
次いで、本発明の物理量センサーを適用した移動体（本発明の移動体）について説明する。図１７は、本発明の移動体の一例を示す斜視図である。

図１７に示すように、移動体４００は、車体４０１と、４つの車輪４０２とを有しており、車体４０１に設けられた図示しない動力源（エンジン）によって車輪４０２を回転させるように構成されている。このような移動体４００には、ナビゲーションシステム３００（物理量センサー１）が内蔵されている。

以上、本発明の物理量センサー、圧力センサー、高度計、電子機器および移動体を図示の各実施形態に基づいて説明したが、本発明はこれらに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物や、工程が付加されていてもよい。

また、前述した実施形態では、１つのダイヤフラム部に設けられるピエゾ抵抗素子の数は、前述した実施形態に限定されず、例えば、２つ、４つ等であってもよい。また、ピエゾ抵抗素子の配置や形状等も前述した実施形態に限定されず、例えば、前述した実施形態において、ダイヤフラム部の内側のピエゾ抵抗素子を省略してもよい。

また、前述した実施形態では、物理量センサーに配置されるダイヤフラムの数は、前述の実施形態に限定されず、例えば、６つ、９つ、１６つ等であってもよい。ダイヤフラムが大きいほど、Ｓ／Ｎ比を向上させる効果が高くなる。

１‥‥物理量センサー
１Ａ‥‥物理量センサー
１Ｂ‥‥物理量センサー
１ａ‥‥ユニット
１ｂ‥‥ユニット
６‥‥基板
６Ｘ‥‥基板
７‥‥ピエゾ抵抗素子
７ａ‥‥ピエゾ抵抗素子
７ｂ‥‥ピエゾ抵抗素子
７ｃ‥‥ピエゾ抵抗素子
７ｄ‥‥ピエゾ抵抗素子
８‥‥積層構造体
８Ｂ‥‥積層構造体
９‥‥配線
６１‥‥シリコン層
６１Ｘ‥‥シリコン層
６２‥‥酸化シリコン層
６３‥‥シリコン層
６３Ｘ‥‥シリコン層
６４‥‥ダイヤフラム部
６５‥‥凹部
７０‥‥ブリッジ回路
７０Ａ‥‥ブリッジ回路
７０Ｃ‥‥ブリッジ回路
７０Ｄ‥‥ブリッジ回路
７１ａ‥‥ピエゾ抵抗素子
７１ｂ‥‥ピエゾ抵抗素子
７１ｃ‥‥ピエゾ抵抗素子
７１ｄ‥‥ピエゾ抵抗素子
７２ａ‥‥ピエゾ抵抗素子
７２ｂ‥‥ピエゾ抵抗素子
７２ｃ‥‥ピエゾ抵抗素子
７２ｄ‥‥ピエゾ抵抗素子
８１‥‥層間絶縁膜
８１Ｘ‥‥層間絶縁膜
８２‥‥配線層
８２ａ‥‥配線層
８２ｄ１‥‥配線
８２ｄ２‥‥配線
８２ｄ３‥‥配線
８２ｄ４‥‥配線
８２ｄ５‥‥配線
８２ｄ６‥‥配線
８２ｅ１‥‥配線
８２ｅ２‥‥配線
８２ｅ３‥‥配線
８２ｅ４‥‥配線
８２ｅ５‥‥配線
８２ｅ６‥‥配線
８２ｅ７‥‥配線
８３‥‥層間絶縁膜
８３Ｘ‥‥層間絶縁膜
８４‥‥配線層
８４ａ‥‥配線層
８４ｂ１‥‥電極
８４ｂ２‥‥電極
８４ｂ３‥‥電極
８４ｂ４‥‥電極
８４ｃ１‥‥配線
８４ｃ２‥‥配線
８４ｃ３‥‥配線
８４ｄ１‥‥配線
８４ｄ２‥‥配線
８４ｄ３‥‥配線
８４ｄ４‥‥配線
８４ｄ５‥‥配線
８４ｄ６‥‥配線
８４ｄ７‥‥配線
８５‥‥表面保護膜
８６‥‥封止層
９１ａ‥‥配線
９１ｂ‥‥配線
９１ｃ‥‥配線
９１ｄ‥‥配線
９２ａ‥‥配線
９２ｂ‥‥配線
９２ｃ‥‥配線
９２ｄ‥‥配線
１００‥‥圧力センサー
１０１‥‥筐体
１０２‥‥演算部
１０３‥‥配線
１０４‥‥貫通孔
２００‥‥高度計
２０１‥‥表示部
３００‥‥ナビゲーションシステム
３０１‥‥表示部
４００‥‥移動体
４０１‥‥車体
４０２‥‥車輪
６４１‥‥受圧面
８４１‥‥被覆層
８４２‥‥細孔
Ｓ‥‥空洞部
Ｓ１‥‥空洞部

Claims (12)

1. 受圧により撓み変形する複数のダイヤフラム部と、
   互いに異なる前記ダイヤフラム部に配置されていて、電気的に直列に接続されている複数のピエゾ抵抗素子と、
   を備えることを特徴とする物理量センサー。
2. 前記複数のピエゾ抵抗素子を含んで構成されているブリッジ回路を備える請求項１に記載の物理量センサー。
3. 前記ダイヤフラム部の数が２つである請求項１または２に記載の物理量センサー。
4. 前記ダイヤフラム部の数が４つである請求項１または２に記載の物理量センサー。
5. 複数の圧力基準室を備える請求項１ないし４のいずれか１項に記載の物理量センサー。
6. 前記複数のダイヤフラム部に共通している圧力基準室を備える請求項１ないし４のいずれか１項に記載の物理量センサー。
7. 前記圧力基準室は、半導体製造プロセスを用いて形成されている請求項５または６に記載の物理量センサー。
8. 前記ピエゾ抵抗素子は、前記ダイヤフラム部の外周部とそれよりも中心側の部分とにそれぞれ配置されている請求項１ないし７のいずれか１項に記載の物理量センサー。
9. 請求項１ないし８のいずれか１項に記載の物理量センサーを有することを特徴とする圧力センサー。
10. 請求項１ないし８のいずれか１項に記載の物理量センサーを有することを特徴とする高度計。
11. 請求項１ないし８のいずれか１項に記載の物理量センサーを有することを特徴とする電子機器。
12. 請求項１ないし８のいずれか１項に記載の物理量センサーを有することを特徴とする移動体。

Images