JP2015179559A - 複数命令ストリームメモリシステム - Google Patents
複数命令ストリームメモリシステム Download PDFInfo
- Publication number
- JP2015179559A JP2015179559A JP2015095012A JP2015095012A JP2015179559A JP 2015179559 A JP2015179559 A JP 2015179559A JP 2015095012 A JP2015095012 A JP 2015095012A JP 2015095012 A JP2015095012 A JP 2015095012A JP 2015179559 A JP2015179559 A JP 2015179559A
- Authority
- JP
- Japan
- Prior art keywords
- port
- data
- nonvolatile memory
- read
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 369
- 238000000034 method Methods 0.000 claims abstract description 43
- 238000013461 design Methods 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 30
- 230000004044 response Effects 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000004891 communication Methods 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 238000012545 processing Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 4
- 230000005415 magnetization Effects 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0028—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/74—Array wherein each memory cell has more than one access device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Multi Processors (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
104 複数のメモリセル
106 メモリセル
108 第1の不揮発性メモリ
110 第1の抵抗性記憶素子
112 第2の不揮発性メモリ
114 第2の抵抗性記憶素子
116 第Nの不揮発性メモリ
118 第Nの抵抗性記憶素子
122 出力データ
124 第1の命令のストリーム(たとえば第1のスレッド)
126 第2の命令のストリーム(たとえば第2のスレッド)
130 ポートデータセレクタ
139 第1のデータ
140 第2のデータ
Claims (40)
- 複数のメモリセルを含む記憶デバイスであって、前記メモリセルの少なくとも1つが、
第1の抵抗性記憶素子を含む第1の不揮発性メモリと、
第2の抵抗性記憶素子を含む第2の不揮発性メモリと、
第1のビット線および第1のセンス線と、
ポートデータセレクタと、
を含み、
前記第1の不揮発性メモリと前記第2の不揮発性メモリとが各々複数のポートを含み、前記第1の不揮発性メモリが第1のスレッドと関連付けられ、前記第2の不揮発性メモリが第2のスレッドと関連付けられ、
前記ポートデータセレクタは、前記複数のポートの各々に接続され、読取り/書込み制御信号を受信するように構成され、ビット線マルチプレクサとセンス線マルチプレクサを含み、
前記メモリセルの少なくとも1つは、前記メモリセルの外部の、読取り/書込みスレッド選択入力を受け取るように構成されたデコーダに結合され、
読取り動作を示す前記読取り/書込み制御信号に基づいて、前記ビット線マルチプレクサは前記第1のビット線に第1の電圧を出力するように構成され、前記センス線マルチプレクサは前記第1のセンス線に第2の電圧を出力するように構成される、
記憶デバイス。 - 前記メモリセルの前記少なくとも1つに結合されたビット線コントローラが、読取り/書込み制御入力に応答する、請求項1に記載の記憶デバイス。
- 前記デコーダが、ポートおよびスレッドのデコードを行うよう構成された、請求項1に記載の記憶デバイス。
- 前記デコーダが、ポートアドレス入力およびポート選択入力を受け取るように構成される、請求項1に記載の記憶デバイス。
- 前記記憶デバイスが、磁気抵抗ランダムアクセスメモリ(MRAM)である、請求項1に記載の記憶デバイス。
- 前記MRAMが、スピントルク注入(STT)を用いてデータを書き込むように構成される、請求項5に記載の記憶デバイス。
- 前記第1の不揮発性メモリおよび前記第2の不揮発性メモリが、単一のレジスタファイルの中の共通の場所に各々対応し、前記第1の不揮発性メモリが第1の命令のストリームに対応する第1の状態情報を記憶し、前記第2の不揮発性メモリが第2の命令のストリームに対応する第2の状態情報を記憶する、請求項1に記載の記憶デバイス。
- 前記複数のメモリセル少なくとも1つの半導体ダイに組み込まれる、請求項1に記載の記憶デバイス。
- セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、コンピュータ、もしくはこれらの組み合わせを含むデバイスをさらに含み、前記デバイスに前記複数のメモリセルが組み込まれる、請求項1に記載の記憶デバイス。
- プロセッサと、
前記プロセッサにアクセス可能な複数のメモリセルとを含むシステムであって、前記メモリセルの少なくとも1つが、
第1の抵抗性記憶素子を含む第1のマルチポート不揮発性メモリと、
第2の抵抗性記憶素子を含む第2のマルチポート不揮発性メモリと、
第1のビット線および第1のセンス線と、
ポートデータセレクタと、
を含み、
前記第1のマルチポート不揮発性メモリが第1のスレッドと関連付けられ、前記第2のマルチポート不揮発性メモリが第2のスレッドと関連付けられ、
前記ポートデータセレクタは、前記複数のポートの各々に接続され、読取り/書込み制御信号を受信するように構成され、ビット線マルチプレクサとセンス線マルチプレクサを含み、
前記メモリセルの少なくとも1つは、前記メモリセルの外部の、読取り/書込みスレッド選択入力を受け取るように構成されたデコーダに結合され、
読取り動作を示す前記読取り/書込み制御信号に基づいて、前記ビット線マルチプレクサは前記第1のビット線に第1の電圧を出力するように構成され、前記センス線マルチプレクサは前記第1のセンス線に第2の電圧を出力するように構成される、
システム。 - アドレス信号を受け取るように構成され、かつ、セレクタ信号に応答して、前記第1のマルチポート不揮発性メモリおよび前記第2のマルチポート不揮発性メモリの少なくとも1つへのアクセスを提供する、デコーダをさらに含む、請求項10に記載のシステム。
- 複数の命令のストリームから第1の命令のストリームを選択し、前記選択された第1の命令のストリームを示すものを前記プロセッサに与えるための、スケジューラをさらに含む、請求項11に記載のシステム。
- 前記スケジューラが、前記複数の命令のストリームの少なくとも2つの命令のストリームが、実質的に同時に処理されるようにスケジューリングするように構成される、請求項12に記載のシステム。
- 前記プロセッサと複数のメモリセルとが、少なくとも1つの半導体ダイに組み込まれる、請求項10に記載のシステム。
- セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、コンピュータ、もしくはこれらの組み合わせを含むデバイスに前記プロセッサと複数のメモリセルとが組み込まれる、請求項10に記載のシステム。
- 第1の不揮発性メモリおよび第2の不揮発性メモリを含む単一のメモリセルにおいて、第1のデータを受け取り、第2のデータを受け取るステップと、
前記第1の不揮発性メモリの第1の抵抗性記憶素子に、前記第1のデータを記憶するステップと、
前記第2の不揮発性メモリの第2の抵抗性記憶素子に、前記第2のデータを記憶するステップと
を含み、
前記第1の不揮発性メモリと前記第2の不揮発性メモリとが各々複数のポートを含み、前記第1の不揮発性メモリが第1のスレッドと関連付けられ、前記第2の不揮発性メモリが第2のスレッドと関連付けられ、
前記メモリセルの少なくとも1つは、前記メモリセルの外部の、読取り/書込みスレッド選択入力を受け取るように構成されたデコーダに結合され、
前記メモリセルはさらに、第1のビット線および第1のセンス線と、ポートデータセレクタとを含み、前記ポートデータセレクタは、前記複数のポートの各々に接続され、読取り/書込み制御信号を受信するように構成され、ビット線マルチプレクサとセンス線マルチプレクサを含み、
読取り動作を示す前記読取り/書込み制御信号に基づいて、前記ビット線マルチプレクサは前記第1のビット線に第1の電圧を出力するように構成され、前記センス線マルチプレクサは前記第1のセンス線に第2の電圧を出力するように構成される、
方法。 - 前記第1の不揮発性メモリに記憶されるデータ値に対応する第1の出力信号を生成するステップをさらに含み、前記第1の出力信号が、読取り/書込み制御信号に応答する、請求項16に記載の方法。
- 前記読取り/書込み制御信号が、前記メモリセルにおいて受け取られる、請求項17に記載の方法。
- 前記第1のデータおよび前記第2のデータが、ポートデータセレクタから受け取られる、請求項16に記載の方法。
- 前記第1のデータおよび前記第2のデータを受け取って記憶するステップが、電子デバイスに組み込まれたプロセッサにより実行される、請求項16に記載の方法。
- 第1のマルチポート不揮発性メモリおよび第2のマルチポート不揮発性メモリを含む単一のメモリセルにおいて、第1のデータを受け取り、第2のデータを受け取るための手段と、 前記第1のマルチポート不揮発性メモリの第1の抵抗性記憶素子に、前記第1のデータを記憶するための手段と、
前記第2のマルチポート不揮発性メモリの第2の抵抗性記憶素子に、前記第2のデータを記憶するための手段と
を含み、
前記第1のマルチポート不揮発性メモリが第1のスレッドと関連付けられ、前記第2のマルチポート不揮発性メモリが第2のスレッドと関連付けられ、
前記メモリセルの少なくとも1つは、前記メモリセルの外部の、読取り/書込みスレッド選択入力を受け取るように構成されたデコーダに結合され、
前記メモリセルはさらに、第1のビット線および第1のセンス線と、ポートデータセレクタとを含み、前記ポートデータセレクタは、複数のポートの各々に接続され、読取り/書込み制御信号を受信するように構成され、ビット線マルチプレクサとセンス線マルチプレクサを含み、
読取り動作を示す前記読取り/書込み制御信号に基づいて、前記ビット線マルチプレクサは前記第1のビット線に第1の電圧を出力するように構成され、前記センス線マルチプレクサは前記第1のセンス線に第2の電圧を出力するように構成される、
装置。 - 前記第1のデータと前記第2のデータを受け取るための前記手段と、前記第1のデータを記憶するための前記手段と、前記第2のデータを記憶するための前記手段とが、少なくとも1つの半導体ダイに組み込まれる、請求項21に記載の装置。
- セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、コンピュータ、もしくはこれらの組み合わせを含むデバイスをさらに含み、前記デバイスに前記第1のデータと前記第2のデータを受け取るための前記手段と、前記第1のデータを記憶するための前記手段と、前記第2のデータを記憶するための前記手段とが組み込まれる、請求項21に記載の装置。
- 第1のマルチポート不揮発性メモリおよび第2のマルチポート不揮発性メモリを含む単一のメモリセルにおいて、第1のデータを受け取り、第2のデータを受け取るための第1のステップと、
前記第1のマルチポート不揮発性メモリの第1の抵抗性記憶素子に、前記第1のデータを記憶するための第2のステップと、
前記第2のマルチポート不揮発性メモリの第2の抵抗性記憶素子に、前記第2のデータを記憶するための第3のステップと
を含み、
前記第1のマルチポート不揮発性メモリが第1のスレッドと関連付けられ、前記第2のマルチポート不揮発性メモリが第2のスレッドと関連付けられ、
前記メモリセルの少なくとも1つは、前記メモリセルの外部の、読取り/書込みスレッド選択入力を受け取るように構成されたデコーダに結合され、
前記メモリセルはさらに、第1のビット線および第1のセンス線と、ポートデータセレクタとを含み、前記ポートデータセレクタは、複数のポートの各々に接続され、読取り/書込み制御信号を受信するように構成され、ビット線マルチプレクサとセンス線マルチプレクサを含み、
読取り動作を示す前記読取り/書込み制御信号に基づいて、前記ビット線マルチプレクサは前記第1のビット線に第1の電圧を出力するように構成され、前記センス線マルチプレクサは前記第1のセンス線に第2の電圧を出力するように構成される、
方法。 - 前記第1のステップ、前記第2のステップ、および前記第3のステップが、電子デバイスに組み込まれるプロセッサによって実行される、請求項24に記載の方法。
- コンピュータにより実行可能な命令を記憶するコンピュータ可読媒体であって、前記命令が、
第1のマルチポート不揮発性メモリおよび第2のマルチポート不揮発性メモリを含む単一のメモリセルにおいて、第1のデータを受け取り、第2のデータを受け取るように、前記コンピュータにより実行可能な命令と、
前記第1のマルチポート不揮発性メモリの第1の抵抗性記憶素子に前記第1のデータを記憶するように、前記コンピュータにより実行可能な命令と、
前記第2のマルチポート不揮発性メモリの第2の抵抗性記憶素子に前記第2のデータを記憶するように、前記コンピュータにより実行可能な命令と
を含み、
前記第1のマルチポート不揮発性メモリが第1のスレッドと関連付けられ、前記第2のマルチポート不揮発性メモリが第2のスレッドと関連付けられ、
前記メモリセルの少なくとも1つは、前記メモリセルの外部の、読取り/書込みスレッド選択入力を受け取るように構成されたデコーダに結合され、
前記メモリセルはさらに、第1のビット線および第1のセンス線と、ポートデータセレクタとを含み、前記ポートデータセレクタは、複数のポートの各々に接続され、読取り/書込み制御信号を受信するように構成され、ビット線マルチプレクサとセンス線マルチプレクサを含み、
読取り動作を示す前記読取り/書込み制御信号に基づいて、前記ビット線マルチプレクサは前記第1のビット線に第1の電圧を出力するように構成され、前記センス線マルチプレクサは前記第1のセンス線に第2の電圧を出力するように構成される、
コンピュータ可読媒体。 - 前記命令が、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、コンピュータ、もしくはこれらの組み合わせを含むデバイスに組み込まれるプロセッサにより実行可能な、請求項26に記載のコンピュータ可読媒体。
- 半導体デバイスの少なくとも1つの物理的な特性を表す設計情報を受け取るステップであって、前記半導体デバイスが複数のメモリセルを含み、前記メモリセルの少なくとも1つが、
第1の抵抗性記憶素子を含む第1のマルチポート不揮発性メモリと、
第2の抵抗性記憶素子を含む第2のマルチポート不揮発性メモリと、
第1のビット線および第1のセンス線と、
ポートデータセレクタと、
を含む、ステップと、
前記設計情報を変換してファイルフォーマットに適合させるステップと、
前記変換された設計情報を含むデータファイルを生成するステップと
を含み、
前記第1のマルチポート不揮発性メモリが第1のスレッドと関連付けられ、前記第2のマルチポート不揮発性メモリが第2のスレッドと関連付けられ、
前記ポートデータセレクタは、前記複数のポートの各々に接続され、読取り/書込み制御信号を受信するように構成され、ビット線マルチプレクサとセンス線マルチプレクサを含み、
前記メモリセルの少なくとも1つは、前記メモリセルの外部の、読取り/書込みスレッド選択入力を受け取るように構成されたデコーダに結合され、
読取り動作を示す前記読取り/書込み制御信号に基づいて、前記ビット線マルチプレクサは前記第1のビット線に第1の電圧を出力するように構成され、前記センス線マルチプレクサは前記第1のセンス線に第2の電圧を出力するように構成される、
方法。 - 前記データファイルがGDSIIフォーマットを含む、請求項28に記載の方法。
- 半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って、前記半導体デバイスを製造するステップであって、前記半導体デバイスが、
第1の抵抗性記憶素子を含む第1のマルチポート不揮発性メモリと、
第2の抵抗性記憶素子を含む第2のマルチポート不揮発性メモリと、
第1のビット線および第1のセンス線と、
ポートデータセレクタと、
を含む、ステップと
を含み、
前記第1のマルチポート不揮発性メモリが第1のスレッドと関連付けられ、前記第2のマルチポート不揮発性メモリが第2のスレッドと関連付けられ、
前記ポートデータセレクタは、複数のポートの各々に接続され、読取り/書込み制御信号を受信するように構成され、ビット線マルチプレクサとセンス線マルチプレクサを含み、
前記半導体デバイスは、前記半導体デバイスの外部の、読取り/書込みスレッド選択入力を受け取るように構成されたデコーダに結合され、
読取り動作を示す前記読取り/書込み制御信号に基づいて、前記ビット線マルチプレクサは前記第1のビット線に第1の電圧を出力するように構成され、前記センス線マルチプレクサは前記第1のセンス線に第2の電圧を出力するように構成される、
方法。 - 前記データファイルがGDSIIフォーマットを有する、請求項30に記載の方法。
- パッケージングされた半導体デバイスの回路基板上での物理的な位置情報を含む設計情報を受け取るステップであって、半導体構造を含む前記パッケージングされた半導体デバイスが、
第1の抵抗性記憶素子を含む第1のマルチポート不揮発性メモリと、
第2の抵抗性記憶素子を含む第2のマルチポート不揮発性メモリと、
第1のビット線および第1のセンス線と、
ポートデータセレクタと、
を含む、ステップと、
前記設計情報を変換して、データファイルを生成するステップと
を含み、
前記第1のマルチポート不揮発性メモリが第1のスレッドと関連付けられ、前記第2のマルチポート不揮発性メモリが第2のスレッドと関連付けられ、
前記ポートデータセレクタは、複数のポートの各々に接続され、読取り/書込み制御信号を受信するように構成され、ビット線マルチプレクサとセンス線マルチプレクサを含み、
前記半導体デバイスは、前記半導体デバイスの外部の、読取り/書込みスレッド選択入力を受け取るように構成されたデコーダに結合され、
読取り動作を示す前記読取り/書込み制御信号に基づいて、前記ビット線マルチプレクサは前記第1のビット線に第1の電圧を出力するように構成され、前記センス線マルチプレクサは前記第1のセンス線に第2の電圧を出力するように構成される、
方法。 - 前記データファイルがGERBERフォーマットを有する、請求項32に記載の方法。
- パッケージングされた半導体デバイスの回路基板での物理的な位置情報を含む設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って、前記パッケージングされた半導体デバイスを受け取るように構成された前記回路基板を製造するステップであって、前記パッケージングされた半導体デバイスが、
第1の抵抗性記憶素子を含む第1のマルチポート不揮発性メモリと、
第2の抵抗性記憶素子を含む第2のマルチポート不揮発性メモリと、
第1のビット線および第1のセンス線と、
ポートデータセレクタと、
を含む、ステップと
を含み、
前記第1のマルチポート不揮発性メモリが第1のスレッドと関連付けられ、前記第2のマルチポート不揮発性メモリが第2のスレッドと関連付けられ、
前記ポートデータセレクタは、複数のポートの各々に接続され、読取り/書込み制御信号を受信するように構成され、ビット線マルチプレクサとセンス線マルチプレクサを含み、
前記半導体デバイスは、前記半導体デバイスの外部の、読取り/書込みスレッド選択入力を受け取るように構成されたデコーダに結合され、
読取り動作を示す前記読取り/書込み制御信号に基づいて、前記ビット線マルチプレクサは前記第1のビット線に第1の電圧を出力するように構成され、前記センス線マルチプレクサは前記第1のセンス線に第2の電圧を出力するように構成される、
方法。 - 前記データファイルがGERBERフォーマットを有する、請求項34に記載の方法。
- 前記回路基板を、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、コンピュータ、もしくはこれらの組み合わせを含むデバイスに組み込むステップをさらに含む、請求項34に記載の方法。
- 複数のメモリセルを含む記憶デバイスであって、前記メモリセルの少なくとも1つが、
第1の抵抗性記憶素子を含む第1の不揮発性メモリと、
第2の抵抗性記憶素子を含む第2の不揮発性メモリと、
第1のビット線および第1のセンス線と、
ポートデータセレクタと、
を含み、
前記第1の不揮発性メモリと前記第2の不揮発性メモリとが各々複数のポートを含み、
前記ポートデータセレクタは、前記複数のポートの各々に接続され、読取り/書込み制御信号を受信するように構成され、ビット線マルチプレクサとセンス線マルチプレクサを含み、
前記メモリセルの少なくとも1つは、前記メモリセルの外部の、読取り/書込みスレッド選択入力を受け取るように構成されたデコーダに結合され、
読取り動作を示す前記読取り/書込み制御信号に基づいて、前記ビット線マルチプレクサは前記第1のビット線に第1の電圧を出力するように構成され、前記センス線マルチプレクサは前記第1のセンス線に第2の電圧を出力するように構成される、
記憶デバイス。 - 複数のビット線と複数のセンス線とが前記第1の不揮発性メモリを前記第2の不揮発性メモリに結合し、前記複数のビット線と前記複数のセンス線とのうちの少なくとも1つが前記第1の不揮発性メモリ及び前記第2の不揮発性メモリの読取り及び書込み動作の両方において使用可能である、請求項37に記載の記憶デバイス。
- 複数のビット線と複数のセンス線とが前記第1のマルチポート不揮発性メモリを前記第2のマルチポート不揮発性メモリに結合し、前記複数のビット線と前記複数のセンス線とのうちの少なくとも1つが前記第1のマルチポート不揮発性メモリ及び前記第2のマルチポート不揮発性メモリの読取り及び書込み動作の両方において使用可能である、請求項10に記載のシステム。
- 複数のビット線と複数のセンス線とが前記第1のマルチポート不揮発性メモリを前記第2のマルチポート不揮発性メモリに結合し、前記複数のビット線と前記複数のセンス線とのうちの少なくとも1つが前記第1のマルチポート不揮発性メモリ及び前記第2のマルチポート不揮発性メモリの読取り及び書込み動作の両方において使用可能である、請求項28に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/728,506 | 2010-03-22 | ||
US12/728,506 US8315081B2 (en) | 2010-03-22 | 2010-03-22 | Memory cell that includes multiple non-volatile memories |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013501411A Division JP5801869B2 (ja) | 2010-03-22 | 2011-03-22 | 複数命令ストリームメモリシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015179559A true JP2015179559A (ja) | 2015-10-08 |
JP5940195B2 JP5940195B2 (ja) | 2016-06-29 |
Family
ID=44120926
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013501411A Active JP5801869B2 (ja) | 2010-03-22 | 2011-03-22 | 複数命令ストリームメモリシステム |
JP2015095012A Active JP5940195B2 (ja) | 2010-03-22 | 2015-05-07 | 複数命令ストリームメモリシステム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013501411A Active JP5801869B2 (ja) | 2010-03-22 | 2011-03-22 | 複数命令ストリームメモリシステム |
Country Status (10)
Country | Link |
---|---|
US (2) | US8315081B2 (ja) |
EP (1) | EP2550656B1 (ja) |
JP (2) | JP5801869B2 (ja) |
KR (1) | KR101447147B1 (ja) |
CN (1) | CN102822897B (ja) |
BR (1) | BR112012023650B1 (ja) |
ES (1) | ES2810100T3 (ja) |
HU (1) | HUE050418T2 (ja) |
TW (1) | TWI537956B (ja) |
WO (1) | WO2011119641A1 (ja) |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7930666B1 (en) * | 2006-12-12 | 2011-04-19 | Tabula, Inc. | System and method of providing a memory hierarchy |
EP2201569A4 (en) | 2007-09-06 | 2011-07-13 | Tabula Inc | CONFIGURATION CONTEXT SWITCH |
US8400822B2 (en) * | 2010-03-22 | 2013-03-19 | Qualcomm Incorporated | Multi-port non-volatile memory that includes a resistive memory element |
US8315081B2 (en) | 2010-03-22 | 2012-11-20 | Qualcomm Incorporated | Memory cell that includes multiple non-volatile memories |
US9244853B2 (en) * | 2012-08-10 | 2016-01-26 | Qualcomm Incorporated | Tunable multi-tiered STT-MRAM cache for multi-core processors |
US8670264B1 (en) * | 2012-08-14 | 2014-03-11 | Avalanche Technology, Inc. | Multi-port magnetic random access memory (MRAM) |
KR101920719B1 (ko) | 2012-11-19 | 2019-02-13 | 삼성전자주식회사 | 논리 장치, 논리 장치를 포함하는 디지털 필터 및 논리 장치를 제어하는 방법 |
WO2014209392A1 (en) * | 2013-06-28 | 2014-12-31 | Intel Corporation | Apparatus for low power write and read operations for resistive memory |
US9165610B1 (en) * | 2014-06-30 | 2015-10-20 | Globalfoundries Singapore Pte. Ltd. | Non-volatile memory cell arrays and methods of fabricating semiconductor devices |
US9518866B2 (en) * | 2014-08-22 | 2016-12-13 | Spectrasensors, Inc. | Spectrometer with variable beam power and shape |
US9478278B1 (en) * | 2015-03-31 | 2016-10-25 | Arm Limited | Read-write contention circuitry |
US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
JP6122170B1 (ja) | 2016-03-16 | 2017-04-26 | 株式会社東芝 | 不揮発性ram及び不揮発性ramを含むシステム |
US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
US10348306B2 (en) * | 2017-03-09 | 2019-07-09 | University Of Utah Research Foundation | Resistive random access memory based multiplexers and field programmable gate arrays |
US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
US10546624B2 (en) * | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
US10734573B2 (en) | 2018-03-23 | 2020-08-04 | Spin Memory, Inc. | Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer |
US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
US11086745B2 (en) * | 2019-01-24 | 2021-08-10 | Samsung Electronics Co., Ltd. | Memory system including a plurality of controllers |
US10665281B1 (en) * | 2019-02-27 | 2020-05-26 | Globalfoundries Inc. | Resistive nonvolatile memory cells with shared access transistors |
US11996144B2 (en) | 2021-06-15 | 2024-05-28 | Seagate Technology Llc | Non-volatile memory cell with multiple ferroelectric memory elements (FMEs) |
US11868621B2 (en) * | 2021-06-22 | 2024-01-09 | Seagate Technology Llc | Data storage with multi-level read destructive memory |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1097461A (ja) * | 1996-07-03 | 1998-04-14 | Internatl Business Mach Corp <Ibm> | メモリ用マルチ・スレッド・セル |
JP2003297069A (ja) * | 2002-04-03 | 2003-10-17 | Mitsubishi Electric Corp | 磁気記憶装置 |
Family Cites Families (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0197461A (ja) | 1987-10-12 | 1989-04-14 | Nippon Shokubai Kagaku Kogyo Co Ltd | 殺菌方法 |
US6172531B1 (en) * | 1999-02-16 | 2001-01-09 | International Business Machines Corporation | Low power wordline decoder circuit with minimized hold time |
JP4421009B2 (ja) | 1999-06-02 | 2010-02-24 | 株式会社東芝 | 強誘電体メモリ |
JP5019681B2 (ja) * | 2001-04-26 | 2012-09-05 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
US6760249B2 (en) * | 2001-06-21 | 2004-07-06 | Pien Chien | Content addressable memory device capable of comparing data bit with storage data bit |
US6760244B2 (en) * | 2002-01-30 | 2004-07-06 | Sanyo Electric Co., Ltd. | Magnetic memory device including storage elements exhibiting a ferromagnetic tunnel effect |
US6848067B2 (en) * | 2002-03-27 | 2005-01-25 | Hewlett-Packard Development Company, L.P. | Multi-port scan chain register apparatus and method |
WO2003085741A1 (fr) * | 2002-04-10 | 2003-10-16 | Matsushita Electric Industrial Co., Ltd. | Bascule bistable non volatile |
US6788605B2 (en) * | 2002-07-15 | 2004-09-07 | Hewlett-Packard Development Company, L.P. | Shared volatile and non-volatile memory |
JP2004133969A (ja) * | 2002-10-08 | 2004-04-30 | Renesas Technology Corp | 半導体装置 |
JP4118654B2 (ja) * | 2002-11-15 | 2008-07-16 | 富士通株式会社 | 半導体記憶セル |
US7571287B2 (en) * | 2003-03-13 | 2009-08-04 | Marvell World Trade Ltd. | Multiport memory architecture, devices and systems including the same, and methods of using the same |
US7382664B2 (en) | 2003-03-20 | 2008-06-03 | Nxp B.V. | Simultaneous reading from and writing to different memory cells |
US20040193782A1 (en) * | 2003-03-26 | 2004-09-30 | David Bordui | Nonvolatile intelligent flash cache memory |
US7408212B1 (en) * | 2003-07-18 | 2008-08-05 | Winbond Electronics Corporation | Stackable resistive cross-point memory with schottky diode isolation |
US7050319B2 (en) * | 2003-12-03 | 2006-05-23 | Micron Technology, Inc. | Memory architecture and method of manufacture and operation thereof |
US7082053B1 (en) * | 2003-12-24 | 2006-07-25 | Silicon Magnetic Systems | Non-volatile latch with magnetic junctions |
JP4403386B2 (ja) * | 2004-04-15 | 2010-01-27 | ソニー株式会社 | 記憶装置 |
JP2006114087A (ja) * | 2004-10-13 | 2006-04-27 | Sony Corp | 記憶装置及び半導体装置 |
JP2006185477A (ja) * | 2004-12-27 | 2006-07-13 | Fujitsu Ltd | 磁気メモリ装置並びにその読み出し方法及び書き込み方法 |
WO2006095389A1 (ja) * | 2005-03-04 | 2006-09-14 | Fujitsu Limited | 磁気メモリ装置並びにその読み出し方法及び書き込み方法 |
JP2007004924A (ja) * | 2005-06-27 | 2007-01-11 | Seiko Epson Corp | 不揮発性メモリ装置、そのデータ書き込み方法 |
DE102005030140B4 (de) * | 2005-06-28 | 2009-01-02 | Qimonda Ag | Multi-Kontext-Speicherzelle |
US7405994B2 (en) * | 2005-07-29 | 2008-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual port cell structure |
JP4989872B2 (ja) * | 2005-10-13 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置および演算処理装置 |
JP2007115956A (ja) * | 2005-10-21 | 2007-05-10 | Toshiba Corp | 半導体記憶装置 |
CN101346772B (zh) * | 2005-12-27 | 2012-05-09 | 富士通株式会社 | 存储电路及控制该存储电路的方法 |
CN101395717B (zh) * | 2006-03-09 | 2010-07-21 | 松下电器产业株式会社 | 电阻变化型元件、半导体装置、和其制造方法 |
JP5045672B2 (ja) * | 2006-06-08 | 2012-10-10 | 日本電気株式会社 | 2t2mtjセルを用いたmram |
US7403413B2 (en) * | 2006-06-28 | 2008-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple port resistive memory cell |
US7668008B2 (en) * | 2006-07-21 | 2010-02-23 | Hynix Semiconductor Inc. | 1-transistor type DRAM cell, a DRAM device and manufacturing method therefore, driving circuit for DRAM, and driving method therefor |
JP4344372B2 (ja) * | 2006-08-22 | 2009-10-14 | シャープ株式会社 | 半導体記憶装置及びその駆動方法 |
KR100825782B1 (ko) * | 2006-10-04 | 2008-04-28 | 삼성전자주식회사 | 멀티-포트 상변화 메모리 셀 및 상기 멀티-포트 상변화 메모리 셀을 구비하는 멀티-포트 상변화 메모리 장치 |
US20080094874A1 (en) * | 2006-10-23 | 2008-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-read resistance-variable memory cell structure and method of sensing a resistance thereof |
JP2008135433A (ja) | 2006-11-27 | 2008-06-12 | Renesas Technology Corp | 磁気記憶装置 |
JP2008165866A (ja) * | 2006-12-27 | 2008-07-17 | Nec Electronics Corp | 半導体記憶装置 |
US7692954B2 (en) * | 2007-03-12 | 2010-04-06 | International Business Machines Corporation | Apparatus and method for integrating nonvolatile memory capability within SRAM devices |
WO2008150927A2 (en) | 2007-05-30 | 2008-12-11 | Schooner Information Technology | System including a fine-grained memory and a less-fine-grained memory |
US7684227B2 (en) * | 2007-05-31 | 2010-03-23 | Micron Technology, Inc. | Resistive memory architectures with multiple memory cells per access device |
KR101367659B1 (ko) * | 2007-07-12 | 2014-02-25 | 삼성전자주식회사 | 읽기 에러를 줄일 수 있는 멀티 레벨 상 변화 메모리 장치및 그것의 읽기 방법 |
US7719887B2 (en) * | 2007-08-27 | 2010-05-18 | International Business Machines Corporation | CMOS storage devices configurable in high performance mode or radiation tolerant mode |
US7791941B2 (en) * | 2007-10-26 | 2010-09-07 | Micron Technology, Inc. | Non-volatile SRAM cell |
US7577021B2 (en) * | 2007-11-21 | 2009-08-18 | Magic Technologies, Inc. | Spin transfer MRAM device with separated CPP assisted writing |
US7995378B2 (en) * | 2007-12-19 | 2011-08-09 | Qualcomm Incorporated | MRAM device with shared source line |
US8275597B1 (en) * | 2008-01-28 | 2012-09-25 | Cadence Design Systems, Inc. | High speed memory simulation |
JP2009176383A (ja) * | 2008-01-28 | 2009-08-06 | Toshiba Corp | 磁気型不揮発性半導体記憶装置 |
WO2009122519A1 (ja) | 2008-03-31 | 2009-10-08 | 株式会社 東芝 | 磁気ランダムアクセスメモリ |
US7898842B2 (en) * | 2008-04-21 | 2011-03-01 | Infineon Technologies Ag | Memory for storing a binary state |
JP5238430B2 (ja) * | 2008-09-25 | 2013-07-17 | 株式会社東芝 | 記憶装置 |
US8045361B2 (en) * | 2008-10-09 | 2011-10-25 | Seagate Technology Llc | Non-volatile memory cell with complementary resistive memory elements |
US8295073B2 (en) * | 2009-01-30 | 2012-10-23 | Unity Semiconductor Corporation | Non-volatile dual port third dimensional memory |
US8194438B2 (en) * | 2009-02-12 | 2012-06-05 | Seagate Technology Llc | nvSRAM having variable magnetic resistors |
KR101611416B1 (ko) * | 2009-12-09 | 2016-04-12 | 삼성전자주식회사 | 비휘발성 논리 회로, 상기 비휘발성 논리 회로를 포함하는 집적 회로 및 상기 집적 회로의 동작 방법 |
US8400822B2 (en) * | 2010-03-22 | 2013-03-19 | Qualcomm Incorporated | Multi-port non-volatile memory that includes a resistive memory element |
US8315081B2 (en) * | 2010-03-22 | 2012-11-20 | Qualcomm Incorporated | Memory cell that includes multiple non-volatile memories |
US8284593B2 (en) * | 2010-04-14 | 2012-10-09 | Freescale Semiconductor, Inc. | Multi-port memory having a variable number of used write ports |
CN102714493B (zh) * | 2011-01-20 | 2015-05-06 | 松下电器产业株式会社 | 非易失性闩锁电路及非易失性触发电路 |
TWI429062B (zh) * | 2011-06-15 | 2014-03-01 | Ind Tech Res Inst | 非揮發性靜態隨機存取式記憶胞以及記憶體電路 |
JP2013114731A (ja) * | 2011-11-30 | 2013-06-10 | Toshiba Corp | 半導体記憶装置 |
-
2010
- 2010-03-22 US US12/728,506 patent/US8315081B2/en active Active
-
2011
- 2011-03-22 JP JP2013501411A patent/JP5801869B2/ja active Active
- 2011-03-22 ES ES11713405T patent/ES2810100T3/es active Active
- 2011-03-22 TW TW100109769A patent/TWI537956B/zh active
- 2011-03-22 HU HUE11713405A patent/HUE050418T2/hu unknown
- 2011-03-22 WO PCT/US2011/029477 patent/WO2011119641A1/en active Application Filing
- 2011-03-22 BR BR112012023650-4A patent/BR112012023650B1/pt active IP Right Grant
- 2011-03-22 EP EP11713405.6A patent/EP2550656B1/en active Active
- 2011-03-22 CN CN201180014512.8A patent/CN102822897B/zh active Active
- 2011-03-22 KR KR1020127027352A patent/KR101447147B1/ko active IP Right Grant
-
2012
- 2012-10-16 US US13/653,079 patent/US8867258B2/en active Active
-
2015
- 2015-05-07 JP JP2015095012A patent/JP5940195B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1097461A (ja) * | 1996-07-03 | 1998-04-14 | Internatl Business Mach Corp <Ibm> | メモリ用マルチ・スレッド・セル |
JP2003297069A (ja) * | 2002-04-03 | 2003-10-17 | Mitsubishi Electric Corp | 磁気記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
ES2810100T3 (es) | 2021-03-08 |
TW201214444A (en) | 2012-04-01 |
TWI537956B (zh) | 2016-06-11 |
BR112012023650A2 (pt) | 2018-05-08 |
JP5801869B2 (ja) | 2015-10-28 |
EP2550656A1 (en) | 2013-01-30 |
JP2013527949A (ja) | 2013-07-04 |
HUE050418T2 (hu) | 2020-12-28 |
JP5940195B2 (ja) | 2016-06-29 |
KR101447147B1 (ko) | 2014-10-06 |
US20130039119A1 (en) | 2013-02-14 |
US8315081B2 (en) | 2012-11-20 |
EP2550656B1 (en) | 2020-05-06 |
CN102822897B (zh) | 2016-01-20 |
KR20130009812A (ko) | 2013-01-23 |
US8867258B2 (en) | 2014-10-21 |
CN102822897A (zh) | 2012-12-12 |
BR112012023650B1 (pt) | 2020-12-01 |
WO2011119641A1 (en) | 2011-09-29 |
US20110228595A1 (en) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5940195B2 (ja) | 複数命令ストリームメモリシステム | |
JP5863209B2 (ja) | 抵抗性記憶素子を含むマルチポート不揮発性メモリ | |
US8446753B2 (en) | Reference cell write operations at a memory | |
JP5592018B2 (ja) | 2ダイオードアクセスデバイスを有する抵抗ベースメモリ | |
JP5490259B2 (ja) | 磁気トンネル接合に加えられる電流の方向を制御するためのシステムおよび方法 | |
JP2013519183A (ja) | 参照セルを選択するためのシステムおよび方法 | |
JP2015519640A (ja) | 階層メモリの磁気抵抗ランダムアクセスメモリ(mram)アーキテクチャ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160517 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5940195 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |