JP2015176964A - 酸化物系半導体材料および半導体素子 - Google Patents

酸化物系半導体材料および半導体素子 Download PDF

Info

Publication number
JP2015176964A
JP2015176964A JP2014051383A JP2014051383A JP2015176964A JP 2015176964 A JP2015176964 A JP 2015176964A JP 2014051383 A JP2014051383 A JP 2014051383A JP 2014051383 A JP2014051383 A JP 2014051383A JP 2015176964 A JP2015176964 A JP 2015176964A
Authority
JP
Japan
Prior art keywords
semiconductor material
substrate
type
semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014051383A
Other languages
English (en)
Other versions
JP6150752B2 (ja
Inventor
悦治 竹田
Etsuji Takeda
悦治 竹田
竜弥 松本
Tatsuya Matsumoto
竜弥 松本
金沢 正仁
Masahito Kanazawa
正仁 金沢
森田 進
Susumu Morita
進 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Steel Works Ltd
Original Assignee
Japan Steel Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Steel Works Ltd filed Critical Japan Steel Works Ltd
Priority to JP2014051383A priority Critical patent/JP6150752B2/ja
Publication of JP2015176964A publication Critical patent/JP2015176964A/ja
Application granted granted Critical
Publication of JP6150752B2 publication Critical patent/JP6150752B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】n型、p型の特性を併せ持つIn−Ga−Zn−O系の酸化物系半導体材料および半導体素子を提供する。【解決手段】In、Ga、ZnおよびOを構成成分とし、電界の方向によってp型特性とn型特性とをそれぞれ有し、In、Ga、ZnおよびOは、基板上で互いに分子結合しており、半導体素子として用いることができ、例えば、前記酸化物系半導体材料からなるチャンネル層を有するソースおよびドレインを設け、前記ゲートに付与される電圧の正負の切り替えによってCMOSとして機能させることができる。【選択図】図2

Description

この発明は、In、Ga、ZnおよびOを構成成分とする酸化物系半導体材料および半導体素子に関するものである。
In、Ga、ZnおよびOを構成成分とする酸化物系半導体材料(以下、In−Ga−Zn−O系半導体材料という)は、半導体素子のチャンネル層として用いる研究がなされており、一部の半導体素子は実用化されている(例えば特許文献1〜4)。
In−Ga−Zn−O系半導体材料は、スパッタ法や蒸着などの基板上への成膜や、基板上でのエピタキシャル成長により作製される。In−Ga−Zn−O系半導体材料は、通常はn型特性を有し、その特性を利用して半導体素子として利用されている。また、一部にはp型特性を有するものも知られている(例えば特許文献1〜4)。いずれにしても、半導体材料としてはn型またはp型のいずれかの特性を有するため、目的などに応じてn型またはp型の材料が選択される。
特開2004−119525号公報 特開2010−205798号公報 特開2010−219538号公報 特開2011−216574号公報
上記のように、目的などによって、異なる半導体材料を用いた半導体素子をそれぞれ用意して回路設計を行う必要が生じてくる。例えば、CMOSを構成しようとすると、図7に示すように、n型のチャンネル層を有する半導体素子30と、p型のチャンネル層を有する半導体素子31をそれぞれ単体で用意し、配線(Metalなど)32で結線する必要が生じる。しかし、このような回路の構成は製造コストを増加させる要因になっており、また、故障などの発生原因を多様にする。
本発明は、上記事情を背景としてなされたものであり、p型とn型の特性を併せ持つ半導体材料および半導体素子を提供することを目的の一つとする。
すなわち、本発明の酸化物系半導体材料のうち、第1の本発明は、In、Ga、ZnおよびOを構成成分とし、電界の方向によってp型特性とn型特性とをそれぞれ有することを特徴とする。
第2の本発明の酸化物系半導体材料は、前記第1の本発明において、前記In、Ga、ZnおよびOは、基板上で互いに分子結合したものであることを特徴とする。
第3の本発明の酸化物系半導体材料は、前記第1または第2の発明において、基板上にIn、Ga、Zn材料を配置し、酸素存在下で、前記In、Ga、Zn材料にレーザ光の照射を行って、In−Ga−Zn−O系化合物としたことを特徴とする。
第4の本発明の半導体素子は、第1〜第3の本発明のいずれかの酸化物系半導体材料からなるチャンネル層を有するソースおよびドレインと、ゲートとを備えることを特徴とする。
第5の本発明の半導体素子は、前記第4の本発明において、前記ゲートに正負が切り替わる電圧が付与されることを特徴とする。
第6の本発明の半導体素子は、前記第5の本発明において、前記ゲートに付与される電圧の正負の切り替えによってCMOSとして機能することを特徴とする。
以上説明したように、本発明のうちの一形態の酸化物系半導体材料は、P型特性とn型特性とを有し、電界の方向によって異なる特性が得られ、これを半導体素子に用いれば、p型またはn型の半導体として利用することができる。このような半導体素子を用いれば、回路設計に際し、一つの種類でp型、n型のトランジスタを用意することができ、製造工程が簡略になる。同様にダイオードにもあてはまる。
本発明の一実施形態のIn−Ga−Zn−O系半導体材料の製造工程を示すフロー図である。 同じく、In−Ga−Zn−O系半導体材料の結晶構造とキャリアの流れを示す仮想的な図である。 同じく、半導体材料での電圧−電流特性を示す図である。 同じく、In−Ga−Zn−O系半導体材料による半導体素子の等価回路図および電圧−電流特性を示す図である。 本発明の実施例におけるIn−Ga−Zn−O系半導体材料の電圧−電流特性を示す図である。 他の実施例におけるIn−Ga−Zn−O系半導体材料の電圧−電流特性を示す図である。 従来のCMOSにおける回路図および電圧−電流特性を示す図である。
以下に、本発明の一実施形態を説明する。
In−Ga−Zn−O系半導体材料は、基板上にIn、Ga、Zn材料を付着させ、大気圧中などの酸素存在下で、In、Ga、Zn材料にレーザー照射などの高密度エネルギーを与えることで、基板上で分子結合させて作製することができる。In−Ga−Zn−O系半導体材料は、以下に示す方法に作製することができ、p型、n型双方の特性を示す。
In、Ga、Znの量比は本発明としては特に限定されるものではなく、従来、In−Ga−Zn−O系半導体材料で使用されている成分を含めた、多様な量比の成分を対象とすることができる。
例えば、特許文献1、3では、InGaO(ZnO)としたIn−Ga−Zn−O系半導体材料(mは1以上50未満の整数)が提案され、特許文献2では、InGaZnOやIn−Ga−ZnOなどが提案され、特許文献4では、(InGa(ZnO)mとした半導体材料(0<x<1、mは1以上50未満の整数)が提案されている。本願発明は、これら量比のIn−Ga−Zn−O系半導体材料や他の成分のIn−Ga−Zn−O系半導体材料に適用される。
In−Ga−Zn−O系半導体材料の成分および構造は、基板上に付着させるIn、Ga、Znの成分量や与えるエネルギーに決定することができる。In、Ga、Znは、それぞれ単体を基板上に付着させるようにしてもよく、また、酸化物や他の成分との化合物の状態で基板上に付着させるようにしてもよい。
基板上へのIn、GaおよびZn材料の付着は、これら材料の粉末を溶媒やバインダに加えた上で、スピンコートなどの方法で基板上に付着させることができる。ただし、本発明としては、付着方法が特に限定されるものではない。また、付着量は、本発明としては特に限定されるものではないが、所望の深さやエネルギーの付与によって加熱される深さなどに応じてIn、Ga、Zn材料の付着量を決定することができる。上記材料を粉末にする際の大きさが特に限定されるものではないが、例えば、円相当径で0.1〜10μmの大きさを例示することができる。
図1に、In−Ga−Zn−O系半導体材料の製造工程を示す。図1Aに示すように、基板1上にIn、GaおよびZn材料の粉末(I、Z、Gで図示)を溶媒とともに基板1上に付着させ、基板1を高速回転させてIn、GaおよびZn材料2および溶媒を基板1上に均一に塗布する。
なお、従来のIn−Ga−Zn−O系半導体材料では、前述したようにスパッタや蒸着による成膜や、エピタキシャル成長によって作製される。成膜層は、必要に応じてアニール処理が行われる。スパッタ法は、ターゲットをArイオンなどで分子レベルに分解し、それらを基板上に堆積させる。また、蒸着では、金属や酸化物などを蒸発させて、基板の表面に付着させるものであり、物理蒸着(PVD)や化学蒸着(CVD)により行われる。
スパッタ法や蒸着法では、成膜された段階で膜の構造などの特性はほぼ決定しているが、分子間の結合欠損をなくし、安定した特性が得られるように、熱処理炉(300℃前後)やプラズマ照射、レーザアニールなどのアニール処理が行われている。また、エピタキシャル成長では、成長の基となる基板の構造によって半導体材料の膜特性が決定される。
これらの結果、従来のIn−Ga−Zn−O系半導体材料では、n型またはp型のいずれかの特性を有するものとなり、n型、p型双方の特性を有するものは存在していない。
本実施形態では、基板上のIn、GaおよびZn材料に高エネルギーを付与することで各材料を同時期に溶融、分子間結合させて本発明の作用を有するIn−Ga−Zn−O系半導体材料が作製される。溶融時の加熱温度は1200℃以上であるのが望ましい。本実施形態では、短時間で高温に加熱することで、熱容量の異なる分子を溶融(分解)して再結合することができる。
具体的には、高エネルギーの付与によって各材料(異元素結合していないものが望ましい)が分子レベルで結合されるとともに、雰囲気中の酸素が取り込まれて多元系の酸化物が得られる。
高エネルギーの付与は、好適には、図1Bに示すように、レーザ光3のビーム照射により行うことができる。レーザ光はライン状やスポット状などの適宜のビーム形状にして、適宜のエネルギー密度に調整されてIn、GaおよびZn材料に照射されるのが望ましい。レーザ光照射は、基板やTFT回路全体を加熱することなくIn、GaおよびZn材料に高エネルギーを付与することができ、基板の材質にも樹脂フィルムなどの低耐熱性の材料を使用でき、また、微細な金属配線に対しても熱マイグレーションによって断線するのを回避できるという利点がある。
本発明としてはレーザ光の種別が特に限定されるものではないが、好適にはグリーン波長(450〜570nm;最適には515nm)から赤外線(〜1100nm)に至るレーザ光を用いることができる。固体レーザを好適に用いることができる。上記波長範囲では、In、Ga、Zn材料を透過することなくこれら材料を効果的に加熱することができる。特にグリーン波長のレーザ光は、反射率と透過率のバランスがよく、n型特性とp型特性を併せ持つIn−Ga−Zn−O系半導体材料を良好に作成することができる。
レーザ光は、連続波、パルス波のいずれであってもよいが、短時間で高いエネルギーを与えることができるためパルス波を用いるのが望ましい。パルス波の繰り返し周波数や、パルス幅(半値幅)は本発明としては特に限定されるものではないが、例えば,繰り返し周波数1kHz〜50kHz、パルス幅(半値幅)200〜1200nmを例示することができる。
また、レーザ光を照射する際に、エネルギー密度を適正に定める必要がある。エネルギー密度が低いと、本発明の作用を得ることができない。一方、エネルギー密度が高すぎると、熱によりIn、Ga、Znが飛散して半導体特性が低下する。
適正なエネルギー密度は、基板の厚さや基板上へのIn、GaおよびZn材料の厚さなどによって異なるが、例えば、0.1J/cm〜10J/cmの値を示すことができる。
レーザ光3が照射されたIn、GaおよびZn材料2は、溶融(分解)、再結合がされてIn、Ga、Znが結合された多元系の酸化物としてIn−Ga−Zn−O系半導体材料2Aが生成される。In−Ga−Zn−O系半導体材料は、p型、n型の特性を併せ持っている。
次に、本実施形態のIn−Ga−Zn−O系半導体材料の機能を以下に説明する。
図2は、In−Ga−Zn−O系半導体材料2の結晶構造200を概略的に示したものである。結晶構造200では、In、Ga、Zn、Oが共有結合し、結晶格子のかご内に分子が位置している。
従来の半導体材料では、n型特性を有するものは、SiにAs(ヒ素)やP(リン)などの不純物を添加してn型半導体を形成し、その結果、図3Aに示すような電流、電圧特性を有している。この場合、マイナス方向に電圧(Vd)をかけても電流(Id)は流れない。
また、従来の半導体材料では、p型特性を有するものは、SiにB(ボロン)などの不純物を添加してp型半導体を形成し、その結果、図3Bに示すような電流、電圧特性を有している。この場合、プラス方向に電圧(Vd)をかけても電流(Id)は流れない。
一方、本実施形態のIn−Ga−Zn−O系半導体材料では、p型、n型の両特性を併せ持っている。すなわち、In−Ga−Zn−O系半導体材料に、マイナスの電圧(−V)をかけると、図3Aに示すように、マイナス方向に半導体特性を示し(p型特性)、プラス方向に電圧(+V)をかけると、図3Bに示すように、プラス方向に半導体特性(n型特性)を示す。
上記例ではP−ch、N−chのトランジスタ的動作をゲートの電圧をプラス(+)方向またはマイナス(−)方向に印加することにより、図3Cに示すように複合動作(例えば同物質でのCMOS動作)をさせることができる。この際に、電圧切り替え時に漏れ電流を生じさせることなく動作させることが可能になる。
上記作用について考察すると、共有結合している部分(カゴ部分201)の部分をキャリアとしてHoleが流れ210などによって移動し、p型特性を示す。また、カゴ内の拘束されている分子202を還してキャリアとして電子が流れ220などとして移動する。
上記の点は推測の域を出ないが現在の電気特性などから、各キャリアの移動原理の考察を行うことができる。
本実施形態のIn−Ga−Zn−O系半導体材料をチャンネル層にしてトランジスタを構成した場合、ゲートにかける電圧をプラス(+)方向に印加すると、電流(I)はプラス(+)方向に増大する(N−ch特性を示す)。ゲートにかける電圧をマイナス(−)方向に印加すると電流(I)はマイナス(−)方向に増大する(P−ch特性を示す)。
上記トランジスタを等価回路で示すと、図4Aに示すことができる。電界方向の変更によって、図4Bに示すように、電流方向を変えることができる。
以下に、本発明の実施例について説明する。
供試材は、試験用に市販されているIn、Ga、Zn原料溶液を用いた。これら原料溶液では、各成分の粉末大きさは円相当径で、0.1〜10μmであった。
原料溶液は、スピンコーターでP型シリコン基板上に塗り(拡げ)、大気中でホットプレートにより分散媒を揮発、乾燥させた。この際のIn、Ga、Znの塗布量は、モル量で、1:1:1であった。
この段階でのテスターによる抵抗値測定では、レンジオーバー(絶縁体)となった。このことから、分子レベルでの結合が生じていないことを確認した。
次いで、この乾燥後の基板に、固体レーザによるグリーンレーザ(波長532nm)を照射し、アブレーションを行った。レーザの発振周波数は10kHz、パルス幅(半値幅)は600nm、エネルギー密度は1.0J/cm〜5.0J/cmとした。
薄膜面内の抵抗値を測定した結果、590kΩと導通していることを確認した。さらに、このサンプルが半導体であるか、In−Ga−Zn−O系薄膜とP型Si基板それぞれに、プローブを+−(順方向)、−+(逆方向)と当てて評価した。抵抗値を測定した結果、順方向820kΩ、逆方向7,000kΩと1桁の相違が生じていた。活性化されたIn−Ga−Zn−O系半導体材料薄膜は、n型半導体特性を示すので、半導体となっていればp型シリコン基板との間でP−Nジャンクション(ダイオード)を形成する。サンプルであるIn−Ga−Zn−O系半導体材料薄膜+シリコン基板が単なる抵抗体であれば、順方向、逆方向のどちらでも同一抵抗値を示す。しかし、この供試材の抵抗値は、順、逆両方向で差異を生じたことから、半導体(ダイオード)特性を有していることが確認された。
以上の結果から、レーザーアブレーションによるIn−Ga−Zn−O系半導体材料の製造が可能である。
(実施例2)
Si基板上に、実施例1と同様にして、市販の原料溶液を用いてスピンコート法により、In、GaおよびZn材料を塗布し、分散媒を揮発、乾燥させた。この際のIn、Ga、Znの塗布量は、モル量で、1:1:1であり、厚さ2nm〜200nmの量でSi基板上に塗布した。
上記In、GaおよびZn材料に対し、固体レーザによるグリーンレーザ(波長532nm、発振周波数10kHz、パルス幅(半値幅)600nm)を、1.0J/cm〜4.5J/cmの範囲でエネルギー密度を変更して照射し、供試材を得た。
各供試材の薄膜面内に−12V〜+12Vの電圧を印加し、その際に得られる電流を測定し、その値を図5に示した。図5に示すように、レーザ光のエネルギー密度が低い場合(2.5J/cm、3.0J/cm)、電流は殆ど変化しない。また、エネルギー密度が高すぎると、電気特性が悪くなっている(3.5J/cm→4.0J/cm→4.5J/cm)。この実施例では、この条件でのレーザ光の最適エネルギー密度は、3.5J/cmといえる。レーザ光を使用して活性化を行う場合、レーザ光による熱が最大の活性化要素となり、エネルギー密度が重要な要素となる。
ただし、これ以外にも、例えば、波長、パルス幅、スタビリティ、リピータビリティ、照射時間などが要素となる。これに加えて他の環境、例えば膜厚、基板の種類など一般に光学的、熱的に影響を与える全ての要素がその要因となる。
(実施例3)
Si基板上に、実施例1と同様にして、市販の原料溶液を用いてスピンコート法により、In、GaおよびZn材料を塗布し、分散媒を揮発、乾燥させた。この際のIn、Ga、Znの塗布量は、モル量で、1:1:1であり、厚さ2nm〜200nmの量でSi基板上に塗布した。
上記In、GaおよびZn材料に対し、固体レーザ(YAGレーザ)による赤外線レーザ(波長1064nm、発振周波数10kHz、パルス幅(半値幅)600nm)を、1.0J/cm〜4.5J/cmの範囲でエネルギー密度を変更して照射し、供試材を得た。
各供試材に対する電圧と、その際に得られる電流を測定し、その値を図6に示した。図6に示すように、レーザ光のエネルギー密度が低い場合(3.0J/cm以下)、電流は殆ど変化しない。また、エネルギー密度が高すぎると、電気特性が悪くなっている(3.5J/cm、4.0J/cm→4.5J/cm)。この実施例では、この条件でのレーザ光の最適エネルギー密度は、4.0J/cmといえる。レーザ光を使用して活性化を行う場合、レーザ光による熱が最大の活性化要素となり、エネルギー密度が重要な要素となる。
以上、本発明について上記実施形態に基づいて説明を行ったが、本発明の範囲を逸脱しない限りは適宜の変更が可能である。
1 基板
2 In、GaおよびZn材料
2A In−Ga−Zn−O系半導体材料
3 レーザ光

Claims (6)

  1. In、Ga、ZnおよびOを構成成分とし、電界の方向によってp型特性とn型特性とをそれぞれ有することを特徴とする酸化物系半導体材料。
  2. 前記In、Ga、ZnおよびOは、基板上で互いに分子結合したものであることを特徴とする請求項1に記載の酸化物系半導体材料。
  3. 基板上にIn、Ga、Zn材料を配置し、酸素存在下で、前記In、Ga、Zn材料にレーザ光の照射を行って、In−Ga−Zn−O系化合物としたことを特徴とする請求項1または2に記載の酸化物系半導体材料。
  4. 請求項1〜3のいずれかに記載の酸化物系半導体材料からなるチャンネル層を有するソースおよびドレインと、ゲートとを備えることを特徴とする半導体素子。
  5. 前記ゲートに正負が切り替わる電圧が付与されることを特徴とする請求項4記載の半導体素子。
  6. 前記ゲートに付与される電圧の正負の切り替えによってCMOSとして機能することを特徴とする請求項5記載の半導体素子。
JP2014051383A 2014-03-14 2014-03-14 酸化物系半導体材料および半導体素子 Expired - Fee Related JP6150752B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014051383A JP6150752B2 (ja) 2014-03-14 2014-03-14 酸化物系半導体材料および半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014051383A JP6150752B2 (ja) 2014-03-14 2014-03-14 酸化物系半導体材料および半導体素子

Publications (2)

Publication Number Publication Date
JP2015176964A true JP2015176964A (ja) 2015-10-05
JP6150752B2 JP6150752B2 (ja) 2017-06-21

Family

ID=54255903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014051383A Expired - Fee Related JP6150752B2 (ja) 2014-03-14 2014-03-14 酸化物系半導体材料および半導体素子

Country Status (1)

Country Link
JP (1) JP6150752B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009619A (ja) * 2009-06-29 2011-01-13 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP2011119671A (ja) * 2009-10-30 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011139049A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012068573A (ja) * 2010-09-27 2012-04-05 Toppan Printing Co Ltd 薄膜トランジスタアレイ及び画像表示装置並びに薄膜トランジスタアレイの製造方法
JP2012182329A (ja) * 2011-03-01 2012-09-20 Tokyo Institute Of Technology 同時両極性電界効果型トランジスタ及びその製造方法
JP2013128097A (ja) * 2011-12-16 2013-06-27 Industrial Technology Research Institute 両極性トランジスタデバイス構造およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009619A (ja) * 2009-06-29 2011-01-13 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP2011119671A (ja) * 2009-10-30 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011139049A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012068573A (ja) * 2010-09-27 2012-04-05 Toppan Printing Co Ltd 薄膜トランジスタアレイ及び画像表示装置並びに薄膜トランジスタアレイの製造方法
JP2012182329A (ja) * 2011-03-01 2012-09-20 Tokyo Institute Of Technology 同時両極性電界効果型トランジスタ及びその製造方法
JP2013128097A (ja) * 2011-12-16 2013-06-27 Industrial Technology Research Institute 両極性トランジスタデバイス構造およびその製造方法

Also Published As

Publication number Publication date
JP6150752B2 (ja) 2017-06-21

Similar Documents

Publication Publication Date Title
CN104659105B (zh) 包括含铟和锌的氧化物半导体材料的沟道的场效应晶体管
KR102391911B1 (ko) 이차원 물질을 포함한 반도체 소자
JP5710814B2 (ja) 電界効果トランジスタデバイス
JP2013219332A (ja) ヘテロエピタキシャルpn接合酸化物薄膜を有する積層薄膜
CN109863607A (zh) 结构物、该结构物的制造方法、半导体元件以及电子电路
JP6975530B2 (ja) 半導体素子及びそれを用いた電気機器
Abbas et al. Transmission line method (TLM) measurement of (metal/ZnS) contact resistance
JPH04501038A (ja) 電気器具
TWI751999B (zh) 半導體元件及使用其之電氣機器
Zeng et al. Insight into in-plane isotropic transport in anthracene-based organic semiconductors
US9780277B2 (en) Thermoelectric device
JP6150752B2 (ja) 酸化物系半導体材料および半導体素子
Kim et al. Realization of high‐performance screen‐printed flexible thermoelectric generator by improving contact characteristics
JP2015176965A (ja) 酸化物系材料の製造方法
El-Nahass et al. Nature of electrical transport properties of nanocrystalline ZnIn2Se4 thin films
Abd Halim et al. Study on electrical properties of Zinc Oxide thin film
RU2654819C1 (ru) Способ изготовления полупроводниковых структур
JP6022838B2 (ja) 酸化物半導体膜の評価方法
Nawar et al. On resistive switching and dielectric spectroscopy characteristics of topological insulator-based heterojunction for memory applications
Amatalo et al. Effect of metal-semiconductor contact geometry on electrical properties of Al/ZnSe thin films
Romanov et al. Electrical properties of thin-film structures formed by pulsed laser deposition of Au, Ag, Cu, Pd, Pt, W, Zr metals on n-6 H-SiC crystal
Salman The Impact of Annealing Temperature on Electrical Properties of Sb Thin Films
KR101948602B1 (ko) 전이금속 칼코겐 화합물 및 유기 화합물의 하이브리드 구조를 포함하는 나노소자 및 그것의 제조 방법
US5414279A (en) cBN semiconductor device having an ohmic electrode and a method of making the same
JP6789082B2 (ja) 光電変換膜、光電変換膜の製造方法、光電変換素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170523

R150 Certificate of patent or registration of utility model

Ref document number: 6150752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees