JP5710814B2 - 電界効果トランジスタデバイス - Google Patents

電界効果トランジスタデバイス Download PDF

Info

Publication number
JP5710814B2
JP5710814B2 JP2014044370A JP2014044370A JP5710814B2 JP 5710814 B2 JP5710814 B2 JP 5710814B2 JP 2014044370 A JP2014044370 A JP 2014044370A JP 2014044370 A JP2014044370 A JP 2014044370A JP 5710814 B2 JP5710814 B2 JP 5710814B2
Authority
JP
Japan
Prior art keywords
laalo
srtio
source
gas
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014044370A
Other languages
English (en)
Other versions
JP2014209577A (ja
Inventor
ホームズ スチュアート
ホームズ スチュアート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2014209577A publication Critical patent/JP2014209577A/ja
Application granted granted Critical
Publication of JP5710814B2 publication Critical patent/JP5710814B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本出願は、２０１３年３月６日に出願された英国特許出願番号第１３０４０４８．０号の優先権の利益に基づき、その優先権の利益を主張し、その内容全体が参照としてここに組み込まれる。
本発明の実施形態は、半金属、及び電子デバイスでの半金属の使用の分野に関する。
電界効果トランジスタ（ＦＥＴ）デバイスは、伝導チャネルの伝導率を調整するために電場を使用する。酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）は、現在、デジタル回路及びアナログ回路で使用される最も一般的なタイプのトランジスタである。
相補型金属酸化膜半導体（ＣＭＯＳ）デバイスは、論理ゲートとして相補的な対のＭＯＳＦＥＴを利用する。ＣＭＯＳスキームを利用する論理回路は、電子産業で広く使用されている。
ＣＭＯＳデバイスの効率を改良し、かつ、サイズを縮小する、継続的な必要性がある。
実施形態が、以下の図面を参照して説明される。
図１は、一実施形態による構造の概略図である。 図２は、一実施形態による構造のバンド構造の概略図である。 図３（ａ）は、「オフ状態」の形態での一実施形態による電子デバイスであり、（ｂ）は、「オン状態」のＮ型の形態での一実施形態による電子デバイスであり、（ｃ）は、「オン状態」のＰ型の形態での一実施形態による電子デバイスである。 図４は、一実施形態による電子デバイスである。 図５（ａ）は、一実施形態による３つのデバイスの永続光伝導を示す図であり、（ｂ）は、一実施形態による２つのデバイスの磁気抵抗を示す図である。 図６（ａ）は、一実施形態によるデバイスの磁気抵抗のシュブニコフ−ド・ハース振動を示す図であり、（ｂ）は、（ａ）に示されるシュブニコフ−ド・ハース最小値に対して１／Ｂに対するランダウ準位の高調波インデックス（harmonic index）の適合を示す図である。 図７は、一実施形態によるデバイスに対する磁場調整測定を示す図である。 図８（ａ）は、一実施形態によるデバイスの負のゲートバイアスに対するホール密度の増大を示す図であり、（ｂ）は、一実施形態によるデバイスの負のゲートバイアスに対する電子密度の空乏を示す図であり、（ｃ）並びに（ｄ）は、一実施形態による２つのデバイスのゲートバイアスに対する抵抗率の変化を示す図である。 図９は、一実施形態によるデバイスのホール抵抗測定を示す図である。
一実施形態では、半金属構造が提供され、前記構造は、ＬａＡｌＯ３−ＳｒＴｉＯ３ヘテロ構造を具備し、前記ＬａＡｌＯ３−ＳｒＴｉＯ３ヘテロ構造は、二次元ホールガスと、二次元電子ガスとを有する。
前記構造は、赤色又は赤外線照射源を用いた照射の後に永続光伝導を示すことができる。前記構造は、−２４３℃未満の温度で、赤色又は赤外線照射源を用いた照射の後に永続光伝導を示すことができる。前記構造は、赤色発光ダイオードを用いた照射の後に永続光伝導を示すことができる。前記構造は、６３０ｎｍのピーク波長を有する発光ダイオードを用いた照射の後に永続光伝導を示すことができる。
前記ＬａＡｌＯ３−ＳｒＴｉＯ３ヘテロ構造は、ＳｒＴｉＯ３基層と、ＬａＡｌＯ３表層とを有することができる。前記ＳｒＴｉＯ３基層及びＬａＡｌＯ３表層は、ペロブスカイト構造を有することができる。ＬａＡｌＯ３表層は、（ＬａＯ）＋と（ＡｌＯ２）−との交互の層を有することができる。ＬａＡｌＯ３表層は、（ＬａＯ）＋と（ＡｌＯ２）−との交互の積層を有することができる。（ＬａＯ）＋と（ＡｌＯ２）−との交互の層は、［００１］方向で互いに重なっていることができる。ＳｒＴｉＯ３基層は、ＴｉＯ２とＳｒＯとの交互の層を有することができる。ＳｒＴｉＯ３基層は、ＴｉＯ２とＳｒＯとの交互の積層を有することができる。ＴｉＯ２とＳｒＯとの交互の層は、［００１］方向で互いに重なっていることができる。ＬａＡｌＯ３表層は、表面を含む。ＬａＡｌＯ３表層は、ＡｌＯ２ −の層によって表面で終端されていることができる。
ＬａＡｌＯ３−ＳｒＴｉＯ３ヘテロ構造は、界面を有する。界面は、ＴｉＯ２の層に隣接している（ＬａＯ）＋の層を有することができる。ＳｒＴｉＯ３基層は、ＴｉＯ２の層によって界面で終端されていることができる。ＬａＡｌＯ３層は、（ＬａＯ）＋の層によって界面で終端されていることができる。電子ガスは、界面に位置されることができる。ホールガスは、表面に位置されることができる。ＬａＡｌＯ３表層の厚さは、３ないし１０の単位格子の厚さを含むことができる。表面とＬａＡｌＯ３／ＳｒＴｉＯ３界面との間のＬａＡｌＯ３表層の厚さは、１０の単位格子であることができる。ＳｒＴｉＯ３基層の厚さは、１ｍｍ以内であることができる。ＳｒＴｉＯ３基層の厚さは、５００ミクロンないし１ｍｍであることができる。
他の実施形態では、電子デバイスが提供される。電子デバイスは、半金属構造を有し、前記構造は、ＬａＡｌＯ３−ＳｒＴｉＯ３ヘテロ構造を有し、前記ＬａＡｌＯ３−ＳｒＴｉＯ３ヘテロ構造は、二次元ホールガスと、二次元電子ガスとを有する。前記電子デバイスは、さらに、前記ＳｒＴｉＯ３基層の表面に設けられた第１のバックゲート電極と、第１のソース電気コンタクトと、第１のドレイン電気コンタクトとを具備する。前記第１のソース電気コンタクト及び前記第１のドレイン電気コンタクトは、前記二次元ホールガスと前記二次元電子ガスとの両方とオーミック接触することができる。前記デバイスは、バックゲート電気コンタクトと地面との間にバイアス電圧を印加するように構成された電圧源を有することができる。前記デバイスは、第１のソース電気コンタクトとバックゲート電極との間にバイアス電圧を印加するように構成された電圧源を有することができる。前記デバイスは、ソース電気コンタクトとドレイン電気コンタクトとの間に電圧バイアスを印加するように構成された電圧ソースを含むことができる。前記ソース電気コンタクトに対するバックゲート電極への負のバイアス電圧の印加に基づいて、前記二次元ホールガスのホール密度が増加することができ、前記二次元電子ガスの電子密度が減少することができる。バックゲートへの負のバイアス電圧の印加に基づいて、前記二次元ホールガスのホール密度が増加することができ、前記二次元電子ガスの電子密度が減少することができる。
前記電子デバイスは、さらに、フロントゲート電極を有することができる。前記フロントゲート電極は、ＬａＡｌＯ３表層の表面にあることができる。前記フロントゲート電極は、ＭｇＯ、Ａｌ２Ｏ３又はＳｒＴｉＯ３を含むことができる。前記デバイスは、前記フロントゲート電極と前記ソース電気コンタクトとの間にバイアス電圧を印加するように構成された電圧源を有することができる。前記ホールガスのホール密度は、前記ソース電気コンタクトに対して前記フロントゲート電極に印加されたバイアス電圧を調整することによって調整されることができる。前記ホールガスのホール密度は、前記ソース電気コンタクトに対する前記フロントゲート電極への正のバイアス電圧の印加により減少することができる。
他の実施形態では、半金属構造を製造するための方法が提供され、前記半金属構造は、二次元ホールガスと、二次元電子ガスとを含むＬａＡｌＯ３−ＳｒＴｉＯ３ヘテロ構造を有する。製造方法は、ＴｉＯ２終端ＳｒＴｉＯ３基層にＬａＡｌＯ３を堆積させることを具備し、前記堆積させることは、少なくとも１０−３ｍｂａｒの酸素圧力の下で、かつ少なくとも８００℃の温度で行なわれ、少なくとも８００℃の温度に前記構造を加熱することと、前記構造を周囲温度に冷却することとを具備し、前記構造を加熱すること及び冷却することは、０．１ｍｂａｒよりも大きな酸素圧力に前記構造を晒しながら行われ、−２４３℃未満の温度で赤色又は赤外線照射源を使用して前記構造を照射することを具備する。照射は、赤色光照明源を使用して行われることができる。前記照射は、６３０ｎｍのピーク波長を有するＬＥＤを使用して行われることができる。
製造方法は、前記ヘテロ構造の第１の表面にバックゲート電極を形成することと、ソース電気コンタクトが前記二次元ホールガスと前記二次元電子ガスとの両方とオーミック接触するようにソース電気コンタクトを形成することと、ドレイン電気コンタクトが前記二次元ホールガスと前記二次元電子ガスとの両方とオーミック接触するようにドレイン電気コンタクトを形成することとをさらに具備する。製造方法はまた、前記ヘテロ構造の第２の表面にフロントゲート電極を形成することを含むことができる。製造方法は、ＬａＡｌＯ３の単一原子層を堆積させることを含むことができる。製造方法は、ＬａＡｌＯ３のパルスレーザ堆積法による成長を含むことができる。パルスレーザ堆積法による成長は、エピタキシャルであることができる。
図１は、一実施形態による構造１９を概略的に示す図である。構造は、ＳｒＴｉＯ３基層１３を有し、この基層にＬａＡｌＯ３層１１が重なって配置されている。これらの間に界面１５が存在するように、ＬａＡｌＯ３層１１がＳｒＴｉＯ３基層１３と直接接している。ＬａＡｌＯ３層１１は、表面１７を含む。一実施形態では、界面１５とＬａＡｌＯ３層１１の表面１７との間の厚さは、３〜１０の単位格子である。一実施形態では、ＳｒＴｉＯ３基層１３の厚さは、５００μｍないし１ｍｍである。
図１に示される構造のＳｒＴｉＯ３基層及びＬａＡｌＯ３層は、ペロブスカイト構造である。ペロブスカイト構造は、ＣａＴｉＯ３の結晶構造を有する一般式ＡＢＸ３の構造である。この結晶構造の立方体の単位格子は、角位置（０、０、０）に位置された陽イオン「Ａ」と、立方体中心位置（１／２、１／２、１／２）にあるより小さな陽イオン「Ｂ」と、面中心位置（１／２、１／２、０）にある陰イオン「Ｘ」とを有する。ペロブスカイト単位格子の構造は、層状結晶構造を生じる。例えば、［００１］方向では、ＬａＡｌＯ３は、（ＡｌＯ２）−と（ＬａＯ）＋との交互に重なった層を有する。同様に、［００１］方向では、ＳｒＴｉＯ３は、ＴｉＯ２とＳｒＯとの交互に重なった層を有する。
一実施形態では、構造１９の表面１７は、（ＡｌＯ２）−の層を有する。同等に、ＬａＡｌＯ３層１１は、（ＡｌＯ２）−の層によって表面１７で終端している。他の実施形態では、界面１５は、ＴｉＯ２の層に重なっている（ＬａＯ）＋の層を有する。同等に、ＬａＡｌＯ３層１１は、（ＬａＯ）＋の層によって界面１５で終端している。また、ＳｒＴｉＯ３基層１３は、ＴｉＯ２の層によって界面で終端している。（ＬａＯ）＋の層は、ＴｉＯ２層と直接接している。
ペロブスカイト構造を備えた複数の結晶構造の材料を有する、図１に示されるそのような構造は、ペロブスカイトヘテロ構造として知られている。２つの結晶材料間の界面（ヘテロ界面）では、材料の一方の属する層が他方の属する層と重なっている。２つの材料の電気特性の差は、界面の近くのバンド構造に変化を生じさせ、バルク材料の電気特性を変更しうる。
一実施形態では、図１の構造は、低温暗所で絶縁しているが、赤色又は赤外線照射源を用いた照射により導電性となり、バンドギャップ励起よりも低い強い永続光伝導の効果を示すことを特徴とする。さらなる一実施形態では、構造は、ヘテロ界面１５での高移動度の電子ガスと、ＬａＡｌＯ３層１１の（ＡｌＯ２ −）終端表面１７で高移動度のホールガスとの両方を有する。さらなる一実施形態では、電子ガスとホールガスとの間の接近している間隔により、半金属システムは不安定であり、ボーズ‐アインシュタイン凝縮につながる励起形成に向かう。従って、構造は、励起絶縁基底状態を有する。しかしながら、高移動度の二次元ホールガスは、ヘテロ界面で電子ガスと共存し、赤色又は赤外線発光ダイオードを用いた照射によって安定化される。この実施形態では、ＬａＡｌＯ３表層は、安定した電子ホールガスを形成するために、必要とされる大きな内蔵電場（〜１Ｖ／ｎｍ）を保持することができ、構造は、この励起状態で空間的に分離された電子ホール二重層の振る舞いを示す。
一実施形態では、その励起絶縁基底状態からその励起した二重層（半金属）状態へと構造１９を励起させるために、構造１９は、赤色又は赤外線発光ダイオードを用いて照射される。他の実施形態では、構造１９は、赤色発光ダイオードを用いて照射される。さらなる一実施形態では、構造１９は、６３０ｎｍのピーク波長を有する赤色発光ダイオードを用いて照射される。
上で説明された実施形態による構造では、ヘテロ構造の表面でのホール移動度は、スピン分裂バンド構造が適当な印加磁場で観察されることができるように十分に高い。しかしながら、電子は、なお、電子に支配された半金属の振る舞いにつながる輸送特性全体でＬａＡｌＯ３／ＳｒＴｉＯ３界面で重要な役割を果たす。一実施形態では、ホールガスの量子移動度は、１．７Ｋで１０，０００ｃｍ２／Ｖｓよりも大きい。他の実施形態では、電子ガスのホール移動度は、１．７Ｋで１，０００ｃｍ２／Ｖｓよりも大きい。
図２は、一実施形態による、図１に示される構造の概略的なバンド構造を示す図である。バンド構造は、界面でホールガス及び電子ガスの表面を示すＴｉＯ２終端ＳｒＴｉＯ３−ＬａＡｌＯ３界面を示している。ｘ軸は、構造１７の表面からの距離を示し、ｘを増加させることは表面１７からの距離を増加させることに対応する。ｙ軸はバンドエネルギーを示し、ｙを増加させることはエネルギーを増加させることに対応する。フェルミ準位ＥＦが示される。バンド構造から、構造が半金属であることが明確である。ＳｒＴｉＯ３の価電子帯は界面１５の近くでフェルミ準位よりも下に曲がっているので、界面で価電子帯に電子密度２３がある。従って、構造は、界面１５で二次元電子ガスを含む。逆に、ＬａＡｌＯ３の伝導帯はヘテロ構造の表面１７でフェルミ準位よりも上に曲がっているので、表面で伝導帯に空位２１がある。従って、構造は、表面１７で二次元ホールガスを含む。
一実施形態では、電子ガスのキャリア密度は、１×１０１３ｃｍ−２よりも大きい。他の実施形態では、ホールガスのキャリア密度は、１×１０１１ｃｍ−２よりも大きい。
上で説明された実施形態による構造は、電子の振る舞いをする高移動度の導電性酸化物界面と、ホールのような振る舞いをする表面とを含む。このような構造は、ボーズ−アインシュタイン凝縮励起絶縁体の振る舞いをし、昨今の電子産業を支配しているＣＭＯＳ（相補型金属酸化膜半導体）スキームのような論理デバイスのアプリケーションを見つけることができる。近接して離間された電子ホールガスはまた、超伝導状態の実用的なシステムを提供する。
図３は、一実施形態による電子デバイスの３つの形態を示す図である。電子デバイスは、図１に示され上で説明されるＬａＡｌＯ３／ＳｒＴｉＯ３ヘテロ構造１９を有し、このＬａＡｌＯ３／ＳｒＴｉＯ３ヘテロ構造１９は、ヘテロ界面１５で直接接しているＬａＡｌＯ３層１１及びＳｒＴｉＯ３基層１３と、ソースオームコンタクト４１と、ドレインオームコンタクト４３と、バックゲート電気コンタクト４５とを有する。
ソースオームコンタクト４１とドレインオームコンタクト４３とは、ＬａＡｌＯ３層１１とＳｒＴｉＯ３基層１３と直接接している。両コンタクト４１、４３は、表面１７及び界面１５の両方とオーミック接触する。両コンタクトは、それぞれのリード（図示されない）と直接接している。デバイスは、ドレインコンタクトとソースコンタクトとの間に電圧バイアスを印加するように構成された電圧源を有する。
バックゲート電極４５は、ＳｒＴｉＯ３基層の表面と直接接している。バックゲート電極は、リード（図示されない）と直接接している。デバイスは、バックゲート電極と地面（バックゲート電圧）との間に電圧バイアス（バックゲート電圧）４７を印加するように構成された電圧源を有する。バックゲート電圧を供給するのに適した商業的に入手可能なデバイスの例は、ケースレー２６０２及びケースレー２３６ソース測定ユニットである。
一実施形態では、ソース電気コンタクト４１、ドレイン電気コンタクト４３及びバックゲート電気コンタクト４５は、蒸着されたチタン金を有する。さらなる一実施形態では、電気コンタクトは、アニールされていない。一実施形態では、デバイスは、ソースコンタクト及びドレインコンタクトを備えたホールバーパターンメサと、固有抵抗のための２つのコンタクトと、ホール効果のための２つのコンタクトとを有する。
一実施形態では、ソースコンタクト及びドレインコンタクトは、１４００μｍ未満だけ分離されている。一実施形態では、ＬａＡｌＯ３表層は、３〜１０の単位格子の厚さである。他の実施形態では、ＳｒＴｉＯ３基層１３は、５００μｍないし１ｍｍの厚さである。
図３（ａ）は、「オフ状態」の形態の一実施形態によるデバイスを示す図である。この構成では、バックゲート電圧（Ｖｂｇ＝０）は（地面に対して）０である。構造１９は、絶縁状態である。ソース電気コンタクト４１とドレイン電気コンタクト４３との間の電圧バイアスの印加に際して、電流はこれらの間に流れず、デバイスは「オフ」である。
一実施形態によれば、この構成では、構造１９は、上に説明された励起絶縁基底状態にある。この実施形態では、構造１９は、電子２３もホールガス２１も含まず、従って、構造中に移動する荷電粒子はない。
他の実施形態によれば、この構成では、構造１９は、上に説明された電子ホール二重層励起状態（半金属状態）である。この実施形態では、構造１９は、界面１５での電子ガス２３と、表面１７でのホールガス２１との両方を含む。構造１９中に移動する荷電粒子がある間、デバイスは、Ｖｂｇ＝０で、ホールガス２１中のキャリア密度も電子ガス２３中のキャリア密度も伝導を可能にするのには十分でないように形成されている。
図３（ｂ）は、一実施形態による、上に説明された電子デバイスの「オン状態」のＮ型の形態を示す図である。正の電圧バイアスは、地面に対してバックゲート電気コンタクト４５に印加される（バックゲート電圧Ｖｂｇ）。
この構成では、構造１９は、上に説明された電子ホール二重層励起状態（半金属状態）であり、ホール２１と電子ガス２３との両方を含む。正のバックゲート電圧４７は、二次元電子ガス２３中の電子密度を増大させ、Ｖｂｇ＝０でそれぞれの密度に対してホールガス２１中のホール密度を空乏とする。図３（ｂ）に示される構成のバックゲート電圧での電子密度は、電子ガス１３を介した伝導を可能にするのに十分に大きい。
バイアス電圧がソース電気コンタクト４１とドレイン電気コンタクト４３との間に印加されたとき、電流は、構造１９の界面１５で二次元電子ガス２３を含む伝導チャネルを介して２つの電気コンタクト間を流れる。従って、デバイスは、Ｎ型電気伝導体として機能する。
一実施形態では、図３（ｃ）の構成のバックゲート電圧は、ホールガス２１を空乏とするように十分に正であり、ホール密度は、ホールガス２１を介して生じる構造を通る電気伝導に不十分である。他の実施形態では、図３（ｃ）の構成のバックゲート電圧は、電子ガス２１を増大させるように十分に正であり、電子密度は、電子ガス２１を介して構造１９を通る電気伝導を可能にするのに十分である。
一実施形態では、図３（ｂ）の構成を得るために必要とされるバイアス電圧の大きさは、ＳｒＴｉＯ３基層１３の層の厚さやＬａＡｌＯ３表層の厚さを調節することによって調整されることができる。一実施形態では、バックゲート電圧は１０Ｖよりも大きい。
図３（ｃ）は、一実施形態による電子デバイスの「オン状態」のＰ型の形態を示す図である。バックゲート電圧Ｖｂｇ４７は、負である。
この構成では、構造１９は、上に説明された電子ホール二重層励起状態（半金属状態）であり、ホール２１と電子ガス２３との両方を含む。負のバックゲート電圧は、二次元ホールガス中のホール密度を増大させ、Ｖｂｇ＝０でこれらの値に対して電子ガス中の電子密度を空乏とする。図３（ｃ）に示される構成のバックゲート電圧のホール密度は、ホールガス２１を介した伝導を可能にするのに十分に大きい。
バイアス電圧がソースコンタクト４１とドレイン電気コンタクト４３との間に印加されたとき、電流は、構造１９の表面１７で二次元ホールガス２１を含む伝導チャネルを介して流れる。従って、デバイスは、Ｐ型電子デバイスとして機能する。
一実施形態では、図３（ｃ）の構成のバックゲート電圧は、電子ガスを空乏とするように十分に負であり、電子密度は、電子ガス２３を介した電気伝導に不十分である。他の実施形態では、図３（ｃ）の構成のバックゲート電圧は、ホールガス２１を増大させるように十分に負であり、電子密度は、ホールガス２１を介して構造１９を通る電導を可能にするのに十分である。
一実施形態では、図３（ｃ）の構成を得るために必要とされるバイアス電圧の大きさは、ＳｒＴｉＯ３基層１３の層の厚さやＬａＡｌＯ３表層１１の厚さを調節することによって調整されることができる。一実施形態では、バックゲート電圧は０Ｖ未満である。
一実施形態では、デバイスの「オン状態」は、上に説明されるその励起絶縁基底状態で構造１９を含む。この実施形態では、上に説明される「オフ状態」と「オン状態」の１つとの間を切り替えるために、バックゲート電圧バイアスの印加に加えて、装置は、赤色又は赤外線ＬＥＤを用いて照射される。一実施形態では、照射は、−２４３℃未満の温度で実行される。他の実施形態では、デバイスは、６３０ｎｍのピーク波長を有する赤色ＬＥＤを用いて照射される。
他の実施形態では、構造１９を有するデバイスの「オフ状態」は、その半金属状態である。この実施形態では、デバイスは、０のバックゲート電圧で、電子ガス２３又はホールガス２１の電子密度又はホール密度が、それぞれ、構造を通る電気伝導を可能にするのに不十分であるように構成されている。この実施形態では、上に説明される「オフ状態」から「オン状態」の１つへのデバイスの切り替えは、０でないバックゲート電圧バイアスの印加を必要とする。バックゲート電圧を供給するのに適した商業的に入手可能なデバイスの例は、ケースレー２６０２及びケースレー２３６のソースメジャーユニットである。
図３の実施形態による全ての酸化物デバイスは、Ｎ型及びＰ型の導電性の振る舞いを示す。２つの「オン状態」間の切り替えは、バックゲート電圧４７を調整することによって達成されることができる。
図４は、他の実施形態に従う電子デバイスを示す図である。電子デバイスは、図１に示され上で説明されるＬａＡｌＯ３／ＳｒＴｉＯ３ヘテロ構造１９を有し、このＬａＡｌＯ３／ＳｒＴｉＯ３ヘテロ構造１９は、ヘテロ界面１５で直接接しているＬａＡｌＯ３層１１及びＳｒＴｉＯ３基層１３と、ソースオームコンタクト４１と、ドレインオームコンタクト４３と、バックゲート電気コンタクト４５とを有する。
ソースオームコンタクト４１とドレインオームコンタクト４３とは、ＬａＡｌＯ３層１１とＳｒＴｉＯ３基層１３と直接接している。両コンタクト４１、４３は、表面１７と界面１５の両方とオーミック接触する。両コンタクトは、それぞれのリード（図示されない）と直接接している。デバイスは、ドレインコンタクトとソースコンタクト（図示されない）との間に電圧バイアスを印加するように構成された電圧源を有する。
バックゲート電極４５は、ＳｒＴｉＯ３基層の表面と直接接している。バックゲート電極は、リード（図示されない）と直接接している。電圧バイアス４７は、バックゲート電極と地面との間に印加されることができる。バックゲート電圧を供給するのに適した商業的に入手可能なデバイスの例は、ケースレー２６０２及びケースレー２３６ソースメジャーユニットである。
一実施形態では、ソース電気コンタクト４１、ドレイン電気コンタクト４３及びバックゲート電気コンタクト４５は、蒸着されたチタン金を含む。さらなる一実施形態では、電気コンタクトは、アニールされていない。一実施形態では、デバイスは、ソースコンタクト及びドレインコンタクトを備えたホールバーパターンメサを有し、固有抵抗のための２つのコンタクトと、ホール効果のための２つのコンタクトとを有する。
一実施形態では、ソースコンタクト及びドレインコンタクトは、１４００μｍ未満だけ分離されている。一実施形態では、ＬａＡｌＯ３表層は、３〜１０の単位格子の厚さである。他の実施形態では、ＳｒＴｉＯ３基層１３は、５００μｍないし１ｍｍの厚さである。
電子デバイスは、さらに、フロントゲート電極４９を有する。フロントゲート電極４９は絶縁されている。金属電極は絶縁体５１と直接接しており、絶縁体５１はＬａＡｌＯ３層１１の表面１７と直接接している。リード（図示されない）はフロントゲート電極４９と直接接している。電圧バイアスは、ソース電気コンタクト（フロントゲート電圧）に対してゲート電極に印加されることができる。
一実施形態では、絶縁体５１は、高誘電率材料を含む。さらなる一実施形態では、絶縁体５１は、ＭｇＯ、Ａｌ２Ｏ３又はＳｒＴｉＯ３を含む。一実施形態では、ゲート電極４９はＴｉ−Ａｕを含む。
構造１９がその半金属の二重層励起状態（半金属状態）にあるとき、上に説明された二次元ホールガス２１のスピン分裂は、ソース電気コンタクト（フロントゲート電圧）に対してフロントゲート５３に印加された電圧を調節することによって調整されることができる。フロントゲート電圧が負であるとき、電子が構造１９の表面から反発されるので、ホールガスが増大される。従って、ホール密度は増加し、ホールガスを介した伝導は増加する。フロントゲート電圧が正であるとき、電子は構造の表面に引きつけられる。従って、ホールの数は減少し、ホールガスの密度は減少する。この場合、ホールガスの導電率は減少する。
ＣＭＯＳ（相補型金属酸化膜半導体）デバイスは、論理ゲートを形成するために対のＮ型及びＰ型電界効果トランジスタデバイスを利用する。ＣＭＯＳスキームは、当技術において有名であり、ここでは詳細には説明されない。図３の実施形態によるデバイスは、このようなスキームで利用されることができ、Ｎ型の「オン状態」は、金属酸化膜半導体（ＮＭＯＳ）の代わりに利用されることができ、Ｐ型の「オン状態」は、Ｐ型の金属酸化膜半導体の代わりに利用されることができる。
ここに説明される実施形態による構造及びデバイスは、価電子帯と伝導帯とに幅の広いバンドギャップを有する。幅の広いバンドギャップは、このような電子デバイスの動作が高温でさえも可能であることを確実にするので、電子デバイスにおいて効果的である。デバイスに小さなバンドギャップが存在するとき、上昇した温度は、キャリア密度を、それ故デバイスの伝導特性を変更しうる伝導帯の熱因子をもたらしうる。さらに、バンドギャップは、上に説明される実施形態によるデバイスが光感知性であることを直接意味している。
ＭＯＳＦＥＴデバイスがますます小さくなるとともに、ゲート電極とゲート絶縁体を通る伝導チャネルとの間に量子力学的トンネル効果が生じることができ、増加した電力消費につながる。高いｋの材料は、高いゲート容量でさえもトンネル効果による漏れを防ぎ、それ故、ゲート酸化膜材料としてＭＯＳＦＥＴデバイスでますます使用される。高誘電体定数（ｋ）を備えた材料は、デバイスの信頼性及びゲート電流の漏れの減少のない小型装置の製造を可能にする。それ故、高いｋの材料との互換性が望ましい。ここに説明される実施形態による構造は、一定の高誘電体を備えた材料と互換性を有する。確かに、ＳｒＴｉＯ３は、室温で３００の誘電率を有する。
上に説明される実施形態による構造及びデバイスの電子キャリア密度は、１×１０１３ｃｍ−２よりも大きい。より高い電子キャリア密度は、順方向バイアスで減少した固有抵抗と関連する。それ故、より大きなキャリア密度は、電子デバイスでの改良された効率につながることができる。
準備
一実施形態では、ＬａＡｌＯ３／ＳｒＴｉＯ３ヘテロ構造は、単結晶のＴｉＯ２終端ＳｒＴｉＯ３基層上のＬａＡｌＯ３のエピタキシャルパルスレーザ堆積法によって製造される。パルスレーザ堆積法で使用するのに適したレーザの一例は、２４８ｎｍで作動するＫｒＦエキシマレーザ、及び〜１Ｊ／ｃｍ２のレーザ流束量である。
一実施形態では、ＳｔＴｉＯ３基層は、５００μｍないし１ｍｍの厚さである。さらなる一実施形態では、（単結晶）ＬａＡｌＯ３の単一原子層は、少なくとも１０−３ｍｂａｒの圧力で酸素下で少なくとも８００℃の温度で堆積される。さらなる一実施形態では、堆積されたＬａＡｌＯ３層は、３〜１０の単位格子の厚さである。
一実施形態では、構造は、少なくとも８００℃の温度で少なくとも０．１ｍｂａｒの酸素圧力に晒され、同じ酸素圧力下で周囲温度に冷却されることによってアニールされる。一実施形態では、構造は、その後、赤色又は赤外線発光ダイオードを使用して照射される。構造の照射で使用するのに適したＬＥＤの一例は、６３０ｎｍの波長の照射を与える赤色ＬＥＤである。一実施形態では、照射は−２４３℃未満の温度で実行される。
一実施形態では、電子デバイスは、上に説明されるように準備されたＬａＡｌＯ３／ＳｒＴｉＯ３ヘテロ構造から製造される。一実施形態では、ホールバー形状のメサは、メサから望ましくないＬａＡｌＯ３を除去するために光フォトリソグラフィ及びＡｒイオンビームエッチングを使用して形成される。さらなる一実施形態では、バックゲートは、ＳｒＴｉＯ３基層の後ろに熱により蒸着される。一実施形態では、バックゲートは、チタン金を含む。一実施形態では、オームソースコンタクト及びドレインコンタクトは、デバイスに熱により蒸着される。一実施形態では、ソースコンタクト及びドレインコンタクトは、チタン金を含む。一実施形態では、これらはアニールされない。一実施形態では、ソースコンタクト及びドレインコンタクトは、これらが１４００μｍ未満だけ分離され、チャネル幅が８０μｍ未満であるように製造される。一実施形態では、これらは、電子ガスとホールガスとの両方とオーミック接触するように製造される。
一実施形態では、Ｔｉ−Ａｕからなるフロントゲート電極は、ＬａＡｌＯ３表層の表面に形成される。
一実施形態では、電圧プローブは、厚さ２０ｎｍのＴｉ及び１００ｎｍのＡｕを備えたＴｉ−Ａｕから製造される。
実験結果
本発明の一実施形態による３つのデバイスＡ、Ｂ及びＣが、単結晶のＴｉＯ２終端ＳｒＴｉＯ３基層上のＬａＡｌＯ３のパルスレーザ堆積法によって準備された。（単結晶）ＬａＡｌＯ３の単一原子層は、１０−３ｍｂａｒの酸素の下で８００℃で堆積された。ＫｒＦエキシマレーザ（２４８ｎｍ）が、〜１Ｊ／ｃｍ２のレーザ流束量でＬａＡｌＯ３ターゲット材料のアブレーションのために使用された。
成長後、試料は、１５分間、８００℃で、適切なアニールのために、高い酸素圧力（〜０．１ｍｂａｒ）に晒された。その後、試料は、同じ酸素圧力で周囲温度に冷却された。
Ａ、Ｂ及びＣは、ＬａＡｌＯ３の１０の単位格子の単一成長から形成された。ホールバー形状のメサが、光フォトリソグラフィ及びＡｒイオンビームエッチングを使用して形成された。チタン金（Ｔｉ−Ａｕ）バックゲートは、５００μｍの厚さのＳｒＴｉＯ３基層の後ろに熱により蒸着され、その結果、基層バイアス（Ｖｂｇ）がデバイスに印加されることができる。ＳｒＴｉＯ３基層は、全てのレベルの処理後、絶縁し続けた。ソースコンタクト及びドレインオームコンタクトは、熱により蒸着されたが、アニールされていないＴｉ−Ａｕで製造された。これらコンタクトは、電子ガスコンタクト及びホールガスコンタクトの両方として適している。
（−３０から＋５０Ｖｂｇまでの）漏れ電流は、バックゲートコンタクトとソースドレインコンタクトとの間で観察されなかった。チャネル幅は８０μｍだった。電圧プローブは、４．２の長さ対幅の比率を有していた。ドレインコンタクトとソースコンタクトとは、１４００μｍだけ分離されていた。
ホールバーデバイスは、３３Ｈｚで１００ｎＡのソースドレイン電流を用いて測定された。ゲート電圧は、ローパスフィルタによってケースレー２６０２又はケースレー２３６ソースメジャーユニットのいずれかから供給された。３００Ｋから１．７Ｋまでの可変温度範囲で−８から８Ｔまで磁場が印加されることができた。温度は、デバイスの近くで較正されたセルノックスセンサを用いて測定された。適切なＬＥＤが赤色（６３０ｎｍ）波長の照射を与えた。Ｒｘｘ及びＲｘｙに対応する交流電圧が、スタンフォードＳＲ８３０ロックイン増幅器を使用して予め増幅され、測定された。
試料は、低温暗所で絶縁していた。これは、高圧アニールで結合した成長中のＯ２の１０−３ｍｂａｒの分圧による。３つのデバイスは、１．７Ｋの基準温度で赤色ＬＥＤ（６３０ｎｍのピーク波長）によって適切に照射された。
図５（ａ）は、３つの電子デバイスＡ、Ｂ及びＣにおける永続的な伝導率の結果を示す図である。主な図では、抵抗率は、温度の関数としてプロットされる。結果は、照射前（「暗」とラベル付けされている）及び照射後（「明」とラベル付けされている）のデバイスＡに対して、及び照射前のデバイスＢに対して示される。
温度が４０Ｋより高く増加されるまで、照射後の低抵抗状態は安定している。しかしながら、図５（ａ）に見られることができるように暖まった際、デバイスＡの急な変化がデバイスＡに生じる（〜１０Ｋ）。最初に、温度が低下されたとき、デバイスＡの抵抗は測定範囲を超えているが、ＰＰＣ効果によって、試料は１．７Ｋで半金属になり、同じウェーハから他のデバイスに対して同様のコンダクタンス値を有する。デバイスＡの場合には、ＰＰＣ効果は、１．７Ｋで測定時刻（ｔ〜１０４ｓ）の比較的長い期間（ｄρｏ／ｄｔ＜＋１．５×１０−４Ω／毎秒）にわたって安定している。デバイスＢは、（温度Ｔ＞７７Ｋに対して）電子ガスのフェルミ液体の振る舞いと同様の抵抗率（ρｏ）の傾向ρｏ〜Ｔ２に従う。フェルミ液体の振る舞いは、当技術において周知であり、ここには説明されない。
図５（ａ）の挿入図では、照射後の導電率σ（ｙ軸）は、１．７Ｋで３つのデバイスＡ、Ｂ、Ｃの全てに関して照射前の導電率σ（ｘ軸）に対してプロットされ、即ち、３つの公称同一デバイスに対する照射前後の導電率がプロットされている。全ての場合において、導電率は、１．７Ｋで照射後、４０００μＳまで永続的に増加する（斜線部分によって示される）。永続光伝導（ＰＰＣ）の効果は、１．７Ｋで暗所で絶縁しているデバイスでより強い。低い酸素圧力成長（１０−６ｍｂａｒ）で同じ成長チャンバで製造されたデバイスは、ＰＰＣ効果を示さない。
図５（ｂ）は、デバイスＡ及びＢに関して１．７Ｋで垂直磁場での磁気抵抗を示す図である。磁気抵抗ΔＲｘｘの変化は、磁場Ｂの関数としてプロットされる。０の場の抵抗率（ρｏ）は、２つのデバイスに対して示され、デバイスＡに対してρ０＝２０８Ω／ＳＱＲであり、デバイスＢに対してρ０＝２０８Ω／ＳＱＲである。デバイスＢに対する磁気抵抗は、垂直な場に対してプロットされ、デバイスＡに対する磁気抵抗は、垂直及び平行な場（平行な場は負のΔＲｘｘを生じさせる）に対して示される。
磁気抵抗（ＭＲ）測定は、３３Ｈｚで１００ｎＡの交流電流を用いて８Ｔまでなされた。振動構造は、垂直磁場（Ｂ）の、即ち、ＳｒＴｉＯ３の［００１］方向に沿って、表面のホールガスからデバイスＡの磁気抵抗（Ｒｘｘ）に存在する。振動は、大きな古典的バックグラウンドの抵抗率に寄与する電子及びホールの多周波帯の伝導により、正の磁気抵抗に重畳される。これらの振動は、ＬａＡｌＯ３層の表面でホールガスに対するシューブニコフ・ドハース効果による。シューブニコフ・ドハース効果は、当技術において周知であり、ここには詳細に説明されない。場が面内（即ち、平行）に印加されたとき、デバイスＡの振動構造は負のバックグラウンドＭＲで消失する。これは、二次元の振る舞いと一致していることが当技術において周知である。デバイスＢは、その上に重畳された振動構造なしで垂直な場で同様の正の磁気抵抗を示す。
図６（ａ）は、デバイスＡに対する磁気抵抗Ｒｘｘを示す図であり、放物線のバックグラウンドは、シュブニコフ−ド・ハース効果による振動構造を高めるように引かれており、１．７Ｋで、Ｖｂｇ＝−５、０、＋５０の３つのバックゲート電圧Ｖｂｇ値に対して磁場の関数としてプロットされている。点線は、Ｖｂｇ＝０Ｖに対してυ＝４、６での最小値を示している。他の充填率がラベル付けされている。スピン分裂は、奇数の充填率３、５及び７で明白である。ホールガスからのシュブニコフ−ド・ハース振動は、１２のランダウ準位充填率（υ）に下がって見られることができ、１／Ｂで周期的である。振動はＢ〜１Ｔで始まり、１０，０００ｃｍ２／Ｖｓの量子移動度（μｑ）に対応している。
図６（ｂ）は、３つの異なるバックゲート電圧Ｖｂｇ＝−５Ｖ、０Ｖ、＋５０Ｖでシュブニコフ−ド・ハース最小値に関して、１／Ｂに対するランダウ準位高調波インデックスのフィッティングを示す図である。Ｖｂｇ＝０Ｖの場合に対して１／Ｂでホールガスによる振動構造の高速フーリエ変換（ＦＦＴ）が挿入で示される。シュブニコフ−ド・ハース振動の高速フーリエ変換は、基本の場、スピンを含む複合的なサブバンドの影響及び実際のキャリア密度を決定するための標準技術である。含まれるキャリアの量子移動度（μｑ）もまた、ＦＦＴから決定されることができる。ＦＦＴでピークの高さの１／２で幅の１／２がδＢであるならば、
であり、ｎｓのキャリア密度でバンド（電子又はホール）に対してρｘｘでシュブニコフ−ド・ハース振動が、
によって記載されることができる。他の一般的な方法は、ｄρｘｘ／ｄＢにＦＦＴを適用することであり、その場合には、
である。ＦＦＴにおける第２の高調波は、ＦＦＴのフィールドドメインに含まれるυ＝３、５、７でのスピン分裂による。この結果は、ホールガスがベリー位相を有さず、振動が厳密に１／Ｂ周期であることを示している。基本の場（ＢＦ）は６．５Ｔであり、１３Ｔで高調波ピークを有する。この高調波ピークは、ＦＦＴに対して、第２のホールサブバンドであるというよりも、磁場ドメインでスピン分裂を含むことから生じる数学的な人為物であり、高密度の電子ガスによるものである。ＦＦＴパワースペクトルのピーク（δＢ）の１／２の高さで１／２の幅は０．９±０．１Ｔであり、量子移動度μｑ〜１３５００±１５００ｃｍ２／Ｖ．ｓに対応する。キャリアの蓄積又は空乏によって決まる振動構造の系統的シフトがあり、バックゲートの場に応答したこれらの振動のホールのような振る舞いを確認している。
図７は、１．７Ｋで５ＴまでのＶｂｇ＝０Ｖに対するデバイスＡのアナログ信号ｄＲｘｘ／ｄＢを示す図である。点線は、３×１０１１ｃｍ−２のホールキャリア密度に期待される（充填率によってラベル付けされた）シュブニコフ−ド・ハース最小位置を示している。挿入図は、ｄＲｘｘ／ｄＢから引かれたＢ２を示すために多項で同じデータセットを示している。挿入図の軸の単位はメインのグラフと同じである。この技術は、振動する磁気抵抗の振る舞いを測定する代替方法である。直流電流（〜１００ｎＡ）がソースドレインコンタクトに印加され、小さな交流磁場（代表的には１０ｍＴまで）が安定した磁場の上部でデバイスに印加される。調整された磁場（この場合には３３Ｈｚで５．６ｍＴ）のデバイスＡのアナログｄＲｘｘ／ｄＢ測定は、（Ｒｘｘ〜Ｂ２を起源とする）大きなバックグラウンド信号により、弱いシュブニコフ−ド・ハース効果信号を示す。Ｒｘｘと比較してπ／２の振動の位相変化を有するｄＲｘｘ／ｄＢでとはいえ、図６（ａ）で観察されるのと同じ振動構造が見られることができる。
図８（ａ）は、デバイスＡにおいて１．７ＫでゲートバイアスＶｂｇでのホール密度（Ｐ）の変化を示す図である。ホール密度は、負のゲート場で増大される。異なる２つの冷却（３００Ｋから１．７Ｋ）が示される。Ｏの２ｐ状態から形成された価電子帯フェルミ面が循環的であると仮定すると、ホール密度（Ｐ）は、
から計算されることができる。ここで、ｇｖはバレー縮退であり、ｇｓはスピン縮退である。ＢＦはシュブニコフ−ド・ハース振動の基本の場であり、ランダウ準位高調波インデックスは１である。価電子帯のバレー縮退が１であると仮定されるが、この仮定は、密度〜１０１１ｃｍ−２のホールガスが構造に存在するという解釈を変更しない。
ホールのようなシュブニコフ−ド・ハース効果が（例えば、正のゲート場又は照射を備えた）フェルミベクトルｋを増加させるにつれて、極度の領域で縮退する界面でのＳｒＴｉＯ３フェルミ面上のホールのような電子軌道によらないことに留意する。これは、ＳｒＴｉＯ３の間接的なバンド構造又は（ＬａＯ）−−（ＡｌＯ２）＋ペロブスカイト平面の長さスケールに対して人為的な周期構造を必要とする。
図８（ｂ）は、デバイスＢにおいて１．７ＫでゲートバイアスＶｂｇでの電子密度ＮＨａｌｌの変化を示す図である。再び、２つの異なる冷却（３００Ｋから１．７Ｋまで）が示される。この場合、冷却１はＶｂｇ＝０Ｖであり、冷却２はＶｂｇ＝−３０Ｖ（バイアス冷却）である。電子ガスは、負のゲート場で空乏とされる。増大モードの電子ガスで、キャリア密度の初期の減少は、いかなるホールガスも増大するように設計されたバイアス冷却（−３０Ｖｂｇで冷却２）の場合に観察される。冷却１（冷却の際にバイアスがなく、ホールの増大もない）は、この結果を示さない。電子ガスのキャパシタンスは１．７×１０１１ｃｍ−２／Ｖであり、ホールガスのキャパシタンスは０．２×１０１０ｃｍ−２／Ｖである。この違いは、ＬａＡｌＯ３／ＳｒＴｉＯ３界面で電子ガスによるバックゲート場の効率的な遮蔽によるものであり、図２に示されるように、２つのチャージシステムの空間的分離を確認する。バックゲートの電圧を変化させたとき、強いヒステリシスの振る舞いがＲｘｘで観察され、これは、ＳｒＴｉＯ３基層の強誘電体応答によって部分的に説明される。全てのデバイスは、強い電子空乏（−Ｖｂｇ）に対して絶縁する振る舞いに向かうが、Ｖｂｇ＝０ＶでＰＰＣ効果によって低温でリセットされることができる。
図８（ｃ）及び（ｄ）は、それぞれ、デバイスＡ及びＢに関してバックゲート電圧Ｖｂｇでの抵抗率の対応する変化を示す図である。両方が電子密度によって支配され、抵抗率は電子密度が増加するのにつれて減少する（図８（ｂ）を参照）。
図９は、Ｖｇ＝＋１０Ｖで１．７Ｋで８Ｔまでの磁場の関数としてのデバイスＢのホール抵抗Ｒｘｙを示す図である。点線は、１．７×１０１１ｃｍ−２の密度で単一キャリアタイプに対して予期された振る舞いを示している。挿入図は、デジタル微分法によるノイズ（８Ｔで信号の±２．５％）でホール定数（ｄＲｘｙ／ｄＢ）を示している。デバイスＢは、磁場に対して非線形ホール抵抗を有する。ホール抵抗は、反対称の磁場であり、即ち、Ｒｘｙ（−Ｂ）＝−Ｒｘｙ（Ｂ）であるが、時々のデバイスも、コンタクトのミスアラインメントの影響により０の場で有限のホール電圧を示している。
デバイスＢにおける０の場でのＲｘｙは、１．４Ω未満であり、これは、１００ｎＡの電流に対して０．１４μＶ未満の測定電圧に相当する。非線形のホール抵抗（Ｒｘｘ成分の混合によるものではない）は、電子及びホールガスによる並列な伝導の効果によるものであり、Ｔｉ−Ａｕオームコンタクトによって並列に接続される。
ホール密度は、並列な伝導電子ガスの支配によりホール効果から一義的に決定されることができない。図８（ｃ）並びに（ｄ）から、デバイスＡ及びＢは、負のゲート領域で空乏となる電子ガスを示している。ホール抵抗（Ｒｘｙ）は、（〜２Ｔまでの）磁場で線形の振る舞いを示し、電子密度（Ｎ）がｄＲｘｙ／ｄＢから決定されることができる（図８ｂ参照）。電子が支配したとはいえ、デバイスＢで２Ｔよりも上で見られる非線形のホールのスロープは、多数のキャリア伝導の効果を確認する。電子密度は、１５００ｃｍ２／Ｖ．ｓの対応するホール電子移動度でデバイスＢで１．７×１０１３ｃｍ−２である。この移動度は、わずかに高い移動度でとはいえｎ型伝導と一致していることがここから知られる。
これらデバイスの成長中に使用される高いＯ２圧力（１０−３ｍｂａｒ）で、電子ガスは、ＬａＡｌＯ３／ＳｒＴｉＯ３界面に、又は近くに制限され、また、構造は、酸素空位において低く、ｎ型ドーパントのソースを提供する。電子ガスは、高い酸素空位のバックグラウンドの影響なく、絶縁しているＬａＡｌＯ３層によって表面で占有されていない価電子状態から分離される。ここに観察されるこのようなクリーンなシステムの効果のこの組合せは、ポーラカタストロフィ（polar catastrophe）メカニズムから半金属であることが予期され、図２に示されるように、界面でのＴｉの３ｄのような伝導帯、及び表面での電子状態の部分的に満たされたＯの２ｐの価電子帯を有する。ポーラカタストロフィメカニズムは、当技術において周知であり、ここには説明されない。クリーンなシステムは、トンネル効果、又は表面でＯの２ｐの価電子帯への界面からの電子の起こりうるホッピングを低減させる。バンドギャップフォトンよりも下でのＰＰＣ効果は、電子ガスとホールガスとの両方を増大させ、熱障壁（ｋＴ）が３．５ｍｅＶである起点で部分的な固有の電荷の効果である。
ホール移動度は、原理上、ｎ型界面で報告される電子ガスよりも低くあるべきであるが、電子ガスは、高いホール移動度を部分的に説明するＬａＡｌＯ３／ＳｒＴｉＯ３界面で電位の変動を遮蔽することができる。シュブニコフ−ド・ハース効果は、Ｏの２ｐの価電子帯の構造を理解する際に奇数のランダウ準位の充填率でのスピン分裂及びスピンの重要性の点を示す。
所定の実施形態が説明されてきたが、これら実施形態は単なる例によって示されており、本発明の範囲を限定することを意図するものではない。確かに、ここに説明される新規な方法及びシステムは、さまざまな他の形式で具体化されることができ、さらに、ここに説明される方法及びシステムの形式のさまざまな省略、代替及び変更が本発明の意図を逸脱することなくなされることができる。添付の特許請求の範囲及びそれらの均等物は、本発明の範囲及び意図内にあり、このような形式又は変更をカバーすることを意図している。

Claims (18)

  1. ＬａＡｌＯ３−ＳｒＴｉＯ３ヘテロ構造を具備し、
    前記ＬａＡｌＯ３−ＳｒＴｉＯ３ヘテロ構造は、二次元ホールガスと、二次元電子ガスとを有し、
    前記ＬａＡｌＯ ３ −ＳｒＴｉＯ ３ ヘテロ構造は、ＳｒＴｉＯ ３ 基層と、ＬａＡｌＯ ３ 表層とを有し、
    前記ホールガスは、前記ＬａＡｌＯ ３ 表層の表面に位置され、前記電子ガスは、前記ＬａＡｌＯ ３ ／ＳｒＴｉＯ ３ の界面に位置されている半金属構造。
  2. 前記構造は、−２４３℃未満の温度で、赤色又は赤外線照射源を用いた照射の後に永続光伝導を示す請求項１に記載の半金属構造。
  3. 前記赤色又は赤外線照射源は、６３０ｎｍのピーク波長を有する赤色発光ダイオードである請求項２に記載の半金属構造。
  4. 前記ＳｒＴｉＯ３基層及び前記ＬａＡｌＯ３表層は、ペロブスカイト構造を有する請求項１に記載の半金属構造。
  5. 前記ＬａＡｌＯ３表層は、３ないし１０の単位格子の厚さを含む請求項１に記載の半金属構造。
  6. 前記ＬａＡｌＯ３表層の前記表面は、ＡｌＯ２ −で終端されている請求項１に記載の半金属構造。
  7. 請求項１に記載の半金属構造と、
    前記ＳｒＴｉＯ３基層の表面に設けられた第１のバックゲート電極と、
    第１のソース電気コンタクトと、
    第１のドレイン電気コンタクトと、
    赤色又は赤外線照射源とを具備する電子デバイス。
  8. 前記第１のソース電気コンタクト及び前記第１のドレイン電気コンタクトは、これらが前記二次元ホールガスと前記二次元電子ガスとの両方とオーミック接触するように構成されている請求項７の電子デバイス。
  9. 前記ＬａＡｌＯ３表層の表面に設けられたフロントゲート電極をさらに具備する請求項７の電子デバイス。
  10. 前記フロントゲート電極は、ＭｇＯ、Ａｌ２Ｏ３又はＳｒＴｉＯ３を含む請求項９の電子デバイス。
  11. 前記第１のソース電気コンタクトと前記バックゲート電極との間にバイアス電圧を印加するように構成された電圧源をさらに具備する請求項７の電子デバイス。
  12. 前記第１のソース電気コンタクトと前記バックゲート電極との間の負のバイアス電圧の印加により、前記二次元ホールガスのホール密度が増加し、前記二次元電子ガスの電子密度が減少する請求項７の電子デバイス。
  13. 請求項７の電子デバイスを動作させる方法であって、
    −２４３℃以下の温度に前記デバイスを冷却することと、
    前記赤色又は赤外線照射源を用いて前記デバイスを照射することと、
    前記第１のソース電気コンタクトと前記第１のドレイン電気コンタクトとの間にバイアス電圧を印加することとを具備する方法。
  14. 半金属構造を製造するための製造方法であって、
    前記半金属構造は、二次元ホールガスと二次元電子ガスとを有するＬａＡｌＯ３−ＳｒＴｉＯ３ヘテロ構造を具備し、この方法は、
    ＴｉＯ２終端ＳｒＴｉＯ３基層上にＬａＡｌＯ３を堆積させることを具備し、前記堆積させることは、少なくとも１０−３ｍｂａｒの酸素圧力の下で、かつ少なくとも８００℃の温度で行なわれ、
    少なくとも８００℃の温度に前記構造を加熱することと、
    前記構造を周囲温度に冷却することとを具備し、
    前記構造を加熱すること及び冷却することは、０．１ｍｂａｒよりも大きな酸素圧力に前記構造を晒しながら行われ、
    −２４３℃未満の温度で赤色又は赤外線照射源を使用して前記構造を照射することを具備する製造方法。
  15. 前記構造を照射することは、６３０ｎｍのピーク波長を有する赤色発光ダイオードを使用して行われる請求項１４の製造方法。
  16. 前記ヘテロ構造の第１の表面にバックゲート電極を形成することと、
    ソース電気コンタクトが前記二次元ホールガスと前記二次元電子ガスとの両方とオーミック接触するようにソース電気コンタクトを形成することと、
    ドレイン電気コンタクトが前記二次元ホールガスと前記二次元電子ガスとの両方とオーミック接触するようにドレイン電気コンタクトを形成することとをさらに具備する請求項１４の製造方法。
  17. 前記ヘテロ構造の第２の表面にフロントゲート電極を形成することをさらに具備する請求項１４の製造方法。
  18. 前記ＬａＡｌＯ３を堆積させることは、ＬａＡｌＯ３の単一原子層を堆積させることを含む請求項１４の製造方法。
JP2014044370A 2013-03-06 2014-03-06 電界効果トランジスタデバイス Expired - Fee Related JP5710814B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1304048.0A GB2511541B (en) 2013-03-06 2013-03-06 Field effect transistor device
GB1304048.0 2013-03-06

Publications (2)

Publication Number Publication Date
JP2014209577A JP2014209577A (ja) 2014-11-06
JP5710814B2 true JP5710814B2 (ja) 2015-04-30

Family

ID=48142541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014044370A Expired - Fee Related JP5710814B2 (ja) 2013-03-06 2014-03-06 電界効果トランジスタデバイス

Country Status (3)

Country Link
US (1) US20140253183A1 (ja)
JP (1) JP5710814B2 (ja)
GB (1) GB2511541B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101522819B1 (ko) 2014-10-17 2015-05-27 한양대학교 에리카산학협력단 2차원 전자 가스를 포함하는 전자 소자, 및 그 제조 방법
JP6478752B2 (ja) * 2015-03-24 2019-03-06 株式会社東芝 半導体装置及びその製造方法
JP6444789B2 (ja) * 2015-03-24 2018-12-26 株式会社東芝 半導体装置及びその製造方法
CN105470306A (zh) * 2015-11-10 2016-04-06 西安电子科技大学 基于La基栅的LaAlO3/SrTiO3异质结场效应晶体管及制作方法
US10580872B2 (en) * 2017-05-16 2020-03-03 Wisconsin Alumni Research Foundation Oxide heterostructures having spatially separated electron-hole bilayers
JPWO2021095877A1 (ja) * 2019-11-13 2021-05-20
CN112349777B (zh) * 2020-09-16 2021-11-19 西安电子科技大学 具有钙钛矿复合栅结构的GaN HEMT光电探测器及其制备方法
US11514982B2 (en) * 2021-03-03 2022-11-29 Taiwan Semiconductor Manufacturing Company Limited Computation unit including an asymmetric ferroelectric device pair and methods of forming the same
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426536B1 (en) * 2001-04-16 2002-07-30 International Business Machines Corporation Double layer perovskite oxide electrodes
WO2003001337A2 (en) * 2001-06-22 2003-01-03 Sekura Ronald D Prescription compliance device and method of using device
CN102214688A (zh) * 2010-04-07 2011-10-12 中国科学院微电子研究所 一种高速晶体管结构及其制造方法

Also Published As

Publication number Publication date
GB2511541B (en) 2015-01-28
GB2511541A (en) 2014-09-10
GB201304048D0 (en) 2013-04-17
US20140253183A1 (en) 2014-09-11
JP2014209577A (ja) 2014-11-06

Similar Documents

Publication Publication Date Title
JP5710814B2 (ja) 電界効果トランジスタデバイス
KR100973124B1 (ko) 인듐과 아연을 포함하는 산화물 반도체 재료를 구비하는채널을 갖는 전계 효과 트랜지스터
US9394624B2 (en) Method for making topological insulator structure
Kamimura et al. Epitaxially grown crystalline Al2O3 interlayer on β-Ga2O3 (010) and its suppressed interface state density
US9018617B2 (en) Topological insulator structure having magnetically doped topological insulator quantum well film
Rafiq Carrier transport mechanisms in semiconductor nanostructures and devices
US9159909B2 (en) Electrical device having magnetically doped topological insulator quantum well film
Karabulut et al. Influence of Al2O3 barrier on the interfacial electronic structure of Au/Ti/n-GaAs structures
WO2014093681A2 (en) High performance topological insulator transistors
Somanchi et al. From diffusive to ballistic transport in etched graphene constrictions and nanoribbons
Mahani et al. Frequency and voltage dependence of the dielectric properties of Ni/SiO2/P-Si (MOS) structure
Abuelwafa et al. On the electrical characterization of platinum octaethylporphyrin (PtOEP)/Si hybrid device
Choi et al. Above-gap conductance anomaly studied in superconductor-graphene-superconductor Josephson junctions
Deniz et al. Electrical characteristics of Al2O3/p-Si heterojunction diode and effects of radiation on the electrical properties of this diode
Kim et al. Capping and gate control of anomalous Hall effect and hump structure in ultra-thin SrRuO3 films
Demi̇r et al. Determination of main electrical parameters of Au–4H-N-SiC (MS) And Au–Al2O3–4H-N-SiC (MIS) Devices
Wu et al. Temperature-and field-dependent leakage current of epitaxial YMnO3/GaN heterostructure
JP6022838B2 (ja) 酸化物半導体膜の評価方法
Xu et al. High-quality BN/WSe2/BN heterostructure and its quantum oscillations
Chang et al. Low-frequency noise characterization of amorphous InGaZnO thin-film transistors with double-stack Ga2O3/SiO2 dielectric
JP5036568B2 (ja) 電子素子構造
Kimata et al. Electrostatic charge carrier injection into the charge-ordered organic material α-(BEDT-TTF) 2I3
Smolyakov et al. Effect of Magnetic and Electric Fields on the AC Resistance of a Silicon‐on‐Insulator‐Based Transistor‐Like Device
Bhatia et al. Observation of temperature effect on electrical properties of novel Au/Bi0. 7Dy0. 3FeO3/ZnO/p-Si thin film MIS capacitor for MEMS applications
Kim A Review on Reverse-Bias Leakage Current Transport Mechanisms in Metal/GaN Schottky Diodes

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150304

LAPS Cancellation because of no payment of annual fees