JPH04501038A - 電気器具 - Google Patents

電気器具

Info

Publication number
JPH04501038A
JPH04501038A JP1507897A JP50789789A JPH04501038A JP H04501038 A JPH04501038 A JP H04501038A JP 1507897 A JP1507897 A JP 1507897A JP 50789789 A JP50789789 A JP 50789789A JP H04501038 A JPH04501038 A JP H04501038A
Authority
JP
Japan
Prior art keywords
layer
amorphous silicon
electrodes
switching
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1507897A
Other languages
English (en)
Inventor
ウィリアムズ、デイビッド・マンセル
Original Assignee
レイケム・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by レイケム・リミテッド filed Critical レイケム・リミテッド
Publication of JPH04501038A publication Critical patent/JPH04501038A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/25Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/823Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12035Zener diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/90Bulk effect device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Photovoltaic Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電気器具 本発明は、電気器具、特に電気スイッチ器具に関する。
高抵抗状態と低抵抗状態との間をスイッチする為に、当該技術分野では、多くの 器具が提案されてきた。例えば、カルコゲナイド・ガラス系スイッチが、本出願 人のヨーロッパ特許出願196,891Aにおいて提案されている。加えて、珪 素含有スイッチも提案されている。所定の値を越える電気的ポテンシャルを与え ると低抵抗状態から高抵抗状態へとスイッチする無定形ケイ素構造が、メイ(M ei)およびグリーン(J、 E、 Greene)、ジャーナル・オブ・アプ ライド・フィジックス、サブルメント2(J、Appl、 Phys、 5up pt。
2)、パートI(1974)に記載されている。しかし、このような構造は、器 具の高抵抗状態での抵抗率の低抵抗状態での抵抗率に対する比が7:Iでしかな く、そのような物質からは多くの目的に有用なスイッチを形成できないという欠 点を有している。
本発明によれば、スイッチング物質の本体およびスイッチング物質の少なくとも 一部が間にあるようにスイッチング物質上に配置されたl対の電極から成り、ス イッチング物質は、無定形珪素またはその化合物を不動態化剤と反応させて発生 する非対電子を除くかあるいはその数を減少させることにより製造された無定形 珪素化合物か成るものである電気器具が提供される。
本発明の器具は、高抵抗状I!!(またはオフ状11りでの電気抵抗が低抵抗状 態(またはオン状態)での抵抗に比べてかなり増大されるので、たとえば電気ス イッチ、または導電体として機能するが過剰電圧または過剰電流にさらされた場 合に高抵抗状態ヘスイッチする電気ヒユーズとして用いることができる。本発明 の器具が、限界器具として機能することが観察された。即ち、所定の値(限界電 流または限界電圧という)を越える電流または電圧にさらされた場合、器具は低 抵抗状態から高抵抗状態へと変化するが、印加された電圧が所定の最低値(保持 電圧という)より大きい場合にのみ高抵抗状態に止どまる。
好ましくは、スイッチング物質は、無定形珪素または無定形珪素化合物(たとえ ば、無定形炭化珪素、無定形窒化珪素、無定形酸化珪素)を、不動態化剤と反応 させることにより製造される。無定形珪素が好ましく使用される。
器具は、次の工程により製造することができる:(a)珪素化合物中に生じる非 対電子を除くかあるいはその数を減少する為に、無定形珪素または無定形珪素化 合物を不動態化剤と反応させ、 (b)工程(a)の前または後に、無定形珪素化合物に第11!極を取り付け、 (c)工程(8)の前または後に、無定形珪素化合物に第2電極を取り付ける。
スイッチング物質の本体は、通常層状であり、この場合、層を通過して電流が流 れるように、電極は層の反対の面に配置される。これは、不動態化剤の存在下に 第1電極上に珪素または珪素化合物の層を堆積することによって工程(a)と( b)とを同時に実施し、その後で工程(c)を実施することによって達成するこ とができる。あるいは、この形状の器具は、無定形珪素または珪素化合物の層を 第1電極上に積層し、次いで後に説明するように不動態化剤を導入し、第2電極 を配置することによっても形成できる。
別の態様では、電流が層の1つの表面に沿ってまたは表面に少なくとも平行に流 れるように、両方の電極をスイッチング物質の層の同じ側に配置してもよい。こ れは、工程(b)および(c)を同時に実施する方法により達成することができ る。両電極は、珪素または珪素化合物層が形成または不動態化された後に配置さ れてよく、あるいは珪素または珪素化合物を電極上に堆積し、同時にまたは続い て明細書に記載するように不動態化剤と反応させてもよい。スイッチング層の同 じ側に両方の電極を持つ器具の顕著な利点は、他の製造パラメータ、たとえば堆 積時間を変えることなく電極−電極間の距離を変化させるのが比較的容易である ことである。このような方法により、間隔が比較的広い電極を形成でき、その結 果器具のオフ状態抵抗を相当増すことができる。加えて、器具のキャパシタンス を顕著に減少でき、また電極の形状を適当に選択することにより更に減少するこ とができる。
いずれの場合でも、堆積後に珪素または珪素化合物を、たとえば水素プラズマま たはイオン注入によって不動態化できるが、珪素または珪素化合物の堆積と同時 に工程(a)において不動鯨化するのがずっと好ましい。
スイッチング物質の層は、通常気相堆積法、たとえば蒸着、化学気相蒸着、プラ ズマ蒸着またはスパッタリングにより形成され、この場合、不動態化剤は堆積雰 囲気中に存在させて、堆積されつつある珪素または珪素化合物と反応させること ができる。不動態化剤は、好ましくは水素またはハロゲンを含んで成り、より好 ましくは水素またはフッ素であり、特に水素である。
プラズマ蒸着の場合、シランまたはシランと共反応体、たとえば(窒化珪素に付 いては)アンモニアを気体として用いるが、水素不動態化剤は、シランの分解に よりその場で形成され得る。いわゆる[ダングリング(dangling)J結 合を除く為に、珪素系膜中に、好ましくは1〜25原子%、より好ましくは5〜 15原子%の水素を導入することができる。本明細書で用いる「ダングリング結 合」という用語は、単に、珪素原子の原子価軌道中の非対電子を意味する。珪素 原子の「ダングリング結合」が不動態化される程度は、堆積圧力を含む堆積条件 に依存し、堆積条件は、無定形珪素または珪素化合物物質中のダングリング結合 の数が、初期の約10 ”eV −’ / cm’から10 ”= 1017e V−’/am’まで減少するように選択される。不動態化によるダングリング結 合密度の減少は、剛直な四面体構造中の物理的応力を緩和し、局在化した密度を 急激に減少し、従って物質の室温導電率を回折にもわたって低下させる。通常、 スイッチング物質は、101〜IQ11オーム・C−の範囲の抵抗率を持つ。
珪素/水素化合物層は、有利には、珪素をプラズマ蒸着によりシラン雰囲気から 堆積することにより形成することができる。シランは、約0.ITorrの圧力 に保たれた真空チャンバに供給され、一方がアースされ他方が高周波(13,5 6MNZ)信号の適用により高い負の電位に自己バイアスされていてよい1対の 電極間に流される。基板は、これら電極の一方(通常、アースされた電極)の上 に配置され、物質は、無定形で基板上に堆積される。通常、堆積速度1よ、1μ 蒙/時間以下、好ましくは0.2μIl/時間以下、より好ましくは0.1μm 以下であり、温度は、100〜400℃、特に200〜300℃である。もし層 が速すぎる速度および/または低すぎる温度あるいは高すぎる圧力で堆積される なら、水素結合が不正確に配置される恐れがある。珪素−水素合金は、純無定形 珪素とは対照的に、非常に小さい非対スピン密度を持ち、局在化状態の中での可 変範囲ホッピング伝導よりもむしろバンド状伝導を示す。層の導電率の変化に加 えて、珪素水素結合形成により、蒸着またはスパッタされた純無定形珪素では不 可能であった効率的なnまたはpドープが可能となる。
一方、物質は、スパッタリングにより堆積してもよい。この方法では、主として 中性の原子または分子種が、不活性正イオン、たとえばアルゴンイオンの衝撃に より、堆積すべき分子から形成されていてよいターゲットから放出される。放出 された高エネルギー種が、相当な距離を移動し、たとえば10−4〜to−”ミ リバールの中程度の真空に保持された基板上に堆積される。衝撃に必要な正イオ ンは、グロー放電により発生することができ、グロー放電では、スパッタリング ターゲットは、グロー放電系のカソード電極として作用する。
(大地に対して)負の電位およびグロー放電が、絶縁性ターゲット物質の場合、 カソードに印加された高周波電力を用いて保持され、これにより、ターゲット表 面が工程中負の電位に保たれる。ターゲットが導電性物質である場合、直流を印 加してよい。
ある場合、反応性バイアススパッタリング法を採用するのが適当であり、この方 法では、アルゴンに加えて反応性ガスが真空チャンバーに導入され、ターゲット 物質(この場合、酸化珪素または窒化珪素ではなく、珪素である)の酸化物また は窒化物が堆積される。
この方法は、適当な不動態化剤ガスを導入することにより、珪素または珪素化合 物に不動態化剤を組み込む為に採用することができる。
絶縁層を形成する化合物は、化学量論的または非化学量論的であってよく、特に 、望ましい化学量論量は、とりわけ真空チャンバー中の反応性ガスの量により決 定される。反応性ガスの分圧は、通常2〜30%であり、好ましくは25%まで である。プラズマ蒸着の場合のように、同じ理由により、物質は、好ましくは1 μ@/時間、最も好ましくは0.2μ−7時間、特に約0.1μa/時間の速度 で堆積される。
無定形珪素層を堆積した後、金属電極、たとえば銀、金、ニッケル、モリブデン またはクロム電極をスイッチング層上に、蒸着、たとえば電子線蒸着により堆積 する。
第2電極の堆積の後、この形式の器具は、少なくとも5〜30Vの範囲の電圧ま で、比較的高い電気抵抗を示し、それより高い電圧では、電圧の増加に伴い電流 が急速に増大する。電圧の特定の値は、とりわけ、層の厚さに依存する。器具を 製造した後、通常、いわゆる[化成J(forming)処理に付す。この処理 では、無定形珪素化合物層の少なくとも一部が、電極間への高電圧の印加により 局所的に再構成される。化成処理により、結晶性元素珪素のディスク状領域が無 定形珪素内に形成されると考えられる。化成処理により高められた温度によって 、ディスク状領域では珪素化合物が分解(例えば、脱水素)されて元素状珪素が 生成し、同時にディスク状領域に重なつた電極部分が失われる。器具の厚さ方向 に、小さいフィラメントが形成される。
このようにして一旦器具が化成処理されると、電圧制御負電圧(V CN R: voltage controlled negative resistan ce)効果が発揮され、先に述べた高い電流または電圧に付されるまで、低い抵 抗を示す。先行技術に記載された器具とは対照的に、本発明の器具は、少なくと も50、より好ましくは少なくとも100の、オフ状態抵抗対オン状態抵抗比を 持つことができる。500および1000の程度のオフ状態抵抗対オン状態抵抗 比の器具を作ることができる。
オフ状態抵抗対オン状態抵抗比、限界電圧などのような器具の性質は、大きい数 (5000)の過渡現象にわたって比較的コンスタントであることが観察されて いる。
多くの理論が、VCNR効果のメカニズムについて提唱され、アモルファス・オ キサイド・フイルムズ(Amorphous 0xide Films)、ディ アナリー、ストーンハム、モーガン(G、 Dearnaley、 A、 M。
5tonehai、 D、 V、 Morgan)、レポーツ・オン・プログレ ス轡イン・フィジックス(Rep、 Prog、 Phys、 Xi 970) 、 33. 1129−1192に記載されている。そのような理論の1つでは 、化成フィラメントは、それに流れる電流により、可逆的に中断される。
上記文献には記載されていないが、他の理論では、器具の化成により導電性結晶 領域またはフィラメントが層の中に形成され、スイッチング層を横切る電場が増 すにつれて無定形領域中のトラップされた電子の放出がプールーフレンケル(P ool−Frenkel)効果により著しく増し、その結果、電子が、導電性結 晶領域から著しく大きい層の無定形領域(大部分の空電子トラップを持つ)へ引 き抜かれる。
導電性結晶領域中の電子数の減少は、フィラメントの電気抵抗の増加をもたらし 、該電気抵抗は、印加される電場の増大により更に増加される。本発明の器具で は、VCNR効果は、これらおよび他のメカニズムのいずれかにより生じるので あろうが、通常、無定形珪素水素化合物の局所的脱水素、および局所的化成温度 に依存する結晶化に関連しているのであろう。
低い印加電圧での器具の低い抵抗は、電気抵抗の非常に大きい負の温度係数(N TC)を持つ珪素結晶領域のオーム加熱に起因していると考えられる。より高い 印加電圧では、器具中を流れる電流の急激な減少が、結晶領域からより小さい電 子移動度を持つ領域への電子の熱電子的および/または電界効果放出と関連して いる。従って、本発明の他の要旨によれば、電気絶縁性物質の本体および電気絶 縁性物質の少なくとも一部が間にあるように電気絶縁性物質上に配置された1対 の電極から成り、器具は、電極間の絶縁性物質中に配置された(絶縁性物質に比 べて)比較的導電性の物質の少なくとも1つの領域を含み、比較的導電性の物質 は、電気抵抗の負の温度係数(NTC)を持ち、器具に電圧が印加された場合オ ーム加熱により加熱され、少なくとも限界値より高い電場強度では周囲の領域に 電子を放出する器具が提供される。好ましくは、少なくとも1つの電極(よ、比 較的導電性の物質の領域にホールを持ち、特に該領域に沿って延びる。このよう な器具は、印加電圧下では比較的導電性の物質力(より急速に加熱されるという 利点を持つ。比較的導電性の物質は、−1%/に未満、好ましくは一2%/に未 満、特に−4%/に未満の電気抵抗係数(すなわち、これらより大きい負の値) を持つ。
本発明で用いる化成操作に付随する1つの問題は、化成の為に十分な電流を器具 に流す為には、比較的高い電圧(5〜30■)を印加する必要があることである 。その結果、珪素層の抵抗が急に減少した場合、相当量のエネルギーが器具に加 えられる。この化成方法では、1μA程度の最大電流容量しか持たない比較的性 能の悪い器具が製造されてしまう。n−またはp−ドープ物質の層または領域は 、珪素化合物層と電極の一方または両方との間に配置される。従って、本発明の 好ましい態様によれば、無定形珪素化合物から成るスイッチング物質の本体、お よびスイッチング物質上に配置されスイッチング物質により分離されている一対 の電極から成り、n−またはp−ドープ珪素化合物の領域がスイッチング物質と 電極の少なくとも一方との間に配置されている器具が提供される。
i−またはp−ドープ領域を供給することにより、化成電流をより低い電圧、た とえば約IVで流すことができ、これにより、化成中に器具に加えられるエネル ギーの量を減らすことができるという利点が生じる。また、n−またはp−ドー プ領域は、比較的小さい寸法、たとえば10−”Il″″tまで、特に5 X  10−@m”以下の寸法を持つことができる。これにより、電流密度を局在化領 域に集中し、化成をより小さい電流、たとえば400mA以下、より好ましくは 200mA以下、特に100mA以下で行うことができる。従って、合計の化成 エネルギーを著しく少なくすることができ、その結果、器具の損傷を低減するこ とができ、より適切な特性、たとえば大きい電流容量を持つ器具を製造すること ができる。
好ましくは、スイッチング層は、先に記載した通りである。n−またはp−ドー プ層の基礎物質(すなわち未ドープ物質)をスイッチング層の物質と別のものに することも可能であるが、両者を同じ物質とするのが好ましく、この場合、n− またはp−ドープ層は、ドーパントまたはその前駆物質の少量を、堆積工程のほ んの一部分で堆積雰囲気に加えるだけで簡単に形成できる。すなわち、たとえば 、ホスフィンまたはアルシン(もしくは、p−型ドープでは、ジボランまたは三 フッ化ホウ素)の0.1〜5容量%を、スイッチング物質堆積工程の最初または 最後にシランに添加すればよい。ドープ層は、器具の全領域上に広がってもよい が、好ましくは、先に述べたように器具の一部分上に広がり、残りの領域は、堆 積工程中マスクされる。
本発明の器具は、どのような形状または構成にも作ることができ、低速または高 速ヒユーズとして、もしくは電気的過渡現象抑制、たとえば、電光、静電放電、 核電磁パルスなどの過渡現象の抑制に用いることができる。器具は、個々の器具 として、または器具の対もしくは各アレーに3個以上の器具を含むアレーとして 、製造することができる。たとえば、1つの共通の電極をスイッチング層の一方 の側に配置し、スイッチング層の他方の側に多数のより小さい独立した電極を配 置することもできる。
本発明の器具は、単独で電気回路の保護に使用でき、あるいは1つまたはそれ以 上の別の回路保護装置、特に過渡現象に遭遇した場合にインピーダンスが減少す る回路保護装置と共に用いることもできる。このような別の装置は、たとえば所 定の電圧でクランプしてよく、またはいわゆるホールドバック(foldbac k)器具であってよい。
このホールドバック器具は、典型的には1Mオームの高い抵抗状態から典型的に は1−10オームの低い抵抗状態へと変化し、本発明のヒユーズ器具を間にして 負荷と平行に接続することでき、別の器具が負荷を通る過渡現象を遮断し、必要 なら本発明の器具を過剰電圧から保護する。このような別の器具は、常套の回路 保護装置、たとえばヨーロッパ特許出願196,891,261,937.26 1゜938および261,939に記載されたような気体放電管、バリスター、 ジーナー・ダイオード、カルコゲン・ガラス器具であってよく、あるいは本願と 同日付けのヨーロッパ特許出願(発明の名称:電気回路保護アレンジメント)に 記載のMIM器具またはヨーロッパ特許出願(発明の名称:回路保護アレンジメ ント)に記載のrninJ器具(これらヨーロッパ特許出願は英国特許出願88 16630.1および8816631.9からの優先権を主張)から成っていで よい。いずれの2つまたはそれ以上の別の器具も、回路の特性および予想される 脅威に応じて、本発明の器具と組み合わせて用いることができる。
出願継続中の本出願人の特許出願に従ってMIM器具を、本発明に従ってヒユー ズ器具を、同じ電気絶縁性物質、たとえば無定形珪素−不動態化剤化合物から形 成することができるが、本発明の器具は、絶縁性物質を大量の電流が流れる「化 成」操作に付されたものである。従って、両方の器具は、単一のモノリシック器 具、たとえばハイブリッド回路の部分として、絶縁性物質の層上に導電性トラッ クの適切なデザインを堆積することにより形成することができ、復帰可能ヒユー ズ器具は、たとえばプローブを用いて絶縁性物質の一部分のみに電位差を加える ことにより「化成」処理することができる。
幾つかの形状の器具を、添付図面を参照して例示的に説明する。
図面中、 第1図は、本発明の1形状の器具の模式的断面図、第2図は、他の形状の器具の 模式的断面図、第3図は、さらに他の形状の器具の模式的断面図、第4図は、別 の形状の器具の模式的断面図、第5図は、器具の化成および試験回路の回路図、 第6図は、本発明の器具から得られる電流/電圧曲線、および第7図は、さらに 別の形状の器具の模式的断面図である。
第1図は、最も簡単な本発明の器具を示す。この器具は、導電性基板2上にある 銀電極f、その上の300n−厚の本質的に無定形の珪素層3を含み、この珪素 層は、珪素の電気抵抗を約1010オーム・cmに高める為に水素と反応されて いる。第2の銀電極4が、珪素/水素化合物層3の上に配置され、導体、たとえ ば金線5が第2電極に結合されている。
第2図は、他の形状の器具を示し、100n@厚の銀電極11が蒸着によりセラ ミック基板上に形成され、次いで300rv厚の本質的に無定形の珪素/水素化 合物層13、更に2つのより小さい100na+厚の銀電極14.15が形成さ れている。金線接続16を、既知の方法により上の銀電極に形成することができ る。
珪素/水素化合物層は、シラン雰囲気から、たとえば以下に記載する条件で、珪 素をプラズマ蒸着により堆積することにより形成される。
珪素/水素層を堆積した後、1対の銀電極14.15を蒸着により堆積する。第 2図の器具の珪素/水素化合物層は、典型的には1〜IoII1m’の面積を持 ち、器具は、全体で300〜500μ簡の厚さを持つ。
組み立て後、VCNR効果が観察できる前に、器具を化成操作に付す。器具は電 気的に化成され、テクトロニクス370 プログラマブル・カーブ・トレイサ− (Tektronix 370 ProgrammableCurve Tra cer)を用いて試験した。システムの形態を第5図に示す。
直列抵抗Rs(これは電流測定抵抗としても機能する。)は、最大12Mオーム から最小0.36オームの間で、不連続インターバルに変化できる。化成の間、 高いRs値を選択し、器具の抵抗に鋭い変化(高から低)が観察されるまで系統 的に減少する。この化成工程の後、器具の特性決定の為に低いRs(典型的には 0,36オーム)を選択する。波形は、両方の軸上で100点/区間の分割で、 デジタル的に得られる。非相関ノイズを減少し、S/N比を改良する必要がある のなら、平均化機能(4または32回)を用い得る。典型的な未平均特性を第5 図に示す。これは、35g+Aの7(イボ−ラミ流限界値についてRon、 R off7にオームの器具を示す。器具は常にオン状態にリセットされ、電流が限 界値を超えるまでこの状態に留どまる。
第3図は、さらに他の形状の器具を示す。この器具は、n−ドープ無定形水素化 珪素の50nm厚層16および17が層13と電極14および15それぞれとの 間に配置されていることを除き、第2図の器具と同様の構成を持つ。
n−ドープ層は、主スイツチング層!3の形成に使用されるシラン雰囲気に1% のホスフィンを導入し、層16および17の範囲を限定する為に層13をマスク することにより形成される。次いで、トップ電極を第2図に付いて説明したよう に堆積する。
第4図は、本発明の別の形状の器具を示す。この器具では、スイッチング層20 がガラスまたはセラミック基板21上にプラズマ蒸着によりシラン雰囲気から先 に記載したように堆積されている。層20を形成した後、1対の電極22および 23を、層21の上面24に蒸着により堆積する。次いで、先に記載したように 器具を化成処理に付して電極間の表面24に沿った層の原子構造を局所的に変化 させる。
第7図は、更に別の形状の器具を示す。この器具では、たとえば銅またはクロム から形成された下部電極7Iがガラス本体70上に堆積され、次いで、下部電極 の一部が露出されて残りかつ半導体層72の領域がガラス本体70上に直接堆積 されるように、本質的に半導体性の無定形珪素の層72が堆積される。n−また はp−ドープ珪素の小さい領域73が、下部電極の上方で本質的半導体層72中 に形成され、次いで電極74が形成される。上部電極74(よ、無定形珪素層7 2およびn−またはp−ドープ領域73の上に電力(す、上部電極の一部は、下 部電極71に重なるが、他の部分は重ならな0゜下部電極71の露出部分および 上部電極の下部電極4こ重ならな0部分は、電気接続、たとえば図示したような ワイヤボンド75および76の形成または試験プローブ用の〕(ラドとして、器 具の電気的性能を損なうことなく使用することができる。
以下の実施例により、本発明を具体的に説明する。
実施例1 単独のトップ電極14を持つ以外は第3図に示す一般的な構造を持つ器具を、ガ ラス基板12上に1100n+厚の銀電極11を蒸着し、次いで300nm厚の 無定形珪素−水素層13を形成すること(こより、製造した。層13は、基板温 度270℃、圧力0 、l Torr、および電力0.2W/cがで、堆積速度 0.1nIIl/秒となるよう1こ、プラズマ蒸着により堆積した。用いた蒸着 雰囲気唄シラン30%、ヘリウム70%であった。
層13を形成した後、厚さ50n*、直径0.75u+のn−ドープ珪素層17 を、蒸着原料ガス中のシラン容積に対して1%のホスフィンを添加する以外は層 13の場合と同様の方法で堆積した。次いで、直径1am、厚さ100nsの銀 層を、蒸着した。
第5図に示す電流を用い、下記条件で器具を試験した、化成後、下記の性能を伴 った第6図に示す一般的な電流−電圧図形を示した。
化成条件/器具の性能 化成電流1 1〜10mA 限界電圧Vsax IV 限界電流1max 50mA Ron l Oオーム Roff lOkオーム Roff/Ran l 000 保持電圧Von 2〜5V 実施例2 電極11および14を蒸着ニッケル(Soon−厚)力λら形成した以外は実施 例1を繰り返した。化成条件および得られた器具の性能(よ以下の通りである: 化成電流I 100s+A 限界電圧Vsax IV 限界電流1 wax 2 mA Ron 250オーム Rof4 26にオーム RofT/Ron l 00 保持電圧vOn 2v 実施例3 第7図に示す一般的形状の器具を、200ns厚のクロム層71を蒸着により杉 成し、200n−厚の無定形珪素wA72、および50n@銀と150nm金と から成るトップ電極74を形成して作成した。無定形珪素層を堆積する前に、直 径50〜100rusおよび厚さ25n■のn4ドープ珪素の領域73を、無定 形珪素の堆積およびホトリソグラフィによるその寸法の限定により形成した。5 00■Aの化成電流および16〜25Vの化成電圧を用いて器具を化成した。器 具は、次の性能を持ち第8図に示す電流/電圧曲線を有していた:Vvhax  2〜4V 1@ax 30〜50mA Ron 5(1−70オーム Roff 5〜IOkオーム Roff/Ron l 00〜l 40(縦軸) 補正書の翻訳文提出書 (特許法第184条の8) 平成3年1月 14日

Claims (29)

    【特許請求の範囲】
  1. 1.スイッチング物質の本体およびスイッチング物質の少なくとも一部が間にあ るようにスイッチング物質上に配置された1対の電極から成る電気器具であって 、スイッチング物質は、無定形珪素またはその化合物を不動態化剤と反応させて 発生する非対電子を除くかあるいはそ数数を減少させることにより製造されたも のである電気器具。
  2. 2.スイッチング物質は、無定形珪素、炭化珪素、窒化珪素または酸化珪素を不 動態化剤を反応させることにより製造されたものである請求の範囲1記載の電気 器具。
  3. 3.スイッチング物質は、無定形珪素を不動態化剤と反応させることにより製造 されたものである請求の範囲1または2記載の電気器具。
  4. 4.不動態化剤が、水素またはハロゲンからなる請求の範囲1〜5のいずれかに 記載の電気器具。
  5. 5.不動態化剤が水素である請求の範囲4記載の電気器具。
  6. 6.スイッチング物質が、1〜30モル%の不動態化剤を含む請求の範囲1〜5 のいずれかに記載の電気器具。
  7. 7.スイッチング分離が、1015〜1017EV−1/cm3の範囲の非対電 子密度を持つ請求の範囲1〜6のいずれかに記載の電気器具。
  8. 8.スイッチング物質中に局所的な原子の再構成を生じる化成処理に付された請 求の範囲1〜7のいずれかに記載の電気器具。
  9. 9.電気絶縁性物質の本体および電気絶縁性物質の少なくとも一部が間にあるよ うに電気絶縁性物質上に配置された1対の電極から成る電気器具であって、電気 器具は、電極間の絶縁性物質中に配置された(絶縁性物質に比べて)比較的導電 性の物質の少なくとも1つの領域を含み、比較的導電性の物質は、電気抵抗の負 の温度係数(NTC)を持ち、器具に電圧が印加された場合オーム加熱により加 熱され、少なくとも限界値より高い電場強度では周囲の領域に電子を放出する電 気器具。
  10. 10.少なくとも1つの電極が、比較的導電性物質の領域にホールを持つ請求の 範囲9記載の電気器具。
  11. 11.電極が、銀、金、ニッケル、モリブデンまたはクロムもしくは結晶性珪素 から形成されたものである請求の範囲1〜10のいずれかに記載の電気器具。
  12. 12.スイッチング物質と電極の1つとの間にn−またはp−ドープ無定形珪素 化合物層を含む請求の範囲1〜11のいずれかに記載の電気器具。
  13. 13.無定形珪素化合物から成るスイッチング物質の本体、スイッチング物質上 に配置されそれにより分離されている1対の電極、およびスイッチング分離と電 極の少なくとも一方との間に配置されたn−またはp−ドープ珪素化合物の領域 を含んでなる電気器具。
  14. 14.n−またはp−ドープ珪素化合物が、ドーパントは除いて、スイッチング 物質と実質的に同じ物質からなる請求の範囲12または13記載の電気器具。
  15. 15.n−またはp−ドーパント化合物の層が、電極およびスイッチング物質の 連続領域の全体上には広がっていない請求の範囲12〜14のいずれかに記載の 電気器具。
  16. 16.スイッチング物質の本体が層状であり、電極が層の反対面に配置されてい る請求の範囲1〜15のいずれかに記載の電気器具。
  17. 17.スイッチング物質の本体が層状であり、両方の電極が層の同じ面に配置さ れている請求の範囲1〜15のいずれかに記載の電気器具。
  18. 18.(a)珪素化合物中に生じる非対電子を除くかあるいはその数を減少する 為に、無定形珪素または無定形珪素化合物を不動態化剤と反応させ、 (b)工程(a)の前または後に、無定形珪素化合物に第1電極を取り付け、 (c)工程(a)の前または後に、無定形珪素化合物に第2電極を取り付ける ことを含んで成る電気器具の製法。
  19. 19.工程(a)および(b)を、不動態化剤の存在下に珪素または珪素化合物 の層を第1電極上に堆積させることにより同時に実施し、次いで工程(c)を実 施して電極を層の反対面に配置する請求の範囲18記載の製法。
  20. 20.工程(b)および(c)を同時に実施して、両方の電極を無定形珪素化合 物の同じ面に配置する請求の範囲18記載の製法。
  21. 21.工程(b)および(c)を工程(a)の後に実施する請求の範囲20記載 の製法。
  22. 22.無定形層を、プラズマ蒸着または反応性スパッタリングにより堆積する請 求の範囲18〜21のいずれかに記載の製法。
  23. 23.器具に電流を流して無定形珪素層の少なくとも一部分を再構成する化成工 程を含む請求の範囲18〜22のいずれかに記載の製法。
  24. 24.器具を流れる最大電流を200mAに限定する条件で化成工程を行う請求 の範囲23記載の製法。
  25. 25.最大電流が、限流抵抗により限定される請求の範囲24記載の製法。
  26. 26.電極の1つに隣接してn−またはp−ドープ無定形珪素化合物層を形成す ることを含む請求の範囲24または25記載の製法。
  27. 27.n−ドープ無定形珪素化合物層が、堆積工程の一部分のみで反応物にn− またはp−ドーパントを導入することにより形成される請求の範囲26記載の製 法。
  28. 28.不動態化剤が水素またはハロゲンを含む請求の範囲18〜26のいずれか に記載の製法。
  29. 29.ドーパントが、ホスフィン、アルシン、ジボランまたは三フッ化ボランで ある請求の範囲28記載の製法。
JP1507897A 1988-07-13 1989-07-13 電気器具 Pending JPH04501038A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8816632.7 1988-07-13
GB888816632A GB8816632D0 (en) 1988-07-13 1988-07-13 Electrical device

Publications (1)

Publication Number Publication Date
JPH04501038A true JPH04501038A (ja) 1992-02-20

Family

ID=10640354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1507897A Pending JPH04501038A (ja) 1988-07-13 1989-07-13 電気器具

Country Status (7)

Country Link
US (1) US5151384A (ja)
EP (1) EP0426722A1 (ja)
JP (1) JPH04501038A (ja)
CA (1) CA1313569C (ja)
GB (1) GB8816632D0 (ja)
IL (1) IL90960A (ja)
WO (1) WO1990000817A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8910854D0 (en) * 1989-05-11 1989-06-28 British Petroleum Co Plc Semiconductor device
US5422982A (en) * 1991-05-02 1995-06-06 Dow Corning Corporation Neural networks containing variable resistors as synapses
US5312684A (en) * 1991-05-02 1994-05-17 Dow Corning Corporation Threshold switching device
US5339211A (en) * 1991-05-02 1994-08-16 Dow Corning Corporation Variable capacitor
US5470768A (en) 1992-08-07 1995-11-28 Fujitsu Limited Method for fabricating a thin-film transistor
US5403748A (en) * 1993-10-04 1995-04-04 Dow Corning Corporation Detection of reactive gases
EP0749638B1 (en) * 1994-12-22 1999-06-16 Koninklijke Philips Electronics N.V. Semiconductor memory devices and methods of producing such
EP1270080B1 (de) 2001-06-19 2010-01-27 Ford Global Technologies, LLC Vorrichtung und Verfahren zum Auftrag von Schmieroel
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US7601441B2 (en) * 2002-06-24 2009-10-13 Cree, Inc. One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer
US7316747B2 (en) * 2002-06-24 2008-01-08 Cree, Inc. Seeded single crystal silicon carbide growth and resulting crystals
US7220313B2 (en) 2003-07-28 2007-05-22 Cree, Inc. Reducing nitrogen content in silicon carbide crystals by sublimation growth in a hydrogen-containing ambient
US7147715B2 (en) * 2003-07-28 2006-12-12 Cree, Inc. Growth of ultra-high purity silicon carbide crystals in an ambient containing hydrogen
US6814801B2 (en) * 2002-06-24 2004-11-09 Cree, Inc. Method for producing semi-insulating resistivity in high purity silicon carbide crystals
TWI233204B (en) 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
US7294324B2 (en) 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
DE102004046392A1 (de) 2004-09-24 2006-04-06 Infineon Technologies Ag Halbleiterspeicher
US7422634B2 (en) * 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
US9190829B2 (en) 2012-06-02 2015-11-17 Arris Technology, Inc. Surge protector
US9455567B2 (en) * 2012-06-02 2016-09-27 Arris Enterprises, Inc. Surge protector
US9716225B2 (en) 2014-09-03 2017-07-25 Micron Technology, Inc. Memory cells including dielectric materials, memory devices including the memory cells, and methods of forming same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) * 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US4226898A (en) * 1978-03-16 1980-10-07 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
US4665504A (en) * 1982-11-26 1987-05-12 The British Petroleum Company Memory device containing electrically conducting substrate having deposited hereon a layer of amorphous or microcrystalline silicon-carbon alloy and a layer of amorphous or microcrystalline silicon-containing material
AU562641B2 (en) * 1983-01-18 1987-06-18 Energy Conversion Devices Inc. Electronic matrix array
GB8400959D0 (en) * 1984-01-13 1984-02-15 British Petroleum Co Plc Semiconductor device
US4715685A (en) * 1985-03-04 1987-12-29 Energy Conversion Devices, Inc. Liquid crystal display having potential source in a diode ring

Also Published As

Publication number Publication date
IL90960A0 (en) 1990-02-09
GB8816632D0 (en) 1988-08-17
EP0426722A1 (en) 1991-05-15
WO1990000817A1 (en) 1990-01-25
CA1313569C (en) 1993-02-09
US5151384A (en) 1992-09-29
IL90960A (en) 1995-06-29

Similar Documents

Publication Publication Date Title
JPH04501038A (ja) 電気器具
JP2542448B2 (ja) 電界効果トランジスタおよびその製造方法
TWI222146B (en) Phase-change memory, electronic device using phase-change material and method for processing a semiconductor
Avila et al. Switching in coplanar amorphous hydrogenated silicon devices
US4990994A (en) Electrode structure for silicon carbide semiconductors
RU2632256C2 (ru) Диод на гетеропереходах металл-полупроводник-металл (мпм)
JP3428984B2 (ja) 安定化層及びその製法
US4127861A (en) Metal base transistor with thin film amorphous semiconductors
US5512873A (en) Highly-oriented diamond film thermistor
WO1996022611A1 (en) A method of producing an ohmic contact and a semiconductor device provided with such ohmic contact
Coward Experimental evidence of filament “forming” in non-crystalline chalcogenide alloy threshold switches
JPH04302172A (ja) ダイヤモンドショットキーダイオード
US20140319542A1 (en) Molybdenum trioxide-coated hydrogen-terminated diamond surface and uses thereof
JP3085078B2 (ja) 炭化けい素電子デバイスの製造方法
US5371382A (en) Amorphous silicon rectifying contact on diamond and method for making same
JP3755904B2 (ja) ダイヤモンド整流素子
US20040099866A1 (en) Electrode for silicon carbide semiconductor, silicon carbide semiconductor element comprising the electrode, and production method therefor
JPH05299635A (ja) 耐熱性オーミック電極を備えたダイヤモンド薄膜及びその製造方法
CN115602721B (zh) 一种降低接触电阻的方法及组件
JPH0756884B2 (ja) 半導体素子の製造方法
JPH05190877A (ja) ダイオード素子の製造方法
JPH0546106B2 (ja)
US3831185A (en) Controlled inversion bistable switching diode
JPS6248390B2 (ja)
US3831186A (en) Controlled inversion bistable switching diode device employing barrier emitters