JP2015162575A - 配線基板および積層配線基板 - Google Patents

配線基板および積層配線基板 Download PDF

Info

Publication number
JP2015162575A
JP2015162575A JP2014036841A JP2014036841A JP2015162575A JP 2015162575 A JP2015162575 A JP 2015162575A JP 2014036841 A JP2014036841 A JP 2014036841A JP 2014036841 A JP2014036841 A JP 2014036841A JP 2015162575 A JP2015162575 A JP 2015162575A
Authority
JP
Japan
Prior art keywords
main surface
surface side
conductor
wiring board
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014036841A
Other languages
English (en)
Inventor
翔吾 松永
Shogo Matsunaga
翔吾 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014036841A priority Critical patent/JP2015162575A/ja
Publication of JP2015162575A publication Critical patent/JP2015162575A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 信頼性の高い貫通導体構造を有する配線基板を提供すること。【解決手段】 第１主面および第２主面を有し、第１主面から前記第２主面に延びる貫通孔を有している絶縁基板11と、貫通孔に充填された貫通導体３と、を有しており、貫通孔は、第１主面側の内径が、前記第２主面側の内径より大きく、貫通孔の内壁において、前記第１主面側は、前記第２主面側より粗さが大きい配線基板10である。配線基板10に搭載された電子部品で発生した熱の影響があっても第1主面側の面粗さが貫通導体３に対してアンカー効果を発揮し、貫通導体３が第１主面側へ浮き上がろうとする動きを抑制することができる。よって、貫通導体３の剥がれや導通不良を起こしにくい構造を実現することができる。【選択図】 図１

Description

本発明は、配線基板および積層配線基板に関するものである。
近年、電子機器の小型化に伴い、この電子機器に用いられるセラミック配線基板の小型化および高性能化が望まれている。例えば、セラミック配線基板は小型化および配線基板の高密度化のために、配線導体層の幅及び間隔や、貫通導体の径は、より微細にすることが求められている。
このようなセラミック配線基板の製造方法として、セラミックグリーンシートにレーザー光を用いた貫通孔の形成を行うことにより、微細な径の貫通導体を作製することが示されている。（特許文献１を参照）。
特開２００５−５７１５７号公報
しかしながら、特許文献１に示されるようにレーザー光を照射してテーパ状の内周面を有する貫通孔を形成した場合、照射強度の高い領域で穿孔するために溶融したセラミック基体（ガラス等）で貫通孔の内周面が覆われることにより内周面が平滑化される。加えて内周面がテーパ状をしているために、セラミック配線基板に熱が加わると、セラミック基体と貫通導体を構成する金属材料との熱膨張差によって、貫通孔の内部に設けられた貫通導体に、開口の大きい主面側へ押し出されるような応力が作用するので、貫通導体の剥がれや導通不良を起こす可能性があった。
本発明は、上記事情に鑑みてなされたものであり、レーザー光を照射してテーパ状の内周面を有する貫通孔を形成した場合でも、貫通導体が貫通孔の内壁から剥がれにくい配線基板および積層配線基板を提供することを目的とする。
本発明の一つの態様の配線基板は、第１主面および第２主面を有し、前記第１主面から前記第２主面に延びる貫通孔を有している絶縁基板と、前記貫通孔に充填された貫通導体と、を有しており、前記貫通孔は、前記第１主面側の内径が、前記第２主面側の内径より大きく、前記貫通孔の内壁において、前記第１主面側は、前記第２主面側より粗さが大きい。
本発明の一つの態様の積層配線基板は、上記の配線基板が複数積層されて成る。
本発明の一つの態様の配線基板によれば、第１主面側の内径が、前記第２主面側の内径より大きく、貫通孔の内壁において、第１主面側は、第２主面側より粗さが大きいため、配線基板に搭載された電子部品で発生した熱の影響があっても第1主面側の面粗さが貫通
導体に対してアンカー効果を発揮し、貫通導体に、第１主面側へ押し出されるような応力が働くことを抑制することができる。よって、貫通導体の剥がれや導通不良を起こしにくい構造を実現することができるとともに、貫通導体が剥がれた隙間への水分やガス等の進
入を抑制し、これにより貫通導体の酸化腐食や導体変形による抵抗値等の電気特性の変化を抑制できる。
本発明の一つの態様の積層配線基板によれば、上記の配線基板を有するので、貫通導体の剥がれや導通不良を抑制することができる。
（ａ）は本発明の実施形態の一例にかかる配線基板の貫通導体部分の断面図であり、（ｂ）は（ａ）における領域Ａの拡大図である。 本発明の実施形態の一例にかかる積層配線基板の断面図である。 （ａ）は第１のレーザー光の放射強度分布を表すグラフであり、（ｂ）は第２のレーザー光の放射強度分布を表すグラフである。
本発明の配線基板について、添付の図面を参照して説明する。なお、以下の説明における上下の区別は説明のための便宜的なものであり、実際に配線基板等が使用される際の上下を規定するものではない。
図１（ａ）および（ｂ）を用いて、本発明である配線基板の実施形態の一例を説明する。本発明の配線基板10は、絶縁基板11と、貫通導体３とを有する。図１（ａ）は配線基板10の貫通導体３部分の断面図を表しており、絶縁基板11の左右は省略している。
絶縁基板11は、例えば、平板状であり、特に形状は限定されることはなく、例えば上面視において四角形状であっても円形状等であってもよい。
図１に示す例においては、絶縁基板11を単層で示しているが、互いに同様のセラミック材料からなる複数の絶縁基板が積層されて積層絶縁基板が作製されていてもよい（図２を参照）。絶縁基板11の厚みは、例えば0.03ｍｍ〜１ｍｍである。絶縁基板11は、例えば上面視における縦および横の寸法が10〜50ｍｍ程度である。
絶縁基板11は、図１に示す例のように、第１主面（上面）および第２主面（下面）を有し、第１主面から第２主面に延びる貫通孔を有している。
絶縁基板11は、例えば、平板状であり、上面に電子部品搭載部を搭載する領域を有する。電子部品搭載部（不図示）の寸法は、搭載する電子部品によって適宜設定されるが、電子部品がＩＣチップである場合には、例えば上面視における縦および横の寸法が５〜35ｍｍ程度であり、電子部品がＬＥＤチップである場合には、例えば上面視における縦および横の寸法が1.5〜3.5ｍｍ程度である。
絶縁基板11は、電気絶縁材料からなり、例えば、酸化アルミニウム質セラミックス，ムライト質セラミックス，炭化ケイ素質セラミックス，窒化アルミニウム質セラミックス，または窒化ケイ素質セラミックス等のセラミックスからなる。
配線層２は、図１に示す例では、絶縁基板11の上面に設けられている。配線層２は、例えば電子部品（不図示）と貫通導体３とを電気的に接続するために用いられる。配線層２は、例えばタングステン、モリブデン、マンガン、銅、銀、パラジウム、金等の金属材料の粉末を有機溶剤およびバインダ等とともに混練して作製した金属ペーストを、絶縁基板11となるセラミックグリーンシートの所定部位に印刷し、同時焼成することによって形成することができる。配線層２の厚みは、例えば、５〜３０μｍである。
貫通導体３は、図１に示す例のように、貫通孔に充填されており、絶縁基板11の上面（第１主面）と下面（第２主面）を電気的に接続するための導体であり、上端が配線層２に接続され、下端が電極層４に接続されている。電極層４は絶縁基板11の下面に設けられており、適宜外部の電気回路等に接続される。貫通導体３は、シート成形法によりペット等の支持体上に塗工されたセラミックグリーンシートに、貫通孔をレーザ光で穿孔し、例えばタングステン、モリブデン、マンガン、銅、銀、パラジウム、金等の金属材料を貫通孔に埋め込んで形成されている。貫通導体３は、例えばタングステンからなる場合であれば、タングステンの粉末を有機溶剤およびバインダ等とともに混練して作製した金属ペーストを、絶縁基板11となるセラミックグリーンシートの所定部位に塗布し、同時焼成することによって形成することができる。
配線層２および電極層４の表面に、ニッケル又は金等の金属材料がめっき層として被着されていてもよい。
図１（ａ）に示す例で、貫通孔は第１主面側の内径が、第２主面側の内径より大きく、貫通孔の内壁において、第１主面側は、第２主面側より粗さが大きくなっている。よって、図１（ｂ）に示すように第１主面側の凹凸部に貫通導体３が入り込むことによりアンカー効果を発揮し、電子部品として動作中の熱の影響があっても貫通導体３が第１主面側へ押し出されるような応力を抑制できる。
一般的に、貫通孔内壁の粗さを大きくすると、貫通導体３の体積が減少するので抵抗値が高くなる等の影響が出てしまい好ましくない。また、一般的に、テーパ状になっている貫通導体３は、径の大きい第１主面側において、絶縁基板11との熱膨張差により受ける応力が大きくなりやすい。
図１に示す例のように、貫通孔の内壁において、第１主面側が、第２主面側より粗さが大きくなっている場合には、熱膨張差による応力が大きい第１主面側において、粗さを比較的大きくして当該応力を抑制しつつ、熱膨張差による応力が小さい第２主面側においては、粗さを比較的小さくしているので、体積の減少を防ぎ、抵抗値が高くなる等の影響が出ることを抑制することができる。
次に、図１（ａ）で示した本発明における配線基板の実施形態の製造方法について説明する。
（１）まず、絶縁基板11となるセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である絶縁基板11を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によってセラミックグリーンシートを得る。レーザー光の吸収率を高くするための成分として、Ｍｇ、Ｍｎ、Ｃｏ、Ｃｒ、Ｃｕ、Ｎｉ及びＦｅの群から選ばれる少なくとも１種の金属酸化物が含まれていてもよい。例えば、絶縁基板11が酸化アルミニウム質セラミックスを主成分とする焼結体で形成されている場合、グリーンシートとしては、主成分としてのＡｌ２Ｏ３が92質量％、焼結助剤成分としてＳｉＯ２が３質量％、Ｍｎ２Ｏ３が3.5質量％、ＭｇＯが１質量％およびＭｏＯ３が0.5質量％含有されているものや、主成分としてのＡｌ２Ｏ３が90.5質量％、焼結助剤成分としてＳｉＯ２が1.5質量％、Ｍｎ２Ｏ３が2.5質量％、ＭｇＯが１質量％、ＴｉＯ２が１質量％およびＣｒＯが3.5質量％含まれているものや、主成分としてのＡｌ２Ｏ３が93質量％、焼結助剤成
分としてＳｉＯ２が２質量％、Ｍｎ２Ｏ３が３質量％、ＭｇＯが１質量％およびＭｏＯが31質量％含まれているものなどが用いられる。
（２）次に、グリーンシートの第１主面にレーザー光を照射して、第１主面から第２主面に延びる貫通孔を形成する。
レーザー光としては、例えば、波長が9.2〜10.8μｍの炭酸ガスレーザーを使用する。
レーザー装置としては、被加工物が載置されＸ−Ｙ軸方向に移動する載置台を有するものを用いる。なお、レーザー光は、例えば、パルス周波数が50ｋＨｚの時に出力が4.9Ｗと
なるよう調節される。レーザー光の径はエキスパンダ、コリメータ、集光レンズ等によって調整される。
本製造方法で用いる第１のレーザー光としては、図３（ａ）に示すように、レーザー光の断面の放射強度分布がガウシアン分布となっているものを用いる。このような分布のレーザー光を用いることによって、形成される貫通孔は、テーパ状となり、レーザー光が当たる第１主面側の径が、反対側の第２主面側の径より大きくなる。図３（ａ）は、第１のレーザー光の放射強度分布を表している。なお、相対放射強度が100％の部分が、レーザ
ー光の最大放射強度であり、この最大放射強度が、本例では4.9Ｗとなっている。
放射強度分布において、相対放射強度が（１／ｅ２）×１００％の幅を、幅Ｗとする。なお、ｅは、ネイピア数である。なお、図３（ａ）における（１／ｅ２）×１００％の放射強度をＦ（Ｗ）とする。
本実施形態では、例えば、グリーンシートの厚みが70〜125μｍ程度である場合には、
幅Ｗが第１主面における貫通孔径の50〜90％程度となるようにレーザーの径を調節する。また、レーザー光のショット数は５〜20回程度とする。
以上のような条件のレーザー光において、幅Ｗの範囲内のグリーンシートには、放射強度がＦ（Ｗ）以上のレーザー光が当たるので、貫通孔を形成することができる。また、幅Ｗの範囲の周辺近傍においても、Ｆ（Ｗ）以上のレーザー光による熱の影響で貫通孔が形成される。一方、幅Ｗの範囲から離れたグリーンシートでは、放射強度がＦ（Ｗ）以下のレーザー光しか当たらず、また、上記のような幅Ｗの範囲内のレーザー光の影響もないので、貫通孔は形成されない。
次に、図３（ｂ）に示す第２のレーザー光を50〜100回程度、照射する。第２のレーザ
ー光の最大放射強度は、第１のレーザー光の最大放射強度の５〜20％程度である。第２のレーザー光の幅は、第１のレーザー光の幅と同一とする。また、第２のレーザー光の放射強度分布において、放射強度がＦ（Ｗ）の幅を、幅Ｗ´とする。
第２のレーザー光において、幅Ｗ´の範囲外の領域において、相対放射強度が０．１〜５％程度の範囲のレーザー光が、貫通孔内壁の第1主面側に照射されることとなる。この
、０．１〜５％程度の相対放射強度のレーザー光が、セラミック粒子の粒成長を促し内壁が粗くなる。一方、幅Ｗ´の範囲外において、放射強度がＦ（Ｗ）近傍のレーザー光は、貫通孔の形成には十分寄与しないものの、貫通孔の内壁のセラミック粒子を除去してしまうので、セラミック粒子の粒成長を促すことはできない。このようなＦ（Ｗ）近傍のレーザー光が貫通孔内壁の第２主面側に照射されるので、結果として、貫通孔内壁の第1主面
側は、第２主面側より表面粗さが粗くなる。
以上の製造方法によって、貫通孔内壁において、第２主面側の表面粗さＲａが約３〜10μｍ程度であるのに対し、第１主面側の表面粗さＲａを５〜20μｍにすることができる。
また、第１主面側の粗さを、第２主面側の粗さより容易に大きくしたい場合には、グリ
ーンシートに含まれるセラミック粒子は、粒成長しやすいものが好ましい。この観点から、グリーンシートの厚みが例えば70〜125μｍの場合、Ａｌ２Ｏ３の粉末の平均粒径は0.5〜2.9μｍ程度であることが望ましい。平均粒径が0.5μｍ以上であれば、上記レーザー光を照射した際、粉末の凝集を防ぎ粒成長しやすくなる。また、平均粒径が2.9μｍ以下で
あれば、グリーンシートの焼結体を緻密化することができる。
（３）次に、上述の方法で形成した貫通孔内に、スクリーン印刷法等によって、貫通導体３となる金属ペーストを充填する。この工程と同時に、配線層２、電極層４となる金属ペーストをグリーンシートに塗布しても良い。
これらの金属ペーストは、タングステン，モリブデン，マンガン，銀または銅等の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、絶縁基板11との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。
（４）次に、このセラミックグリーンシートを約1500〜1800℃の温度で焼成して、配線層２、貫通導体３、電極層４等が形成された配線基板10を得る。
以下で、貫通孔内壁の粗さを測定する方法を説明する。
まず、貫通導体の断面を露出させるため、例えば、貫通導体３の直径に沿って配線基板10を切断する。
次に、切断された配線基板10を、例えば二液性エポキシ樹脂で覆い固め観察サンプルを作製する。
次に、研磨機によって、貫通導体３の断面が露出するまで観察サンプルを研磨する。
次に、当該断面のＳＥＭ画像またはレーザー顕微鏡による画像を取得する。第１主面側の内壁の粗さ測定用の画像としては、第１主面から、絶縁基板11の厚みの約10％の深さ地点までの範囲の画像を取得する。第２主面側の内壁の粗さ測定用の画像としては、第２主面から、絶縁基板11の厚みの約10％の深さ地点までの範囲の画像を取得する。
次に、汎用の画像処理ソフトウエアにより、取得した画像を編集して、算術平均粗さＲａを求めるための基準長さが３０〜８０μｍとなるような画像を作成する。算術平均粗さＲａの測定は、ＪＩＳ Ｂ 0601を参照する。
次に、図２を用いて、本発明である積層配線基板の実施形態の一例を説明する。図２において図１と同様の部位には同様の符号を付している。
図２に示す例において、積層配線基板20は、上記の配線基板１０が複数積層されて成る。
図２に示す例においては、互いに同様のセラミック材料からなる複数の絶縁基板１１ａ〜１１ｃが積層されて積層絶縁基板が形成されている。図２では、この積層絶縁基板は、３層の絶縁基板11で構成されているが、２層、または、４層以上で構成されていても良い。
各絶縁基板11の厚みは、例えば、50〜200μｍであり、積層絶縁基板の厚みは、例えば
、0.1ｍｍ〜２ｍｍである。積層絶縁基板は、例えば上面視における縦および横の寸法が1
0〜50ｍｍ程度である。
図２に示す例において、積層絶縁基板は、例えば、平板状であり、上面に電子部品５が搭載される。電子部品を搭載する電子部品搭載部の寸法は、搭載する電子部品によって適宜設定されるが、電子部品がＩＣチップである場合には、例えば上面視における縦および横の寸法が５〜35ｍｍ程度であり、電子部品がＬＥＤチップである場合には、例えば上面視における縦および横の寸法が1.5〜3.5ｍｍ程度である。
配線層２は、図２に示す例では、積層絶縁基板において、その上面、および、絶縁基板11ａ〜11ｃの層間に設けられている。配線層２の厚みは、例えば、0.005〜0.03ｍｍであ
る。上面の配線層２は、例えば電子部品５とボンディングワイヤ７で接続され、また、貫通導体３の上端と電気的に接続される。層間の配線層２同士は貫通導体３により接続されている。配線層２及び貫通導体３は、例えば、外部機器等に接続される電極層４と電子部品５とを電気的に接続する役割を果たす。また、配線層２は、例えば、高周波信号の伝送に適したストリップラインやマイクロストリップライン等の伝送線路の役割を兼ねていてもよい。
電子部品５としては、例えば、ＣＭＯＳ若しくはＣＣＤ等の撮像素子または半導体集積回路素子（ＩＣ等）、発光素子、受光素子等の半導体素子、圧力センサ素子等のセンサ素子、水晶振動素子等の圧電素子、弾性表面波素子、容量素子、抵抗器および半導体基板上に微細な電子機械システムが設けられてなる素子（いわゆるＭＥＭＳ素子）等が挙げられる。
図２に示す例において、電子部品５は、接合材６を介して積層絶縁基板の上面の電子部品搭載部に搭載される。接合材６は、例えば、例えば樹脂接着剤、ガラス（低融点ガラス）または金−シリコン、はんだ等の低融点ろう材が用いられる。また、電子部品５は、ボンディングワイヤ７で配線層２と電気的に接続されている。
次に、図２で示した本発明における積層配線基板20の実施形態の製造方法について説明する。図１（ａ）で示した本実施形態の配線基板の製造方法と同一の個所は省略する。
（１）まず、積層絶縁基板を構成する絶縁基板11ａ〜11ｃとなるセラミックグリーンシートを形成する。セラミックグリーンシートの材料、成形方法は、図１で示した本実施形態の配線基板10の製造方法と同一である。
（２）各セラミックグリーンシートにレーザー光で貫通孔を形成する方法は、図１で示した本実施形態の配線基板10の製造方法と同一である。
（３）セラミックグリーンシートにスクリーン印刷法で配線層２、貫通導体３、電極層４となる金属ペーストを塗布する方法は図１で示した本実施形態の配線基板10の製造方法と同一である。
（４）次に、各絶縁基板となるセラミックグリーンシートを積層して加圧することによりセラミックグリーンシート積層体を作製する。
（５）次に、セラミックグリーンシート積層体を焼成し、本発明の積層配線基板20を得る。
なお、本発明は上述の実施形態の例に限定されるものではなく、種々の変形は可能である。
例えば、積層絶縁基板の上面に、電子部品搭載部を囲むように絶縁枠体（不図示）を設けてあってもよい。これにより、積層絶縁基板の上面と絶縁枠体の内周面とによって、凹部（キャビティ）が形成され、この凹部の底面が電子部品搭載部となる。絶縁枠体は、絶縁基板11と同様の材料を用い、同様の方法で作製することができる。この場合、セラミックグリーンシートに打ち抜き加工を施して枠状等の所定の形状に加工する必要がある。枠状のセラミックグリーンシートを積層絶縁基板となる積層セラミックグリーンシートの上に積層し、これらを一体焼成すれば、上面に凹部を含む上記基体を作製することができる。電子部品５を凹部に収容した後、蓋体（不図示）をろう材等で封止すれば、気密性の高い電子装置とすることができる。
２・・・配線層
３・・・貫通導体
４・・・電極層
５・・・電子部品
６・・・接合材
７・・・ボンディングワイヤ
10・・・配線基板
11（11ａ〜11ｃ）・・・絶縁基板
20・・・積層配線基板

Claims (2)

  1. 第１主面および第２主面を有し、前記第１主面から前記第２主面に延びる貫通孔を有している絶縁基板と、
    前記貫通孔に充填された貫通導体と、を有しており、
    前記貫通孔は、前記第１主面側の内径が、前記第２主面側の内径より大きく、
    前記貫通孔の内壁において、前記第１主面側は、前記第２主面側より粗さが大きい
    配線基板。
  2. 請求項１に記載の配線基板が複数積層されて成る積層配線基板。
JP2014036841A 2014-02-27 2014-02-27 配線基板および積層配線基板 Pending JP2015162575A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014036841A JP2015162575A (ja) 2014-02-27 2014-02-27 配線基板および積層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014036841A JP2015162575A (ja) 2014-02-27 2014-02-27 配線基板および積層配線基板

Publications (1)

Publication Number Publication Date
JP2015162575A true JP2015162575A (ja) 2015-09-07

Family

ID=54185479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014036841A Pending JP2015162575A (ja) 2014-02-27 2014-02-27 配線基板および積層配線基板

Country Status (1)

Country Link
JP (1) JP2015162575A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017174997A (ja) * 2016-03-24 2017-09-28 株式会社村田製作所 多層基板、および、多層基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017174997A (ja) * 2016-03-24 2017-09-28 株式会社村田製作所 多層基板、および、多層基板の製造方法

Similar Documents

Publication Publication Date Title
US9596747B2 (en) Wiring substrate and electronic device
US10157753B2 (en) Wiring board, electronic device, and electronic module
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
JP2010021386A (ja) セラミック部品の製造方法
JP5566271B2 (ja) 配線基板およびその製造方法
JP2012104547A (ja) 電子部品およびその製造方法
JP2012222328A (ja) 配線基板およびその製造方法
JP2015162575A (ja) 配線基板および積層配線基板
JP2006245592A (ja) 配線基板
JP2007158185A (ja) 誘電体積層構造体、その製造方法、及び配線基板
JP2008159969A (ja) 回路基板、電子装置および回路基板の製造方法
JP5314370B2 (ja) セラミック部品の製造方法
JP6271882B2 (ja) 配線基板および電子装置
JP6250943B2 (ja) 配線基板
JP5300698B2 (ja) 配線基板
JP2011049342A (ja) 電子部品搭載用基板およびその製造方法
JP2017092289A (ja) 多数個取り用パッケージおよびセラミックパッケージおよびこれらの製造方法
JP2013115123A (ja) 配線基板およびその製造方法
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
JP6933747B2 (ja) 配線基板および電子装置
JP2011176020A (ja) 多数個取り配線基板およびその製造方法
JP6374279B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP6441696B2 (ja) 配線基板、電子装置および電子モジュール
JP5733039B2 (ja) 回路基板の製造方法
JP6189755B2 (ja) 配線基板および電子装置