JP2015159263A - 指紋認証チップ実装モジュール及びその製造方法 - Google Patents

指紋認証チップ実装モジュール及びその製造方法 Download PDF

Info

Publication number
JP2015159263A
JP2015159263A JP2014094767A JP2014094767A JP2015159263A JP 2015159263 A JP2015159263 A JP 2015159263A JP 2014094767 A JP2014094767 A JP 2014094767A JP 2014094767 A JP2014094767 A JP 2014094767A JP 2015159263 A JP2015159263 A JP 2015159263A
Authority
JP
Japan
Prior art keywords
fingerprint authentication
authentication chip
substrate
layer
mounting module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014094767A
Other languages
English (en)
Other versions
JP5819475B2 (ja
Inventor
白井 蔡
Pai Ching Tsai
白井 蔡
年宏 ▲ふわん▼
年宏 ▲ふわん▼
Nian-Horng Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Egis Technology Inc
Dynacard Co Ltd
Original Assignee
Egis Technology Inc
Dynacard Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Egis Technology Inc, Dynacard Co Ltd filed Critical Egis Technology Inc
Publication of JP2015159263A publication Critical patent/JP2015159263A/ja
Application granted granted Critical
Publication of JP5819475B2 publication Critical patent/JP5819475B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Biology (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Image Input (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

【課題】指紋認証チップを保護するのに用いられることができる指紋認証チップ実装モジュール及びその製造方法を提供することを課題とする。
【解決手段】本発明に係る指紋認証チップ実装モジュールは、基板、指紋認証チップ、封止層、着色層及び保護層を含む。基板は、一対の表面と複数の接続パッドとを有する。一対の表面はそれぞれ基板の対向する両側に位置する。接続パッドは前記一対の表面のうちの１つの表面に露出される。指紋認証チップは少なくとも１つの導線を介して基板に電気的に接続される。封止層は基板上に位置すると共に指紋認証チップ及び導線を被覆する。着色層は封止層上に位置する。保護層は着色層上に位置する。
【選択図】図１Ｅ

Description

本発明は、チップ実装モジュール及びその製造方法に関し、特に指紋認証チップ実装モジュール及びその製造方法に関する。
現在の一般的な指紋認証チップ実装モジュールは、主として基板、チップ及び封止体を含む。チップは、基板に設けられると共に基板に電気的に接続される。封止体は、チップを固定すると共に導線を保護するために、基板の表面及び一部のチップを被覆する。また、封止体からチップのセンサ部が露出する。
一般的に、指がチップのセンサ部に触れると、チップは指からの力を受ける。従って、チップは、応力を繰り返し受けることによって亀裂が生じやすい。また、チップは指で触れることができるように空気中に曝されており、外部環境における粉塵の粒又は指上の油脂若しくは水分によってチップの認証率が低下する可能性がある。
本発明は、指紋認証チップを保護するのに用いられることができる指紋認証チップ実装モジュール及び当該指紋認証チップ実装モジュールの製造方法を提供することを課題とする。
本発明に係る指紋認証チップ実装モジュールは、基板、指紋認証チップ、封止層、着色層及び保護層を含む。基板は、一対の表面と複数の接続パッドとを有する。一対の表面はそれぞれ基板の対向する両側に位置する。接続パッドは前記一対の表面のうちの１つの表面に露出される。指紋認証チップは導線を介して基板に電気的に接続される。封止層は基板上に位置すると共に指紋認証チップ及び導線を被覆する。着色層は封止層上に位置する。保護層は着色層上に位置する。
本発明に係る指紋認証チップ実装モジュールの製造方法においては、まず一対の表面と複数の接続パッドとを有する基板を提供する。一対の表面はそれぞれ基板の両側に位置する。接続パッドは前記一対の表面のうちの１つの表面に露出される。次いで、基板上に指紋認証チップを設ける。更に、基板と指紋認証チップとに導線を逆ボンディングの方式でワイヤボンディングして電気的に接続する。ワイヤボンディングが完了した後、基板上に、指紋認証チップと導線とを被覆する封止層を形成する。封止層を形成した後、封止層上に着色層を形成する。着色層を形成した後、着色層上に保護層を形成する。
このように、本発明に係る指紋認証チップ実装モジュール及びその製造方法において、指紋認証チップ実装モジュールは、基板、指紋認証チップ、封止層、着色層及び保護層を含む。封止層、着色層及び保護層は指紋認証チップを被覆する。指紋認証チップ実装モジュールの製造方法では、逆ボンディングの方式で指紋認証チップと基板とを電気的に接続する工程を含むため、導線及び所要の封止層の高さを低減することができる。指が指紋認証チップ実装モジュールの保護層に触れると、指紋認証チップは使用者の指紋を認証することができる。また指紋認証チップ実装モジュールは、指紋認証チップ及び導線を固定すると共に保護することができる。
本発明の第１の実施例に係る指紋認証チップ実装モジュールの製造フローを示した図である。 本発明の第１の実施例に係る指紋認証チップ実装モジュールの製造フローを示した図である。 本発明の第１の実施例に係る指紋認証チップ実装モジュールの製造フローを示した図である。 本発明の第１の実施例に係る指紋認証チップ実装モジュールの製造フローを示した図である。 本発明の第１の実施例に係る指紋認証チップ実装モジュールの製造フローを示した図である。 本発明の第２の実施例に係る指紋認証チップ実装モジュールの構造を示した図である。 本発明の第２の実施例に係る指紋認証チップ実装モジュールの断面を示した図である。 本発明の第３の実施例に係る指紋認証チップ実装モジュールの構造を示した図である。
本発明の特徴及び技術内容をより深く理解することができるように、以下、本発明について図面を参照しながら詳細に説明する。但し、これらの説明及び図面は本発明の説明のために提供するものに過ぎず、本発明の権利範囲を何ら制限するものではない。
図１Ａ乃至１Ｅは、本発明の第１の実施例に係る指紋認証チップ実装モジュール１００の製造フローを示した図である。図１Ｅは、指紋認証チップ実装モジュール１００の断面を示した図である。図１Ｅに示すように、指紋認証チップ実装モジュール１００は、基板１１０、指紋認証チップ１２０、封止層１３０、着色層１４０及び保護層１５０を含む。
基板１１０は、指紋認証チップ１２０が配置されるキャリア用基板として用いられる。基板１１０は、一対の表面１１０ａ、１１０ｂと複数の接続パッド１１２とを有する。表面１１０ａ、１１０ｂは、それぞれ基板１１０の両側に位置する。接続パッド１１２は、表面１１０ａに露出される。基板１１０は、プリント回路基板（Ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ、ＰＣＢ）又はフレキシブルプリント回路基板（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ、ＦＰＣＢ）であってもよい。複数の接続パッド１１２は、指紋認証チップ１２０の配置上の需要に応じて設けることができる。また、本実施例においては、基板１１０は方形板であってもよいが、本発明はこれに限定されない。他の実施例において、基板１１０の形状は円形板、楕円形板、正方形板、長方形板又は三角形板であってもよく、基板１１０の形状は実際の使用上の需要に応じて調整することができる。
指紋認証チップ１２０は、導線Ｗ１を介してワイヤボンディング方式（Ｗｉｒｅ ｂｏｎｄｉｎｇ）で基板１１０上の接続パッド１１２と電気的に接続される。他の実施例において、指紋認証チップは、フリップチップ接合方式（Ｆｌｉｐ ｃｈｉｐ）又はその他の実装方法で基板と電気的に接続されるようにしてもよい。但し、本発明は指紋認証チップ１２０を基板１１０と電気的に接続させる方式を制限するものではない。導線Ｗ１の表面１１０ａに対する最高点から指紋認証チップ１２０頂面までの間の最短距離ｈ１、即ち垂直距離は、２０〜３０μｍである。
また、封止層１３０は、表面１１０ａ上に配置され、表面１１０ａ上に位置する指紋認証チップ１２０及び導線Ｗ１を被覆する。本実施例において、封止層１３０の材質は例えば酸化アルミニウムであってもよい。封止層１３０の表面から指紋認証チップ１２０までの最短距離ｈ２、即ち垂直距離は、２５〜５０μｍである。封止層１３０が指紋認証チップ１２０全体を覆う構成としているため、指紋認証チップ１２０を保護することができる。
図１Ｅに更に示すように、指紋認証チップ実装モジュール１００は、着色層１４０及び保護層１５０を更に含む。着色層１４０は封止層１３０の上方に設けられる。保護層１５０は着色層１４０の上方に設けられる。詳しく言えば、本実施例において、着色層１４０は例えば酸化アルミニウムと非金属材料との組み合わせからなるものであってもよく、例えば酸化アルミニウムの封止層１３０表面に着色された非金属層が形成されたものであってもよい。非金属材料はシリコン又は黒鉛等であってもよい。これら非金属材料によって酸化アルミニウムの表面が例えば白色、金色、紫色、オレンジ色、緑色、赤色又は黒色などの様々な色を呈することができるようにすることで、着色層１４０が形成される。換言すれば、着色層１４０は、指紋認証チップ実装モジュール１００の色を提供することができる。着色層１４０の色は、実際の需要に応じて調整することができ、本発明は上記の色に限定されない。
本実施例において、保護層１５０は、酸化アルミニウムを含むと共に、無色透明である。保護層１５０は、着色層１４０を保護するのに用いられる。実際の運用において、保護層１５０は、使用者の指による引っ掻き、摩耗又はその他不適切な使用方法によって着色層１４０の表面が破壊され、ひいては剥離することを低減することができる。また保護層１５０は、無色透明であるため保護層１５０下方に位置する着色層１４０の色を表出することができる。
続いて、指紋認証チップ実装モジュール１００の製造フローを説明する。図１Ａ乃至１Ｅは、本発明の第１の実施例に係る指紋認証チップ実装モジュール１００の製造フローを示した図である。図１Ａに示すように、まず、一対の表面１１０ａ、１１０ｂと複数の接続パッド１１２とを有する基板１１０を提供する。表面１１０ａ、１１０ｂは、それぞれ基板１１０の両側に位置する。接続パッド１１２は、表面１１０ａに露出される。
次いで、基板１１０上に複数の指紋認証チップ１２０を設ける。詳しく言えば、各指紋認証チップ１２０を表面１１０ａに配置すると共に、指紋認証チップ１２０と接続パッド１１２とに導線Ｗ１をワイヤボンディングの方式で電気的に接続する。導線Ｗ１の表面１１０ａに対する最高点から指紋認証チップ１２０頂面までの間の最短距離ｈ１は、２０〜３０μｍである。
本実施例において、導線Ｗ１は、逆ボンディングの方式でワイヤボンディングして指紋認証チップ１２０と接続パッド１１２とに電気的に接続される。導線Ｗ１の一端を予め基板１１０の接続パッド１１２に接続した上で、導線Ｗ１の他端を上向きに引っ張り指紋認証チップ１２０に接続する。一般的な正ボンディングの方式に比べ、逆ボンディングでは導線Ｗ１の高さを低減することができる。即ち、導線Ｗ１の表面１１０ａに対する最高点から指紋認証チップ１２０頂面までの間の距離ｈ１は、正ボンディングを用いた場合に比べ短くなる。
次いで図１Ｂに示すように、基板１１０上に、指紋認証チップ１２０と接続パッド１１２とを被覆する封止層１３０を形成する。本実施例においては、高圧注入成形の方式により封止層１３０を形成するが、本発明はこれに限定されない。また、本実施例において、封止層１３０は酸化アルミニウムを含むと共に、封止層１３０の材質の粒径は略６５〜７５μｍである。この時、封止層１３０の頂端から指紋認証チップ１２０までの最短距離は、略１００〜１５０μｍである。
また、封止層１３０を形成した後、封止層１３０を研磨（Ｇｒｉｎｄ）する工程を更に含む。本実施例においては、機械研磨の方式で封止層１３０を研磨することができるが、本発明はこれに限定されない。研磨した後、封止層１３０の頂端から指紋認証チップ１２０までの最短距離ｈ２は、略２５〜５０μｍである。一般的に、封止層１３０の材質の粒径は、略６５〜７５μｍである。本実施例において、封止層１３０の頂端と指紋認証チップ１２０との距離ｈ２は、２５〜５０μｍである。換言すれば、封止層１３０の材質の粒径は、封止層１３０と指紋認証チップ１２０との距離ｈ２よりも大きい。従って、封止層１３０を形成した後、封止層１３０と指紋認証チップ１２０との距離ｈ２が２５〜５０μｍとなるように、封止層１３０を研磨することが更に必要である。
図１Ｃに示すように、封止層１３０の上に着色層１４０を形成する。着色層１４０は、封止層１３０の表面に貼着される。本実施例において、着色層１４０は、スパッタリング技術によって封止層１３０の表面に形成される。スパッタリングが完了した後、着色層１４０によって酸化アルミニウムの表面は様々な色を呈することができる。また、着色層１４０の厚さは０．１〜１．５μｍである。他の実施例においては、電気めっき、蒸着、真空スパッタ等の方法で着色層を形成してもよいが、本発明はこれらに限定されない。また、他の実施例において、特に色に対する需要がなければ、指紋認証チップ実装モジュールは着色層を有さなくてもよい。
次いで、図１Ｄに示すように、指紋認証チップ実装板状基板１００’が形成されるように、着色層１４０の上に保護層１５０を形成する。保護層１５０は、実質的に塗布、印刷又はスパッタリングの方式で着色層１４０上に形成されてもよい。保護層１５０は疎水及び疎油の特性を有する。また、保護層１５０は無色透明であると共に、その厚さは０．１〜１．５μｍである。
実質的に、保護層１５０は無色透明であり、その下方に位置する着色層１４０の色を表出することができる。また、保護層１５０は疎水且つ疎油の材質からなり、指紋認証チップ実装モジュール１００を保護することができる。保護層１５０は、使用者の指が触れた場合に指紋認証チップ１２０が指の油脂や水分及び外部環境における粉塵の粒又は水分の影響を受けて指紋認証チップ１２０の認証率が低下することを低減することができる。
図１Ｄ及び１Ｅに示すように、次いで指紋認証チップ実装板状基板１００’を切断して複数の指紋認証チップ実装モジュール１００を形成する。詳しく言えば、指紋認証チップ実装板状基板１００’は、複数の切断線Ｌを含む。切断線Ｌは、実際の必要に応じた構成とすることができる。例えば、本実施例においては、切断線Ｌは指紋認証チップ実装板状基板１００’を複数の方形の構造に分割する構成とすることができる。但し、本発明はこれに限定されない。他の実施例においては、切断線Ｌは指紋認証チップ実装板状基板１００’を例えば円形、楕円形、正方形、長方形又は三角形といったその他の形状に分割する構成としてもよい。
指紋認証チップ実装板状基板１００’は、指紋認証チップ実装モジュール１００を形成するように、プレス又は機械裁断の方式で切断することができる。指紋認証チップ実装モジュール１００の形状は、切断線Ｌの構成によって決まる。本実施例において、切断線Ｌは指紋認証チップ実装板状基板１００’を複数の方形に分割する構成とし、切断した後、指紋認証チップ実装板状基板１００’は方形の指紋認証チップ実装モジュール１００に切断形成される。但し、他の実施例において、指紋認証チップ実装板状基板１００’は円形、楕円形、正方形、長方形又は三角形の指紋認証チップ実装モジュール１００に切断形成されてもよい。指紋認証チップ実装モジュール１００の形状は、実際の使用上の需要に基づいて調整することができ、本発明は上記形状に限定されない。また、本実施例において、封止層１３０の表面から指紋認証チップ１２０までの最短距離ｈ２は２５〜５０μｍであり、着色層１４０の厚さは０．１〜１．５μｍであり、保護層１５０の厚さは０．１〜１．５μｍである。また、封止層１３０、着色層１４０及び保護層１５０の誘電率は１５〜５０であり、好ましくは１５〜４５である。換言すれば、保護層１５０頂端から指紋認証チップ１２０までの高さは僅か数十ミクロンに過ぎず、且つ誘電率が高い。従って、封止層１３０、着色層１４０及び保護層１５０が指紋認証チップ１２０の認証機能に悪影響を及ぼすことはない。換言すれば、使用者の指が保護層１５０の表面に触れると、指紋認証チップ１２０は使用者の指紋を認証することができる。また、本実施例では逆ボンディングの方式で指紋認証チップ１２０と接続パッド１１２とを電気的に接続しているため、逆ボンディングによって導線Ｗ１の高さを低減することができる。従って、一般的な正ボンディングの方式に比べ、封止層１３０が指紋認証チップ１２０及びワイヤボンディングＷ１を被覆する場合、封止層１３０に要する高さは低くなる。換言すれば、逆ボンディングの方式により指紋認証チップ実装モジュール１００の高さを低減することができる。
また、本実施例において、封止層１３０、着色層１４０及び保護層１５０は、酸化アルミニウムからなる。但し、他の実施例において、封止層１３０、着色層１４０及び保護層１５０は、アルミニウム、チタン、クロム、ジルコニウムの酸化物又は炭化物であってもよく、例えばアルミナ、酸化チタン、炭化チタン、酸化クロム、炭化クロム、酸化ジルコニウム、炭化ジルコニウム又はそれらの組み合わせからなるものであってもよい。また封止層１３０、着色層１４０及び保護層１５０の誘電率は１５〜４５であるが、本発明はこれに限定されない。また、封止層１３０、着色層１４０及び保護層１５０は２５０〜３００度の温度に耐え、変質したり表面にクラックが生じたりすることはない。
実際の運用において、後続の指紋認証の運用として使用できるように、指紋認証チップ実装板状基板１００’を切断し終えた後、指紋認証チップ実装モジュール１００を配線基板又はその他の製品上に電気的に接続させることができる。本実施例において、半田付け技術により指紋認証チップ実装モジュール１００を配線基板に電気的に接続させてもよい。例えば、指紋認証チップ実装モジュール１００の底部に半田ボールを設けると共に、半田ボールを加熱することで、指紋認証チップ実装モジュール１００を配線基板に固定してもよい。
通常、半田付け技術を用いる場合は温度を２００度以上に昇温する必要がある。封止層１３０、着色層１４０及び保護層１５０はいずれも２５０〜３００度の温度に耐えることができるため、指紋認証チップ実装モジュール１００を基板に電気的に接続させる際に、指紋認証チップ実装モジュール１００は高温によって変質したり表面にクラックが生じたりすることはない。図２Ａは、本発明の第２の実施例に係る指紋認証チップ実装モジュール２００の構造を示した図である。図２Ｂは、本発明の第２の実施例に係る指紋認証チップ実装モジュール２００の断面を示した図である。本実施例に係る指紋認証チップ実装モジュール２００は、第１の実施例と構造が類似しており、同じく基板１１０、指紋認証チップ１２０、封止層１３０、着色層１４０及び保護層１５０を含む。各素子の対応関係は略同じであるため、ここでは詳しい説明を省略する。
第１の実施例と異なる点は、指紋認証チップ実装モジュール２００が保護枠１６０を更に含むことである。図２Ａ及び２Ｂに示すように、保護枠１６０は中空の構造であり、開口溝１６１を含む。また、基板１１０、指紋認証チップ１２０、封止層１３０、着色層１４０及び保護層１５０が当該開口溝１６１内に設けられることによって、指紋認証チップ実装モジュール２００が形成される。基板１１０、指紋認証チップ１２０、封止層１３０、着色層１４０及び保護層１５０の配列方法及び順序は第１の実施例と同じであるため、ここでは詳しい説明を省略する。
図２Ｂに示すように、詳しく言えば、本実施例において、保護層１５０の頂面は保護枠１６０の頂部に当接する。基板１１０の表面１１０ｂは実質的に保護枠１６０の底部と同一水平面上に位置する。実際の運用において、半田付け技術によって指紋認証チップ実装モジュール１００を配線基板に電気的に接続させる場合、保護枠１６０の底部が表面１１０ｂと同一の水平面上に位置しているため、半田ボールは保護枠１６０の底部に設けられてもよい。従って、半田ボールを設ける面積を増加することができる。
また、指又はその他の物体が指紋認証チップ１２０に触れると、保護枠１６０が指又はその他の物体によって加えられた力の一部を受けることができるため、保護枠１６０は、指紋認証チップ実装モジュール２００の構造全体の強度を強化するのに用いることができる。また、保護枠１６０は、指又はその他の物体によってもたらされる静電気を伝達して放出することもできるため、指紋認証チップ１２０に対して静電気放電保護の用途をも提供することができる。
図３は、本発明の第３の実施例に係る指紋認証チップ実装モジュール３００の構造を示した図である。図３に示すように、第１の実施例に係る指紋認証チップ実装モジュール１００と同じ点は、指紋認証チップ実装モジュール３００も基板１１０、指紋認証チップ１２０、封止層１３０、着色層１４０及び保護層１５０を含むことである。各素子の対応関係はほぼ同じであるため、ここでは詳しい説明を省略する。
第１の実施例及び第２の実施例と異なる点は、指紋認証チップ実装モジュール３００が複数の電子素子１７０を更に含むことである。図３に示すように、電子素子１７０は、基板１１０の表面１１０ａ及び１１０ｂに設けられると共に基板１１０に電気的に接続される。封止層１３０は、表面１１０ａにおける指紋認証チップ１２０及び導線Ｗ１を覆う外、表面１１０ａにおける電子素子１７０をも覆う。また、指紋認証チップ実装モジュール３００は、表面１１０ｂを被覆する共に表面１１０ｂに位置する電子素子１７０を覆う他の封止層１３０を更に含む。
詳しく言えば、封止層１３０が指紋認証チップ１２０全体及び電子素子１７０を覆う構成としているため、指紋認証チップ１２０及び電子素子１７０を保護することができる。換言すれば、封止層１３０は、指紋認証チップ１２０又は電子素子１７０が指の油脂及び外部環境における粉塵の粒の影響を受けることで指紋認証チップ１２０の認証率が低下することを低減することができる。また、封止層１３０は、電子素子１７０の間に不必要な電気的接続又は短絡等の状況が生じることを回避するのに用いられる。
電子素子１７０は、能動素子又は受動素子であってもよい。例えば電子素子１７０は、チップ、トランジスタ、ダイオード、コンデンサ、インダクタ又はその他の高周波素子、無線周波数（Ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ、ＲＦ）素子等であってもよい。電子素子１７０を追加することによって、指紋認証チップ実装モジュール３００は、より多様な応用及び構成を有することができる。
このように、本発明に係る指紋認証チップ実装モジュール及びその製造方法において、指紋認証チップ実装モジュールは、基板、指紋認証チップ、封止層、着色層及び保護層を含む。封止層、着色層及び保護層は指紋認証チップを被覆する。また保護層頂端から指紋認証チップまでの高さは僅か数十ミクロンに過ぎない。封止層、着色層及び保護層はいずれも高い誘電率を有する。また、指紋認証チップ実装モジュールの製造方法では、逆ボンディングの方式で指紋認証チップと基板とを電気的に接続する工程を含むため、導線及び所要の封止層の高さを低減することができる。指が指紋認証チップ実装モジュールの保護層に触れると、指紋認証チップは使用者の指紋を認証することができる。また指紋認証チップ実装モジュールは、指紋認証チップを保護することができる。
上記は本発明の実施例に過ぎず、本発明の特許請求の範囲を限定するものではない。従って、当業者が本発明の主旨を逸脱しない範囲内において行った変更や修正といった等価の置換は、すべて本発明の特許請求の範囲に含まれる。
１００’ 指紋認証チップ実装板状基板
１００、２００、３００ 指紋認証チップ実装モジュール
１１０ 基板
１１０ａ、１１０ｂ 表面
１１２ 接続パッド
１２０ 指紋認証チップ
１３０ 封止層
１４０ 着色層
１５０ 保護層
１６０ 保護枠
１６１ 開口溝
１７０ 電子素子
Ｗ１ 導線
Ｌ 切断線
ｈ１、ｈ２ 距離

Claims (12)

  1. それぞれ両側に位置する一対の表面と、前記一対の表面のうちの１つの表面に露出される複数の接続パッドと、を有する基板と、
    少なくとも１つの導線を介して前記基板に電気的に接続される指紋認証チップと、
    前記基板上に位置すると共に、前記指紋認証チップ及び前記導線を被覆する封止層と、
    前記封止層上に位置する着色層と、
    前記着色層上に位置する保護層と、
    を含むことを特徴とする指紋認証チップ実装モジュール。
  2. 前記基板に設けられると共に、前記指紋認証チップが内部に配置される開口溝を含む保護枠を更に含むことを特徴とする請求項１に記載の指紋認証チップ実装モジュール。
  3. 前記封止層、前記着色層及び前記保護層は、酸化アルミニウム、アルミナ、酸化チタン、炭化チタン、酸化クロム、炭化クロム、酸化ジルコニウム、炭化ジルコニウム又はそれらの組み合わせからなるものであることを特徴とする請求項１に記載の指紋認証チップ実装モジュール。
  4. 前記封止層、前記着色層及び前記保護層の誘電率は１５〜５０であることを特徴とする請求項３に記載の指紋認証チップ実装モジュール。
  5. 前記封止層の表面から前記指紋認証チップまでの最短距離は２５〜５０μｍであることを特徴とする請求項1に記載の指紋認証チップ実装モジュール。
  6. 前記封止層の数は２つであり、
    前記指紋認証チップ実装モジュールは前記基板の各前記表面にそれぞれ設けられる少なくとも２つの電子素子を更に含み、
    各前記封止層は前記基板の各前記表面及び各前記電子素子をそれぞれ被覆することを特徴とする請求項１に記載の指紋認証チップ実装モジュール。
  7. それぞれ両側に位置する一対の表面と、前記一対の表面のうちの１つの表面に露出される複数の接続パッドと、を有する基板を提供する工程と、
    前記基板に指紋認証チップを設ける工程と、
    前記複数の接続パッドのうちの少なくとも１つの接続パッドと前記指紋認証チップとに少なくとも１つの導線を逆ボンディングの方式でワイヤボンディングして電気的に接続する工程と、
    ワイヤボンディングが完了した後、前記基板上に、前記指紋認証チップと前記導線とを被覆する封止層を形成する工程と、
    前記封止層を形成した後、前記封止層を研磨する工程と、
    前記封止層を研磨した後、前記封止層上に着色層を形成する工程と、
    前記着色層を形成した後、前記着色層上に保護層を形成する工程と、
    を含むことを特徴とする指紋認証チップ実装モジュールの製造方法。
  8. 前記基板を提供した後、前記基板上に、前記指紋認証チップが内部に配置される開口溝を含む保護枠を設けることを特徴とする請求項７に記載の指紋認証チップ実装モジュールの製造方法。
  9. 前記封止層、前記着色層及び前記保護層は、酸化アルミニウム、アルミナ、酸化チタン、炭化チタン、酸化クロム、炭化クロム、酸化ジルコニウム、炭化ジルコニウム又はそれらの組み合わせからなるものであることを特徴とする請求項７に記載の指紋認証チップ実装モジュールの製造方法。
  10. 前記封止層、前記着色層及び前記保護層の誘電率は１５〜４５であることを特徴とする請求項９に記載の指紋認証チップ実装モジュールの製造方法。
  11. 前記封止層の表面から前記指紋認証チップまでの最短距離は２５〜５０μｍであることを特徴とする請求項７に記載の指紋認証チップ実装モジュールの製造方法。
  12. 前記基板を提供した後と前記封止層を形成する前との間に、前記基板の各前記表面に設けられる少なくとも２つの電子素子を形成する工程を更に含み、前記封止層の数は２つであり、各前記封止層は前記基板の各前記表面及び各前記電子素子をそれぞれ被覆することを特徴とする請求項７に記載の指紋認証チップ実装モジュールの製造方法。
JP2014094767A 2014-02-24 2014-05-01 指紋認証チップ実装モジュール及びその製造方法 Expired - Fee Related JP5819475B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103106027A TWI485821B (zh) 2014-02-24 2014-02-24 指紋辨識晶片封裝模組及其製造方法
TW103106027 2014-02-24

Publications (2)

Publication Number Publication Date
JP2015159263A true JP2015159263A (ja) 2015-09-03
JP5819475B2 JP5819475B2 (ja) 2015-11-24

Family

ID=53723516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014094767A Expired - Fee Related JP5819475B2 (ja) 2014-02-24 2014-05-01 指紋認証チップ実装モジュール及びその製造方法

Country Status (5)

Country Link
US (1) US9252064B2 (ja)
JP (1) JP5819475B2 (ja)
KR (1) KR20150100449A (ja)
CN (1) CN104867883A (ja)
TW (1) TWI485821B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051367A (zh) * 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
US20160351465A1 (en) * 2015-06-01 2016-12-01 Lead-Honor Optronics Co., Ltd. Assembly layer structure used in touch control integrated circuit (ic) module and manufacturing method thereof
US10152146B2 (en) * 2015-09-16 2018-12-11 Microsoft Technology Licensing, Llc Cosmetically hidden electrostatic discharge protection structures
KR20170035581A (ko) * 2015-09-23 2017-03-31 (주)파트론 센서 패키지
TWI588756B (zh) * 2015-09-25 2017-06-21 茂丞科技股份有限公司 指紋感測封裝模組及其製造方法
CN106558572A (zh) * 2015-09-30 2017-04-05 茂丞科技股份有限公司 指纹感测封装模块及其制造方法
CN105304575B (zh) * 2015-10-23 2019-04-23 华天科技（西安）有限公司 采用垫块预防指纹传感芯片倾斜的封装结构及制造方法
CN106686888A (zh) * 2015-11-11 2017-05-17 旭景科技股份有限公司 形成增强型生物传感模块的印刷电路板元件及其制造方法
US10068936B2 (en) * 2015-11-16 2018-09-04 Sunasic Technologies, Inc. Printed circuit board assembly forming enhanced biometric module and manufacturing method thereof
KR20170061297A (ko) * 2015-11-26 2017-06-05 (주)파트론 센서 패키지 및 그 제조 방법
KR101995375B1 (ko) * 2016-02-17 2019-07-02 하나 마이크론(주) 지문 인식을 위하여 센서 ｐｃｂ를 이용하는 유연 센서 반도체 패키지 및 그 제조 방법
KR102008816B1 (ko) * 2016-02-17 2019-08-07 하나 마이크론(주) 스마트 기기의 지문 인식용 유연 센서 반도체 패키지 및 그 제조 방법
TWI604388B (zh) * 2016-02-19 2017-11-01 致伸科技股份有限公司 指紋辨識模組及其製造方法
US9875388B2 (en) * 2016-02-26 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor device and method
TWI560619B (en) * 2016-03-01 2016-12-01 Chipmos Technologies Inc Manufacturing method and manufacturing apparatus of fingerprint identification chip package structure
CN105631444A (zh) * 2016-03-17 2016-06-01 南昌欧菲生物识别技术有限公司 指纹识别模组及指纹识别模组组装方法
TWI578414B (zh) * 2016-05-26 2017-04-11 旭景科技股份有限公司 指紋感測晶片封裝方法及利用該方法製成之指紋感測模組
CN107526996A (zh) * 2016-06-21 2017-12-29 旭景科技股份有限公司 指纹感测芯片封装方法及利用其制成的指纹感测模块
TWI622937B (zh) * 2016-06-22 2018-05-01 致伸科技股份有限公司 電容式指紋辨識模組
CN106169077A (zh) * 2016-08-19 2016-11-30 石狮市科达电器有限公司 低电阻手机指纹识别键装饰圈及其的制造工艺
TWI741998B (zh) * 2016-08-22 2021-10-11 速碼波科技股份有限公司 天線裝置
TWI631632B (zh) * 2016-08-31 2018-08-01 矽品精密工業股份有限公司 封裝結構及其製法
WO2018066857A1 (ko) * 2016-10-07 2018-04-12 하나 마이크론(주) 지문 센서 패키지 및 이를 포함하는 지문 센서 카드 및 지문 센서 모듈
CN108701208B (zh) * 2016-11-07 2022-05-06 深圳市汇顶科技股份有限公司 指纹识别模组及指纹识别芯片封装结构
CN106972007A (zh) * 2016-12-23 2017-07-21 创智能科技股份有限公司 具有抗静电结构的指纹感测辨识装置
JP6593369B2 (ja) * 2017-02-21 2019-10-23 株式会社村田製作所 半導体チップが実装されたモジュール、及び半導体チップ実装方法
KR101958925B1 (ko) * 2017-04-24 2019-03-19 이엘케이 주식회사 지문인식센서 모듈의 제조방법 및 이로부터 제조된 지문인식센서 모듈
CN107153830A (zh) * 2017-06-20 2017-09-12 昆山丘钛微电子科技有限公司 装饰圈、防水型指纹识别模组及移动终端
TWI646020B (zh) * 2018-01-26 2019-01-01 致伸科技股份有限公司 指紋辨識模組包裝方法
TWI663551B (zh) * 2018-03-23 2019-06-21 致伸科技股份有限公司 組裝指紋辨識模組之方法
CN110298215B (zh) * 2018-03-23 2023-01-03 致伸科技股份有限公司 组装指纹辨识模块的方法
CN108875598B (zh) * 2018-05-30 2021-08-17 京东方科技集团股份有限公司 一种指纹识别组件及其制作方法、电子设备
WO2020248215A1 (zh) * 2019-06-14 2020-12-17 深圳市汇顶科技股份有限公司 芯片封装结构和电子设备

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9615278D0 (en) 1996-07-20 1996-09-04 Philips Electronics Nv Capacitive sensing array device
US6440814B1 (en) 1998-12-30 2002-08-27 Stmicroelectronics, Inc. Electrostatic discharge protection for sensors
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
JP4702586B2 (ja) 2001-09-10 2011-06-15 日本電気株式会社 指紋センサ及び指紋センサ実装構造並びに該指紋センサを備えた指紋検出器
US20030104693A1 (en) 2001-11-30 2003-06-05 Siegel Harry M. Use of fluoropolymer coating for planarizing and passivating integrated circuit devices
US6653723B2 (en) * 2002-03-09 2003-11-25 Fujitsu Limited System for providing an open-cavity low profile encapsulated semiconductor package
WO2005059995A2 (en) * 2003-12-18 2005-06-30 Rf Module And Optical Design Limited Semiconductor package with integrated heatsink and electromagnetic shield
DE102004016155B3 (de) * 2004-04-01 2006-05-24 Infineon Technologies Ag Kraftsensor mit organischen Feldeffekttransistoren, darauf beruhender Drucksensor, Positionssensor und Fingerabdrucksensor
ITMI20041343A1 (it) 2004-07-05 2004-10-05 Camozzi S P A Attuatore a corsa variabile
JP2006229056A (ja) 2005-02-18 2006-08-31 Renesas Technology Corp 半導体装置の製造方法
JP2008146217A (ja) * 2006-12-07 2008-06-26 Canon Inc 被写体検出装置
JP2008300656A (ja) 2007-05-31 2008-12-11 Fujitsu Microelectronics Ltd 表面形状センサとその製造方法
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US9235747B2 (en) 2008-11-27 2016-01-12 Apple Inc. Integrated leadframe and bezel structure and device formed from same
JP2011175505A (ja) * 2010-02-25 2011-09-08 Egis Technology Inc 平面式半導体指紋検出装置
US8717775B1 (en) * 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
CN201881604U (zh) * 2010-11-09 2011-06-29 金鹏科技有限公司 指纹传感器、用于指纹传感器的薄膜
JP5712627B2 (ja) * 2011-01-18 2015-05-07 ミツミ電機株式会社 指紋検出装置及び指紋検出装置の製造方法
KR101356143B1 (ko) * 2012-05-15 2014-01-27 크루셜텍 (주) 지문센서 패키지 및 그 제조방법
CN203007139U (zh) * 2012-07-27 2013-06-19 肖特玻璃科技(苏州)有限公司 用于移动电子设备的夹层玻璃
KR101301063B1 (ko) 2013-07-05 2013-08-28 (주)드림텍 고유전율 재료를 이용한 지문인식 홈키 제조방법 및 지문인식 홈키 구조
KR101368264B1 (ko) 2013-08-14 2014-02-28 (주)드림텍 에폭시 몰딩을 이용한 지문인식 홈키 제조방법 및 이를 통해 제조된 지문인식 홈키

Also Published As

Publication number Publication date
JP5819475B2 (ja) 2015-11-24
US9252064B2 (en) 2016-02-02
TW201533859A (zh) 2015-09-01
CN104867883A (zh) 2015-08-26
US20150243571A1 (en) 2015-08-27
KR20150100449A (ko) 2015-09-02
TWI485821B (zh) 2015-05-21

Similar Documents

Publication Publication Date Title
JP5819475B2 (ja) 指紋認証チップ実装モジュール及びその製造方法
JP5773082B2 (ja) モジュール
US6713856B2 (en) Stacked chip package with enhanced thermal conductivity
CN203910778U (zh) 指纹辨识芯片封装模块
US9947836B2 (en) Electronic device mounting substrate and electronic apparatus
TWI462193B (zh) 指紋感測晶片封裝方法及其封裝結構
US10952310B2 (en) High-frequency module
TWI570857B (zh) 封裝結構及其製法
US10445554B2 (en) Package structure of fingerprint identification chip
US20100044880A1 (en) Semiconductor device and semiconductor module
US10916520B2 (en) Semiconductor device, and method of manufacturing the same
TW201606947A (zh) 晶片之正、背面間電性連接結構及其製造方法
JP2010016077A (ja) 電子部品
US20150187676A1 (en) Electronic component module
US20210111109A1 (en) Flat no-lead package with surface mounted structure
US10861766B1 (en) Package structures
JP6329065B2 (ja) 電子素子実装用基板および電子装置
JP2017204589A (ja) 放熱チップ及び放熱構造
US10881006B2 (en) Package carrier and package structure
JP2016139670A (ja) 半導体装置及び半導体装置の製造方法
CN115940865A (zh) 弹性波装置
TWM623230U (zh) 可攜式電子裝置及其影像擷取模組
JP2011091451A (ja) 電子装置
JP2009111428A (ja) 電子装置
KR20180116918A (ko) 정전기 및 충격 보호 구조를 갖는 반도체 패키지

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150930

R150 Certificate of patent or registration of utility model

Ref document number: 5819475

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees