CN115940865A - 弹性波装置 - Google Patents

弹性波装置 Download PDF

Info

Publication number
CN115940865A
CN115940865A CN202211198887.0A CN202211198887A CN115940865A CN 115940865 A CN115940865 A CN 115940865A CN 202211198887 A CN202211198887 A CN 202211198887A CN 115940865 A CN115940865 A CN 115940865A
Authority
CN
China
Prior art keywords
wiring pattern
wave device
elastic wave
chip
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211198887.0A
Other languages
English (en)
Inventor
金原兼央
中村博文
门川裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyan Japan Technology Co ltd
Original Assignee
Sanyan Japan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyan Japan Technology Co ltd filed Critical Sanyan Japan Technology Co ltd
Publication of CN115940865A publication Critical patent/CN115940865A/zh
Pending legal-status Critical Current

Links

Images

Abstract

一种弹性波装置,包含芯片粘接面布线图案、具有内部布线图案的封装基板,及电连接于所述封装基板的装置芯片。所述内部布线图案嵌入所述封装基板的内部。并且,所述弹性波装置还包含覆盖所述装置芯片并连接所述内部布线图案的金属层。借此,可以提供一种高质量的弹性波装置。

Description

弹性波装置
技术领域
本公开涉及一种包含弹性波装置芯片的弹性波装置。
背景技术
日本专利文献1(特开2015-41680)示例一种以金属密封部密封弹性波装置芯片的弹性波装置。所述弹性波装置为了抑制所述金属密封部无法充分接地的问题,让所述金属密封部接触所述布线基板的金属图案。
以金属层覆盖装置芯片的弹性波装置中,有进一步提高质量的需求。例如,封装的小型化、气密性的提升、外部电磁的屏蔽效果的提升、散热性的改善,及借由接地强化改善隔离特性等需求。
发明内容
本公开有鉴于上述问题,目的在于提升具有金属层的弹性波装置的质量。
本公开弹性波装置,包含具有芯片粘接面布线图案和内部布线图案的封装基板、电连接于所述封装基板的装置芯片,及覆盖所述装置芯片并连接所述内部布线图案的金属层。
本公开的一种形态,所述金属层不连接所述芯片粘接面布线图案。
本公开的一种形态,所述金属层连接所述芯片粘接面布线图案。
本公开的一种形态,所述金属层连接所述封装基板的侧面,所述金属层与所述封装基板的侧面接触部分的长度,为所述封装基板的厚度的一半以上。
本公开的一种形态,所述内部布线图案为接地用布线图案。
本公开的一种形态,还包含设置在所述装置芯片与所述金属层间的绝缘体层。
本公开的一种形态,所述绝缘体层连接所述封装基板的芯片粘接面,所述金属层借由所述绝缘体层连接所述芯片粘接面,但不与所述芯片粘接面布线图案连接。
本公开的一种形态,所述芯片粘接面布线图案由金或包含金的合金形成,所述内部布线图案由铜或包含铜的合金形成。
本公开的一种形态,所述装置芯片的基板是压电基板和由蓝宝石、硅、氧化铝、尖晶石、水晶或玻璃形成的支撑基板接合而成的基板。
本公开的一种形态,所述弹性波装置还包含安装于所述封装基板的无源元件与安装于所述封装基板的集成电路。
本发明的有益的效果在于:根据本公开,可以提供一种高质量的弹性波装置。
附图说明
图1是第一实施例的弹性波装置的剖面图。
图2是比较例的弹性波装置的剖面图。
图3是第二实施例的弹性波装置的剖面图。
图4是装置尺寸的比较图。
图5是第三实施例的弹性波装置的剖面图。
具体实施方式
以下将根据附图说明本发明的具体实施态样。各图中相同或对应的部分使用相同的标记。所述相同或对应的部分会简化或省略重复的说明。
(第一实施例)
图1是第一实施例的弹性波装置10的纵剖面图。所述弹性波装置10包含封装基板12。所述封装基板12的上表面为芯片粘接面。所述芯片粘接面上形成有芯片粘接面布线图案12a、12f、12h。所述芯片粘接面布线图案12a、12f、12h是外露于所述封装基板12的上表面的布线图案。根据一个示例,所述芯片粘接面布线图案12a、12f、12h由金或包含金的合金形成。
所述封装基板12包括多个布线结构。如图1所示,所述布线结构包括第一结构12A、第二结构12B,及第三结构12C。所述第一结构12A具有连接所述芯片粘接面布线图案12a的通孔导体12b。借由所述通孔导体12b,所述通孔导体12b上方的所述芯片粘接面布线图案12a,与所述通孔导体12b下方的内部布线图案12c电连接。所述内部布线图案12c是嵌入所述封装基板12的基材的内部的布线图案。并且,所述基材的材料例如为陶瓷或树脂等绝缘体。
所述第一结构12A具有连接所述内部布线图案12c的通孔导体12d。借由所述通孔导体12d,所述通孔导体12d上方的所述内部布线图案12c,与所述通孔导体12d下方的下表面布线图案12e电连接。所述下表面布线图案12e是外露于所述封装基板12的下表面的布线图案。
所述封装基板12包括位于所述第一结构12A旁边的所述第二结构12B。所述第二结构12B具有所述芯片粘接面布线图案12f、下表面布线图案12g,及电连接所述芯片粘接面布线图案12f与所述下表面布线图案12g的通孔导体与内部布线图案。
所述封装基板12包括位于所述第二结构12B旁边的所述第三结构12C。所述第三结构12C从上至下依序具有所述芯片粘接面布线图案12h、通孔导体12i、内部布线图案12j、通孔导体12k,及下表面布线图案12m。根据一个示例,所述第一至第三结构12A,12B,12C的内部布线图案由铜或包含铜的合金形成。根据一个示例,所述芯片粘接面布线图案12a、12f、12h为电镀金的图案,所述第一结构12A、所述第二结构12B及所述第三结构12C的芯片粘接面布线图案12a、12f、12h以外的部分由铜或包含铜的合金形成。
根据其他的示例,所述封装基板12也可以采用具有不同结构的多层布线基板或PCB。例如,可以变更所述布线图案的总数,或增减所述第一至第三结构示例的布线结构的数量。
装置芯片20借由凸块40、42以覆晶接合技术安装于所述封装基板12的芯片粘接面上。所述凸块40、42的材料例如为金。所述装置芯片20,例如,是具有能在其压电基板的一侧的表面设置有激发弹性波的梳状电极的弹性表面波(Surface Acoustic Wave,SAW)装置芯片。所述压电基板例如可以采用钽酸锂基板或铌酸锂基板。根据其他的示例,所述装置芯片20的基板是压电基板和由蓝宝石、硅、氧化铝、尖晶石、水晶或玻璃形成的支撑基板接合而成的基板。
根据一个示例,所述凸块40与所述装置芯片20的端子和所述芯片粘接面布线图案12a连接。所述凸块42与所述装置芯片20的端子和所述芯片粘接面布线图案12f连接。所述第一结构12A、所述第二结构12B、所述第三结构12C中的任一布线结构可以作为接地用布线。例如,所述第二结构12B可以作为接地用布线。在这种情况下,所述第二结构12B的内部布线图案为接地用图案。根据其他的示例,所述第一结构12A可以作为接地用布线。在这种情况下,所述第一结构12A的内部布线图案12c为接地用图案。因此,借由所述凸块40、42,所述装置芯片20与所述封装基板12能电连接。
所述装置芯片20被绝缘体层22和金属层24覆盖。在图1的示例中,所述绝缘体层22连接所述装置芯片20,所述金属层24隔着所述绝缘体层22连接所述装置芯片20。借由让所述绝缘体层22和所述金属层24覆盖所述装置芯片20,可以在所述装置芯片20与所述封装基板12间形成密闭空间。根据一个示例,所述金属层24的材料为镍或包含镍的合金。
根据图1的示例,因为所述绝缘体层22直接连接所述芯片粘接面布线图案12a、12h,所述绝缘体层22可以连接所述封装基板12的芯片粘接面。另一方面,所述金属层24不与所述芯片粘接面布线图案12a、12h连接。换句话说,所述金属层24隔着所述绝缘体层22连接所述芯片粘接面,且不与所述芯片粘接面布线图案连接。所述金属层24连接所述内部布线图案12c、12j。借由在所述封装基板12上设置台阶结构,并在所述台阶上露出所述内部布线图案12c、12j的上表面,因此能让所述内部布线图案12c、12j的上表面连接所述金属层24。在图1中,所述金属层24与所述内部布线图案12c连接的区域以接合部30标示。并且,所述金属层24与所述内部布线图案12j连接的区域以接合部32标示。根据一个示例,所述接合部30、32是所述金属层24与所述内部布线图案12c、12j的合金。根据其他的示例,所述接合部30、32是所述金属层24或所述内部布线图案12c、12j的一部分。
图2是比较例的弹性波装置的剖面图。所述比较例的弹性波装置与图1的弹性波装置10不同的点在于,所述金属层24与所述封装基板12的连接方式。所述比较例的弹性波装置中,所述金属层24与所述芯片粘接面布线图案12a、12h连接。所述连接的区域在图中以接合部38、39标示。所述比较例的金属层24不与所述内部布线图案12c、12j连接。
根据一个示例,图1、2的弹性波装置的绝缘体层22借由以下方式形成。首先,在所述装置芯片20上放置树脂层。所述树脂层例如是由液态的环氧树脂压制成片状而得。根据其他的示例,所述树脂层可以是有别于环氧树脂的聚酰亚胺等合成树脂。所述树脂层的上表面可以设置以聚对苯二甲酸乙二酯(Polyethylene Terephthalate,PET)制成的保护膜,或是在所述树脂层的下表面设置以聚酯纤维制成的基底膜。借由在多个所述装置芯片20上放置树脂层,所述树脂层暂时被固定于一个或多个所述装置芯片。
接着,借由真空覆膜法将树脂提供至芯片侧面。例如,在真空环境中,对所述树脂层朝所述封装基板12的方向施加压力时,逐渐将树脂提供至所述芯片侧面的区域。可以借由被压缩空气膨胀的硅胶对所述树脂层施加朝向所述封装基板12的方向的压力,或者借由橡胶板对所述树脂层施加朝向所述封装基板12的方向的压力。在设有多个芯片的情况下,也能将树脂提供至芯片间。
也可以用其他方法取代真空覆膜法提供树脂到所述芯片侧面或芯片间。例如,也可以采用被称为热滚压合法的方法。所述热滚压合法,是使树脂层通过至少加热到所述树脂层的软化温度的上滚轴与下滚轴间的工艺。借此,将所述树脂层提供至一个或多个所述装置芯片的上表面,并且填充于所述装置芯片的侧面与所述封装基板12的上表面。
如上所述,在以所述树脂覆盖所述装置芯片的状态下,让所述树脂热固化而形成所述绝缘体层22。此时,比较例的树脂在只和所述封装基板12的上表面连接的情况下热固化,依据所述芯片粘接面布线图案的分布,所述树脂渗入所述装置芯片20与所述封装基板12间的区域。相较之下,图1所述的封装基板12设有所述台阶,所述树脂到达所述台阶的侧面后被热固化,而能在所述装置芯片20的周围稳固树脂壁的形状。换句话说,能抑制所述树脂渗入所述装置芯片20与所述封装基板12间的区域。
相反地,在所述芯片粘接面布线图案为电镀金的情况下,所述电镀金与所述树脂的附着性差。因此,所述比较例的绝缘体层22,在主要只和所述封装基板12中的芯片粘接面布线图案连接的情况下,所述绝缘体层22的附着性差。然而,如图1所示,所述绝缘体层22不只和所述芯片粘接面布线图案接触,也和所述封装基板12的基材、内部布线图案12c、12j接触的话,能让所述绝缘体层22附着于所述封装基板12。根据一个示例,包含铜的所述内部布线图案与含镍的所述金属层24及所述绝缘体层22接触,可提高连接性。
因此,借由强化所述绝缘体层22、所述金属层24,及所述封装基板12的连接,可提升所述弹性波装置的气密性、提升外部电磁的屏蔽效果,并强化接地连接。
(第二实施例)
图3是第二实施例的弹性波装置的剖面图。所述第二实施例的金属层24与所述芯片粘接面布线图案12a、12h和所述内部布线图案12c、12j连接。在图3的示例中,所述金属层24与所述芯片粘接面布线图案12a、12h的侧面及所述内部布线图案12c、12j的侧面连接。所述金属层24与所述芯片粘接面布线图案12a的侧面、所述内部布线图案12c的侧面、所述芯片粘接面布线图案12h的侧面,及所述内部布线图案12j的侧面连接的区域分别以接合部50、52、54、56标示。
借由让所述金属层24与所述芯片粘接面布线图案12a、12h和所述内部布线图案12c、12j连接,可以强化所述金属层24与所述封装基板12的连接。
根据一个示例,在剖面图中,所述金属层24与所述封装基板12的侧面接触部分的长度,可以是所述封装基板12的厚度的一半以上。换句话说,所述金属层24与所述封装基板12连接部分的纵向长度,为所述封装基板12的厚度的一半以上。因此,能充分确保所述封装基板12的侧面与所述金属层24的接触长度,而提高两者的连接性。
并且,借由在所述封装基板12上设置台阶,并让所述金属层24到达所述台阶的区域,能稳固所述金属层24的位置。
图4是所述第二实施例的弹性波装置与所述比较例的弹性波装置的装置尺寸的比较图。上半部是所述比较例的弹性波装置,下半部是所述第二实施例的弹性波装置。在所述比较例中,所述接合部38、39沿水平方向形成,所述金属层24沿垂直方向包围所述装置芯片20的部分与所述封装基板12的沿垂直方向延伸的外侧之间的距离为D1,D1例如为125μm。相反地,在所述第二实施例中,所述接合部50、52、54、56沿垂直方向形成。所述金属层24沿垂直方向包围所述装置芯片20的部分与所述封装基板12的沿垂直方向延伸的外侧之间的距离为D2,D2例如为50μm。由图4可看出D2小于D1。因此,与所述比较例相比,所述第二实施例的弹性波装置适于小型化。
(第三实施例)
图5是第三实施例的弹性波装置的剖面图。所述弹性波装置除了所述装置芯片20,还包含设置在所述封装基板12上的无源元件60及设置在所述封装基板12上的集成电路62。根据一个示例,所述无源元件60借由焊料61连接芯片粘接面布线图案12n。所述集成电路62借由焊球63电连接芯片粘接面布线图案12n。
所述绝缘体层22与所述金属层24覆盖所述装置芯片20、无源元件60及集成电路62。所述金属层24多点连接所述芯片粘接面布线图案12n。并且,所述金属层24连接所述无源元件60与所述集成电路62间的内部布线图案12p。所述金属层24与所述内部布线图案的连接位置可以是任意的位置。并且,所述连接位置的数量也可以是多个。借由让所述金属层24连接所述内部布线图案,可获得上述各种功效。所述金属层24上设有用于保护装置与提高可操作性的树脂层70。
因此,即使所述弹性波装置设有多个元件,借由让所述金属层与所述内部布线图案连接,能提升所述弹性波装置的质量。
虽然以上描述了至少一个实施态样,应当理解的是,本领域技术人员能容易想到进行各种变化、修正或改进。上述变化、修正或改进也属于本公开的一部分,并且,属于本发明的范围。
应当理解的是,这里所描述的方法或装置的实施态样,不仅限于以上说明所记载或附图所示例的构成组件的架构和排列。方法和装置能以其他实施态样安装,或以其他实施态样施行。
所述实施例仅用于说明,并没有限定的意思。
本公开所使用的描述或用词仅是为了说明,并没有限定的必要。这里的“包括”、“具备”、“具有”、“包含”及其变化的使用,具有包括之后列举的项目、其等同物和附加项目的意思。
“或(或者)”的用词,或任何使用“或(或者)”描述的用语,可解释为所述描述的用语中的其中一个、大于一个,或全部的意思。
前、后、左、右、顶、底、上、下,及水平、垂直的引用都是为了方便描述,并非限定本发明中任一构成组件的位置与空间配置。因此,上述说明与附图只是示例性的。

Claims (10)

1.一种弹性波装置,其特征在于:所述弹性波装置包含:具有芯片粘接面布线图案和内部布线图案的封装基板、电连接于所述封装基板的装置芯片,及覆盖所述装置芯片并连接所述内部布线图案的金属层。
2.根据权利要求1所述的弹性波装置,其特征在于:所述金属层不连接所述芯片粘接面布线图案。
3.根据权利要求1所述的弹性波装置,其特征在于:所述金属层连接所述芯片粘接面布线图案。
4.根据权利要求3所述的弹性波装置,其特征在于:所述金属层连接所述封装基板的侧面,所述金属层与所述封装基板的侧面接触部分的长度,为所述封装基板的厚度的一半以上。
5.根据权利要求1至4中任一项所述的弹性波装置,其特征在于:所述内部布线图案为接地用布线图案。
6.根据权利要求1所述的弹性波装置,其特征在于:所述弹性波装置还包含设置在所述装置芯片与所述金属层间的绝缘体层。
7.根据权利要求6所述的弹性波装置,其特征在于:所述绝缘体层连接所述封装基板的芯片粘接面,所述金属层借由所述绝缘体层连接所述芯片粘接面,但不与所述芯片粘接面布线图案连接。
8.根据权利要求1所述的弹性波装置,其特征在于:所述芯片粘接面布线图案由金或包含金的合金形成,所述内部布线图案由铜或包含铜的合金形成。
9.根据权利要求1所述的弹性波装置,其特征在于:所述装置芯片的基板是压电基板和由蓝宝石、硅、氧化铝、尖晶石、水晶或玻璃形成的支撑基板接合而成的基板。
10.根据权利要求1所述的弹性波装置,其特征在于:所述弹性波装置还包含安装于所述封装基板的无源元件与安装于所述封装基板的集成电路。
CN202211198887.0A 2021-10-04 2022-09-29 弹性波装置 Pending CN115940865A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021163446A JP2023054533A (ja) 2021-10-04 2021-10-04 弾性波デバイス
JP2021-163446 2021-10-04

Publications (1)

Publication Number Publication Date
CN115940865A true CN115940865A (zh) 2023-04-07

Family

ID=85834144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211198887.0A Pending CN115940865A (zh) 2021-10-04 2022-09-29 弹性波装置

Country Status (2)

Country Link
JP (1) JP2023054533A (zh)
CN (1) CN115940865A (zh)

Also Published As

Publication number Publication date
JP2023054533A (ja) 2023-04-14

Similar Documents

Publication Publication Date Title
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US9070693B2 (en) Semiconductor package and manufacturing method thereof
US6308938B1 (en) Semiconductor integrated circuit device
US6448111B1 (en) Method of manufacturing a semiconductor device
JP5819475B2 (ja) 指紋認証チップ実装モジュール及びその製造方法
US6633078B2 (en) Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal
US8129824B1 (en) Shielding for a semiconductor package
US7091064B2 (en) Method and apparatus for attaching microelectronic substrates and support members
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
US20020056561A1 (en) Semiconductor device
JP2006060128A (ja) 半導体装置
KR20020072201A (ko) 반도체장치
KR101010556B1 (ko) 반도체 장치 및 그 제조 방법
JP2002270717A (ja) 半導体装置
KR101772490B1 (ko) 인쇄회로기판 어셈블리
KR20050021905A (ko) 반도체 장치용 패키지
US20020027272A1 (en) Semiconductor device, semiconductor package for use therein, and manufacturing method thereof
CN115940865A (zh) 弹性波装置
US8105871B2 (en) Semiconductor device and manufacturing method of the same
US20050023666A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
US20080296783A1 (en) Resin molded semiconductor device
JP3666576B2 (ja) 多層モジュールおよびその製造方法
US20150187676A1 (en) Electronic component module
US6204563B1 (en) Semiconductor device
JP2008078164A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination