JP2015134417A - 液体吐出装置、ヘッドユニットおよび液体吐出装置の制御方法 - Google Patents

Abstract

【課題】波形を選択するスイッチ（選択部）を簡易化するとともに、消費電力を抑える。【解決手段】駆動信号ＣＯＭ−Ａ１、ＣＯＭ−Ｂ１を含む複数の元駆動信号を生成する元駆動信号生成部１５と、上記複数の元駆動信号のいずれか１つを選択可能な選択部２３０と、当該１つの元駆動信号に応じた電圧Ｖoutの駆動信号を生成するドライバー３０と、駆動信号に応じて変位する圧電素子４０と、圧電素子４０の変位により内部体積が変化するキャビティ４３１と、キャビティ４３１の内部体積の変化に応じてキャビティ４３１の液体を吐出するために設けられたノズル４５１と、を具備する。【選択図】図１３

Description

本発明は、液体吐出装置、ヘッドユニットおよび液体吐出装置の制御方法に関する。

インクを吐出して画像や文書を印刷するインクジェットプリンターには、圧電素子（例えばピエゾ素子）を用いたものが知られている。圧電素子は、ヘッドユニット（印刷ヘッド）において複数のノズルのそれぞれに対応して設けられ、それぞれが駆動信号にしたがって駆動されることによって、ノズルから所定のタイミングで所定量のインク（液体）が吐出される。圧電素子は、電気的にみればキャパシターのような容量性負荷であり、各ノズルの圧電素子を動作させるためには十分な電流を供給する必要がある。
このため、従来では駆動信号を増幅回路で増幅し、増幅された駆動信号をヘッドユニットに供給して、圧電素子を駆動する構成となっている。

このような構成において階調を表現する場合、２種以上の駆動信号を用意し、増幅された２種以上の駆動信号において、階調に応じて組み合わせて、圧電素子に供給する構成も知られている。例えば、駆動信号として前半パターンと後半パターンとをそれぞれ有するＡ波形、Ｂ波形を用意すれば、（前半−後半）の組み合わせとして、（Ａ−Ａ）、（Ａ−Ｂ）、（Ｂ−Ａ）、（Ｂ−Ｂ）の４通りが存在する。そして、４通りのなかから、階調に応じた組み合わせを選択して、圧電素子に供給すれば、階調に応じた量のインクを吐出させて、階調を表現することが可能になる。

Ａ波形、Ｂ波形から階調に応じた組み合わせを選択するスイッチとしては、トランスファーゲートが用いられることが多い。このトランスファーゲートは、Ｐ型とＮ型とを組み合わせた単純な構成ではない。その理由は、増幅された駆動信号の電圧範囲、すなわち圧電素子の駆動電圧範囲が０〜４２ボルトの範囲に及ぶためである。このため、いわゆるフローティングゲートを採用して、入出力電圧の変化に対してゲート・ソース間の電位差を小さく保ちながらスイッチさせるトランスファーゲートも提案されている（特許文献１参照）。

特開２００４−３６３９９７号公報

しかしながら、上記トランスファーゲートは、構成が複雑であり、消費電力も大きい。Ａ波形、Ｂ波形から選択する構成であれば、スイッチとしてのトランスファーゲートは２組で済むが、擬似解像度を上げる場合等には、トランスファーゲートの個数が３組以上必要となり、構成の複雑化や電力消費が問題となる。
そこで、本発明のいくつかの態様の目的の一つは、特に波形を選択するスイッチ（選択部）の構成を簡易化するとともに、当該選択部での消費電力を抑えた液体吐出装置、ヘッドユニットおよび液体吐出装置の制御方法を提供することにある。

上記目的の一つを達成するために、本発明の一態様に係る液体吐出装置は、第１元駆動信号および第２元駆動信号を含む複数の元駆動信号を生成する元駆動信号生成部と、前記第１元駆動信号および第２元駆動信号を含む複数の元駆動信号のいずれか１つの元駆動信号を選択可能な選択部と、前記１つの元駆動信号に応じた電圧の駆動信号を生成するドライバーと、前記駆動信号に応じて変位する圧電素子と、前記圧電素子の変位により内部体積が変化するキャビティと、前記キャビティの内部体積の変化に応じて前記キャビティ内の液体を吐出するために設けられたノズルと、を具備することを特徴とする。

上記一態様に係る液体吐出装置によれば、元駆動信号に応じた電圧の駆動信号を生成するドライバーの上流側に、第１元駆動信号および第２元駆動信号を含む複数の元駆動信号のいずれかを選択する選択部が位置する。このため、選択部を構成する素子（例えば、トランスファーゲート）の入出力特性に、広い電圧範囲が要求されないので、構成の簡易化や低消費電力化を図ることができる。

上記一態様において、電荷を供給する電荷供給源と、前記電荷供給源により第１電圧が印加された第１信号経路と、前記電荷供給源により前記第１電圧よりも高い第２電圧が印加された第２信号経路と、を有し、前記ドライバーは、前記１つの元駆動信号に応じた電圧と前記圧電素子の保持電圧とに応じて、前記圧電素子と前記電荷供給源とを、前記第１信号経路または前記第２信号経路の少なくとも一方を経由させて電気的に接続する構成としても良い。

この構成によれば、ドライバーが、圧電素子と電荷供給源との間を、第１信号経路または第２信号経路を経由させて電気的に接続することによって、圧電素子を充電および放電させる。この充電については、第１電圧、第２電圧という順番で、また、放電については、第２電圧、第１電圧という順番で、段階的に進行するので、電源電圧間で一気に行う従来構成と比較してエネルギー効率を高くすることができる。また、ドライバーは、圧電素子の充放電について、当該圧電素子と電荷供給源との間を、第１信号経路または第２信号経路を経由させて電気的に接続することによって実行する。このため、ドライバーが入力する元駆動信号の電圧振幅は小さくも良いし、入力インピーダンスも高くて良い。

上記一態様または構成において、前記元駆動信号生成部は、前記第１元駆動信号を遅延させた第３元駆動信号を出力するとともに、前記第２元駆動信号を遅延させた第４元駆動信号を出力する遅延ユニットを含み、前記選択部は、前記第１元駆動信号、前記第２元駆動信号、前記第３元駆動信号および前記第４元駆動信号を含む複数の元駆動信号のいずれか１つを選択可能としても良い。
第１元駆動信号を遅延させることによって第３元駆動信号が出力され、第２元駆動信号を遅延させることによって第４元駆動信号が出力されて、選択部が、第１元駆動信号、第２元駆動信号、第３元駆動信号および第４元駆動信号を含む複数の元駆動信号のいずれか１つを選択するので、駆動に用いる元駆動信号に多様性を持たせることができる。

ここで、遅延ユニットを含む構成において、前記選択部が選択する元駆動信号は、アナログ信号であっても良いし、デジタル信号でも良い。
詳細には、遅延ユニットを含む構成において、前記選択部は、前記第１元駆動信号、前記第２元駆動信号、前記第３元駆動信号および前記第４元駆動信号を含む複数の元駆動信号をアナログ信号で入力していずれか１つを選択可能としても良い。
また、遅延ユニットを含む構成において、前記選択部に対応するＤ／Ａ変換器を有し、前記選択部は、前記第１元駆動信号、前記第２元駆動信号、前記第３元駆動信号および前記第４元駆動信号を含む複数の元駆動信号をデジタル信号で入力していずれか１つを選択可能なように設計され、前記Ｄ／Ａ変換器は、前記１つの元駆動信号をアナログ信号に変換して、前記ドライバーに供給しても良い。選択部がデジタル信号の元駆動信号を選択する場合、当該選択部を単なるデータセレクターで構成することができる。

なお、本発明は、種々の態様で実現することが可能であり、例えば液体吐出装置の制御方法や、ヘッドユニットの単体など、様々な態様で実現することができる。

印刷装置の制御ユニットおよびヘッドユニットの概略構成を示す図である。 ヘッドユニットにおける吐出部の構成を示す図である。 ヘッドユニットにおけるノズル配列を示す図である。 ノズル配列とインク滴の吐出によるドットとの関係を示す図である。 ノズル配列とインク滴の吐出によるドットとの関係を示す図である。 ノズル配列とインク滴の吐出によるドットとの関係を示す図である。 ヘッドユニットにおける選択制御部の構成を示す図である。 ヘッドユニットにおけるデコーダーのデコード内容を示す図である。 ヘッドユニットにおける選択部の構成を示す図である。 ヘッドユニットに供給される元駆動信号ＣＯＭ等の一例を示す図である。 選択制御部の動作を説明するための図である。 選択部により選択される元駆動信号Ｖinを示す図である。 印刷装置の要部構成を示すブロック図である。 ヘッドユニットにおけるドライバーの構成の一例を示す図である。 ドライバーにおける各レベルシフターの動作範囲を示す図である。 ドライバーにおける入力と出力との関係の一例を示す図である。 レベルシフターにおける入力と出力との関係の一例を示す図である。 ドライバーにおける電流（電荷）の流れを説明するための図である。 ドライバーにおける電流（電荷）の流れを説明するための図である。 ドライバーにおける電流（電荷）の流れを説明するための図である。 ドライバーにおける電流（電荷）の流れを説明するための図である。 補助電源回路の構成の一例を示す図である。 補助電源回路の動作を示す図である。 実施形態における圧電素子の充放電の損失を示す図である。 比較例（その１）における圧電素子の充放電の損失を示す図である。 応用例（その１）に係る制御ユニットの構成を示すブロック図である。 応用例（その１）に係るヘッドユニット構成を示すブロック図である。 応用例（その２）に係るヘッドユニット構成を示すブロック図である。 比較例（その２）における印刷装置の概略構成を示す図である。 比較例（その２）における選択部の構成を示す図である。

以下、図面を参照して本発明を実施するための形態について説明する。

＜印刷装置の全体構成＞
この実施形態に係る印刷装置は、ホストコンピューターから供給された画像データに応じてインクを吐出することによって紙などの印刷媒体にインクドット群を形成し、これにより、当該画像データに応じた画像（文字、図形等を含む）を印刷するインクジェットプリンター、すなわち液体吐出装置である。

図１は、印刷装置１の概略構成を示す図である。
この図に示されるように、印刷装置１は、ホストコンピューターから供給された画像データに基づいて画像の印刷のための演算処理を実行する制御ユニット１０と、複数のノズルを有するヘッドユニット２０とを含んだ構成となっている。なお、制御ユニット１０とヘッドユニット２０とは、フレキシブルケーブル１９０を介して電気的に接続される。また、ヘッドユニット２０は、印刷媒体の送り方向（副走査方向）に対してほぼ直交する方向（主走査方向）に移動可能なキャリッジ（図示省略）に搭載される。

制御ユニット１０は、主制御部１２０と、ＤＡＣ（Digital to Analog Converter）１６１〜１６８と、主電源回路１８０とを含む。
主制御部１２０は、ホストコンピューターから取得した画像データに基づいて、画像展開処理や、色変換処理、インク色分版処理、ハーフトーン処理などの印刷のための演算処理を実行して、ヘッドユニット２０のノズルからインクを吐出させるための複数種類の信号を生成する。複数種類の信号には、デジタルデータＡ１〜Ａ４、Ｂ１〜Ｂ４や、選択制御部２２０に供給される各種の信号、具体的には、クロック信号Ｓck、データ信号Ｄata、制御信号ＬＡＴ１〜ＬＡＴ４、ＣＨ１〜ＣＨ４が含まれる。

なお、主制御部１２０が実行する印刷のための各演算処理は、ホストコンピューターが実行する場合もある。この演算処理の内容は、印刷装置の技術分野において周知の事項であるため、説明を省略する。
また、印刷装置１としては、ヘッドユニット２０を搭載したキャリッジを主走査方向に移動させるキャリッジモーターや、印刷媒体を副走査方向に搬送するための搬送モーターなどを含み、また、制御ユニット１０としては、これらのモーターに駆動信号を供給する構成を含むが、同様に周知の事項であるため、説明を省略する。

ＤＡＣ１６１は、デジタルデータＡ１をアナログの元駆動信号ＣＯＭ−Ａ１に変換してヘッドユニット２０に供給する。同様に、ＤＡＣ１６２〜１６８は、デジタルデータＢ１、Ａ２、Ｂ２、Ａ３、Ｂ３、Ａ４、Ｂ４を、アナログの元駆動信号ＣＯＭ−Ｂ１、ＣＯＭ−Ａ２、ＣＯＭ−Ｂ２、ＣＯＭ−Ａ３、ＣＯＭ−Ｂ３、ＣＯＭ−Ａ４、ＣＯＭ−Ｂ４に変換してヘッドユニット２０に供給する。
なお、元駆動信号ＣＯＭ−Ａ１〜Ａ４、ＣＯＭ−Ｂ１〜Ｂ４の電圧範囲は、本実施形態では例えば０〜４．２ボルトである。また、元駆動信号ＣＯＭ−Ａ１が第１元駆動信号の例であり、元駆動信号ＣＯＭ−Ｂ１が第２元駆動信号の例である。

主電源回路１８０は、制御ユニット１０の各部やヘッドユニット２０に電源電圧を供給し、特にヘッドユニット２０に対して電源電圧としてＶp、Ｇを供給する。
なお、Ｇ（グランド）は接地電位であり、この説明において特に説明のない限り、電圧ゼロの基準としている。また、電圧Ｖpは、実施形態においてグランドＧに対し高位側としている。

ヘッドユニット２０には、特に図示しないが、インクがインク容器から流路を介して供給される。ヘッドユニット２０は、補助電源回路（電荷供給源）５０、選択制御部２２０および選択部２３０のほか、ドライバー３０と圧電素子（ピエゾ素子）４０との複数組を含む。

補助電源回路５０は、主電源回路１８０による電源電圧Ｖp、Ｇを用いて電圧Ｖ_０〜Ｖ_６を生成し、複数のドライバー３０にわたって共通に供給する。なお、補助電源回路５０の詳細な構成については詳述する。

選択制御部２２０は、主制御部１２０から供給された各種信号にしたがって選択部２３０の選択を制御するものである。
選択部２３０は、ドライバー３０および圧電素子４０の複数組のそれぞれに対応して設けられ、元駆動信号ＣＯＭ−Ａ１〜Ａ４、ＣＯＭ−Ｂ１〜Ｂ４のいずれかを、選択制御部２２０による制御にしたがって選択して、ドライバー３０の入力端に（選択された１つの）元駆動信号Ｖinとして供給する。

ドライバー３０は、補助電源回路５０から供給される電圧Ｖ_０〜Ｖ_６を用い、選択部２３０から供給される元駆動信号Ｖinにしたがった電圧Ｖoutの駆動信号を出力して圧電素子４０を駆動する。
圧電素子４０の一端は、対応するドライバー３０の出力端に接続される一方、圧電素子４０の他端は、電圧Ｖ_ＢＳに保たれた給電線に共通接続されている。このため、圧電素子４０に保持される電圧は、電圧Ｖoutと電圧Ｖ_ＢＳとの差となる。

上述したように圧電素子４０は、ヘッドユニット２０における複数のノズルのそれぞれに対応して設けられて、ドライバー３０による駆動信号の電圧Ｖoutにしたがった駆動によってインクを吐出させる。そこで次に、圧電素子４０への駆動によってインクを吐出させるための構成について簡単に説明する。

図２は、ヘッドユニット２０において、ノズル１個分に対応した吐出部４００の概略構成を示す図である。
図に示されるように、吐出部４００は、圧電素子４０と振動板４２１とキャビティ（圧力室）４３１とリザーバー４４１とノズル４５１とを含む。このうち、振動板４２１は、図において上面に設けられた圧電素子４０によって変形（屈曲振動）し、インクが充填されるキャビティ４３１の内部体積を拡大／縮小させるダイヤフラムとして機能する。ノズル４５１は、ノズルプレート４３２に設けられるとともに、キャビティ４３１に連通する開口部である。

この図で示される圧電素子４０は、一般にユニモルフ（モノモルフ）型と呼ばれ、圧電体４０１を一対の電極４１１、４１２で挟んだ構造である。この構造の圧電体４０１にあっては、電極４１１、４１２の間に印加された電圧に応じて、電極４１１、４１２、振動板４２１とともに図において中央部分が両端部分に対して上下方向に撓む。具体的には、圧電素子４０は、駆動信号の電圧Ｖoutが高くなると、上方向に撓む一方、電圧Ｖoutが低くなると、下方向に撓む構成となっている。この構成において、上方向に撓めば、キャビティ４３１の内部体積が拡大するので、インクがリザーバー４４１から引き込まれる一方、下方向に撓めば、キャビティ４３１の内部体積が縮小するので、縮小の程度によっては、インクがノズル４５１から吐出される。
なお、圧電素子４０は、ユニモルフ型に限らず、バイモルフ型や積層型など、圧電素子４０を変形させてインクのような液体を吐出させることができる型であれば良い。また、圧電素子４０は、屈曲振動に限られず、縦振動を用いる構成でも良い。

図３は、ノズル４５１の配列の一例を示す図である。また、図４（ａ）は、図３の部分拡大図である（図５の（ａ）、図６（ａ）も同様である）。なお、これらの図では、印刷媒体が紙面奥側に位置するものとして、ノズル４５１の配列を示している。
これらの図に示されるように、ノズル４５１は、２列で配列している。詳細には、ノズル４５１は、１列分でみたとき、複数個のノズル４５１が副走査方向に沿ってピッチＰｖで配置する一方、２列同士では、主走査方向にピッチＰｈだけ離間して、かつ、副走査方向にピッチＰｖの半分だけシフトした関係となっている。
なお、ノズル４５１は、カラー印刷する場合には、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）などの各色に対応したパターンが例えば主走査方向に沿って設けられるが、この説明では、簡略化するために、単色印刷するものとして説明する。

ノズル４５１（圧電素子４０）の個数を、説明の便宜のためにｍ個としている。また、各ノズル４５１を区別するために、図４（ａ）において主走査方向の下流側（図では右側）の列にあっては、副走査方向の上流側（図では上側）から下流側に向かって順に、丸数字で奇数の１、３、５、…、を付与し、主走査方向の上流側（図では左側）の列にあっては、副走査方向の上流側から順に、丸数字で偶数の２、４、６、…、を付与している。

図４の（ｂ）は、同図の（ａ）に示したノズル配列による画像形成の基本解像度を説明するための図である。
詳細には、図４の（ｂ）は、丸数字が付されたノズル４５１から吐出されるインク滴の着弾により形成されるドットを示している。なお、本実施形態では、後述するようにインク滴の量に応じて、大ドット、中ドット、小ドットおよび非記録の４階調を表現することができるが、ここでは、簡易的に説明するために、ドットのサイズを一定としている。

ヘッドユニット２０が、主走査方向に速度ｖで移動するとき、同図に示されるように、インク滴の着弾によって形成されるドットの（主走査方向の）間隔Ｄと、当該速度ｖとは、次のような関係にある。
すなわち、ドット間隔Ｄは、速度ｖを、圧電素子４０の駆動信号の周波数ｆで除した値（＝ｖ／ｆ）、換言すれば、インク滴が繰り返し吐出される周期（１／ｆ）においてヘッドユニット２０が移動する距離で示される。また、２列のノズル４５１から吐出されるインク滴が、印刷媒体において、この例では同一列で揃うように着弾させるため、ピッチＰｈは、ドット間隔Ｄに対して係数ｎで比例する関係にある。

ここで、圧電素子４０の駆動信号の周波数が一定である場合、速度ｖを低下させれば、ドットの間隔Ｄが短くなるので、解像度を高めることができる。ただし、印刷時間が長くなり、印刷媒体の生産性が低下する。
そもそも図４の（ｂ）で示したドットの配列は、各ノズル４５１の圧電素子４０を共通のタイミングで制御する場合の例である。そこで、圧電素子４０を互いに異なる駆動タイミングで制御して、速度ｖを低下させずに、解像度を擬似的に高めることについて検討してみる。

図５の（ｂ）は、各ノズル４５１の圧電素子４０を４系統のタイミングで制御する場合の例である。この例では、丸数字を４で割った余りが「０」となる４、８、…、のノズル４５１の圧電素子４０を基準の駆動信号で駆動した場合に、他のノズル４５１の圧電素子４０について、位相を９０度（π／２）ずつ遅延させたタイミングで駆動した例である。詳細には、丸数字を４で割った余りが「３」となる３、７、…、のノズル４５１の圧電素子４０を、当該駆動信号の位相を９０度遅延させたタイミングで駆動し、丸数字を４で割った余りが「２」となる２、６、…、のノズル４５１の圧電素子４０を、当該駆動信号の位相を１８０度遅延させたタイミングで駆動し、丸数字を４で割った余りが「１」となる１、５、…、のノズル４５１の圧電素子４０を、当該駆動信号の位相を２７０度遅延させたタイミングで駆動する例である。
この例では、主走査方向の分解能が図４（ｂ）と比較して４倍に高められる。

ただし、この例では、各ノズル４５１の圧電素子に対する駆動タイミングが固定的であるので、曲線のスムースや線の位置を精度良く再現することができない。そこで次に、この点を改善するために、各ノズル４５１の圧電素子４０を、複数系統のタイミングのいずれかで制御して、形成するドットの自由度を高くした場合の例について説明する。

図６の（ｂ）は、各ノズル４５１の圧電素子４０を、４系統のタイミングのいずれかで制御する場合の例である。
図６の（ｂ）では、例えば、丸数字４、８、…、のノズル４５１の圧電素子４０が異なるタイミングで駆動される。また例えば丸数字２、６、…、のノズル４５１の圧電素子４０についても異なるタイミングで駆動される。このような駆動によれば、各ノズル４５１の圧電素子に対する駆動タイミングを、曲線や線の位置に応じて、４系統のいずれか選択することによって、曲線をスムースに描画するとともに、線等の位置精度を高めることができる。
もちろん、駆動タイミングの系統数を増やせば、さらに高精細な印刷が可能になるが、以降については、系統数を「４」とした場合を例にとって説明する。

なお、各ノズル４５１の圧電素子４０を４系統のタイミングのいずれかで制御する場合には、次のような制限がある。
（１）ヘッドユニット２０が、主走査方向に速度ｖで移動するとき、あるノズル４５１でみたとき、インク滴はドット間隔Ｄ未満で吐出されない。換言すれば、当該ノズル４５１の圧電素子４０は駆動信号の周期未満の間隔で駆動されない。
（２）あるノズルについて着目したとき、当該ノズルの駆動タイミングは、いずれかの系統の駆動タイミングで固定的となる。例えば、図６の（ｂ）において丸数字の６のノズル４５１は、基準の駆動信号で駆動され、丸数字の５のノズル４５１は、基準の駆動信号に対して位相が９０度遅延した駆動信号で駆動される。ただし、制限の（２）については、あるノズルについての駆動タイミングを、印刷の途中で、ある系統から別の系統に乗り換える構成によって回避可能である。

元駆動信号ＣＯＭ−Ａ１〜Ａ４（ＣＯＭ−Ｂ１〜Ｂ４）、ＬＡＴ１〜ＬＡＴ４、ＣＨ１〜ＣＨ４は、各系統に対応している。ここで、系統を区別するために、元駆動信号ＣＯＭ−Ａ１（ＣＯＭ−Ｂ１）、ＬＡＴ１、ＣＨ１で規定される系統を「第１系統」と表記し、同様に、元駆動信号ＣＯＭ−Ａ２〜Ａ４（ＣＯＭ−Ｂ２〜Ｂ４）、ＬＡＴ２〜４、ＣＨ２〜ＣＨ４で規定される系統を「第２系統」、「第３系統」、「第４系統」と表記する。

図７は、図１における選択制御部２２０の構成を示す図である。
この図に示されるように、選択制御部２２０には、クロック信号Ｓck、データ信号Ｄata、制御信号ＬＡＴ１〜ＬＡＴ４、ＣＨ１〜ＣＨ４が制御ユニット１０から供給される。選択制御部２２０は、圧電素子４０（ノズル４５１）のそれぞれに対応して、シフトレジスタ（Ｓ／Ｒ）２１０とラッチ回路２２４とデコーダー２２６との組を含む。

ここで、データ信号Ｄataは、画像の１ドットを形成するにあたって、１つのノズルから吐出させるインク量を規定するほか、当該１ドットを、４系統のうち、どの系統で駆動されるべきかを規定するデータを含む。本実施形態では、非記録、小ドット、中ドットおよび大ドットの４階調を表現するので、インク量を規定するデータは２ビットであり、また、系統数も「４」であるので、駆動系統を規定するデータも２ビットである。データ信号Ｄataは、クロック信号Ｓckに同期して圧電素子４０（ノズル）毎に、ヘッドユニット２０の主走査に合わせて主制御部１２０からシリアルで供給される。
供給されたデータ信号Ｄataを、ノズルに対応して、一旦保持するための回路がシフトレジスタ２２２である。詳細には、圧電素子４０（ノズル）の個数に対応したｍ段のシフトレジスタ２２２が互いに縦続接続されるとともに、シリアルで供給されたデータ信号Ｄataが、クロック信号Ｓckにしたがって順次後段に転送される構成となっている。
このため、クロック信号Ｓckに同期してデータ信号Ｄataが選択制御部２２０に供給されるとともに、すべてのシフトレジスタ２２２のそれぞれに対応したデータ信号Ｄataが順次転送された時点でクロック信号Ｓckの供給が停止すると、シフトレジスタ２２２のそれぞれは、自身に対応したデータ信号Ｄataを保持した状態となる。
なお、圧電素子４０がｍ個である場合に、シフトレジスタ２２２を区別するために、データ信号Ｄataが供給される上流側から順番に１段、２段、…、ｍ段と表記している。

ラッチ回路２２４は、シフトレジスタ２２２で保持されたデータ信号Ｄataを、制御信号ＬＡＴ１〜ＬＡＴ４のうち、当該データ信号Ｄataが規定する系統の制御信号の立ち上がりでラッチする。例えば、シフトレジスタ２２２で保持されたデータ信号Ｄataが第２系統での駆動を規定している場合、ラッチ回路２２４は、当該データ信号Ｄataを制御信号ＬＡＴ２の立ち上がりでラッチする。

デコーダー２２６は、ラッチ回路２２４によってラッチされたデータ信号Ｄataを保持するとともにデコードして、当該データ信号Ｄataが規定する系統の期間Ｔ１、Ｔ２ごとに、選択信号Ｓel-a〜Ｓel-hを出力する。なお、デコーダー２２６におけるデコード内容については、後述する図８に示される内容となっている。

図９は、図１における選択部２３０の構成を示す図である。
この図の（ａ）に示されるように、選択部２３０には、８個のトランスファーゲート２３２ａ〜２３２ｈを有する。トランスファーゲート２３２ａの入力端には、元駆動信号ＣＯＭ−Ａ１が供給され、同様に、トランスファーゲート２３２ｂ〜２３２ｈの入力端には、元駆動信号の「−」（ハイフン以降で表記すると、順にＢ１、Ａ２、Ｂ２、Ａ３、Ｂ３、Ａ４、Ｂ４が供給される。
トランスファーゲート２３２ａは、デコーダー２２６からの選択信号Ｓel-aが例えばＨレベルであれば、入力端および出力端の間を導通（オン）させ、選択信号Ｓel-aがＬレベルであれば、入力端および出力端の間を非導通（オフ）させる。トランスファーゲート２３２ｂ〜２３２ｈについても同様に、それぞれ選択信号Ｓel-b〜Ｓel-hに応じて、入力端および出力端の間をオンオフさせる。
トランスファーゲート２３２ａ〜２３２ｈの出力端は、共通接続されてドライバー３０への入力端となっている。

なお、 元駆動信号ＣＯＭ−Ａ１〜Ａ４、ＣＯＭ−Ｂ１〜Ｂ４の電圧範囲は、上述したように０〜４．２ボルトである。このため、元駆動信号ＣＯＭ−Ａ１を入力とするトランスファーゲート２３２ａについては、図９の（ｂ）に示されるように、Ｐ型およびＮ型を相補的に組み合わせたトランジスターと、インバーター（ＮＯＴ回路）とで構成することができる。トランスファーゲート２３２ｂ〜２３２ｈについても同様な構成となる。

このように構成された選択制御部２２０および選択部２３０の動作を説明する前に、元駆動信号ＣＯＭ−Ａ１〜Ａ４、Ｂ１〜Ｂ４の波形について説明する。

図１０は、元駆動信号ＣＯＭ−Ａ１〜Ａ４、Ｂ１〜Ｂ４の波形を示す図である。
第１系統に対応する元駆動信号ＣＯＭ−Ａ１、ＣＯＭ−Ｂ１に対して、第２系統に対応する元駆動信号ＣＯＭ−Ａ２、ＣＯＭ−Ｂ２は、位相が９０度だけ遅延した関係にある。すなわち、第１系統に対する第２系統が遅延する位相量はπ／２となっている。同様に、第２系統に対して、第３系統に対応する元駆動信号ＣＯＭ−Ａ３、ＣＯＭ−Ｂ３は、位相が９０度だけ遅延し、さらに、第３系統に対して、第４系統に対応する元駆動信号ＣＯＭ−Ａ４、ＣＯＭ−Ｂ４は、位相が９０度だけ遅延した関係となっている。
第１系統から第４系統までのうち、第１系統で代表して説明すると、元駆動信号ＣＯＭ−Ａ１は、周期Ｔaの前半の期間Ｔ１における台形波形Ａｄｐ１と、後半の期間Ｔ２における台形波形Ａｄｐ２との繰り返し波形となっている。なお、台形波形Ａｄｐ１、Ａｄｐ２とは、本実施形態では互いにほぼ同一の波形であり、仮にそれぞれがドライバー３０に供給されて、圧電素子４０が駆動されたと仮定したならば、ノズル４５１から所定量、具体的には中程度の量のインクがそれぞれ吐出させる波形である。

元駆動信号ＣＯＭ−Ｂ１は、期間Ｔ１の台形波形Ｂｄｐ１と、期間Ｔ２の台形波形Ｂｄｐ２とを連続させた波形となっている。本実施形態において台形波形Ｂｄｐ１、Ｂｄｐ２とは、互いに異なる波形である。このうち、台形波形Ｂｄｐ１は、ノズル４５１の開口部付近のインクを微振動させてインクの粘度の増大を防止するための波形である。このため、仮に台形波形Ｂｄｐ１がドライバー３０に供給されて圧電素子４０が駆動されたとしても、ノズル４５１からインク滴が吐出されない。また、台形波形Ｂｄｐ２は、台形波形Ａｄｐ１（Ａｄｐ２）とは異なる波形となっている。仮に台形波形Ｂｄｐ２がドライバー３０に供給されて圧電素子４０が駆動されたとしたならば、ノズル４５１から上記所定量よりも少ない量のインクが吐出されるような波形である。
なお、台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２の開始タイミングでのレベルと、終了タイミングでの電圧とは、いずれもＶcで共通である。また、周期Ｔaは、ドット間隔Ｄと、ヘッドユニット２０の主走査方向の速度ｖとで定まる周波数ｆの逆数（＝１／ｆ）である。

次に、選択制御部２２０および選択部２３０の動作について説明する。

図１１は、選択制御部の動作を説明するための図である。
周期Ｔaのうち、制御信号ＬＡＴ１が立ち上がってから制御信号ＣＨ１が立ち上がるまでの期間が第１系統の前半の期間Ｔ１として規定され、周期Ｔaのうち、制御信号ＣＨ１が立ち上がってから次の制御信号ＬＡＴが立ち上がるまでの期間が第１系統における後半の期間として規定される。
第１系統の制御信号ＬＡＴ１、ＣＨ１に対して、第２系統に対応する制御信号ＬＡＴ２、ＣＨ２は、位相が９０度だけ遅延した関係にあり、同様に、第２系統に対して、第３系統に対応する制御信号ＬＡＴ３、ＣＨ３は、位相が９０度だけ遅延した関係にあり、さらに、当該第３系統に対して、第４系統に対応する制御信号ＬＡＴ４、ＣＨ４は、位相が９０度だけ遅延した関係となっている。
なお、図１１では省略されているが、第２系統についても、制御信号ＬＡＴ１、ＣＨ１によって期間Ｔ１、Ｔ２で規定される。第３系統および第４系統についても同様である。第２系統、第３系統および第４系統の期間Ｔ１、Ｔ２は、第１系統の期間Ｔ１、Ｔ２に対して位相が９０度ずつ順次遅延した関係にある。

一方、データ信号Ｄataが、主制御部１２０からノズル毎に、クロック信号Ｓckに同期してシリアルで供給されて、ノズルに対応するシフトレジスタ２２２において順次転送される。そして、クロック信号Ｓckの供給が停止すると、シフトレジスタ２２２のそれぞれには、ノズルに対応したデータ信号Ｄataが保持された状態になる。なお、データ信号Ｄataは、シフトレジスタ２２２における最終ｍ段、…、２段、１段のノズルに対応した順番で供給される。
ここで、データ信号Ｄataが第１系統を規定する場合に、制御信号ＬＡＴ１が立ち上がると、ラッチ回路２２４のそれぞれは、シフトレジスタ２２２に保持されたデータ信号Ｄataを一斉にラッチする。図１１において、Ｌ１、Ｌ２、…、Ｌｍは、データ信号Ｄataが第１系統を規定する場合に、１段、２段、…、ｍ段のシフトレジスタ２２２に対応するラッチ回路２２４によってラッチされたデータ信号Ｄataを示している。
なお、図示省略しているが、データ信号Ｄataが第２系統を規定する場合、制御信号ＬＡＴ２が立ち上りで、シフトレジスタ２２２に保持されたデータ信号Ｄataがラッチされる。同様に、データ信号Ｄataが第３系統、第４系統を規定する場合、制御信号ＬＡＴ３、ＬＡＴ４が立ち上りで、シフトレジスタ２２２に保持されたデータ信号Ｄataがラッチされる。

デコーダー２２６は、ラッチされたデータ信号Ｄataが第１系統を規定する場合、当該データ信号Ｄataで規定されるインク量に応じて、第１系統の期間Ｔ１、Ｔ２のそれぞれにおいて、選択信号Ｓel-a、Ｓel-bの論理レベルを図８に示されるように出力し、他の選択信号Ｓel-c〜Ｓel-hをＬレベルとする。
すなわち、当該データ信号Ｄataで規定されるインク量が大ドットである場合、期間Ｔ１、Ｔ２において選択信号Ｓel-aをＨレベルとし、Ｓel-bをＬレベルとする。当該データ信号Ｄataで規定されるインク量が中ドットである場合、期間Ｔ１において選択信号Ｓel-aをＨレベルとし、Ｓel-bをＬレベルとし、期間Ｔ２において選択信号Ｓel-aをＬレベルとし、Ｓel-bをＨレベルとする。当該データ信号Ｄataで規定されるインク量が小ドットである場合、期間Ｔ１において選択信号Ｓel-a、Ｓel-bをともにＬレベルとし、期間Ｔ２において選択信号Ｓel-aをＬレベルとし、Ｓel-bをＨレベルとする。当該データ信号Ｄataで規定されるインク量が非記録である場合、期間Ｔ１において選択信号Ｓel-aをＬレベルとし、Ｓel-bをＨレベルとし、期間Ｔ２において選択信号Ｓel-a、Ｓel-bをともにＬレベルとする。
なお、ラッチされたデータ信号Ｄataが第２系統を規定する場合、当該データ信号Ｄataで規定されるインク量に応じて、第２系統の期間Ｔ１、Ｔ２のそれぞれにおいて、選択信号Ｓel-c、Ｓel-dの論理レベルを、第１系統の選択信号Ｓel-a、Ｓel-bと同様な関係で出力し、他の選択信号についてはＬレベルとする。
ラッチされたデータ信号Ｄataが第３系統を規定する場合、当該データ信号Ｄataで規定されるインク量に応じて、第３系統の期間Ｔ１、Ｔ２のそれぞれにおいて、選択信号Ｓel-e、Ｓel-fの論理レベルを、第１系統の選択信号Ｓel-a、Ｓel-bと同様な関係で出力し、他の選択信号についてはＬレベルとする。
そして、ラッチされたデータ信号Ｄataが第４系統を規定する場合、当該データ信号Ｄataで規定されるインク量に応じて、第４系統の期間Ｔ１、Ｔ２のそれぞれにおいて、選択信号Ｓel-g、Ｓel-hの論理レベルを、第１系統の選択信号Ｓel-a、Ｓel-bと同様な関係で出力し、他の選択信号についてはＬレベルとする。

図１２は、データ信号Ｄataに応じて選択されてドライバー３０に供給される元駆動信号Ｖinの電圧波形を示す図である。
データ信号Ｄataが第１系統を規定する場合において、データ信号Ｄataで規定されるインク量が大ドットであるとき、選択信号Ｓel-a、Ｓel-bは、期間Ｔ１においてＨ、Ｌレベルとなるので、トランスファーゲート２３２ａがオンし、他のトランスファーゲートはオフする。このため、元駆動信号ＣＯＭ−Ａ１の台形波形Ａｄｐ１が選択される。
一方、このとき、選択信号Ｓel-a、Ｓel-bは期間Ｔ２においてもＨ、Ｌレベルとなるので、元駆動信号ＣＯＭ−Ａ１の台形波形Ａｄｐ２が選択される。
このように期間Ｔ１において台形波形Ａｄｐ１が選択され、期間Ｔ２において台形波形Ａｄｐ２が選択されて、元駆動信号Ｖinとしてドライバー３０に供給される。ドライバー３０は、後述するように元駆動信号Ｖinを１０倍に増幅した電圧に追従するように電圧Ｖoutを出力して当該ノズルに対応する圧電素子４０を駆動する。このため、元駆動信号Ｖinとして台形波形Ａｄｐ１、Ａｄｐ２が選択されてドライバー３０に供給されると、当該ドライバー３０によって駆動される圧電素子４０に対応したノズルから中程度の量のインクが２回にわけて吐出される。したがって、印刷媒体にはそれぞれのインクが着弾して合体するので、結果的に、データ信号Ｄataで規定される通りの大ドットが第１系統の駆動タイミングで形成される。

データ信号Ｄataが第１系統を規定する場合において、データ信号Ｄataで規定されるインク量が中ドットであるとき、選択信号Ｓel-a、Ｓel-bは、期間Ｔ１においてＨ、Ｌレベルとなるので、元駆動信号ＣＯＭ−Ａ１の台形波形Ａｄｐ１が選択される一方、期間Ｔ２において、Ｌ、Ｈレベルとなるので、元駆動信号ＣＯＭ−Ｂ１の台形波形Ｂｄｐ２が選択されることになる。
このため、ノズルから、中程度および小程度の量のインクが２回にわけて吐出される。したがって、印刷媒体には、それぞれのインクが着弾して合体するので、結果的に、データ信号Ｄataで規定された通りの中ドットが第１系統の駆動タイミングで形成されることになる。

データ信号Ｄataが第１系統を規定する場合において、データ信号Ｄataで規定されるインク量が小ドットであるとき、選択信号Ｓel-a、Ｓel-bは、期間Ｔ１においてともにＬレベルとなるので、台形波形Ａｄｐ１、Ｂｄｐ１のいずれも選択されないが、期間Ｔ２においてＬ、Ｈレベルとなるので、台形波形Ｂｄｐ２が選択される。
このため、ノズルからは、期間Ｔ２において小程度の量のインクが１回だけ吐出されるので、印刷媒体には、結果的に、データ信号Ｄataで規定された通りの小ドットが第１系統の駆動タイミングで形成されることになる。

データ信号Ｄataが第１系統を規定する場合において、データ信号Ｄataで規定されるインク量が非記録であるとき、選択信号Ｓel-a、Ｓel-bは、期間Ｔ１においてＬ、Ｈレベルとなるので、台形波形Ｂｄｐ１が選択される一方、期間Ｔ２においてともにＬレベルとなるので、台形波形Ａｄｐ２、Ｂｄｐ２のいずれも選択されない。このため、期間Ｔ１においてノズルの開口部付近のインクが微振動するのみであり、インクは吐出されないので、結果的に、ドットが形成されない、すなわち、データ信号Ｄataで規定された通りの非記録になる。

なお、データ信号Ｄataが第２系統、第３系統、第４系統を規定する場合、第１系統に対して位相が９０度ずつ遅延した関係となる点以外、同様な動作となる。
また、台形波形がいずれも選択されない場合、ドライバー３０の入力端までの経路は、電気的にどの部分にも接続されないハイ・インピーダンス状態になる。ただし、選択されない状態の前の電圧Ｖcに、当該経路に寄生する容量成分によって保持されるので、いずれの台形波形が選択されなくても、元駆動信号Ｖinの電圧は不定とはならない。

このように、選択部２３０は、選択制御部２２０による制御にしたがって元駆動信号ＣＯＭ−Ａ１〜Ａ４、ＣＯＭ−Ｂ１〜Ｂ４を選択し（または選択しないで）、元駆動信号Ｖinとしてドライバー３０に供給し、当該ドライバー３０が、当該元駆動信号Ｖinの電圧に応じた駆動信号で圧電素子４０を駆動する。
このため、各ノズルの圧電素子４０は、対応するデータ信号Ｄataで規定される系統の駆動タイミングで、かつ、当該データ信号Ｄataで規定されるインク量に応じて駆動されることになる。
なお、図１０や図１２に示した元駆動信号ＣＯＭ−Ａ１〜Ａ４、ＣＯＭ−Ｂ１〜Ｂ４はあくまでも一例である。実際には、ヘッドユニットの移動速度や印刷媒体の性質などに応じて、予め用意された様々な波形の組み合わせが用いられる。
また、ここでは、圧電素子４０が、電圧の上昇に伴って上方向に撓む例で説明するが、電極４１１、４１２に供給する電圧を逆転させると、圧電素子４０は、電圧の上昇に伴って下方向に撓むことになる。このため、圧電素子４０が、電圧の上昇に伴って下方向に撓む構成では、図に例示した元駆動信号ＣＯＭ−Ａ１〜Ａ４、ＣＯＭ−Ｂ１〜Ｂ４が、電圧Ｖcを基準に反転した波形となる。

図１３は、印刷装置１において１組のドライバー３０および圧電素子４０に着目したときの要部構成を示すブロック図である。
上述したように、選択部２３０に供給される元駆動信号ＣＯＭ−Ａ１〜Ａ４、ＣＯＭ−Ｂ１〜Ｂ４は、主制御部１２０から出力されたデジタルデータＡ１〜Ａ４、Ｂ１〜Ｂ４を、ＤＡＣ１６１〜１６８によって変換されたアナログ信号である。このため、図１３では、主制御部１２０、ＤＡＣ１６１〜１６８を１つのブロックにまとめた元駆動信号生成部１５が、元駆動信号ＣＯＭ−Ａ１〜Ａ４、ＣＯＭ−Ｂ１〜Ｂ４を生成して選択部２３０に供給する構成として表現されている。
そして、選択部２３０は、元駆動信号ＣＯＭ−Ａ１〜Ａ４、ＣＯＭ−Ｂ１〜Ｂ４のいずれかを選択制御部２２０（図１３で省略）による制御にしたがって選択（または、電圧Ｖcに置換）して、ドライバー３０に元駆動信号Ｖinとして供給する。

補助電源回路５０は、すなわち電荷供給源は、主電源回路１８０から供給される電源電圧Ｖp、Ｇを６分割して出力する。簡易的にいえば、補助電源回路５０は、電源電圧（Ｖp−Ｇ）を６分割して、その中間電圧として高い順に電圧Ｖ_５、Ｖ_４、Ｖ_３、Ｖ_２、Ｖ_１として出力する。
なお、電圧Ｖ_６〜Ｖ_０は、電圧Ｖpに対してそれぞれ
Ｖ_６＝ Ｖp、
Ｖ_５＝５Ｖp／６、
Ｖ_４＝４Ｖp／６、
Ｖ_３＝３Ｖp／６、
Ｖ_２＝２Ｖp／６、
Ｖ_１＝ Ｖp／６、
Ｖ_０＝ Ｇ（＝０）、
という関係にある。
また、電圧Ｖ_０〜Ｖ_６は、それぞれ配線５１０〜５１６を介し複数のドライバー３０にわたって共通に供給される。

圧電素子４０は、ヘッドユニット２０における複数のノイズの各々に対応して設けられるとともに、各々が組の相手であるドライバー３０によって駆動される。すなわち、圧電素子４０は、ドライバー３０から出力される駆動信号（電圧Ｖout）によって駆動される構成となっている。

図１４は、１個の圧電素子４０を駆動するドライバー３０の構成の一例を示す図である。
この図に示されるように、ドライバー３０は、オペアンプ３２と、単位回路３４ａ〜３４ｆと、コンパレーター３８ａ〜３８ｅとを含み、元駆動信号Ｖinにしたがって圧電素子４０を駆動する構成となっている。

ドライバー３０の入力端であるオペアンプ３２の入力端（＋）には、選択部２３０で選択された元駆動信号Ｖinが供給される。
オペアンプ３２の出力信号は、単位回路３４ａ〜３４ｆにそれぞれ供給されるとともに、抵抗Ｒfを介してオペアンプ３２の入力端（−）に負帰還され、さらに抵抗Ｒinを介してグランドＧに接地される。このため、オペアンプ３２は、元駆動信号Ｖinを（１＋Ｒf／Ｒin）倍に非反転増幅することになる。
オペアンプ３２の電圧増幅率は、抵抗Ｒf、Ｒinによって設定することができるが、便宜上、本実施形態においてＲf：Ｒinを９：１とする。このため、以降においては、オペアンプ３２の電圧増幅率が「１０」に設定されて、すなわち、元駆動信号Ｖinの電圧が１０倍されて、単位回路３４ａ〜３４ｆに元駆動信号Ｖaとして供給されるものとして説明する。
つまり、元駆動信号Ｖinの電圧範囲が０〜４．２ボルトであれば、元駆動信号Ｖaの電圧範囲が０〜４２ボルトに拡大される、という関係にある。なお、電圧増幅率が「１０」以外であっても良いのはもちろんである。

単位回路３４ａ〜３４ｆは、上記７種類の電圧Ｖ_６〜Ｖ_０のうち、互いに隣り合う２つの電圧に対応して電圧の低い順に設けられる。詳細には、
単位回路３４ａは電圧Ｖ_０および電圧Ｖ_１に対応し、
単位回路３４ｂは電圧Ｖ_１および電圧Ｖ_２に対応し、
単位回路３４ｃは電圧Ｖ_２および電圧Ｖ_３に対応し、
単位回路３４ｄは電圧Ｖ_３および電圧Ｖ_４に対応し、
単位回路３４ｅは電圧Ｖ_４および電圧Ｖ_５に対応し、
単位回路３４ｆは電圧Ｖ_５および電圧Ｖ_６に対応して設けられる。

単位回路３４ａ〜３４ｆの回路構成は互いに同じであり、レベルシフター３６ａ〜３６ｆのいずれか対応するもの１つと、バイポーラ型のＮＰＮ型（Ｐ型）のトランジスター３４１とＰＮＰ型（Ｎ型）のトランジスター３４２とを含む。
なお、単位回路３４ａ〜３４ｆについて、特定せずに一般的に説明するときには、単に符号を「３４」として説明し、同様に、レベルシフター３６ａ〜３６ｆについても、特定せずに一般的に説明するときには、単に符号を「３６」として説明する。

レベルシフター３６は、イネーブル（enable）状態とディセーブル（disable）状態とのいずれかの状態をとる。詳細には、レベルシフター３６は、丸印が付された負制御端に供給される信号がＬレベルであって、かつ、丸印が付されていない正制御端に供給される信号がＨレベルであるとき、イネーブル状態になり、それ以外のときは、ディセーブル状態となる。

後述するように上記７種類の電圧のうち、中間の５種類の電圧Ｖ_１〜Ｖ_５には、コンパレーター３８ａ〜３８ｅのそれぞれが一対一に対応付けられる。
ここで、ある単位回路３４に着目したとき、当該単位回路３４におけるレベルシフター３６の負制御端には、当該単位回路３４に対応する２つの電圧のうち、高位側の電圧に対応付けられたコンパレーターの出力信号が供給され、当該レベルシフター３６の正制御端には、当該単位回路に対応する２つの電圧のうち、低位側の電圧に対応付けられたコンパレーターの出力信号が供給される。
ただし、単位回路３４ｆにおけるレベルシフター３６ｆの負制御端は電圧Ｖ_０（Ｌレベル）を供給する配線５１０に接続される一方、単位回路３４ａにおけるレベルシフター３６ａの正制御端は、電圧Ｖ_６（Ｈレベル）を供給する配線５１６に接続される。

また、レベルシフター３６は、イネーブル状態では、元駆動信号Ｖaの電圧をマイナス方向に所定値だけシフトさせてトランジスター３４１のベース端子に供給するとともに、元駆動信号Ｖaの電圧をプラス方向に所定値だけシフトさせてトランジスター３４２のベース端子に供給する。レベルシフター３６は、ディセーブル状態では、元駆動信号Ｖaにかかわらず、トランジスター３４１をオフさせる電圧、例えば電圧Ｖ_６を当該トランジスター３４１のベース端子に供給するとともに、トランジスター３４２をオフさせる電圧、例えば電圧Ｖ_０を当該トランジスター３４２のベース端子に供給する。
なお、所定値としては、例えばエミッタ端子に電流が流れ始めるベース・エミッタ間の電圧（バイアス電圧、約０．６ボルト）としている。すなわち、ここでいう所定値は、トランジスター３４１、３４２の特性に応じて定められる性質ものであって、トランジスター３４１、３４２が理想的であればゼロである。

トランジスター３４１のコレクタ端子には、対応する２電圧のうち、高位側電圧が供給され、トランジスター３４２のコレクタ端子には、低位側電圧が供給される。
例えば、電圧Ｖ_０および電圧Ｖ_１に対応する単位回路３４ａでは、トランジスター３４１のコレクタ端子が電圧Ｖ_１を供給する配線５１１に接続され、トランジスター３４２のコレクタ端子が電圧Ｖ_０を供給する配線５１０に接続される。また例えば、電圧Ｖ_１および電圧Ｖ_２に対応する単位回路３４ｂでは、トランジスター３４１のコレクタ端子が電圧Ｖ_２を供給する配線５１２に接続され、トランジスター３４２のコレクタ端子が電圧Ｖ_１を供給する配線５１１に接続される。なお、電圧Ｖ_５および電圧Ｖ_６に対応する単位回路３４ｆでは、トランジスター３４１のコレクタ端子が電圧Ｖ_６を供給する配線５１６に接続され、トランジスター３４２のコレクタ端子が電圧Ｖ_５を供給する配線５１５に接続される。

一方、単位回路３４ａ〜３４ｆにおいてトランジスター３４１、３４２の各エミッタ端子は、圧電素子４０の一端に共通接続されるとともに、トランジスター３４１、３４２の各エミッタ端子の共通接続点が、駆動信号の出力端として圧電素子４０の一端に接続される。
なお、圧電素子４０の一端の電圧、すなわち駆動信号の電圧をＶoutと表記している。

コンパレーター３８ａ〜３８ｅは、５種類の電圧Ｖ_１〜Ｖ_６に、それぞれ一対一に対応しており、２つの入力端に供給された電圧同士の高低を比較して、その比較結果を示す信号を出力する。ここで、コンパレーター３８ａ〜３８ｅにおける２つの入力端のうち、一端には、自身に対応する電圧が供給され、他端は、トランジスター３４１、３４２の各エミッタ端子とともに圧電素子４０の一端に共通接続される。例えば電圧Ｖ_１に対応するコンパレーター３８ａでは、２つの入力端のうち、一端に、自身に対応する電圧Ｖ_１が供給され、また例えば電圧Ｖ_２に対応するコンパレーター３８ｂでは、２つの入力端のうち、一端に、自身に対応する電圧Ｖ_２が供給される。

コンパレーター３８ａ〜３８ｅのそれぞれは、入力端における他端の電圧Ｖoutが一端の電圧以上であればＨレベル（電圧Ｖ_６）とし、電圧Ｖoutが一端の電圧未満であればＬレベル（電圧Ｖ_０）とした信号を出力する。
具体的には例えば、コンパレーター３８ａは、電圧Ｖoutが電圧Ｖ_１以上であればＨレベルとし、電圧Ｖ_１未満であればＬレベルの信号を出力する。また例えば、コンパレーター３８ｂは、電圧Ｖoutが電圧Ｖ_２以上であればＨレベルとし、電圧Ｖ_２未満であればＬレベルの信号を出力する。

５種類の電圧のうち、１つの電圧に着目したとき、当該着目した電圧に対応するコンパレーターの出力信号は、当該電圧を高位側電圧とする単位回路のレベルシフター３６の負入力端と、当該電圧を低位側電圧とする単位回路のレベルシフター３６の正入力端とにそれぞれ供給される点について上述した通りである。
例えば、電圧Ｖ_１に対応するコンパレーター３８ａの出力信号は、当該電圧Ｖ_１を高位側電圧として対応付けられた単位回路３４ａのレベルシフター３６ａの負入力端と、当該電圧Ｖ_１を低位側電圧として対応付けられた単位回路３４ｂのレベルシフター３６ｂの正入力端とにそれぞれ供給される。また例えば、電圧Ｖ_２に対応するコンパレーター３８ｂの出力信号は、当該電圧Ｖ_２を高位側電圧として対応付けられた単位回路３４ｂのレベルシフター３６ｂの負入力端と、当該電圧Ｖ_２を低位側電圧として対応付けられた単位回路３４ｃのレベルシフター３６ｃの正入力端とにそれぞれ供給される。

なお、電圧Ｖ_１、Ｖ_２、…のそれぞれを第１電圧、第２電圧、…としたとき、配線５１１、５１２、…のそれぞれが第１信号経路、第２信号経路、…に相当する。

次に、ドライバー３０の動作について説明する。
まず、圧電素子４０における一端の電圧Ｖoutに対して、レベルシフター３６ａ〜３６ｆがどのような状態になるのかについて検討する。

図１５は、レベルシフター３６ａ〜３６ｆが電圧Ｖoutに対してイネーブル状態となる電圧の範囲を示す図である。
まず、電圧Ｖoutが電圧Ｖ_１未満である第１状態では、コンパレーター３８ａ〜３８ｆの出力信号はすべてＬレベルとなる。このため、第１状態では、レベルシフター３６ａのみがイネーブル状態になり、他のレベルシフター３６ｂ〜３６ｆはディセーブル状態になる。
電圧Ｖoutが電圧Ｖ_１以上電圧Ｖ_２未満である第２状態では、コンパレーター３８ｂの出力信号だけがＨレベルとなり、他のコンパレーターの出力信号はＬレベルとなる。したがって、第２状態では、レベルシフター３６ｂのみがイネーブル状態になり、他のレベルシフター３６ａ、３６ｃ〜３６ｆはディセーブル状態になる。

以降については、電圧Ｖoutが、電圧Ｖ_２以上電圧Ｖ_３未満の第３状態では、レベルシフター３６ｃのみがイネーブル状態になり、電圧Ｖ_３以上電圧Ｖ_４未満の第４状態では、レベルシフター３６ｄのみがイネーブル状態になり、電圧Ｖ_４以上電圧Ｖ_５未満の第５状態では、レベルシフター３６ｅのみがイネーブル状態になり、電圧Ｖ_５以上の第６状態では、レベルシフター３６ｆのみがイネーブル状態になる。

さて、第１状態においてレベルシフター３６ａがイネーブル状態のとき、当該レベルシフター３６ａは、元駆動信号Ｖaをマイナス方向に所定値だけレベルシフトした電圧信号を単位回路３４ａにおけるトランジスター３４１のベース端子に供給し、元駆動信号Ｖaをプラス方向に所定値だけレベルシフトした電圧信号を当該単位回路３４ａにおけるトランジスター３４２のベース端子に供給する。

ここで、元駆動信号Ｖaの電圧が電圧Ｖout（エミッタ端子同士の接続点電圧）よりも高いとき、その差（ベース・エミッタ間の電圧、厳密にいえばベース・エミッタ間の電圧から所定値だけ減じた電圧）に応じた電流がトランジスター３４１のコレクタ端子からエミッタ端子に流れる。このため、電圧Ｖoutが徐々に上昇して元駆動信号Ｖaの電圧に近づき、やがて電圧Ｖoutが元駆動信号Ｖaの電圧に一致すると、その時点でトランジスター３４１に流れていた電流がゼロになる。

一方、元駆動信号Ｖaの電圧が電圧Ｖoutよりも低いとき、その差に応じた電流がトランジスター３４２のエミッタ端子からコレクタ端子に流れる。このため、電圧Ｖoutが徐々に低下して元駆動信号Ｖaの電圧に近づき、やがて電圧Ｖoutが元駆動信号Ｖaの電圧に一致すると、その時点でトランジスター３４２に流れる電流がゼロになる。
したがって、第１状態において、単位回路３４ａのトランジスター３４１、３４２は、電圧Ｖoutを元駆動信号Ｖaに一致させるような制御を実行することになる。

なお、第１状態において、単位回路３４ａ以外の単位回路３４ｂ〜３４ｆでは、レベルシフター３６がディセーブル状態となるので、トランジスター３４１のベース端子には電圧Ｖ_６が供給され、トランジスター３４２のベース端子には電圧Ｖ_０が供給される。このため、第１状態において、単位回路３４ｂ〜３４ｆでは、トランジスター３４１、３４２がオフするので、電圧Ｖoutの制御には関与しないことになる。

また、ここでは、第１状態であるときについて説明しているが、第２状態〜第６状態についても同様な動作となる。詳細には、圧電素子４０で保持された電圧Ｖoutに応じて、単位回路３４ａ〜３４ｆのいずれかが有効になるとともに、有効になった単位回路３４のトランジスター３４１、３４２が電圧Ｖoutを元駆動信号Ｖaに一致させるように制御する。このため、ドライバー３０の全体としてみたとき、電圧Ｖoutが、元駆動信号Ｖaの電圧に追従する動作となる。

したがって、図１６の（ａ）に示されるように、元駆動信号Ｖaが例えば電圧Ｖ_０から電圧Ｖ_６まで上昇するとき、電圧Ｖoutも元駆動信号Ｖaに追従して電圧Ｖ_０から電圧Ｖ_６まで変化する。また、同図の（ｂ）に示されるように、元駆動信号Ｖaが電圧Ｖ_６から低下するとき、電圧Ｖoutも元駆動信号Ｖaに追従して電圧Ｖ_６から変化する。

図１７は、レベルシフターの動作を説明するための図である。
元駆動信号Ｖaが電圧Ｖ_０から電圧Ｖ_６まで上昇変化するとき、電圧Ｖoutも元駆動信号Ｖaに追従して上昇する。この上昇の過程において、電圧Ｖoutが電圧Ｖ_１未満の第１状態のとき、レベルシフター３６ａがイネーブル状態になる。このため、同図の（ａ）で示されるように、レベルシフター３６ａによってトランジスター３４１のベース端子に供給される電圧（「Ｐ型」と表記）は、元駆動信号Ｖaをマイナス方向に所定値だけシフトさせた電圧となり、トランジスター３４２のベース端子に供給される電圧（Ｎ型と表記）は、元駆動信号Ｖaをプラス方向に所定値だけシフトさせた電圧となる。一方、第１状態以外のとき、レベルシフター３６ａがディセーブル状態になるので、トランジスター３４１のベース端子に供給される電圧はＶ_６となり、トランジスター３４２のベース端子に供給される電圧はＶ_０となる。

なお、同図の（ｂ）は、レベルシフター３６ｂが出力する電圧波形を示し、同図の（ｃ）は、レベルシフター３６ｆが出力する電圧波形を示す。レベルシフター３６ｂは、電圧Ｖoutが電圧Ｖ_１以上電圧Ｖ_２未満の第２状態のときにイネーブル状態になり、レベルシフター３６ｆは、電圧Ｖoutが電圧Ｖ_５以上電圧Ｖ_６未満の第６状態のときにイネーブル状態になる点について留意すれば、特段の説明は要しないであろう。
また、元駆動信号Ｖaの電圧（または電圧Ｖout）の上昇過程におけるレベルシフター３６ｃ〜３６ｅの動作についての説明や、元駆動信号Ｖaの電圧（または電圧Ｖout）の下降過程におけるレベルシフター３６ａ〜３６ｆの動作の説明についても省略する。

次に、単位回路３４ａ〜３４ｆにおける電流（電荷）の流れについて、単位回路３４ａ、３４ｂを例にとり、充電時と放電時とにわけてそれぞれに説明する。

図１８は、第１状態（電圧Ｖoutが電圧Ｖ_１未満の状態）のとき、圧電素子４０が充電されるときの動作を示す図である。
第１状態では、レベルシフター３６ａがイネーブル状態になり、他のレベルシフター３６ｂ〜３６ｆはディセーブル状態になるので、単位回路３４ａのみに着目すれば良い。
第１状態において元駆動信号Ｖaの電圧が電圧Ｖoutよりも高いとき、単位回路３４ａのトランジスター３４１はベース・エミッタ間の電圧に応じた電流を流す。一方、単位回路３４ａのトランジスター３４２はオフである。

第１状態において充電時では、電流が、図において矢印で示されるように配線５１１→（単位回路３４ａの）トランジスター３４１→圧電素子４０という経路で流れて、圧電素子４０に電荷が充電される。この充電により電圧Ｖoutが上昇する。やがて、電圧Ｖoutが元駆動信号Ｖaの電圧に近づき、一致すると、単位回路３４ａのトランジスター３４１がオフするので、圧電素子４０への充電が停止する。
一方で、元駆動信号Ｖaが電圧Ｖ_１以上に上昇する場合、電圧Ｖoutも元駆動信号Ｖaに追従して電圧Ｖ_１以上になるので、第１状態から第２状態（電圧Ｖoutが電圧Ｖ_１以上電圧Ｖ_２未満の状態）に移行する。

図１９は、第２状態において圧電素子４０が充電されるときの動作を示す図である。
第２状態では、レベルシフター３６ｂがイネーブル状態になり、他のレベルシフター３６ａ、３６ｃ〜３６ｆはディセーブル状態になるので、単位回路３４ｂのみに着目すれば良い。
第２状態において元駆動信号Ｖaが電圧Ｖoutよりも高いとき、単位回路３４ｂのトランジスター３４１はベース・エミッタ間の電圧に応じた電流を流す。一方、単位回路３４ｂのトランジスター３４２はオフである。

第２状態において充電時では、電流が、図において矢印で示されるように、配線５１２→（単位回路３４ｂの）トランジスター３４１→圧電素子４０という経路で流れて、圧電素子４０に電荷が充電される。すなわち、第２状態において圧電素子４０が充電される場合、圧電素子４０の一端は、補助電源回路５０に対して配線５１２を介して電気的に接続されることになる。
このように、電圧Ｖoutの上昇時において第１状態から第２状態に移行すると、電流の供給元が配線５１１から配線５１２に切り替わる。

やがて、電圧Ｖoutが元駆動信号Ｖaに近づき、一致すると、単位回路３４ｂのトランジスター３４１がオフするので、圧電素子４０への充電が停止する。
一方で、元駆動信号Ｖaが電圧Ｖ_２以上に上昇する場合、電圧Ｖoutも元駆動信号Ｖaに追従するので、電圧Ｖ_２以上になる結果、第２状態から第３状態（電圧Ｖoutが電圧Ｖ_２以上電圧Ｖ_３未満の状態）に移行する。
なお、第３状態から第６状態までの充電動作については、ほぼ同様であるので、特に図示しないが、電流（電荷）の供給元が配線５１３、５１４、５１５、５１６に順次に切り替わる。

図２０は、第２状態のとき、圧電素子４０が放電するときの動作を示す図である。
第２状態では、レベルシフター３６ｂがイネーブル状態になる。この状態において、元駆動信号Ｖaが電圧Ｖoutよりも低いとき、単位回路３４ｂのトランジスター３４２はベース・エミッタ間の電圧に応じた電流を流す。一方、単位回路３４ｂのトランジスター３４１はオフである。

第２状態において放電時では、電流が、図において矢印で示されるように、圧電素子４０→（単位回路３４ｂの）トランジスター３４２→配線５１１という経路で流れて、圧電素子４０から電荷が放電される。すなわち、第１状態において圧電素子４０に電荷が充電される場合、および、第２状態において圧電素子４０から電荷が放電される場合、圧電素子４０の一端は、補助電源回路５０に対して配線５１１を介して電気的に接続される。また、配線５１１は、第１状態の充電時では電流（電荷）を供給し、第２状態の放電時では電流（電荷）を回収することになる。回収された電荷は、補助電源回路５０によって再分配、再利用されることなる。

やがて、電圧Ｖoutが元駆動信号Ｖaに近づき、一致すると、単位回路３４ｂのトランジスター３４２がオフするので、圧電素子４０の放電が停止する。
一方で、元駆動信号Ｖaが電圧Ｖ_１未満に低下する場合、電圧Ｖoutも元駆動信号Ｖaに追従して、電圧Ｖ_１未満になるので、第２状態から第１状態に移行する。

図２１は、第１状態のとき、圧電素子４０が放電するときの動作を示す図である。
第１状態では、レベルシフター３６ａがイネーブル状態になる。この状態において、元駆動信号Ｖaが電圧Ｖoutよりも低いとき、単位回路３４ａのトランジスター３４２はベース・エミッタ間の電圧に応じた電流を流す。
なお、このとき単位回路３４ａのトランジスター３４１はオフである。
第１状態において放電時では、電流が、図において矢印で示されるように、圧電素子４０→（単位回路３４ａの）トランジスター３４２→配線５１０という経路で流れて、圧電素子４０から電荷が放電される。

なお、ここでは、単位回路３４ａ、３４ｂを例にとって、充電時と放電時とにわけて説明したが、単位回路３４ｃ〜３４ｆについて、電流を制御するトランジスター３４１、３４２が異なる点を除けば、ほぼ同様な動作となる。
また、各状態における放電経路および充電経路において、圧電素子４０の一端からトランジスター３４１、３４２におけるエミッタ端子同士の接続点までの経路は共用である。
このように本実施形態では、元駆動信号Ｖaの電圧に追従するように駆動信号の電圧Ｖoutを制御する。

次に、補助電源回路５０について説明する。

図２２は、補助電源回路５０の構成の一例を示す図である。
この図に示されるように、補助電源回路５０は、スイッチＳｗ２ｄ、Ｓｗ２ｕ、Ｓｗ３ｄ、Ｓｗ３ｕ、Ｓｗ４ｄ、Ｓｗ４ｕ、Ｓｗ５ｄ、Ｓｗ５ｕ、Ｓｗ６ｄ、Ｓｗ６ｕと、容量素子Ｃ６１、Ｃ６２、Ｃ６３、Ｃ６４、Ｃ６５、Ｃ６６、Ｃ１ｂ、Ｃ２ｂ、Ｃ３ｂ、Ｃ４ｂ、Ｃ５ｂとを含んだ構成となっている。
これらのうち、スイッチは、いずれも１極２投（単極双投）であり、共通端子を制御信号Ａ／Ｂにしたがって端子ａ、ｂのいずれかに接続する。制御信号Ａ／Ｂは、簡略化して説明すれば、例えばデューティ比が約５０％のパルス信号であり、その周波数は、元駆動信号ＣＯＭ−Ａ１〜Ａ４、ＣＯＭ−Ｂ１〜Ｂ４の周波数に対して例えば２０倍程度に設定される。このような制御信号Ａ／Ｂは、補助電源回路５０における内部発振器（図示省略）により生成しても良いし、フレキシブルケーブル１９０を介して制御ユニット１０から供給しても良い。
容量素子Ｃ６１、Ｃ１ｂ、Ｃ２ｂ、Ｃ３ｂ、Ｃ４ｂ、Ｃ５ｂは電荷移動用であり。容量素子Ｃ６１、Ｃ６２、Ｃ６３、Ｃ６４、Ｃ６５、Ｃ６６はバックアップ用である。このため、容量素子Ｃ６１は、電荷移動用とバックアップ用とを兼ねている。
上記スイッチは、実際には半導体集積回路においてトランジスターを組み合わせて構成され、容量素子は、当該半導体集積回路に対して外付けで実装される。なお、上記半導体集積回路には、上述した複数個のドライバー３０も形成される構成が望ましい。

さて、補助電源回路５０において、電圧Ｖpは、容量素子Ｃ６６の一端とスイッチＳｗ６ｕの端子ａとに供給される。スイッチＳｗ６ｕの共通端子は容量素子Ｃ５ｂの一端に接続され、容量素子Ｃ５ｂの他端はスイッチＳｗ６ｄの共通端子に接続される。スイッチＳｗ６ｄの端子ａは、容量素子Ｃ６５の一端とスイッチＳｗ５ｕの端子ａとに接続される。スイッチＳｗ５ｕの共通端子は容量素子Ｃ４ｂの一端に接続され、容量素子Ｃ４ｂの他端はスイッチＳｗ５ｄの共通端子に接続される。スイッチＳｗ５ｄの端子ａは、容量素子Ｃ６４の一端とスイッチＳｗ４ｕの端子ａとに接続される。スイッチＳｗ４ｕの共通端子は容量素子Ｃ３ｂの一端に接続され、容量素子Ｃ３ｂの他端はスイッチＳｗ４ｄの共通端子に接続される。スイッチＳｗ４ｄの端子ａは、容量素子Ｃ６３の一端とスイッチＳｗ３ｕの端子ａとに接続される。スイッチＳｗ３ｕの共通端子は容量素子Ｃ２ｂの一端に接続され、容量素子Ｃ２ｂの他端はスイッチＳｗ３ｄの共通端子に接続される。スイッチＳｗ３ｄの端子ａは、容量素子Ｃ６２の一端とスイッチＳｗ２ｕの端子ａとに接続される。スイッチＳｗ２ｕの共通端子は容量素子Ｃ１ｂの一端に接続され、容量素子Ｃ１ｂの他端はスイッチＳｗ２ｄの共通端子に接続される。スイッチＳｗ２ｄの端子ａは、容量素子Ｃ６１の一端と、スイッチＳｗ６ｕ、Ｓｗ５ｕ、Ｓｗ４ｕ、Ｓｗ３ｕ、Ｓｗ２ｕの各端子ｂとに接続される。容量素子Ｃ６６、Ｃ６５、Ｃ６４、Ｃ６３、Ｃ６２、Ｃ６１の各他端と、スイッチＳｗ６ｄ、Ｓｗ５ｄ、Ｓｗ４ｄ、Ｓｗ３ｄ、Ｓｗ２ｄの各端子ｂとは、電圧Ｇに共通接地される。

図２３は、補助電源回路５０におけるスイッチの接続状態を示す図である。
各スイッチは、制御信号Ａ／Ｂによって共通端子が端子ａに接続される状態（状態Ａ）と、共通端子が端子ｂに接続される状態（状態Ｂ）との２状態をとる。同図の（ａ）は、補助電源回路５０における状態Ａの接続を、（ｂ）は、状態Ｂの接続を、それぞれ等価回路で簡易的に示したものである。
状態Ａでは、容量素子Ｃ５ｂ、Ｃ４ｂ、Ｃ３ｂ、Ｃ２ｂ、Ｃ１ｂ、Ｃ６１が電圧Ｖp、Ｇの間で直列に接続される。このため、状態Ａを直列状態ということがある。容量素子Ｃ５ｂ、Ｃ４ｂ、Ｃ３ｂ、Ｃ２ｂ、Ｃ１ｂ、Ｃ６１における容量が互いに等しければ、直列状態において、各容量素子の保持電圧はそれぞれＶp／６となる。
一方、状態Ｂでは、容量素子Ｃ５ｂ、Ｃ４ｂ、Ｃ３ｂ、Ｃ２ｂ、Ｃ１ｂ、Ｃ６１の一端同士が共通接続される。このため、状態Ｂを並列状態ということがある。この状態Ｂでは、容量素子Ｃ５ｂ、Ｃ４ｂ、Ｃ３ｂ、Ｃ２ｂ、Ｃ１ｂ、Ｃ６１が互いに並列に接続されるので、保持電圧Ｖp／６に均等化される。

状態Ａ、Ｂが交互に繰り返されると、状態Ｂのときに均等化された電圧Ｖp／６が、状態Ａの直列接続によって１〜６倍されて、それぞれ容量素子Ｃ６１〜Ｃ６６に保持されるとともに、電圧Ｖ_１〜Ｖ_６として出力される。

なお、ドライバー３０によって圧電素子４０が充電されると、補助電源回路５０では、容量素子Ｃ６１〜Ｃ６６のうち、保持電圧が低下するものが現れるが、保持電圧が低下した容量素子には、状態Ａの直列接続によって主電源回路１８０（図１参照）から電荷が補給されるとともに、状態Ｂの並列接続による再配分で均等化される。
一方、ドライバー３０によって圧電素子４０が放電されると、容量素子Ｃ６１〜Ｃ６６のうち保持電圧が上昇するものが現れるが、状態Ａの直列接続で電荷が吐き出されるとともに、状態Ｂの並列接続による再配分で均等化される。
したがって、圧電素子４０から放電された電荷は、補助電源回路５０に回収されて、圧電素子４０を充電するための電荷として再利用されるのである。

一般に、圧電素子４０のような容量性負荷の容量をＣとし、電圧振幅をＥとしたとき、容量性負荷に蓄えられるエネルギーＰは、
Ｐ＝（Ｃ・Ｅ^２）／２
で表される。
圧電素子４０は、このエネルギーＰによって変形して仕事をするが、インクを吐出させる仕事量は、エネルギーＰに対して１％以下である。したがって、圧電素子４０は、単なる容量とみなすことができる。容量Ｃを一定の電源で充電すると、（Ｃ・Ｅ^２）／２と同等のエネルギーが充電回路によって消費される。放電するときにも同等のエネルギーが放電回路によって消費される。

ここで、元駆動信号Ｖaが電圧Ｖpから電圧Ｇまでの範囲で変化する場合に、電圧分割しないで、圧電素子４０を充放電させる構成（比較例その１）を想定してみる。この比較例その１では、充電時の損失は、図２５においてハッチングが付された領域ａの面積の和に相当し、放電時の損失は同図においてハッチングが付された領域ｂの面積に相当する。

これに対して、電源電圧（Ｖp、Ｇ）を６分割した電圧を用いて、圧電素子４０を段階的に充放電させる。このため、充電時の損失および放電時の損失を、低く抑えることができる。詳細には、本実施形態における充電時の損失は、図２４においてハッチングが付された領域ａの面積の和に相当し、放電時の損失は同図においてハッチングが付された領域ｂの面積の和に相当するので、比較例その１に対して充放電時の損失を低く抑えることができるのである。
さらに、本実施形態では、圧電素子４０から放電された電荷は、補助電源回路５０によって回収されるとともに、容量素子を充電させるときに再利用されるので、全体的な損失を極めて低く抑えることができるのである。

次に、ドライバー３０における低消費電力化とは、別の観点で本実施形態の優位性について説明する。

図２９は、本実施形態の優位性を説明するために用意した比較例（その２）の構成を示すブロック図である。
この図に示される比較例（その２）は、圧電素子４０を、ドライバー３０による駆動信号ではなく、元駆動信号ＣＯＭ−ａ１〜ＣＯＭ−ａ４、ＣＯＭ−ｂ１〜ＣＯＭ−ｂ４のいずれかを選択部２３８で選択した台形波形で駆動する構成である。
上述したように、圧電素子４０の駆動電圧は０〜４２ボルトの範囲に及ぶので、ＤＡＣ１６１〜１６２の出力のそれぞれを、増幅器１７１〜１７８で増幅して、元駆動信号ＣＯＭ−ａ１（ｂ１）〜ＣＯＭ−ａ４（ｂ４）として選択部２３８に供給する構成となっている。

図３０の（ａ）は、選択部２３８の構成を示す図である。
この図に示されるように、選択部２３８は、回路図では、図９の（ａ）と同じように、８個のトランスファーゲート２３４ａ〜２３４を有する構成である。しかしながら、比較例（その２）では、元駆動信号ＣＯＭ−ａ１〜ＣＯＭ−ａ４、ＣＯＭ−ｂ１〜ＣＯＭ−ｂ４の電圧範囲が０〜４２ボルトの範囲に及ぶので、実施形態のような、Ｐ型およびＮ型を相補的に組み合わせたトランジスターと、インバーターとで構成することができない。
具体的には、比較例（その２）では、図３０の（ｂ）で示されるように、２個のトランジスターのほかに、フローティング回路２３９が別途必要となる。このフローティング回路２３９の詳細については、上記特許文献１の図１等に記載されているので省略するが、多くの電流を消費するだけでなく、広い回路サイズが必要となる。さらに、比較例（その２）では、ノズル４５１（圧電素子４０）の１個に対して、フローティング回路２３９等が８個必要となるので、ノズル数が多い場合には、消費電力や回路規模の肥大化が無視できない。
また、比較例（その２）において、増幅器１７１〜１７８は、各ノズル４５１（圧電素子４０）にわたって共用されるので、高い駆動能力（出力インピーダンスが低いこと）が要求される。このため、増幅器１７１〜１７８での電力消費や、発熱、設置スペースなども問題になる。

これに対して本実施形態では、圧電素子４０に対応するドライバー３０は、入力端において元駆動信号Ｖinを電圧増幅する構成となっている。ドライバー３０において圧電素子４０の充放電は、補助電源回路５０と圧電素子４０の一端とを、トランジスター３４１または３４２により配線５１０〜５１６を経由させて接続することによってなされる。このため、オペアンプ３２に高い駆動能力が要求されないので、素子自体の小型化が可能である。

さらに、本実施形態では、選択部２３０の入力である元駆動信号ＣＯＭ−Ａ１〜ＣＯＭ−Ａ４、ＣＯＭ−Ｂ１〜ＣＯＭ−Ｂ４の電圧範囲が０〜４．２ボルトの範囲であり、比較例（その２）と比べて低振幅であるので、単純なＰ型およびＮ型を相補的に組み合わせたトランジスターと、インバーターとで構成することができる。このため、選択部２３０における低消費電力化や回路規模の縮小化が容易である。
また、本実施形態では、比較例（その２）のような増幅器１７１〜１７８が不要であるので、当該増幅器１７１〜１７８での電力消費や、発熱、設置スペースなどがまったく問題にならない。

上述したように印刷速度を低くすることなく、解像度を高めるためには、駆動タイミングの系統数を多くすることが有効である。本実施形態においては、素子の小型化、特に選択部２３０を小型化することができるので、系統数を多くすることが容易である。したがって、本実施形態では、印刷速度を低くすることなく、解像度を高めることが容易である、ということもできる。

なお、比較例（その２）における増幅器１７１〜１７８を、選択部２３８と圧電素子４０との間に移設すれば、選択部２３８を本実施形態と同様な構成にすることはできる。しかしながら、増幅器は、圧電素子４０を、電圧Ｖpから電圧Ｇまでの範囲で電圧分割することなく充放電させる構成、すなわち比較例（その１）の構成となるので、本実施形態のドライバー３０のように、低消費電力化を図ることができない点に留意すべきである。

図２６および図２７は、本発明の別の実施形態（応用例その１）に係る印刷装置の構成を示すブロック図である。このうち、図２６は、制御ユニット１０の構成を示し、図２７は、ヘッドユニット２０の構成を示している。
この応用例（その１）は、概略すると、駆動タイミングを規定する元駆動信号等を、ヘッドユニット２０側で生成する構成となっている。

詳細には、図２６において、主制御部１２０は、デジタルデータＡ、Ｂを出力し、ＤＡＣ１６１は、デジタルデータＡをアナログの元駆動信号ＣＯＭ−Ａに変換し、ＤＡＣ１６２は、デジタルデータＢをアナログの元駆動信号ＣＯＭ−Ｂに変換する。また、主制御部１２０は、クロック信号Ｓck、データ信号Ｄata、制御信号ＬＡＴ、ＣＨについてもヘッドユニット２０に供給する。
なお、元駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂ、制御信号ＬＡＴ、ＣＨは、簡単にいえば、駆動タイミングが１系統である場合の信号であり、これらの信号をオリジナルとして、ヘッドユニット２０が、４系統分の信号を生成する構成となっている。

図２７に示されるように、ヘッドユニット２０は、二点鎖線の囲まれた遅延ユニット６００を有する点において、実施形態（図１参照）と異なっている。
遅延ユニット６００は、ＡＤＣ６２Ａ、６２Ｂ、遅延回路６１１〜６１４およびＤＡＣ６２１〜６２８を有する。
このうち、ＡＤＣ（Analog to Digital Converter）６２Ａは、制御ユニット１０から供給されたアナログの元駆動信号ＣＯＭ−Ａをデジタル信号に再変換する。ＡＤＣ６２Ｂは、アナログの元駆動信号ＣＯＭ−Ｂをデジタル信号に再変換する。なお、主制御部１２０が、デジタルデータＡ、Ｂをヘッドユニット２０に直接供給することが可能な構成であれば、当該デジタルデータＡ、Ｂを入力する構成であっても良い。

遅延回路６１１は、制御信号ＬＡＴ、ＣＨ、元駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを所定時間だけ遅延させて、第１系統の制御信号ＬＡＴ１、ＣＨ１とともに、元駆動信号ＣＯＭ−Ａ１、ＣＯＭ−Ｂ１の元となるデジタルデータ（Ａ１、Ｂ１に相当する）を出力する。ＤＡＣ６２１、６２２が、それぞれデジタルデータをアナログ信号に変換すれば、元駆動信号ＣＯＭ−Ａ１、ＣＯＭ−Ｂ１が生成されることになる。
遅延回路６１２は、入力した制御信号ＬＡＴ、ＣＨ、元駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを、第１系統に対して、位相を９０度だけ遅延させることによって、第２系統の制御信号ＬＡＴ２、ＣＨ２とともに、元駆動信号ＣＯＭ−Ａ２、ＣＯＭ−Ｂ２の元となるデジタルデータ（Ａ２、Ｂ２に相当する）を出力する。このため、ＤＡＣ６２３、６２４のそれぞれは、元駆動信号ＣＯＭ−Ａ２、ＣＯＭ−Ｂ２を出力することになる。
遅延回路６１３は、制御信号ＬＡＴ、ＣＨ、元駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを、第２系統に対して、位相を９０度だけ（第１系統に対して位相を１８０度だけ）遅延させることによって、第３系統の制御信号ＬＡＴ３、ＣＨ３とともに、元駆動信号ＣＯＭ−Ａ３、ＣＯＭ−Ｂ３の元となるデジタルデータ（Ａ３、Ｂ３に相当する）を出力する。このため、ＤＡＣ６２５、６２６のそれぞれは、元駆動信号ＣＯＭ−Ａ３、ＣＯＭ−Ｂ３を出力することになる。
遅延回路６１４についても同様に、制御信号ＬＡＴ、ＣＨ、元駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを、第３系統に対して位相を９０度だけ（第１系統に対して位相を２７０度だけ）遅延させることによって、第４系統の制御信号ＬＡＴ４、ＣＨ４とともに、元駆動信号ＣＯＭ−Ａ４、ＣＯＭ−Ｂ４の元となるデジタルデータ（Ａ４、Ｂ４に相当する）を出力する。このため、ＤＡＣ６２７、６２７のそれぞれは、元駆動信号ＣＯＭ−Ａ４、ＣＯＭ−Ｂ４を出力することになる。

なお、元駆動信号ＣＯＭ−Ａ２の位相は、第１元駆動信号である元駆動信号ＣＯＭ−Ａ１よりも、遅延ユニット６００の遅延回路６１２によって９０度遅延し、同様に、元駆動信号ＣＯＭ−Ｂ２の位相は、第２元駆動信号である元駆動信号ＣＯＭ−Ｂ１よりも位相が９０度遅延する。このため、元駆動信号ＣＯＭ−Ａ２が第３元駆動信号になり、元駆動信号ＣＯＭ−Ｂ２が第４元駆動信号になる。

遅延ユニット６００の後段については、実施形態（図１参照）と同構成となっている。また、実際には、遅延回路６１１〜６１４において遅延時間をカウントするための発振回路や、当該遅延時間を保持するためのレジスタ等が必要であるが、図２７では省略している。

この応用例（その１）によれば、制御ユニット１０の構成を簡略化できる（または、従来の制御ユニットを流用できる）。なお、遅延回路６１１〜６１４におけ遅延量を、例えば制御ユニット１０から制御可能な構成としても良い。

図２８は、本発明のさらに別の実施形態（応用例その２）に係る印刷装置のヘッドユニット２０の構成を示すブロック図である。
なお、この応用例（その２）における制御ユニット１０は、図２６と共通である。
この応用例（その２）は、概略すると、選択部での選択を、アナログ信号ではなく、デジタル信号で処理して、その後に、アナログ信号に変換する構成となっている。

応用例（その２）において、遅延ユニット６４０では、ＤＡＣが含まれない。このため、応用例（その２）は、遅延回路６１１〜６１４から出力される（元駆動信号ＣＯＭ−Ａ１〜ＣＯＭ−Ａ４、ＣＯＭ−Ｂ１〜Ｂ４の元となる）デジタルデータＡ１〜Ａ４、Ｂ１〜Ｂ４が、ドライバー３０および圧電素子４０の組に対応する選択部２３４の各々に直接供給される構成となっている。
選択部２３４は、デジタルデータＡ１〜Ａ４、Ｂ１〜Ｂ４のいずれかを、選択制御部２２０の指示にしたがって選択する。このため、選択部２３４は、実施形態や応用例（その１）のように、トランスファーゲートでなく、単なるデータセレクターで済む。
なお、ＤＡＣ３６２は、選択部２３４で選択されたデジタルデータをアナログ信号に変換して、元駆動信号Ｖinとしてドライバー３０に供給する。

この応用例（その２）では、圧電素子４０毎にＤＡＣ３６２が必要となるが、ＡＤＣ６２Ａ、ＡＤＣ６２以降からＤＡＣ３６２以前までを、デジタル処理することができるので、低消費電力化や回路の規模の縮小化をより推し進めることができる。

＜変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形が可能である。なお、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。

＜単位回路の重複動作＞
上述したドライバー３０では、元駆動信号Ｖinの電圧の上昇時または下降時において電圧Ｖoutが電圧Ｖ_０、Ｖ_１、Ｖ_２、Ｖ_３、Ｖ_４、Ｖ_５、Ｖ_６に近いと、トランジスター３４１、３４２において電流が流れ難い状態になる。
例えばドライバー３０では、元駆動信号Ｖaの電圧（または電圧Ｖout）の上昇時において、当該元駆動信号Ｖaの電圧が電圧Ｖ_１に近くなると、単位回路３４ａにおけるトランジスター３４１において電流が流れ難い状態になる（ベース・エミッタ間の電圧が低いため）。
そこで、元駆動信号Ｖaの電圧の上昇時において、当該元駆動信号Ｖaの電圧が電圧Ｖ_１に近くなった場合に、単位回路３４ａにおけるトランジスター３４１のみならず、１段上の単位回路３４ｂにおけるトランジスター３４１が配線５１２を経由させて圧電素子４０に電流を供給する構成としても良い。
同様に、例えば、元駆動信号Ｖaの下降時において電圧Ｖ_１に近くなると、単位回路３４ｂにおけるトランジスター３４２において電流が流れ難い状態になる。そこで、元駆動信号Ｖaの電圧の下降時において、当該元駆動信号Ｖaの電圧が電圧Ｖ_１に近くなった場合に、単位回路３４ｂにおけるトランジスター３４２のみならず、１段下の単位回路３４ａにおけるトランジスター３４２を経由させて、圧電素子４０から配線５１０に電流を供給する構成としても良い。

＜駆動対象＞
実施形態では、ドライバー３０の駆動対象としてインクを吐出する圧電素子４０を例にとって説明した。本発明では、駆動対象として圧電素子４０に限られず、例えば超音波モーターや、タッチパネル、静電スピーカー、液晶パネルなどの容量性成分を有する負荷のすべてに適用可能である。

＜単位回路の段数等＞
実施形態において、６種類の電圧のうち、互いに隣り合う２つの電圧に対応するように電圧の低い順に単位回路３４ａ〜３４ｆの６段を設けた構成であったが、本発明では、単位回路３４の個数は、応用例（その２）で示したように、これに限られず、２個以上であれば良い。なお、単位回路３４の個数が増えるにつれて充放電時の損失は低減する一方、構成は複雑化する。
また、単位回路３４におけるトランジスター３４１、３４２はバイポーラ型に限られず、それぞれＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）としても良い。

１…印刷装置（液体吐出装置）、１０…制御ユニット、１５…元駆動信号生成部、２０…ヘッドユニット、３０…ドライバー、３２…オペアンプ、３４ａ〜３４ｆ…単位回路、３６ａ〜３６ｆ…レベルシフター、３８ａ〜３８ｆ…コンパレーター、４０…圧電素子（容量性負荷）、５０…補助電源回路（電荷供給源）、２３０、２３４…選択部、３４１、３４２…トランジスター、４００…吐出部、４３１…キャビティ、４５１…ノズル、５１０〜５１６…配線、６００、６４０…遅延ユニット。

Claims (7)

1. 第１元駆動信号および第２元駆動信号を含む複数の元駆動信号を生成する元駆動信号生成部と、
   前記第１元駆動信号および第２元駆動信号を含む複数の元駆動信号のいずれか１つの元駆動信号を選択可能な選択部と、
   前記１つの元駆動信号に応じた電圧の駆動信号を生成するドライバーと、
   前記駆動信号に応じて変位する圧電素子と、
   前記圧電素子の変位により内部体積が変化するキャビティと、
   前記キャビティの内部体積の変化に応じて前記キャビティ内の液体を吐出するために設けられたノズルと、
   を具備することを特徴とする液体吐出装置。
2. 電荷を供給する電荷供給源と、
   前記電荷供給源により第１電圧が印加された第１信号経路と、
   前記電荷供給源により前記第１電圧よりも高い第２電圧が印加された第２信号経路と、
   を有し、
   前記ドライバーは、
   前記１つの元駆動信号に応じた電圧と前記圧電素子の保持電圧とに応じて、前記圧電素子と前記電荷供給源とを、前記第１信号経路または前記第２信号経路の少なくとも一方を経由させて電気的に接続する、
   ことを特徴とする請求項１に記載の液体吐出装置。
3. 前記元駆動信号生成部は、
   前記第１元駆動信号を遅延させた第３元駆動信号を出力するとともに、前記第２元駆動信号を遅延させた第４元駆動信号を出力する遅延ユニットと、
   を含み、
   前記選択部は、
   前記第１元駆動信号、前記第２元駆動信号、前記第３元駆動信号および前記第４元駆動信号を含む複数の元駆動信号のいずれか１つを選択可能である
   ことを特徴とする請求項１または２に記載の液体吐出装置。
4. 前記選択部は、
   前記第１元駆動信号、前記第２元駆動信号、前記第３元駆動信号および前記第４元駆動信号を含む複数の元駆動信号をアナログ信号で入力していずれか１つを選択可能である
   ことを特徴とする請求項３に記載の液体吐出装置。
5. 前記選択部に対応するＤ／Ａ変換器を有し、
   前記選択部は、
   前記第１元駆動信号、前記第２元駆動信号、前記第３元駆動信号および前記第４元駆動信号を含む複数の元駆動信号をデジタル信号で入力していずれか１つを選択可能であるように設計され、
   前記Ｄ／Ａ変換器を有し、
   前記１つの元駆動信号をアナログ信号に変換して、前記ドライバーに供給する
   ことを特徴とする請求項３に記載の液体吐出装置。
6. １つの元駆動信号に応じた電圧の駆動信号を生成するドライバーと、
   前記駆動信号に応じて変位する圧電素子と、
   前記圧電素子の変位により内部体積が変化するキャビティと、
   前記キャビティの内部体積の変化に応じて前記キャビティ内の液体を吐出するために設けられたノズルと、
   を有し、
   前記１つの元駆動信号は、第１元駆動信号および第２元駆動信号を含む複数の元駆動信号のなかから選択されたものである
   ことを特徴とするヘッドユニット。
7. 駆動信号に応じて変位する圧電素子と、
   前記圧電素子の変位により内部体積が変化するキャビティと、
   前記キャビティの内部体積の変化に応じて前記キャビティ内の液体を吐出するために設けられたノズルと、
   を含む液体吐出装置の制御方法であって、
   第１元駆動信号および第２元駆動信号を含む複数の元駆動信号を生成し、
   前記第１元駆動信号および第２元駆動信号を含む複数の元駆動信号のいずれか１つの元駆動信号を選択可能とし、
   前記１つの元駆動信号に応じた電圧の駆動信号を生成する、
   ことを特徴とする液体吐出装置の制御方法。
   

Images