JP2017149065A - 駆動回路および駆動回路の制御方法 - Google Patents

Abstract

【課題】液体吐出装置の消費電力を改善する。【解決手段】駆動回路１２０ａは、信号Ａinと駆動信号ＣＯＭ−Ａに基づく信号との差電圧に基づいて制御信号を出力する差動増幅器２２１と、制御信号に基づいて制御され、駆動信号ＣＯＭ−ＡをノードＮ２から出力するトランジスター２３１、２３２と、いずれかのトランジスターを選択し、当該選択したトランジスターに制御信号を供給するセレクター２２３とを備える。ここで、トランジスター２３１、２３２の一方は、駆動信号ＣＯＭ−Ａの電圧変化に応じてリニア動作、スイッチング動作をする。【選択図】図１０

Description

本発明は、駆動回路および駆動回路の制御方法に関する。

インクを吐出して画像や文書を印刷するインクジェットプリンターには、圧電素子（例えばピエゾ素子）を用いたものが知られている。圧電素子は、ヘッドユニットにおいて複数のノズルのそれぞれに対応して設けられ、それぞれが駆動信号にしたがって駆動されることにより、ノズルから所定のタイミングで所定量のインク（液体）を吐出させて、ドットを形成させる。圧電素子は、電気的にみればコンデンサーのような容量性負荷であるので、各ノズルの圧電素子を動作させるためには十分な電流を供給する必要がある。

このため、駆動信号の元となる元駆動信号を増幅回路で増幅し、駆動信号としてヘッドユニットに供給して、圧電素子を駆動する構成となっている。増幅回路としては、元駆動信号をＡＢ級などで電流増幅する方式（リニア増幅、特許文献１参照）が挙げられる。ただし、リニア増幅では消費電力が大きく、エネルギー効率が悪いので、近年では、Ｄ級増幅についても提案されている（特許文献２参照）。Ｄ級増幅は、端的にいえば、元駆動信号をパルス幅変調やパルス密度変調するとともに、当該変調信号にしたがって電源電圧間において直列に挿入されたハイサイドトランジスターおよびローサイドトランジスターをスイッチングし、このスイッチングによる出力信号をローパスフィルターで濾波することで、元駆動信号を増幅する、というものである。

特開２００９−１９０２８７号公報 特開２０１０−１１４７１１号公報

しかしながら、Ｄ級増幅方式では、リニア増幅方式と比較してエネルギー効率が高いものの、ローパスフィルターで消費される電力が無視できないので、消費電力を改善する点において改良の余地がある。
そこで、本発明のいくつかの態様の目的の一つは、消費電力を改善した駆動回路および駆動回路の制御方法を提供することにある。

上記目的の一つを達成するために、本発明の一態様に係る駆動回路は、容量性負荷を駆動する駆動信号と前記駆動信号の元となる元駆動信号とに基づいて制御信号を生成する制御信号生成部と、前記制御信号に基づいて制御されるハイサイドトランジスターおよびローサイドトランジスターを含み、前記駆動信号を出力端から出力する増幅部と、を備え、容量性負荷を駆動する駆動回路であって、前記駆動信号は、単位時間当たりで第１電圧以上で電圧が変化する第１期間と、前記単位時間当たりで第１電圧よりも低く電圧が変化する、または、変化しない第２期間と、を含み、前記第１期間では、前記ハイサイドトランジスターと前記ローサイドトランジスターとの一方がスイッチング動作する期間を含み、前記第２期間では、前記ハイサイドトランジスターと前記ローサイドトランジスターとの一方がリニア動作する期間を含む、ことを特徴とする。
上記一態様に係る駆動回路によれば、Ｄ級増幅方式と比較して、ローパスフィルターが不要であるので、当該ローパスフィルターにおいて消費される電力を無視することができ、その分、低消費電力化が図られる。また、Ｄ級増幅方式のように、スイッチング動作だけであると、駆動信号の波形精度が低下しやすいが、上記一態様によれば、第２期間でのリニア動作によって波形精度の向上が図られる。

上記一態様に係る駆動回路において、前記駆動信号は、台形波形であり、前記第１期間は、前記駆動信号の電圧が変化する期間であり、前記第２期間は、前記駆動信号の電圧が一定である期間である構成としても良い。この構成によれば、例えば圧電素子の駆動に適切な台形波形を、リニア動作により精度良く再現することができる。
また、上記一態様に係る駆動回路において、前記駆動信号は、傾きに連続性を有する波形であり、前記第１期間は、前記駆動信号の電圧変化が相対的に大きい期間であり、前記第２期間は、前記駆動信号の電圧変化が相対的に小さき期間である構成としても良い。この構成によれば、傾きに連続性を有する波形については、例えば正弦波の極小・極大値付近のように、電圧変化が相対的に小さい期間では、リニア動作により精度良く再現することができる。

上記一態様に係る駆動回路において、前記第１期間のうち、前記駆動信号の電圧が上昇する場合では、前記ハイサイドトランジスターがスイッチング動作し、前記ローサイドトランジスターがオフし、前記駆動信号の電圧が低下する場合では、前記ローサイドトランジスターがスイッチング動作し、前記ハイサイドトランジスターがオフする構成としても良い。
また、上記一態様に係る駆動回路において、前記第２期間のうち、前記駆動信号が所定の閾値以上の電圧の場合では、前記ハイサイドトランジスターがリニア動作し、前記ローサイドトランジスターがオフし、前記駆動信号が前記閾値よりも低い電圧の場合では、前記ローサイドトランジスターがリニア動作し、前記ハイサイドトランジスターがオフする構成としても良い。
この構成において、前記閾値は、前記駆動信号の電圧の最高値よりも低く、前記駆動信号の電圧の最低値よりも高くしても良い。

なお、本発明は、圧電素子のような容量性負荷を駆動する駆動回路に限られず、種々の態様で実現することが可能であり、例えば駆動回路の制御方法や、当該駆動回路を含む液体吐出装置、さらには、当該液体吐出装置におけるヘッドユニットなどとしても概念することが可能である。
また、ここでいう液体吐出装置とは、液体を吐出するものであれば良く、これには後述する印刷装置のほかに、立体造形装置（いわゆる３Ｄプリンター）、捺染装置なども含まれる。

印刷装置（その１）の概略構成を示す図である。 ヘッドユニットにおけるノズルの配列等を示す図である。 ヘッドユニットにおけるノズルの配列等を示す図である。 ヘッドユニットにおける要部構成を示す断面図である。 印刷装置（その１）の電気的な構成を示すブロック図である。 駆動信号の波形等を説明するための図である。 選択制御部の構成を示す図である。 デコーダーのデコード内容を示す図である。 選択部の構成を示す図である。 選択部から圧電素子に供給される駆動信号を示す図である。 印刷装置（その１）に適用される駆動回路（その１）の構成を示す図である。 駆動回路（その１）の動作を説明するための図である。 駆動回路（その２）を示す図である。 駆動回路（その３）を示す図である。 印刷装置（その２）の電気的な構成を示すブロック図である。 印刷装置（その２）に適用される駆動回路（その４）を示す図である。 印刷装置（その２）に適用される駆動回路（その５）を示す図である。 駆動回路（その４）の電圧範囲を示す図である。 駆動回路（その４）の動作を説明するための図である。 印刷装置（その３）の電気的な構成を示すブロック図である。 印刷装置（その３）に適用される駆動回路（その６）を示す図である。 印刷装置（その３）に適用される駆動回路（その７）を示す図である。 駆動回路（その７）における単位回路を示す図である。 印刷装置（その４）の電気的な構成を示すブロック図である。 印刷装置（その４）に適用される駆動回路（その８）を示す図である。 印刷装置（その４）に適用される駆動回路（その９）を示す図である。 駆動回路（その９）における単位回路を示す図である。 印刷装置（その３）に適用される駆動回路（その１０）を示す図である。 駆動回路（その１０）における微積回路のゲイン特性を示す図である。 駆動回路（その１０）における微積回路の位相特性を示す図である。 駆動回路（その１０）における微積回路を示す図である。 印刷装置（その３）に適用される駆動回路（その１１）を示す図である。 印刷装置（その５）の電気的な構成を示すブロック図である。 印刷装置（その５）に適用される駆動回路（その１２）を示す図である。 駆動回路（その１３）を示す図である。

以下、図面を参照して本発明を実施するための形態について、印刷装置を例にとって説明する。

図１は、印刷装置（その１）の概略構成を示す斜視図である。
この図に示される印刷装置（その１）は、液体の一例であるインクを吐出することによって、紙などの媒体Ｐにインクドット群を形成し、これにより、画像（文字、図形等を含む）を印刷する液体吐出装置の一種である。
なお、印刷装置については、便宜的に符号を１で統一するが、後述するように、いくつかの態様が存在するので、区別するために印刷装置（その１）、印刷装置（その２）というように符号の代わりに括弧書を付与する場合がある。

図１に示されるように、印刷装置１は、キャリッジ２０を、主走査方向（Ｘ方向）に移動（往復動）させる移動機構６を備える。
移動機構６は、キャリッジ２０を移動させるキャリッジモーター６１と、両端が固定されたキャリッジガイド軸６２と、キャリッジガイド軸６２とほぼ平行に延在し、キャリッジモーター６１により駆動されるタイミングベルト６３と、を有している。
キャリッジ２０は、キャリッジガイド軸６２に往復動自在に支持されるとともに、タイミングベルト６３の一部に固定されている。そのため、キャリッジモーター６１によりタイミングベルト６３を正逆走行させると、キャリッジ２０がキャリッジガイド軸６２に案内されて往復動する。

キャリッジ２０には、印刷ヘッド２２が搭載されている。この印刷ヘッド２２は、媒体Ｐと対向する部分に、インクを個別にＺ方向に吐出する複数のノズルを有する。なお、印刷ヘッド２２は、カラー印刷のために、概略的に４個のブロックに分かれている。個々のブロックは、ブラック（Ｂｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）のインクをそれぞれ吐出する。
なお、キャリッジ２０には、フレキシブルフラットケーブル１９０を介してメイン基板（この図では省略）から駆動信号を含む各種の制御信号等が供給される構成となっている。

印刷装置１は、媒体Ｐを、プラテン８０上で搬送させる搬送機構８を備える。搬送機構８は、駆動源である搬送モーター８１と、搬送モーター８１により回転し、媒体Ｐを副走査方向（Ｙ方向）に搬送する搬送ローラー８２と、を備える。

このような構成において、キャリッジ２０の主走査に合わせて印刷ヘッド２２のノズルから印刷データに応じてインクを吐出させるとともに、媒体Ｐを搬送機構８によって搬送する動作を繰り返すことで、媒体Ｐの表面に画像が形成される。
なお、本実施形態において主走査は、キャリッジ２０を移動させることで実行されるが、媒体Ｐを移動させることで実行しても良く、キャリッジ２０と媒体Ｐとの双方を移動させても良い。要は、媒体Ｐとキャリッジ２０（印刷ヘッド２２）とが相対的に移動する構成であれば良い。

図２Ａは、印刷ヘッド２２におけるインクの吐出面を媒体Ｐからみた場合の構成を示す図である。この図に示されるように、印刷ヘッド２２は、４個のヘッドユニット３を有する。４個のヘッドユニット３の各々は、それぞれブラック（Ｂｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）に対応し、主走査方向であるＸ方向に沿って配列する。

図２Ｂは、１個のヘッドユニット３におけるノズルの配列を示す図である。
この図に示されるように、１個のヘッドユニット３では、複数のノズルＮが２列で配列する。ここで、説明の便宜上、この２列をそれぞれノズル列Ｎａ、Ｎｂとする。

ノズル列Ｎａ、Ｎｂでは、それぞれ複数のノズルＮが、副走査方向であるＹ方向に沿ってピッチＰ１で配列する。また、ノズル列Ｎａ、Ｎｂ同士は、Ｘ方向にピッチＰ２だけ離間する。ノズル列Ｎａに属するノズルＮとノズル列Ｎｂに属するノズルＮとは、Ｙ方向に、ピッチＰ１の半分だけシフトした関係となっている。
このようにノズルＮを、ノズル列Ｎａ、Ｎｂの２列で、Ｙ方向にピッチＰ１の半分だけシフトして配置させることにより、Ｙ方向の解像度を、１列の場合と比較して実質的に倍に高めることができる。
なお、１個のヘッドユニット３におけるノズルＮの個数を便宜的にｍ（ｍは２以上の整数）とする。

ヘッドユニット３は、特に図示しないが、アクチュエーター基板に可撓性の回路基板が接続されるとともに、当該可撓性の回路基板に駆動ＩＣが実装された構成である。そこで次に、アクチュエーター基板の構造について説明する。

図３は、アクチュエーター基板の構造を示す断面図である。詳細には図２Ｂにおけるｇ−ｇ線で破断した場合の断面を示す図である。
図３に示されるように、アクチュエーター基板４０は、流路基板４２のうち、Ｚ方向の負側の面上に圧力室基板４４と振動板４６とが設けられる一方、Ｚ方向の正側の面上にノズル板４１が設置された構造体である。
アクチュエーター基板４０の各要素は、概略的にはＹ方向に長尺な略平板状の部材であり、例えば接着剤等により互いに固定される。また、流路基板４２および圧力室基板４４は、例えばシリコンの単結晶基板で形成される。

ノズルＮは、ノズル板４１に形成される。ノズル列Ｎａに属するノズルに対応する構造と、ノズル列Ｎｂに属するノズルに対応する構造とは、Ｙ方向にピッチＰ１の半分だけシフトした関係にあるが、それ以外では、略対称に形成されるので、以下においてはノズル列Ｎａに着目してアクチュエーター基板４０の構造を説明することにする。

流路基板４２は、インクの流路を形成する平板材であり、開口部４２２と供給流路４２４と連通流路４２６とが形成される。供給流路４２４および連通流路４２６は、ノズル毎に形成され、開口部４２２は、複数のノズルにわたって連続するように形成されるとともに、対応する色のインクが供給される構造となっている。この開口部４２２は、液体貯留室Ｓｒとして機能し、当該液体貯留室Ｓｒの底面は、例えばノズル板４１によって構成される。具体的には、流路基板４２における開口部４２２と各供給流路４２４と連通流路４２６とを閉塞するように流路基板４２の底面に固定される。

圧力室基板４４のうち流路基板４２とは反対側の表面に振動板４６が設置される。振動板４６は、弾性的に振動可能な平板状の部材であり、例えば酸化シリコン等の弾性材料で形成された弾性膜と、酸化ジルコニウム等の絶縁材料で形成された絶縁膜との積層で構成される。振動板４６と流路基板４２とは、圧力室基板４４の各開口部４２２の内側で互い間隔をあけて対向する。各開口部４２２の内側で流路基板４２と振動板４６とに挟まれた空間は、インクに圧力を付与するキャビティ４４２として機能する。各キャビティ４４２は、流路基板４２の連通流路４２６を介してノズルＮに連通する。
振動板４６のうち圧力室基板４４とは反対側の表面には、ノズルＮ（キャビティ４４２）毎に圧電素子Ｐztが形成される。

圧電素子Ｐztは、振動板４６の面上に形成された複数の圧電素子Ｐztにわたって共通の駆動電極７２と、当該駆動電極７２の面上に形成された圧電体７４と、当該圧電体７４の面上に圧電素子Ｐzt毎に形成された個別の駆動電極７６とを包含する。このような構成において、駆動電極７２、７６によって圧電体７４を挟んで対向する領域が圧電素子Ｐztとして機能する。

圧電体７４は、例えば加熱処理（焼成）を含む工程で形成される。具体的には、複数の駆動電極７２が形成された振動板４６の表面に塗布された圧電材料を、焼成炉内での加熱処理により焼成してから圧電素子Ｐzt毎に成形（例えばプラズマを利用したミーリング）することで圧電体７４が形成される。

なお、ノズル列Ｎｂに対応する圧電素子Ｐztも同様に、駆動電極７２と、圧電体７４と、駆動電極７６とを包含した構成である。
また、この例では、圧電体７４に対し、共通の駆動電極７２を下層とし、個別の駆動電極７６を上層としたが、逆に駆動電極７２を上層とし、駆動電極７６を下層とする構成としても良い。
なお、アクチュエーター基板４０については、駆動ＩＣを直接実装した構成でも良い。

後述するように、圧電素子Ｐztの一端である駆動電極７６には、吐出すべきインク量に応じた駆動信号の電圧Ｖoutが個別に印加される一方、圧電素子Ｐztの他端である駆動電極７２には、電圧Ｖ_ＢＳの保持信号が共通に印加される。
このため、圧電素子Ｐztは、駆動電極７２、７６に印加された電圧に応じて、上または下方向に変位する。詳細には、駆動電極７６を介して印加される駆動信号の電圧Ｖoutが低くなると、圧電素子Ｐztにおける中央部分が両端部分に対して上方向に撓む一方、当該電圧Ｖoutが高くなると、下方向に撓む構成となっている。
ここで、上方向に撓めば、キャビティ４４２の内部容積が拡大（圧力が減少）するので、インクが液体貯留室Ｓｒから引き込まれる一方、下方向に撓めば、キャビティ４４２の内部容積が縮小（圧力が増加）するので、縮小の程度によっては、インク滴がノズルＮから吐出される。このように、圧電素子Ｐztに適切な駆動信号が印加されると、当該圧電素子Ｐztの変位によって、インクがノズルＮから吐出される。このため、少なくとも圧電素子Ｐzt、キャビティ４４２、ノズルＮによってインクを吐出する吐出部が構成されることになる。

次に、印刷装置１の電気的な構成について説明する。

図４は、印刷装置１の電気的な構成を示すブロック図である。
この図に示されるように、印刷装置１は、メイン基板１００にヘッドユニット３が接続された構成となっている。ヘッドユニット３は、アクチュエーター基板４０と、駆動ＩＣ５０とに大別される。
メイン基板１００は、駆動ＩＣ５０に、制御信号Ｃtrや、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを供給し、アクチュエーター基板４０に、電圧Ｖ_ＢＳ（オフセット電圧）の保持信号を、配線５５０を介して供給する。
なお、印刷装置１では、４個のヘッドユニット３が設けられ、メイン基板１００が、４個のヘッドユニット３をそれぞれ独立に制御する。４個のヘッドユニット３では、吐出するインクの色以外において異なることがないので、以下においては便宜的に１個のヘッドユニット３について代表して説明することにする。

図４に示されるように、メイン基板１００は、制御部１１０、Ｄ／Ａ変換器（ＤＡＣ、Digital Analog Converter）１１３ａ、１１３ｂ、電圧増幅器１１５ａ、１１５ｂ、駆動回路１２０ａ、１２０ｂ、および、オフセット電圧生成回路１３０を含む。
このうち、制御部１１０は、ＣＰＵや、ＲＡＭ、ＲＯＭなどを有する一種のマイクロコンピューターであり、印刷対象となる画像データがホストコンピューター等から供給されたときに、所定のプログラムを実行して各部を制御するための各種の制御信号等を出力する。

具体的には、制御部１１０は、第１に、ＤＡＣ１１３ａおよび駆動回路１２０ａにデジタルのデータｄＡを繰り返して供給し、ＤＡＣ１１３ｂおよび駆動回路１２０ｂにデジタルのデータｄＢを同じく繰り返して供給する。ここで、データｄＡは、ヘッドユニット３に供給する駆動信号ＣＯＭ−Ａの波形を規定し、データｄＢは、駆動信号ＣＯＭ−Ｂの波形を規定する。

ＤＡＣ１１３ａは、デジタルのデータｄＡをアナログの信号ａinに変換する。電圧増幅器１１５ａは、信号ａinの電圧を例えば１０倍に増幅し、信号Ａinとして駆動回路１２０ａに供給する。同様に、ＤＡＣ１１３ｂは、デジタルのデータｄＢをアナログの信号ｂinに変換し、電圧増幅器１１５ｂは、信号ｂinの電圧を例えば１０倍に増幅し、信号Ｂinとして駆動回路１２０ｂに供給する。

駆動回路１２０ａは、詳細については後述するが、信号Ａinを、容量性負荷である圧電素子Ｐztに対し、駆動能力を高めて（低インピーダンスに変換して）駆動信号ＣＯＭ−Ａとして出力する。同様に、駆動回路１２０ｂは、信号Ｂinを、駆動能力を高めて駆動信号ＣＯＭ−Ｂとして出力する。
なお、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂ（アナログ変換後の信号ａin、ｂin、インピーダンス変換前の信号Ａin、Ｂin）については、それぞれ後述するように台形波形である。

ＤＡＣ１１３ａ（１１３ｂ）により変換された信号ａin（ｂin）は例えば電圧０〜４Ｖ程度で比較的小さく振幅するのに対し、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の電圧は０〜４０Ｖ程度で比較的大きく振幅する。このため、ＤＡＣ１１３ａ（１１３ｂ）により変換された信号ａin（ｂin）の電圧を電圧増幅器１１５ａ（１１５ｂ）が増幅し、当該電圧増幅した信号Ａin（Ｂin）を、駆動回路１２０ａ（１２０ｂ）がインピーダンス変換する構成となっている。

第２に、制御部１１０は、移動機構６および搬送機構８に対する制御に同期して、ヘッドユニット３に各種の制御信号Ｃtrを供給する。なお、ヘッドユニット３に供給される制御信号Ｃtrには、ノズルＮから吐出させるインクの量を規定する印刷データ（吐出制御信号）、当該印刷データの転送に用いるクロック信号、印刷周期等を規定するタイミング信号等が含まれる。
なお、制御部１１０は、移動機構６および搬送機構８を制御するが、このような構成については既知であるので省略する。

メイン基板１００におけるオフセット電圧生成回路１３０は、電圧Ｖ_ＢＳの保持信号を生成して、配線５５０を介してアクチュエーター基板４０における複数の圧電素子Ｐztの他端にわたって共通に印加する。電圧Ｖ_ＢＳの保持信号は、複数の圧電素子Ｐztの他端を、それぞれ一定の状態に保つためのものである。

一方、ヘッドユニット３において、駆動ＩＣ５０は、選択制御部５１０と、圧電素子Ｐztに一対一に対応した選択部５２０と、を有する。このうち、選択制御部５１０は、選択部５２０の各々における選択をそれぞれ制御する。詳細には、選択制御部５１０は、制御部１１０からクロック信号に同期して供給される印刷データを、ヘッドユニット３のノズル（圧電素子Ｐzt）の数個分、一旦蓄積するとともに、各選択部５２０に対し、印刷データにしたがって駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂの選択を、タイミング信号で規定される印刷周期の開始タイミングで指示する。
各選択部５２０は、選択制御部５１０による指示にしたがって、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂのいずれかを選択し（または、いずれも選択せずに）、電圧Ｖoutの駆動信号として、対応する圧電素子Ｐztの一端に印加する。
アクチュエーター基板４０には、上述したようにノズルＮ毎に圧電素子Ｐztが１個ずつ設けられる。圧電素子Ｐztの各々における他端は共通接続されて、当該他端には配線５５０を介してオフセット電圧生成回路１３０による電圧Ｖ_ＢＳが印加される。

本実施形態において、１つのドットについては、１つのノズルＮからインクを最多で２回吐出させることで、大ドット、中ドット、小ドットおよび非記録の４階調を表現させる。この４階調を表現するために、本実施形態では、２種類の駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを用意するとともに、各々の１周期にそれぞれ前半パターンと後半パターンとを持たせている。そして、１周期のうち、前半・後半において駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを、表現すべき階調に応じた選択して（または選択しないで）、圧電素子Ｐztに供給する構成となっている。
そこで先に、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂについて説明し、この後、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択するための選択制御部５１０および選択部５２０の詳細な構成について説明する。

図５は、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂの波形等を示す図である。
図に示されるように、駆動信号ＣＯＭ−Ａは、印刷周期Ｔａのうち、制御信号ＬＡＴが出力されて（立ち上がって）から制御信号ＣＨが出力されるまでの期間Ｔ１に配置された台形波形Ａｄｐ１と、印刷周期Ｔａのうち、制御信号ＣＨが出力されてから次の制御信号ＬＡＴが出力されるまでの期間Ｔ２に配置された台形波形Ａｄｐ２とを繰り返す波形となっている。

本実施形態において台形波形Ａｄｐ１、Ａｄｐ２とは、互いにほぼ同一の波形であり、仮にそれぞれが圧電素子Ｐztの一端である駆動電極７６に供給されたとしたならば、当該圧電素子Ｐztに対応するノズルＮから所定量、具体的には中程度の量のインクをそれぞれ吐出させる波形である。

駆動信号ＣＯＭ−Ｂは、期間Ｔ１に配置された台形波形Ｂｄｐ１と、期間Ｔ２に配置された台形波形Ｂｄｐ２とを繰り返す波形となっている。本実施形態において台形波形Ｂｄｐ１、Ｂｄｐ２とは、互いに異なる波形である。このうち、台形波形Ｂｄｐ１は、ノズルＮ付近のインクを微振動させてインクの粘度の増大を防止するための波形である。このため、仮に台形波形Ｂｄｐ１が圧電素子Ｐztの一端に供給されたとしても、当該圧電素子Ｐztに対応するノズルＮからインク滴が吐出されない。また、台形波形Ｂｄｐ２は、台形波形Ａｄｐ１（Ａｄｐ２）とは異なる波形となっている。仮に台形波形Ｂｄｐ２が圧電素子Ｐztの一端に供給されたとしたならば、当該圧電素子Ｐztに対応するノズルＮから上記所定量よりも少ない量のインクを吐出させる波形である。

台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２の開始タイミングでの電圧と、終了タイミングでの電圧とは、いずれも電圧Ｖcenで共通である。すなわち、台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２は、それぞれ電圧Ｖcenで開始し、電圧Ｖcenで終了する波形となっている。

なお、駆動回路１２０ａ（１２０ｂ）は、本例では信号Ａin（Ｂin）をインピーダンス変換するものであるから、入力である信号Ａin（Ｂin）の波形は、多少の誤差を伴うものの、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の波形そのままである。一方で、信号Ａin（Ｂin）は、信号ａin（ｂin）の電圧を１０倍に増幅したものであるから、信号ａin（ｂin）の波形は、信号Ａin（Ｂin）の電圧を１／１０倍とした関係にある。信号ａin（ｂin）は、データｄＡ（ｄＢ）をアナログ変換したものであるので、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の電圧波形は、制御部１１０によって規定されることになる。

制御部１１０は、駆動信号ＣＯＭ−Ａの台形波形に対して、次のような論理レベルとなる信号ＯＣａ（選択信号）を駆動回路１２０ａに出力する。詳細には、制御部１１０は、信号ＯＣａを、駆動信号ＣＯＭ−Ａ（信号ａin）の電圧を低下させる期間と駆動信号ＣＯＭ−Ａを閾値Ｖthよりも低い電圧で一定にさせる期間とにわたってＨレベルとし、それ以外の駆動信号ＣＯＭ−Ａの電圧を上昇させる期間と駆動信号ＣＯＭ−Ａを閾値Ｖth以上の電圧で一定にさせる期間とにわたってＬレベルとする。
本例では、駆動信号ＣＯＭ−Ａ（信号Ａin）の電圧の最高値をｍaxとし、最低値をｍinとしたときに、便宜的にｍax＞Ｖth＞Ｖcen＞ｍinとして説明する。なお、ｍax＞Ｖcen＞Ｖth＞ｍinとしても良い。

同様に、制御部１１０は、駆動信号ＣＯＭ−Ｂの台形波形に対して、次のような論理レベルとなる信号ＯＣｂを駆動回路１２０ｂに出力する。詳細には、制御部１１０は、信号ＯＣｂを、駆動信号ＣＯＭ−Ｂ（信号Ｂin）の電圧を低下させる期間と、駆動信号ＣＯＭ−Ｂを閾値電圧Ｖthよりも低い電圧で一定にさせる期間とにわたってＨレベルとし、それ以外の駆動信号ＣＯＭ−Ｂの電圧を上昇させる期間と駆動信号ＣＯＭ−Ｂを閾値電圧Ｖth以上の電圧で一定にさせる期間とにわたってＬレベルとする。

図６は、図４における選択制御部５１０の構成を示す図である。
この図に示されるように、選択制御部５１０には、クロック信号Ｓck、印刷データＳＩ、制御信号ＬＡＴ、ＣＨが供給される。選択制御部５１０では、シフトレジスタ（Ｓ／Ｒ）５１２とラッチ回路５１４とデコーダー５１６との組が、圧電素子Ｐzt（ノズルＮ）のそれぞれに対応して設けられている。

印刷データＳＩは、印刷周期Ｔａにわたって、着目しているヘッドユニット３において、すべてのノズルＮによって形成すべきドットを規定するデータである。本実施形態では、非記録、小ドット、中ドットおよび大ドットの４階調を表現するために、ノズル１個分の印刷データは、上位ビット（ＭＳＢ）および下位ビット（ＬＳＢ）の２ビットで構成される。
印刷データＳＩは、クロック信号Ｓckに同期してノズルＮ（圧電素子Ｐzt）毎に、媒体Ｐの搬送に合わせて供給される。当該印刷データＳＩを、ノズルＮに対応して２ビット分、一旦保持するための構成がシフトレジスタ５１２である。
詳細には、ｍ個の圧電素子Ｐzt（ノズル）の各々に対応した計ｍ段のシフトレジスタ５１２が縦続接続されるとともに、図において左端に位置する１段のシフトレジスタ５１２に供給された印刷データＳＩが、クロック信号Ｓckにしたがって順次後段（下流側）に転送される構成となっている。
なお、図では、シフトレジスタ５１２を区別するために、印刷データＳＩが供給される上流側から順番に１段、２段、…、ｍ段と表記している。

ラッチ回路５１４は、シフトレジスタ５１２で保持された印刷データＳＩを制御信号ＬＡＴの立ち上がりでラッチする。
デコーダー５１６は、ラッチ回路５１４によってラッチされた２ビットの印刷データＳＩをデコードして、制御信号ＬＡＴと制御信号ＣＨとで規定される期間Ｔ１、Ｔ２ごとに、選択信号Ｓａ、Ｓｂを出力して、選択部５２０での選択を規定する。

図７は、デコーダー５１６におけるデコード内容を示す図である。
この図において、ラッチされた２ビットの印刷データＳＩについては（ＭＳＢ、ＬＳＢ）と表記している。デコーダー５１６は、例えばラッチされた印刷データＳＩが（０、１）であれば、選択信号Ｓａ、Ｓｂの論理レベルを、期間Ｔ１ではそれぞれＨ、Ｌレベルで、期間Ｔ２ではそれぞれＬ、Ｈレベルで、出力するということを意味している。
なお、選択信号Ｓａ、Ｓｂの論理レベルについては、クロック信号Ｓck、印刷データＳＩ、制御信号ＬＡＴ、ＣＨの論理レベルよりも、レベルシフター（図示省略）によって、高振幅論理にレベルシフトされる。

図８は、図４における選択部５２０の構成を示す図である。
この図に示されるように、選択部５２０は、インバーター（ＮＯＴ回路）５２２ａ、５２２ｂと、トランスファーゲート５２４ａ、５２４ｂとを有する。
デコーダー５１６からの選択信号Ｓａは、トランスファーゲート５２４ａにおいて丸印が付されていない正制御端に供給される一方で、インバーター５２２ａによって論理反転されて、トランスファーゲート５２４ａにおいて丸印が付された負制御端に供給される。同様に、選択信号Ｓｂは、トランスファーゲート５２４ｂの正制御端に供給される一方で、インバーター５２２ｂによって論理反転されて、トランスファーゲート５２４ｂの負制御端に供給される。
トランスファーゲート５２４ａの入力端には、駆動信号ＣＯＭ−Ａが供給され、トランスファーゲート５２４ｂの入力端には、駆動信号ＣＯＭ−Ｂが供給される。トランスファーゲート５２４ａ、５２４ｂの出力端同士は、共通接続されるとともに、対応する圧電素子Ｐztの一端に接続される。
トランスファーゲート５２４ａは、選択信号ＳａがＨレベルであれば、入力端および出力端の間を導通（オン）させ、選択信号ＳａがＬレベルであれば、入力端と出力端との間を非導通（オフ）させる。トランスファーゲート５２４ｂについても同様に選択信号Ｓｂに応じて、入力端および出力端の間をオンオフさせる。

図５に示されるように、印刷データＳＩは、ノズル毎に、クロック信号Ｓckに同期して供給されて、ノズルに対応するシフトレジスタ５１２において順次転送される。そして、クロック信号Ｓckの供給が停止すると、シフトレジスタ５１２のそれぞれには、各ノズルに対応した印刷データＳＩが保持された状態になる。
ここで、制御信号ＬＡＴが立ち上がると、ラッチ回路５１４のそれぞれは、シフトレジスタ５１２に保持された印刷データＳＩを一斉にラッチする。図５において、Ｌ１、Ｌ２、…、Ｌｍ内の数字は、１段、２段、…、ｍ段のシフトレジスタ５１２に対応するラッチ回路５１４によってラッチされた印刷データＳＩを示している。

デコーダー５１６は、ラッチされた印刷データＳＩで規定されるドットのサイズに応じて、期間Ｔ１、Ｔ２のそれぞれにおいて、選択信号Ｓａ、Ｓａの論理レベルを図７に示されるような内容で出力する。
すなわち、第１に、デコーダー５１６は、当該印刷データＳＩが（１、１）であって、大ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＨ、Ｌレベルとし、期間Ｔ２においてもＨ、Ｌレベルとする。第２に、デコーダー５１６は、当該印刷データＳＩが（０、１）であって、中ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＨ、Ｌレベルとし、期間Ｔ２においてＬ、Ｈレベルとする。第３に、デコーダー５１６は、当該印刷データＳＩが（１、０）であって、小ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＬ、Ｌレベルとし、期間Ｔ２においてＬ、Ｈレベルとする。第４に、デコーダー５１６は、当該印刷データＳＩが（０、０）であって、非記録を規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＬ、Ｈレベルとし、期間Ｔ２においてＬ、Ｌレベルとする。

図９は、印刷データＳＩに応じて選択されて、圧電素子Ｐztの一端に供給される駆動信号の電圧波形を示す図である。
印刷データＳＩが（１、１）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＨ、Ｌレベルとなるので、トランスファーゲート５２４ａがオンし、トランスファーゲート５２４ｂがオフする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１が選択される。選択信号Ｓａ、Ｓｂは期間Ｔ２においてもＨ、Ｌレベルとなるので、選択部５２０は、駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ２を選択する。
このように期間Ｔ１において台形波形Ａｄｐ１が選択され、期間Ｔ２において台形波形Ａｄｐ２が選択されて、駆動信号として圧電素子Ｐztの一端に供給されると、当該圧電素子Ｐztに対応したノズルＮから、中程度の量のインクが２回にわけて吐出される。このため、媒体Ｐにはそれぞれのインクが着弾し合体して、結果的に、印刷データＳＩで規定される通りの大ドットが形成されることになる。

印刷データＳＩが（０、１）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＨ、Ｌレベルとなるので、トランスファーゲート５２４ａがオンし、トランスファーゲート５２４ｂはオフする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１が選択される。次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてＬ、Ｈレベルとなるので、駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ２が選択される。
したがって、ノズルから、中程度および小程度の量のインクが２回にわけて吐出される。このため、媒体Ｐには、それぞれのインクが着弾して合体して、結果的に、印刷データＳＩで規定された通りの中ドットが形成されることになる。

印刷データＳＩが（１、０）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてともにＬレベルとなるので、トランスファーゲート５２４ａ、５２４ｂがオフする。このため、期間Ｔ１において台形波形Ａｄｐ１、Ｂｄｐ１のいずれも選択されない。トランスファーゲート５２４ａ、５２４ｂがともにオフする場合、当該トランスファーゲート５２４ａ、５２４ｂの出力端同士の接続点から圧電素子Ｐztの一端までの経路は、電気的にどの部分にも接続されないハイ・インピーダンス状態になる。ただし、圧電素子Ｐztの両端では、自己が有する容量性によって、トランスファーゲートがオフする直前の電圧（Ｖcen−Ｖ_ＢＳ）が保持される。
次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてＬ、Ｈレベルとなるので、駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ２が選択される。このため、ノズルＮから、期間Ｔ２においてのみ小程度の量のインクが吐出されるので、媒体Ｐには、印刷データＳＩで規定された通りの小ドットが形成されることになる。

印刷データＳＩが（０、０）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＬ、Ｈレベルとなるので、トランスファーゲート５２４ａがオフし、トランスファーゲート５２４ｂがオンする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ１が選択される。次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてともにＬレベルとなるので、台形波形Ａｄｐ２、Ｂｄｐ２のいずれも選択されない。
このため、期間Ｔ１においてノズルＮ付近のインクが微振動するのみであり、インクは吐出されないので、結果的に、ドットが形成されない、すなわち、印刷データＳＩで規定された通りの非記録になる。

このように、選択部５２０は、選択制御部５１０による指示にしたがって駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択し（または選択しないで）、圧電素子Ｐztの一端に印加する。このため、各圧電素子Ｐztは、印刷データＳＩで規定されるドットのサイズに応じて駆動されることになる。
なお、図５に示した駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂはあくまでも一例である。実際には、媒体Ｐの性質や搬送速度などに応じて、予め用意された様々な波形の組み合わせが用いられる。
また、ここでは、圧電素子Ｐztが、電圧の低下に伴って上方向に撓む例で説明したが、駆動電極７２、７６に印加する電圧を逆転させると、圧電素子Ｐztは、電圧の低下に伴って下向に撓むことになる。このため、圧電素子Ｐztが、電圧の低下に伴って下方向に撓む構成では、図に例示した駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂが、電圧Ｖcenを基準に反転した波形となる。

次に、メイン基板１００における駆動回路１２０ａ、１２０ｂについて説明する。
なお、駆動回路の符号については、駆動信号ＣＯＭ−Ａを出力する側を１２０ａで、駆動信号ＣＯＭ−Ｂを出力する側を１２０ｂで、それぞれ統一するが、後述するように、いくつかの態様が存在するので、印刷装置と同様に、区別するために、駆動回路（その１）、駆動回路（その２）というように符号の代わりに括弧書を付与する場合がある。

そこでまず、駆動回路（その１）について、駆動信号ＣＯＭ−Ａを出力する側の駆動回路１２０ａを例にとって説明する。

図１０は、駆動回路（その１）を示す図である。この図に示されるように、駆動回路１２０ａは、差動増幅器２２１と、セレクター２２３と、トランジスター対と、抵抗素子Ｒｕ、Ｒｄと、コンデンサーＣ０とを含む。

差動増幅器２２１にあっては、負入力端（−）に信号Ａinが供給される一方、正入力端（＋）には出力である駆動信号ＣＯＭ−Ａが帰還されている。このため、差動増幅器２２１は、正入力端（＋）の電圧から負入力端（−）の電圧を減算した差電圧、つまり、出力である駆動信号ＣＯＭ−Ａの電圧Ｏutから、入力である大振幅の信号Ａin（元駆動信号）の電圧Ｖinを減算した差電圧を増幅して出力することになる。

ただし、差動増幅器２２１は、特に図示しないが例えば電源の高位側を電圧Ｖ_Ｄとし、低位側をグランドＧndとしている。このため、出力電圧は、グランドＧndから電圧Ｖ_Ｄまでの範囲となる。
なお、差動増幅器２２１の出力信号は、後述するスイッチング動作のための信号として用いられる場合もあれば、リニア動作のための信号として用いられる場合もある。スイッチング動作のための信号として用いられる場合、Ｈレベルは電圧Ｖ_Ｄであり、Ｌレベルは電圧ゼロのグランドＧndである。
また、差動増幅器２２１による出力信号は、結局のところ、後述するようにトランジスター２３１、２３２のスイッチング動作およびリニア動作を制御するので、トランジスターの制御信号と言うことができる。また、後述するように、駆動信号を降圧して帰還する一方、元駆動信号を電圧増幅して駆動信号として出力する場合もあるので、駆動信号に基づく信号が差動増幅器２２１に帰還される、と言っても良い。

セレクター（選択部）２２３は、信号ＯＣａがＬレベルであれば、信号Ｇt1として差動増幅器２２１の出力信号を選択し、トランジスター２３１のゲート端子に供給するとともに、信号Ｇt2としてＬレベルを選択し、トランジスター２３２のゲート端子に供給する。一方、セレクター２２３は、信号ＯＣａがＨレベルであれば、信号Ｇt1としてＨレベルを選択し、トランジスター２３１のゲート端子に供給するとともに、信号Ｇt2として差動増幅器２２１の出力信号を選択し、トランジスター２３２のゲート端子に供給する。
換言すれば、セレクター２２３は、信号ＯＣａがＬレベルであれば、トランジスター２３１を選択して、差動増幅器２２１の出力信号である差信号を当該トランジスター２３１のゲート端子に供給し、信号ＯＣａがＨレベルであれば、トランジスター２３２を選択して、上記差信号を当該トランジスター２３２のゲート端子に供給する一方、選択しなかったトランジスターのゲート端子には、後述するように当該トランジスターをオフにさせる信号を供給する構成となっている。

トランジスター対は、トランジスター２３１、２３２によって構成される。このうち、高位側のトランジスター２３１（ハイサイドトランジスター）は、例えばＰチャネル型の電界効果トランジスターであり、ソース端子には電源の高位側電圧Ｖ_Ｄが印加されている。低位側のトランジスター２３２（ローサイドトランジスター）は、例えばＮチャネル型の電界効果トランジスターであり、ソース端子が電源の低位側となるグランドＧndに接地されている。
トランジスター２３１、２３２のドレイン端子同士は、互いに接続されて、駆動回路１２０ａの出力端であるノードＮ２となっている。すなわち、ノードＮ２から駆動信号ＣＯＭ−Ａが出力される構成となっている。
なお、駆動回路１２０ａの出力であるノードＮ２の電圧をＯutと表記し、入力である信号Ａinの電圧をＶinと表記する。

ノードＮ２は、差動増幅器２２１の正入力端（＋）に接続されるとともに、抵抗素子Ｒｕ（第１抵抗素子）を介して電圧Ｖ_Ｄにプルアップされる一方で、抵抗素子Ｒｄ（第２抵抗素子）を介してグランドにプルダウンされている。また、コンデンサーＣ０（出力コンデンサー）は、異常発振の防止等のために設けられ、一端がノードＮ２に接続され、他端が一定電位の、例えばグランドＧndに接地されている。

なお、差動増幅器２２１、セレクター２２３は、トランジスター２３１、２３２の制御信号を生成して出力することになるので、両者を制御信号生成部として概念することができる。また、トランジスター２３１、２３２、抵抗素子Ｒｕ、Ｒｄを１つのブロックとして考えてみた場合に、上記制御信号に基づいて駆動信号がノードＮ２から出力されることになるので、当該ブロックを増幅部として概念することができる。

ここでは、駆動信号ＣＯＭ−Ａを出力する駆動回路１２０ａについて説明したが、駆動信号ＣＯＭ−Ｂを出力する駆動回路１２０ｂの構成については、駆動回路１２０ａと同一であって、入出力信号だけが異なる。すなわち、駆動回路１２０ｂは、図１０の括弧書きで示されるように、差動増幅器２２１の負入力端（−）に信号Ｂinが供給され、セレクター２２３に信号ＯＣｂが供給される一方、ノードＮ２から駆動信号ＣＯＭ−Ｂが出力されることになる。

次に、駆動回路１２０ａ、１２０ｂの動作について、駆動信号ＣＯＭ−Ａを出力する駆動回路１２０ａを例にとって説明する。

図１１は、駆動回路１２０ａの動作を説明するための図である。
この図において、信号Ａinは、駆動信号ＣＯＭ−Ａのインピーダンス変換前の信号であるので、当該駆動信号ＣＯＭ−Ａとほぼ同波形である。また、上述したように、駆動信号ＣＯＭ−Ａは、印刷周期Ｔａにおいて２つの同じ台形波形Ａｄｐ１、Ａｄｐ２が繰り返された波形であるので、信号Ａinも同様な繰り返し波形である。

なお、図１１は、このような繰り返し波形のうち、１つの台形波形を示している。また、この図において、期間Ｐ１は、信号Ａinの電圧Ｖinが電圧Ｖcenから最低値ｍinまで低下する期間であり、当該期間Ｐ１に続く期間Ｐ２は、電圧Ｖinが最低値ｍinで一定となる期間であり、当該期間Ｐ２に続く期間Ｐ３は、電圧Ｖinが最低値ｍinから最高値ｍaxまで上昇する期間であり、当該期間Ｐ３に続く期間Ｐ４は、電圧Ｖinが最高値ｍaxで一定となる期間であり、当該期間Ｐ４に続く期間Ｐ５は、電圧Ｖinが最高値ｍaxから電圧Ｖcenまで低下する期間である。
図１１における電圧波形のそれぞれについて、説明の便宜上、電圧を示す縦スケールは必ずしも揃っていない。

まず、期間Ｐ１は、駆動信号ＣＯＭ−Ａ（Ａin）の電圧低下期間である。このため、期間Ｐ１では、信号ＯＣａがＨレベルであるので、セレクター２２３は、信号Ｇt1としてＨレベルを選択し、信号Ｇt2として差動増幅器２２１の出力信号を選択する。
期間Ｐ１では、信号Ｇt1がＨレベルであるので、Ｐチャネル型のトランジスター２３１はオフする。
一方、当該期間Ｐ１では、まず信号Ａinの電圧ＶinがノードＮ２の電圧Ｏutよりも先んじて低下する。逆にいえば、電圧Ｏutは、電圧Ｖin以上となる。このため、信号Ｇt2として選択される差動増幅器２２１の出力信号の電圧は、両者の差電圧に応じて高くなり、ほぼＨレベルに振れる。信号Ｇt2がＨレベルになると、トランジスター２３２がオンするので、電圧Ｏutが低下する。なお、電圧Ｏutは、コンデンサーＣ０や容量性を有する圧電素子Ｐztなどにより、実際には、一気にグランドＧndに低下することはなく、緩慢に低下する。
電圧Ｏutが電圧Ｖinよりも低くなると、信号Ｇt2がＬレベルになり、トランジスター２３２がオフするが、電圧Ｖinが低下しているので、再び電圧Ｏutが電圧Ｖin以上となる。このため、信号Ｇt2がＨレベルとなって、トランジスター２３２が再びオンすることになる。
期間Ｐ１では、信号Ｇt2がＨ、Ｌレベルで交互に切り替えられ、これにより、トランジスター２３２は、オンオフを繰り返す動作、すなわちスイッチング動作をすることになる。このスイッチング動作により、電圧Ｏutを電圧Ｖinの低下に追従させる制御が実行されることになる。

次に、期間Ｐ２は、駆動信号ＣＯＭ−Ａ（Ａin）が閾値電圧Ｖthよりも低い電圧の最低値ｍinで一定となる期間である。このため、期間Ｐ２では、期間Ｐ１から引き続いて信号ＯＣａがＨレベルであるので、セレクター２２３は、信号Ｇt1としてＨレベルを選択し、信号Ｇt2として差動増幅器２２１の出力信号を選択する。
前の期間Ｐ１では、電圧Ｏutが電圧Ｖinに追従するように制御されるが、その制御内容は、上述したようにトランジスター２３２のスイッチング動作である。このため、期間Ｐ２の開始直後、すなわち電圧Ｖinが最低値ｍinで一定に転じた直後では、電圧Ｏutが、電圧Ｖinに一致していない場合がある。

この場合において、電圧Ｏutが電圧Ｖinに対して高ければ、信号Ｇt2の電圧、すなわち差動増幅器２２１の出力電圧も高くなるので、トランジスター２３２のソース・ドレイン間の抵抗が小さくなり、ノードＮ２の電圧Ｏutを低下させるように働く。一方、電圧Ｏutが電圧Ｖinに対して低ければ、信号Ｇt2の電圧も低くなるので、トランジスター２３２のソース・ドレイン間の抵抗が大きくなり、電圧Ｏutを上昇させる方向に働く。
したがって、期間Ｐ２において、電圧Ｏutは、当該電圧Ｏutを低下させる方向と上昇させる方向とが均衡する地点、すなわち、電圧Ｖin（最低値ｍin）に一致する地点で一定になる。このとき、トランジスター２３２は線形（リニア）動作となり、信号Ｇt2は、トランジスター２３２におけるソース・ドレイン間の抵抗、および、抵抗素子Ｒｕ、Ｒｄで定まる電圧Ｏutが電圧Ｖinとなるような電圧で一定となる。
なお、図１１では、期間Ｐ１から期間Ｐ２にかけての信号Ｇt2の電圧変化については簡略化して、直ちに一定となった状態を示している。

期間Ｐ３は、駆動信号ＣＯＭ−Ａ（Ａin）の電圧上昇期間である。このため、期間Ｐ３では、信号ＯＣａがＬレベルになるので、セレクター２２３は、信号Ｇt1として差動増幅器２２１の出力信号を選択し、信号Ｇt2としてＬレベルを選択する。
期間Ｐ３では、信号Ｇt2がＬレベルであるので、Ｎチャネル型のトランジスター２３２はオフする。
一方、当該期間Ｐ３では、まず電圧Ｖinが電圧Ｏutよりも先んじて上昇する。逆にいえば、電圧Ｏutは、電圧Ｖinよりも低くなる。このため、信号Ｇt1として選択される差動増幅器２２１の出力信号の電圧は、両者の差電圧に応じて低くなり、ほぼＬレベルに振れる。信号Ｇt1がＬレベルになると、トランジスター２３１がオンするので、電圧Ｏutが上昇する。なお、電圧Ｏutは、コンデンサーＣ０や容量性を有する圧電素子Ｐztなどにより、実際には、一気に電圧Ｖ_Ｄに上昇することはなく、緩慢に上昇する。
電圧Ｏutが電圧Ｖin以上になると、信号Ｇt2がＨレベルになり、トランジスター２３１がオフする。トランジスター２３１がオフすると、電圧Ｏutの上昇は停止するが、電圧Ｖinが上昇しているので、再び電圧Ｏutが電圧Ｖinよりも低くなる。このため、信号Ｇt1がＬレベルとなって、トランジスター２３１が再びオンすることになる。
期間Ｐ３では、信号Ｇt1がＨ、Ｌレベルで交互に切り替えられ、これにより、トランジスター２３１は、スイッチング動作をすることになる。このスイッチング動作により、電圧Ｏutを電圧Ｖinの上昇に追従させる制御が実行されることになる。

期間Ｐ４は、駆動信号ＣＯＭ−Ａ（Ａin）が閾値電圧Ｖth以上の電圧で一定となる期間である。このため、期間Ｐ２では、期間Ｐ３から引き続いて信号ＯＣａがＬレベルであるので、セレクター２２３は、信号Ｇt1として差動増幅器２２１の出力信号を選択し、信号Ｇt2としてＬレベルを選択する。
前の期間Ｐ３では、電圧Ｏutが電圧Ｖinに追従するように制御されるが、その制御内容は、上述したようにトランジスター２３１によるスイッチング動作であるので、期間Ｐ４において電圧Ｖinが最高値ｍaxで一定に転じた直後では、電圧Ｏutが、信号Ａinの電圧Ｖinに一致していない場合がある。

この場合において、電圧Ｏutが電圧Ｖinに対して高ければ、信号Ｇt1の電圧、すなわち差動増幅器２２１の出力電圧も高くなるので、トランジスター２３１のソース・ドレイン間の抵抗が大きくなり、ノードＮ２の電圧Ｏutを低下させるように働く。一方、電圧Ｏutが電圧Ｖinに対して低ければ、信号Ｇt1の電圧も低くなるので、トランジスター２３１のソース・ドレイン間の抵抗が小さくなり、電圧Ｏutを上昇させる方向に働く。
したがって、期間Ｐ４において、電圧Ｏutは、当該電圧Ｏutを低下させる方向と上昇させる方向とが均衡する地点、すなわち、電圧Ｖin（最高値ｍax）に一致する地点で一定になる。このとき、トランジスター２３２はリニア動作となり、信号Ｇt2は、トランジスター２３２におけるソース・ドレイン間の抵抗、および、抵抗素子Ｒｕ、Ｒｄで定まる電圧Ｏutが電圧Ｖin（最高値ｍax）となるような電圧で一定となる。
なお、図１１では、期間Ｐ３から期間Ｐ４にかけての信号Ｇt2の電圧変化については簡略化して、直ちに一定となった状態を示している。

期間Ｐ５は、駆動信号ＣＯＭ−Ａ（Ａin）の電圧低下期間である。このため、期間Ｐ５は、期間Ｐ１と同様な動作となる。すなわち、信号Ｇt2がＨ、Ｌレベルで交互に切り替えられ、これによりトランジスター２３２がスイッチング動作となり、ノードＮ２の電圧Ｏutを電圧Ｖinの電圧低下に追従させる制御が実行される。なお、期間Ｐ５は、期間Ｐ４との関係でいえば、信号ＯＣａがＨレベルに切り替わるので、セレクター２２３は、信号Ｇt1としてＨレベルを選択し、信号Ｇt2として差動増幅器２２１の出力信号を選択する。

期間Ｐ５の後の期間Ｐ６は、駆動信号ＣＯＭ−Ａ（Ａin）が閾値電圧Ｖthよりも低い電圧Ｖcenで一定となる期間である。このため、期間Ｐ６では、期間Ｐ５から引き続いて信号ＯＣａがＨレベルであるので、セレクター２２３は、信号Ｇt1としてＨレベルを選択し、信号Ｇt2として差動増幅器２２１の出力信号を選択する。
期間Ｐ５では、電圧Ｏutを信号Ａinの電圧Ｖinに追従させる制御が実行されるが、期間Ｐ６において電圧Ｖinが電圧Ｖcenで一定に転じた直後では、電圧Ｏutが、信号Ａinの電圧Ｖinに一致していない場合があるが、期間Ｐ２に転じた直後と同様に、電圧Ｏutは、電圧Ｖin（Ｖcen）に一致する地点で一定になる。このとき、トランジスター２３２はリニア動作となり、信号Ｇt2は、トランジスター２３２におけるソース・ドレイン間の抵抗、および、抵抗素子Ｒｕ、Ｒｄで定まる電圧Ｏutが電圧Ｖin（Ｖcen）となるような電圧で一定となる。
なお、図１１では、期間Ｐ５から期間Ｐ６にかけての信号Ｇt2の電圧変化については簡略化して、直ちにバランスした状態を示している。

図１０に示した駆動回路１２０ａによれば、期間Ｐ１〜Ｐ６毎に、次のような動作によって駆動信号ＣＯＭ−Ａの電圧Ｏutを、信号Ａinの電圧Ｖinに追従させる制御が実行される。
すなわち、電圧Ｖinが低下する期間Ｐ１、Ｐ５ではトランジスター２３２のスイッチング動作により、電圧Ｖinが閾値Ｖthよりも低い値で一定となる期間Ｐ２、Ｐ６では、トランジスター２３２のリニア動作により、電圧Ｖinが上昇する期間Ｐ３ではトランジスター２３１のスイッチング動作により、電圧Ｖinが閾値Ｖth以上の値で一定となる期間Ｐ４では、トランジスター２３１のリニア動作により、それぞれ電圧Ｏutを電圧Ｖinに追従させる制御が実行される。

このような駆動回路１２０ａによれば、常時スイッチングするＤ級増幅と比較して、電圧Ｖinが一定である期間Ｐ２、Ｐ４、Ｐ６では、トランジスター２３１、２３２がスイッチング動作をしない。また、Ｄ級増幅では、スイッチング信号を復調するＬＰＦ（Low Pass Filter）、特にコイルのようなインダクターが必要となるが、駆動回路１２０ａでは、そのようなＬＰＦは不要である。このため、駆動回路１２０ａによれば、Ｄ級増幅と比較して、スイッチング動作やＬＰＦで消費される電力を抑えることができるほか、回路の簡略化、小型化を図ることができる。

なお、駆動回路（その１）において、駆動信号ＣＯＭ−Ａの電圧Ｖout（信号Ａinの電圧Ｖin）が上昇する期間Ｐ３では、トランジスター２３１がスイッチング動作し、電圧Ｖoutが低下する期間Ｐ１、Ｐ５では、トランジスター２３２がスイッチング動作すると説明したが、接続される圧電素子Ｐztの個数が多い場合、トランジスターのオン抵抗と負荷容量で決まる時定数の関係で、リニア動作する場合もあり得る。
また、駆動回路（その１）において、電圧Ｖoutが閾値Ｖth以上の電圧で一定となる期間Ｐ４では、トランジスター２３１がリニア動作し、電圧Ｖoutが閾値Ｖthよりも低い電圧で一定となる期間Ｐ２、Ｐ６では、トランジスター２３２がリニア動作すると説明したが、同様な理由により、スイッチング動作する場合もあり得る。

駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）については台形波形に限られず、正弦波などのように傾きに連続性を有する波形であっても良い。このような波形を出力させる場合、駆動回路（その１）では、駆動信号ＣＯＭ−Ａの電圧Ｖout（信号Ａinの電圧Ｖin）の変化が相対的に大きい場合、具体的には、単位時間当たりにおいて所定電圧以上で電圧が変化する期間（第１期間）でトランジスター２３１、２３２の一方がスイッチング動作する一方で、電圧Ｖoutの変化が相対的に小さい場合、具体的には、単位時間当たりにおいて所定電圧よりも低い電圧で変化する、または、変化しない一定の期間（第２期間）でトランジスター２３１、２３２の一方がリニア動作することになる。

また、駆動回路（その１）において抵抗素子Ｒｕのプルアップ先は、駆動信号ＣＯＭ−Ａの最高電圧以上の電圧であれば良いので、この例では、電圧Ｖ_Ｄの給電線としている。また、抵抗素子Ｒｄのプルダウン先は、駆動信号ＣＯＭ−Ａの最低電圧以下の電圧であれば良いので、この例では、グランドＧndとしている。

ここでは、駆動信号ＣＯＭ−Ａを出力する駆動回路１２０ａを例にとって説明したが、駆動信号ＣＯＭ−Ｂを出力する駆動回路１２０ｂについても同様な動作となる。駆動信号ＣＯＭ−Ｂの波形については図５で説明した通りであり、信号ＯＣｂについては上述した通りであるので、波形についての図示を省略する。なお、駆動回路１２０ｂについても、信号Ｂinの電圧に追従するような電圧Ｖoutの駆動信号ＣＯＭ−Ｂを出力することになる。

ところで、図１０に示した構成では、抵抗素子Ｒｕ、Ｒｄが電源の電圧Ｖ_ＤおよびグランドＧndの間で電気的に直列に接続されるので、貫通電流が常時流れて、消費電力の点で改善の余地がある。そこで次に、この点を改善した別構成に係る駆動回路（その２）について説明する。

図１２Ａは、駆動回路（その２）の構成を示す図である。この図に示される駆動回路（その２）が、図１０に示した駆動回路（その１）と相違する点は、スイッチＳｗｕを有する点である。スイッチＳｗｕ（第１スイッチ）は、抵抗素子Ｒｕとともに、電源電圧の高位側電圧Ｖ_Ｄの給電線とノードＮ２との間において電気的に直列に接続され、信号ＯｃａがＨレベルであればオンし、Ｌレベルであればオフする。このため、スイッチＳｗｕは、セレクター２２３により信号Ｇt1として差動増幅器２２１の出力信号が選択される場合、すなわち期間Ｐ１、Ｐ２、Ｐ５、Ｐ６でオンする。一方で、スイッチＳｗｕは、信号Ｇt2として差動増幅器２２１の出力信号が選択される場合、すなわち期間Ｐ３、Ｐ４でオフする。このため、駆動回路（その２）によれば、図１０に示される駆動回路（その１）と比較して、貫通電流により消費される電力を抑えることができる。

なお、駆動回路（その２）においては、プルアップ用の抵抗素子Ｒｕの側にスイッチＳｗｕを設けたが、プルダウン用の抵抗素子Ｒｄの側にも別のスイッチを設けても良い。

図１２Ｂは、抵抗素子Ｒｄの側にスイッチＳｗｄを有する駆動回路（その３）を示す図である。この図において、ＮＯＴ回路２９１は、信号ＯＣａの論理レベルを反転して、スイッチＳｗｄのオンオフを制御する。スイッチＳｗｄ（第２スイッチ）は、ＮＯＴ回路２９１の出力信号がＨレベルであればオンし、Ｌレベルであればオフする。
このため、スイッチＳｗｕ、Ｓｗｄが互いに排他的にオンオフするので、電源の高位側電圧Ｖ_ＤからグランドＧndに向かって、抵抗素子Ｒｕ、Ｒｄを介して貫通電流が流れない。このため、駆動回路（その３）は、駆動回路（その２）と比較して、さらに低消費電力化を図ることができる。

後述するように、スイッチＳｗｕについては、期間Ｐ１、Ｐ５においてもオフさせ、スイッチＳｗｄについては、期間Ｐ３においてもオフさせる構成としても良いが、信号ＯＣａとは独立した信号が必要となり、制御部１１０等の複雑化を招く。逆にいえば、駆動回路（その２、その３）では、制御部１１０を、駆動回路（その１）と同じものを用いながら、消費電力を抑えることができるのである。

ここで、ノードＮ２のプルアップおよびプルダウンの役割について検討する。
プルアップが特に必要となる場合とは、信号Ａin（駆動信号ＣＯＭ−Ａ）が閾値Ｖthよりも低い電圧で一定となる期間Ｐ２、Ｐ６、すなわちトランジスター２３２をリニア動作させる場合である。この場合、高位側のトランジスター２３１がオフであるので、低位側のトランジスター２３２によってノードＮ２の電圧Ｏutを信号Ａinに追従させるためには、ノードＮ２を高位側にプルアップする必要がある。
一方、プルダウンが特に必要となる場合とは、信号Ａin（駆動信号ＣＯＭ−Ａ）が閾値Ｖth以上の電圧で一定となる期間Ｐ４、すなわちトランジスター２３１をリニア動作させる場合である。この場合、ローサイドのトランジスター２３２がオフであるので、ハイサイドのトランジスター２３１によってノードＮ２の電圧Ｏutを電圧Ａinに追従させるために、ノードＮ２を低位側にプルダウンする必要がある。

なお、信号ＯＣａ（ＯＣｂ）については、制御部１１０が出力するのではなく、データｄＡ（ｄＢ）を次のように解析することで、別の回路が生成することが可能である。
例えば、データｄＡ（ｄＢ）についての、時間的に隣り合う離散値（データ）同士を比較し、当該離散値同士が同じであれば、電圧一定区間であるし、当該一定区間における離散値を判別することで、一定区間の電圧が閾値Ｖth以上であるか否かを判別することができる。また、当該離散値同士のうち、時間的に後の離散値が前の離散値よりも電圧変換したときに高くなっていれば、電圧上昇区間であるし、時間的に後の離散値が前の離散値よりも電圧変換したときに低くなっていれば、電圧低下区間である。
データｄＡ（ｄＢ）ではなく、アナログ変換後の信号を同様に解析しても良い。

さて、駆動回路（その１、その２、その３）では、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の振幅に合わせて一対のトランジスター２３１、２３２が電源電圧（Ｖ_Ｄ−Ｇnd）で動作する。上述したように駆動信号ＣＯＭ−Ａの電圧は最大で４０ボルト程度であるので、セレクター２２３および差動増幅器２２１に対して高耐圧が要求される。その理由は、トランジスター２３１のゲート端子に信号Ｇt1を供給するとともに、トランジスター２３２のゲート端子に信号Ｇt2を供給する必要があるからである。
そこで次に、この点を改善した別構成に係る駆動回路（その４）について説明する。

図１３は、駆動回路（その４）を含む印刷装置（その２）の電気的な構成を示すブロック図である。この図に示される印刷装置（その２）が、図４に示した印刷装置（その１）と相違する点は、第１に、電圧増幅器１１５ａ、１１５ｂを有さない点である。このため、ＤＡＣ１１３ａの出力である小振幅の信号ａinが駆動回路１２０ａに供給されるとともに、ＤＡＣ１１３ｂの出力である小振幅の信号ｂinが駆動回路１２０ｂに供給される。また、相違点としては、第２に、データｄＡが駆動回路１２０ａに、データｄＢが駆動回路１２０ｂに、それぞれ供給される点である。

図１４Ａは、駆動回路（その４）の構成を示す図である。
この図に示されるように、駆動回路１２０ａは、４つの基準電源Ｅと、差動増幅器２２１およびセレクター２２３に加えて、ゲートセレクター２７０ａ、２７０ｂ、２７０ｃ、２７０ｄと、セレクター２８０と、４つのトランジスター対と、抵抗素子Ｒ１、Ｒ２と、スイッチＳｗｕと、コンデンサーＣ０とを含む。

駆動回路（その４）では、電圧Ｅを出力する基準電源の４段直列接続によって電圧Ｅ、２Ｅ、３Ｅ、４Ｅがそれぞれ電圧Ｖ_Ａ、Ｖ_Ｂ、Ｖ_Ｃ、Ｖ_Ｄとして出力される。

図１５は、電圧Ｖ_Ａ、Ｖ_Ｂ、Ｖ_Ｃ、Ｖ_Ｄについて説明するための図である。
この図に示されるように、電圧Ｅを例えば１０．５Ｖとしたとき、電圧Ｖ_Ａ、Ｖ_Ｂ、Ｖ_Ｃ、Ｖ_Ｄの各々は、それぞれ１０．５Ｖ、２１．０Ｖ、３１．５Ｖ、４２．０Ｖである。本実施形態では、電圧Ｖ_Ａ、Ｖ_Ｂ、Ｖ_Ｃ、Ｖ_Ｄで次のような電圧範囲が規定される。すなわち、電圧ゼロのグランドＧnd以上電圧Ｖ_Ａ未満の範囲が第１範囲として規定され、電圧Ｖ_Ａ以上電圧Ｖ_Ｂ未満の範囲が第２範囲として規定され、電圧Ｖ_Ｂ以上電圧Ｖ_Ｃ未満の範囲が第３範囲として規定され、電圧Ｖ_Ｃ以上電圧Ｖ_Ｄ未満の範囲が第４範囲として規定される。

図１４Ａの説明に戻すと、差動増幅器２２１の負入力端（−）には小振幅の信号ａinが供給される一方、正入力端（＋）にはノードＮ３の電圧Ｏut2が印加されている。このため、差動増幅器２２１は、電圧Ｏut2から、入力である信号ａinの電圧Ｖinを減算した差電圧を増幅して出力することになる。
なお、駆動回路（その４）における差動増幅器２２１は、駆動回路（その１）とは異なり、電源の高位側を電圧Ｖ_Ａとしている。このため、差動増幅器２２１の出力電圧は、グランドＧndから電圧Ｖ_Ａまでの範囲となる。

セレクター２８０は、制御部１１０（図１３参照）から供給されるデータｄＡ（ｄＢ）から、信号ａin（ｂin）の電圧Ｖinの範囲を判別して、当該判別の結果に応じて、それぞれ次のように選択信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄを出力する。
詳細には、セレクター２８０は、データｄＡ（ｄＢ）で規定される電圧Ｖinが０Ｖ以上１．０５Ｖ未満であると判別した場合、すなわち、電圧Ｖinを１０倍で増幅したときの電圧が上記第１範囲に含まれる場合、選択信号ＳａのみをＨレベルとし、他の選択信号Ｓｂ、Ｓｃ、ＳｄをＬレベルとする。また、セレクター２８０は、データｄＡ（ｄＢ）で規定される電圧Ｖinが１．０５Ｖ以上２．１０Ｖ未満であると判別した場合、すなわち、電圧Ｖinを１０倍で増幅したときの電圧が上記第２範囲に含まれる場合、選択信号ＳｂのみをＨレベルとし、他の選択信号Ｓａ、Ｓｃ、ＳｄをＬレベルとする。同様に、セレクター２８０は、データｄＡ（ｄＢ）で規定される電圧Ｖinが２．１０Ｖ以上３．１５Ｖ未満であると判別した場合、すなわち、電圧Ｖinを１０倍で増幅したときの電圧が上記第３範囲に含まれる場合、選択信号ＳｃのみをＨレベルとし、他の選択信号Ｓａ、Ｓｂ、ＳｄをＬレベルとし、当該電圧Ｖinが３．１５Ｖ以上４．２０Ｖ未満であると判別した場合、すなわち、電圧Ｖinを１０倍で増幅したときの電圧が上記第４範囲に含まれる場合、選択信号ＳｄのみをＨレベルとし、他の選択信号Ｓａ、Ｓｂ、ＳｃをＬレベルとする。

ここで説明の便宜上、４つのトランジスター対について説明する。
この例において、４つのトランジスター対は、トランジスター２３１ａ、２３２ａのペア、トランジスター２３１ｂ、２３２ｂのペア、トランジスター２３１ｃ、２３２ｃのペア、および、トランジスター２３１ｄ、２３２ｄのペアによって構成される。
各トランジスター対のうち、ハイサイドのトランジスター２３１ａ、２３１ｂ、２３１ｃ、２３１ｄは、例えばＰチャネル型の電界効果トランジスターであり、ローサイドのトランジスター２３２ａ、２３２ｂ、２３２ｃ、２３２ｄは、例えばＮチャネル型の電界効果トランジスターである。

トランジスター２３１ａについては、ソース端子に電圧Ｖ_Ａが印加され、ドレイン端子がノードＮ２に接続される。トランジスター２３２ａについては、ソース端子がグランドＧndに接地され、ドレイン端子がノードＮ２に共通に接続される。
同様に、トランジスター２３１ｂ（２３１ｃ、２３１ｄ）については、ソース端子に電圧Ｖ_Ｂ（Ｖ_Ｃ、Ｖ_Ｄ）が印加され、ドレイン端子がノードＮ２に接続される。トランジスター２３２ｂ（２３２ｃ、２３２ｄ）については、ソース端子に電圧Ｖ_Ａ（Ｖ_Ｂ、Ｖ_Ｃ）が印加され、ドレイン端子がノードＮ２に共通に接続される。

なお、例えばトランジスター２３１ａを第１ハイサイドトランジスターとし、トランジスター２３２ａを第１ローサイドトランジスターとして、トランジスター２３１ａ、２３２ａが第１トランジスター対とした場合、トランジスター２３１ｂが第２ハイサイドトランジスターとなり、トランジスター２３２ｂが第２ローサイドトランジスターとして、トランジスター２３１ｂ、２３２ｂが第２トランジスター対となる。

詳細については後述するが、トランジスター２３１ａ、２３２ａは、ゲートセレクター２７０ａがイネーブルされたときに、電圧Ｖ_ＡとグランドＧndとを電源電圧として駆動信号を出力し、トランジスター２３１ｂ、２３２ｂは、ゲートセレクター２７０ｂがイネーブルされたときに、電圧Ｖ_Ｂと電圧Ｖ_Ａとを電源電圧として駆動信号を出力する。同様に、トランジスター２３１ｃ、２３２ｃは、ゲートセレクター２７０ｃがイネーブルされたときに、電圧Ｖ_Ｃと電圧Ｖ_Ｂとを電源電圧として駆動信号を出力し、トランジスター２３１ｄ、２３２ｄは、ゲートセレクター２７０ｄがイネーブルされたときに、電圧Ｖ_Ｄと電圧Ｖ_Ｃとを電源電圧として駆動信号を出力する構成となっている。
この構成では、トランジスター２３１ａ、２３２ａの電源電圧、トランジスター２３１ｂ、２３２ｂの電源電圧、トランジスター２３１ｃ、２３２ｃの電源電圧、および、トランジスター２３１ｄ、２３２ｄの電源電圧は、それぞれ１０．５Ｖとなる。

ゲートセレクター２７０ａは、入力端Ｅnbに供給された選択信号ＳａがＨレベルになってイネーブルされたときに、セレクター２２３から出力される信号Ｇt1、Ｇt2をそれぞれレベルシフトして、トランジスター２３１ａ、２３２ａのゲート端子に供給する。詳細には、ゲートセレクター２７０ａは、イネーブルされたときに、信号Ｇt1の最低電圧から最高電圧までの範囲を、グランドＧndから電圧Ｖ_Ａまでの第１範囲にレベルシフトして、トランジスター２３１ａのゲート端子に供給し、信号Ｇt2の最低電圧から最高電圧までの範囲を、上記第１範囲にレベルシフトして、トランジスター２３２ａのゲート端子に供給する。
なお、ゲートセレクター２７０ａに限っていえば、信号Ｇt1、Ｇt2の最低電圧から最高電圧までの範囲は第１範囲に一致しているので、イネーブルされたときに、信号Ｇt1、Ｇt2をそのままトランジスター２３１ａ、２３２ａのゲート端子に供給する。

ゲートセレクター２７０ｂは、イネーブルされたときに、信号Ｇt1の最低電圧から最高電圧までの範囲を、電圧Ｖ_Ａから電圧Ｖ_Ｂまでの第２範囲にレベルシフトして、トランジスター２３１ｂのゲート端子に供給し、信号Ｇt2の最低電圧から最高電圧までの範囲を、上記第２範囲にレベルシフトして、トランジスター２３２ｂのゲート端子に供給する。すなわち、ゲートセレクター２７０ｂに限っていえば、イネーブルされたときに、信号Ｇt1、Ｇt2に１０．５Ｖを上乗せして、トランジスター２３１ｂ、２３２ｂのゲート端子に供給する。

同様に、ゲートセレクター２７０ｃは、イネーブルされたときに、信号Ｇt1の最低電圧から最高電圧までの範囲を、電圧Ｖ_Ｂから電圧Ｖ_Ｃまでの第３範囲にレベルシフトして、トランジスター２３１ｃのゲート端子に供給し、信号Ｇt2の最低電圧から最高電圧までの範囲を、上記第３範囲にレベルシフトして、トランジスター２３２ｃのゲート端子に供給する。すなわち、ゲートセレクター２７０ｃに限っていえば、イネーブルされたときに、信号Ｇt1、Ｇt2に２１．０Ｖを上乗せして、トランジスター２３１ｃ、２３２ｃのゲート端子に供給する。
ゲートセレクター２７０ｄについても同様に、イネーブルされたときに、信号Ｇt1の最低電圧から最高電圧までの範囲を、電圧Ｖ_Ｃから電圧Ｖ_Ｄまでの第４範囲にレベルシフトして、トランジスター２３１ｄのゲート端子に供給し、信号Ｇt2の最低電圧から最高電圧までの範囲を、上記第４範囲にレベルシフトして、トランジスター２３２ｄのゲート端子に供給する。すなわち、ゲートセレクター２７０ｄに限っていえば、イネーブルされたときに、信号Ｇt1、Ｇt2に３１．５Ｖを上乗せして、トランジスター２３１ｄ、２３２ｄのゲート端子に供給する。

なお、ゲートセレクター２７０ａ、２７０ｂ、２７０ｃ、２７０ｄは、それぞれの入力端Ｅnbに供給された選択信号がＬレベルになってディセーブルされたとき、それぞれに対応する２つのトランジスターをそれぞれオフとさせる信号を出力する。すなわち、ゲートセレクター２７０ａ、２７０ｂ、２７０ｃ、２７０ｄは、ディセーブルにされると、信号Ｇt1を強制的にＨレベルに変換し、信号Ｇt2を強制的にＬレベルに変換する。
ここでいうＨ、Ｌレベルは、ゲートセレクター２７０ａ、２７０ｂ、２７０ｃ、２７０ｄのそれぞれにおける電源電圧の高位側電圧、低位側電圧である。例えば、ゲートセレクター２７０ｂは、電圧Ｖ_Ｂと電圧Ｖ_Ａとを電源電圧とするので、高位側の電圧Ｖ_ＢがＨレベルであり、低位側の電圧Ｖ_ＡがＬレベルである。

ノードＮ２は、抵抗素子Ｒ１を介して差動増幅器２２１の正入力端（＋）に帰還される。この例では、便宜的に、差動増幅器２２１の正入力端（＋）をノードＮ３と表記する一方、当該ノードＮ３の電圧をＯut2と表記している。
ノードＮ３は、抵抗素子Ｒ２を介してグランドＧndに接地される。このため、ノードＮ３の電圧Ｏut2は、電圧Ｏutの電圧を、抵抗素子Ｒ１、Ｒ２の抵抗値で規定される比、すなわち、Ｒ２／（Ｒ１＋Ｒ２）で分圧した電圧となる。本実施形態において、降圧比は、１／１０に設定される。換言すれば、電圧Ｏut2は、電圧Ｏutの１／１０という関係にある。

また、図１４Ａの駆動回路（その４）では、図１２Ａに示した駆動回路（その２）と同様に、スイッチＳｗｕと抵抗素子Ｒｕとが電源電圧の高位側電圧Ｖ_Ｄの給電線とノードＮ２との間において電気的に直列に接続されている。一方で、ノードＮ２のプルダウンは、図１４Ａに示される駆動回路（その４）では、ノードＮ２の電圧Ｏutを降圧して差動増幅器２２１に帰還する抵抗素子Ｒ１、Ｒ２が担っている。逆にいえば、駆動回路（その４）における抵抗素子Ｒ１、Ｒ２は、ノードＮ２をプルダウンする機能と、電圧Ｏutを降圧して差動増幅器２２１に帰還する機能との双方を担っている。

ダイオードｄ１、ｄ２は逆流防止用である。ダイオードｄ１の順方向は、トランジスター２３１ａ、２３１ｂ、２３１ｃのドレイン端子からノードＮ２に向かう方向であり、ダイオードｄ２の順方向は、ノードＮ２からトランジスター２３１ｂ、２３１ｃ、２３１ｄのドレイン端子に向かう方向である。
なお、ノードＮ２の電圧Ｏutは電圧Ｖ_Ｄよりも高くならないので、逆流を考慮する必要がない。このため、トランジスター２３１ｄに対してダイオードｄ１は設けられていない。同様にノードＮ２の電圧Ｏutは電圧ゼロのグランドＧndよりも低くならないので、トランジスター２３２ａに対してダイオードｄ２は設けられていない。

次に、駆動回路（その４）の動作を、駆動信号ＣＯＭ−Ａを出力する場合を例にとって説明する。

図１６は、駆動回路（その４）の動作を説明するための図である。この図に示されるように、また上述したように信号ａinは、駆動信号ＣＯＭ−Ａの相似形であるが、ＤＡＣ１１３ａによりアナログ変換した直後の小振幅の信号であって、駆動信号ＣＯＭ−Ａの電圧の１／１０の関係にある。
このため、電圧Ｖ_Ａ、Ｖ_Ｂ、Ｖ_Ｃ、Ｖ_Ｄで規定される第１範囲から第４範囲までを、信号ａinの電圧範囲に換算する場合、電圧Ｖ_Ａ／１０、Ｖ_Ｂ／１０、Ｖ_Ｃ／１０、Ｖ_Ｄ／１０で規定される。詳細には、信号ａinについては、０Ｖ以上電圧Ｖ_Ａ／１０（＝１．０５Ｖ）未満の範囲が第１範囲に相当し、電圧Ｖ_Ａ／１０以上電圧Ｖ_Ｂ／１０（＝２．１０Ｖ）未満の範囲が第２範囲に相当し、電圧Ｖ_Ｂ／１０以上電圧Ｖ_Ｃ／１０（＝３．１５Ｖ）未満の範囲が第３範囲に相当し、電圧Ｖ_Ｃ／１０以上電圧Ｖ_Ｄ／１０（＝４．２０Ｖ）未満の範囲が第４範囲に相当する。

まず、セレクター２８０は、電圧Ｖinがタイミングｔ１よりも前において第３範囲であるとデータｄＡから判別した場合、選択信号ＳｃのみをＨレベルとし、他の選択信号Ｓａ、Ｓｂ、ＳｄをＬレベルとするので、ゲートセレクター２７０ｃがイネーブルされ、他のゲートセレクター２７０ａ、２７０ｂ、２７０ｄがディセーブルされる。したがって、この場合、トランジスター２３１ｃ、２３２ｃが、電源電圧として電圧Ｖ_Ｃ、Ｖ_Ｂを用いて駆動信号ＣＯＭ−Ａを出力することになる。

次に、電圧Ｖinがタイミングｔ１からタイミングｔ２までの期間にわたって第２範囲となったとき、セレクター２８０は、選択信号ＳｂのみをＨレベルとし、他の選択信号Ｓａ、Ｓｃ、ＳｄをＬレベルとするので、ゲートセレクター２７０ｂがイネーブルされ、他のゲートセレクター２７０ａ、２７０ｃ、２７０ｄがディセーブルされる。したがって、この場合、トランジスター２３１ｂ、２３２ｂが電源電圧として電圧Ｖ_Ｂ、Ｖ_Ａを用いて駆動信号ＣＯＭ−Ａを出力することになる。
電圧Ｖinがタイミングｔ２からタイミングｔ３までの期間にわたって第１範囲となったとき、セレクター２８０は、選択信号ＳａのみをＨレベルとし、この結果、ゲートセレクター２７０ａのみがイネーブルされるので、トランジスター２３１ａ、２３２ａが電源電圧として電圧Ｖ_Ａ、グランドＧndを用いて駆動信号ＣＯＭ−Ａを出力することになる。

以降については簡単に説明すると、タイミングｔ３からタイミングｔ４までの期間では、ゲートセレクター２７０ｂのみがイネーブルされるので、トランジスター２３１ｂ、２３２ｂが電源電圧として電圧Ｖ_Ｂ、Ｖ_Ａを用い、タイミングｔ４からタイミングｔ５までの期間では、ゲートセレクター２７０ｃのみがイネーブルされるので、トランジスター２３１ｃ、２３２ｃが電源電圧として電圧Ｖ_Ｃ、Ｖ_Ｂを用い、タイミングｔ５からタイミングｔ６までの期間では、ゲートセレクター２７０ｄのみがイネーブルされるので、トランジスター２３１ｄ、２３２ｄが電源電圧として電圧Ｖ_Ｄ、Ｖ_Ｃを用い、タイミングｔ６からは、ゲートセレクター２７０ｃのみがイネーブルされるので、トランジスター２３１ｃ、２３２ｃが電源電圧として電圧Ｖ_Ｃ、Ｖ_Ｂを用いて、それぞれ駆動信号ＣＯＭ−Ａを出力することになる。

一方、ノードＮ３の電圧Ｏut2は、電圧Ｏutの１／１０なので、差電圧を求めるにあたって両者のスケールが揃えられている。

駆動回路（その４）では、信号ａinの電圧Ｖinに応じてゲートセレクター２７０ａ、２７０ｂ、２７０ｃ、２７０ｄのいずれかがイネーブルされるとともに、イネーブルされたいずれか１つのゲートセレクターに対応するトランジスター対によって、電圧Ｏutを１／１０に降圧した電圧Ｏut2が電圧Ｖinに追従するような動作、逆にいえば、電圧Ｖinに対して電圧Ｏutが１０倍となるように動作が実行される。

例えば、電圧Ｏut2が電圧Ｖinに追従するような動作は、電圧Ｖinが第１範囲に相当する場合であれば、ゲートセレクター２７０ａがイネーブルされるので、トランジスター２３１ａ、２３２ａによって実行される。同様に、電圧Ｏut2が電圧Ｖinに追従するような動作は、電圧Ｖinが第２範囲に相当する場合であれば、ゲートセレクター２７０ｂがイネーブルされるので、トランジスター２３１ｂ、２３２ｂによって、電圧Ｖinが第３範囲に相当する場合であれば、ゲートセレクター２７０ｃがイネーブルされるので、トランジスター２３１ｃ、２３２ｃによって、電圧Ｖinが第４範囲に相当する場合であれば、ゲートセレクター２７０ｄがイネーブルされるので、トランジスター２３１ｄ、２３２ｄによって、それぞれ実行される。

信号ａinの電圧Ｖinについては、第１範囲から第４範囲までにおいて隣り合う領域を跨ぐ（移行）場合がある。例えば図１６でいえば、電圧Ｖinは、タイミングｔ１において第３範囲から第２範囲へと移行する。電圧Ｖinが第３範囲であれば、ゲートセレクター２７０ｃがイネーブルされるので、トランジスター２３１ｃ、２３２ｃによって、当該電圧Ｖinに対して電圧Ｏutが１０倍となるように制御される。タイミングｔ１において電圧Ｖinが第３範囲から第２範囲に移行したとき、ゲートセレクター２７０ｃがディセーブルになり、ゲートセレクター２７０ｂがイネーブルされるので、トランジスター２３１ｂ、２３２ｂによって、電圧Ｏut2が電圧Ｖinに追従するように制御される。
ここでは、電圧Ｖinが第３範囲から第２範囲へと移行する場合を例にとって説明したが、他の場合でも同様であり、例えば第２範囲から第１範囲への移行であれば、ゲートセレクター２７０ｂがディセーブルになり、ゲートセレクター２７０ａがイネーブルされるので、トランジスター２３１ａ、２３２ａによって、引き続き電圧Ｏut2が電圧Ｖinに追従するように制御される。

駆動回路（その４）にはトランジスター対が４組存在するが、動作しているトランジスター対は、常に１組であり、他のトランジスター対はオフしているので、低消費電力化を図ることができる。また、駆動回路（その４）によれば、差動増幅器２２１およびセレクター２２３については、電源としては比較的低い電圧（Ｖ_Ａ−Ｇnd）で動作するので、素子サイズの肥大化などを抑制することができる。

図１４Ｂは、駆動回路（その５）を示す図である。この駆動回路（その５）は、駆動回路（その３）と同様に、プルアップを無効化するスイッチＳｗｕに加えて、プルダウンを無効化するスイッチＳｗｄを設けた構成である。駆動回路（その５）によれば、貫通電流が流れないので、駆動回路（その４）と比較して、さらに低消費電力化を図ることができる。

図１４Ａの駆動回路（その４）や図１４Ｂの駆動回路（その５）における差動増幅器２２１およびセレクター２２３について、比較的高い電圧で動作することが許容されるのであれば、次のような駆動回路（その６）でも良い。

図１７は、駆動回路（その６）を含む印刷装置（その３）の電気的な構成を示すブロック図である。この図に示される印刷装置（その３）が図１３に示した印刷装置（その２）と相違する点は、ＤＡＣ１１３ａ、１１３ｂを有さない点である。ただし、次に説明するように、ＤＡＣおよび電圧増幅器に相当する回路が駆動回路１２０ａ（１２０ｂ）の側に設けられている。

図１８は、駆動回路（その６）の構成を示す図である。この図に示される駆動回路（その６）が図１４Ｂに示した駆動回路（その５）と相違する主な点は、第１に、駆動信号ＣＯＭ−Ａを出力する駆動回路１２０ａでいえば、データｄＡをアナログで小振幅の信号ａinに変換するＤＡＣ２９３ａと、信号ａinの電圧を例えば１０倍に増幅して大振幅の信号Ａinとして出力する電圧増幅器２９５ａとを備える点と、第２に、トランジスター対のそれぞれに対応して差動増幅器とセレクターとのセットが設けられる点と、第３に、抵抗素子Ｒ１、Ｒ２を有しない点である。

第１の点について説明すると、上述したように、ＤＡＣ２９３ａは図４におけるＤＡＣ１１３ａに相当し、電圧増幅器２９５ａは図４における電圧増幅器１１５ａに相当する。
このため、ＤＡＣ１１３ａは、デジタルのデータｄＡをアナログで小振幅の信号ａinに変換し、電圧増幅器２９５ａは、当該信号ａinの電圧を例えば１０倍に増幅して、大振幅の信号Ａinとして出力する。

第２の点について説明すると、トランジスター２３１ａ、２３２ａの対に対応して差動増幅器２２１ａおよびセレクター２２３ａが設けられ、トランジスター２３１ｂ、２３２ｂの対に対応して差動増幅器２２１ｂおよびセレクター２２３ｂが設けられ、トランジスター２３１ｃ、２３２ｃの対に対応して差動増幅器２２１ｃおよびセレクター２２３ｃが設けられ、トランジスター２３１ｄ、２３２ｄの対に対応して差動増幅器２２１ｄおよびセレクター２２３ｄが設けられている。

差動増幅器２２１ａ、２２１ｂ、２２１ｃ、２２２ｄは、図１０における差動増幅器２２１と同様であり、電源の高位側を電圧Ｖ_Ｄとし、低位側をグランドＧndとして、出力である駆動信号ＣＯＭ−Ａの電圧Ｏutから、入力である大振幅の信号Ａinの電圧Ｖinを減算した差電圧を増幅して出力する。
駆動回路（その６）では、ノードＮ２の電圧Ｏutを降圧して帰還する必要がないので、図１４Ａで示される駆動回路（その４）の抵抗素子Ｒ１、Ｒ２が廃止されている。ただし、ノードＮ２をプルダウンするために、抵抗素子ＲｄがスイッチＳｗとともに設けられている。

セレクター２２３ａ、２２３ｂ、２２３ｃ、２２３ｄは、図１０におけるセレクター２２３と同様に、信号ＯＣａがＬレベルであれば、差動増幅器の出力信号を選択して、ハイサイドトランジスター側に出力するとともに、ローサイドトランジスターをオフにする信号を、当該ローサイドトランジスター側に出力する一方、信号ＯＣａがＨレベルであれば、差動増幅器の出力信号を選択して、ローサイドトランジスター側に出力するとともに、ハイサイドトランジスターをオフにする信号を、当該ハイサイドトランジスター側に出力する。

なお、駆動回路（その６）におけるゲートセレクター２７０ａ、２７０ｂ、２７０ｃ、２７０ｄは、駆動回路（その４、その５）と比較してレベルシフトする機能を有さず、単にイネーブルされたときに、対応するトランジスターのゲート端子の各々に、対応するセレクターの出力信号をそれぞれ供給する一方、ディセーブルされたときに、対応するトランジスターのゲート端子の各々に、当該トランジスターのそれぞれをオフする信号をそれぞれ供給する。

また、駆動回路（その６）には、駆動回路（その５）と同様に、ＮＯＴ回路２９１、スイッチＳｗｄが設けられている。スイッチＳｗｄは、抵抗素子Ｒｄとともに、ノードＮ２とグランドＧndとの間において電気的に直列に接続され、信号ＯｃａをＮＯＴ回路２９１により論理反転した信号がＨレベルであればオンし、Ｌレベルであればオフする。このため、スイッチＳｗｕ、Ｓｗｄは、互いに排他的にオンオフする。

駆動回路（その６）によれば、電圧Ｏutが、電圧Ａinの電圧に追従するように制御される。この制御に際して、駆動回路（その６）では、駆動回路（その４、その５）と同様に、トランジスター対が４組存在するが、動作しているトランジスター対は、常に１組であり、他のトランジスター対はオフしているので、低消費電力化を図ることができる。
また、駆動回路（その６）によれば、スイッチＳｗｕ、Ｓｗｄが互いに排他的にオンオフするので、電源の高位側電圧Ｖ_ＤおよびグランドＧndの間において抵抗素子Ｒ１、Ｒ２を介して貫通電流が流れない。このため、さらなる低消費電力化を図ることができる。

駆動回路（その４、その５、その６）において、セレクター２８０は、アナログ変換前のデータｄＡ（ｄＢ）によって電圧Ｖinが第１範囲から第４範囲までのいずれかに含まれるかを判別する構成としたが、多少精度や遅延が発生するものの、アナログ変換後の信号ａin（ｂin）で判別しても良い。
このため、トランジスター対を元駆動信号に基づく信号に応じて選択する、といった場合の当該信号には、データｄＡ（ｄＢ）の場合もあるし、当該データｄＡ（ｄＢ）をアナログ変換した信号ａin（ｂin）の場合もあるし、データｄＡ（ｄＢ）と信号ａin（ｂin）とを重み付けした信号の場合もある。
なお、４つのトランジスター対については、元駆動信号に基づく信号に応じてセレクター２８０によって選択されるとともに、選択されたトランジスター対から駆動信号ＣＯＭ−Ａが出力される一方、非選択としたトランジスター対がゲートセレクターによってオフにさせられるので、セレクター２８０およびゲートセレクター２７０ａ、２７０ｂ、２７０ｃ、２７０ｄをトランジスター対切替部として概念することができる。

駆動回路（その４、その５、その６）において、トランジスター対のセット数をそれぞれ「４」としたが、「２」以上であれば良い。セット数が多くなるにつれて、各基準電源Ｅの電圧を低く抑えることができる。
また、駆動回路（その４、その５、その６）において、電圧Ｖ_Ａ、Ｖ_Ｂ、Ｖ_Ｃ、Ｖ_Ｄについて、電圧Ｅを出力する基準電源の４段直列接続（図１５参照）によって出力する構成としたので、各電圧セットにおける高位側電圧と低位側電圧との差を電圧Ｅ（＝１０．５Ｖ）で揃えたが、不揃いとした構成でも良い。
電圧範囲については、第１範囲から第４範囲までのうち、隣り合う範囲については一部重複させても良い。
なお、セレクター２８０がアナログ変換後の信号ａin（ｂin）で判別しても良い点や、トランジスター対のセット数が「２」以上であれば良い点等については、後述する駆動回路（その１０、その１１、その１２）でも同様に適用可能である。

さて、駆動回路（その４、その５、その６）では、４組のトランジスター対のうち、データｄＡ（ｄＢ）等に応じていずれかを選択する構成としたが、次の駆動回路（その７、その８）のように、１組のトランジスター対で電源電圧をデータｄＡ（ｄＢ）等に応じて切り替える構成も可能である。

なお、駆動回路（その７）を含む印刷装置の電気的な構成を示すブロック図については、図１７の印刷装置（その３）と同様である。すなわち、制御部１１０から、データｄＡおよび信号ＯＣａが駆動回路１２０ａに供給されるとともに、データｄＢおよび信号ＯＣｂが駆動回路１２０ｂに供給される構成となっている。

図１９は、駆動回路（その７）の構成を示す図である。この図に示されるように、駆動信号ＣＯＭ−Ａを出力する駆動回路（その７）は、単位回路２００、ＤＡＣ２９３ａ、電圧増幅器２９５ａおよび電圧切替器３００を含む。
このうち、ＤＡＣ２９３ａは、デジタルのデータｄＡをアナログで小振幅の信号ａinに変換し、電圧増幅器２９５ａは、当該信号ａinの電圧を例えば１０倍に増幅して大振幅の信号Ａinとして出力する。

電圧切替器（電源電圧切替部）３００は、データｄＡに応じて、電圧セット（Ｖ_Ａ、Ｇnd）、（Ｖ_Ｂ、Ｖ_Ａ）、（Ｖ_Ｃ、Ｖ_Ｂ）または（Ｖ_Ｄ、Ｖ_Ｃ）のいずれかを選択し、当該選択した電圧セットを単位回路２００の電源電圧（Ｖ_Ｈ、Ｖ_Ｌ）として給電するものである。
詳細には、電圧切替器３００は、電圧選択器３５０と、スイッチＳ−ＡＨ、Ｓ−ＡＬの組と、スイッチＳ−ＢＨ、Ｓ−ＢＬの組と、スイッチＳ−ＣＨ、Ｓ−ＣＬの組と、スイッチＳ−ＤＨ、Ｓ−ＤＬの組と、を含み、電圧選択器３５０がデータｄＡに応じて選択信号Ｓel-Ａ、Ｓel-Ｂ、Ｓel-Ｃ、Ｓel-Ｄを次のように出力する。

すなわち、電圧選択器３５０は、データｄＡをアナログ変換して電圧増幅した信号Ａinの電圧が第１範囲になる場合、選択信号Ｓel-ＡをＨレベルとし、選択信号Ｓel-Ｂ、Ｓel-Ｃ、Ｓel-ＤをＬレベルとし、信号Ａinの電圧が第２範囲になる場合、選択信号Ｓel-ＢをＨレベルとし、選択信号Ｓel-Ａ、Ｓel-Ｃ、Ｓel-ＤをＬレベルとし、信号Ａinの電圧が第３範囲になる場合、選択信号Ｓel-ＣをＨレベルとし、選択信号Ｓel-Ａ、Ｓel-Ｂ、Ｓel-ＤをＬレベルとし、信号Ａinの電圧が第４範囲になる場合、選択信号Ｓel-ＤをＨレベルとし、選択信号Ｓel-Ａ、Ｓel-Ｂ、Ｓel-ＣをＬレベルとする。

スイッチＳ−ＡＨ、Ｓ−ＡＬは、選択信号Ｓel-ＡがＨレベルのときにオンするものであり、スイッチＳ−ＡＨの一端には電圧Ｖ_Ａが印加され、スイッチＳ−ＡＬの一端は電圧ゼロのグランドＧndに接地されている。スイッチＳ−ＢＨ、Ｓ−ＢＬは、選択信号Ｓel-ＢがＨレベルのときにオンするものであり、スイッチＳ−ＢＨの一端には電圧Ｖ_Ｂが印加され、スイッチＳ−ＢＬの一端には電圧Ｖ_Ａが印加されている。スイッチＳ−ＣＨ、Ｓ−ＣＬは、選択信号Ｓel-ＣがＨレベルのときにオンするものであり、スイッチＳ−ＣＨの一端には電圧Ｖ_Ｃが印加され、スイッチＳ−ＢＬの一端には電圧Ｖ_Ｂが印加されている。スイッチＳ−ＤＨ、Ｓ−ＤＬは、選択信号Ｓel-ＤがＨレベルのときにオンするものであり、スイッチＳ−ＤＨの一端には電圧Ｖ_Ｄが印加され、スイッチＳ−ＢＬの一端には電圧Ｖ_Ｃが印加されている。

スイッチＳ−ＡＨ、Ｓ−ＢＨ、Ｓ−ＣＨ、Ｓ−ＤＨの他端は、共通接続されるとともに、これらのスイッチのいずれかのオンによって選択された電圧が単位回路２００に電源の高位側電圧Ｖ_Ｈとして給電される。同様にスイッチＳ−ＡＬ、Ｓ−ＢＬ、Ｓ−ＣＬ、Ｓ−ＤＬの他端は、共通接続されるとともに、これらのスイッチのいずれかのオンによって選択された電圧が単位回路２００に電源の低位側電圧Ｖ_Ｌとして給電される。

したがって、単位回路２００の電源電圧（Ｖ_Ｈ、Ｖ_Ｌ）は、信号Ａinの電圧に応じて次のようになる。すなわち、電源電圧（Ｖ_Ｈ、Ｖ_Ｌ）は、信号Ａinの電圧が第１範囲の場合に電圧セット（Ｖ_Ａ、Ｇnd）となり、第２範囲の場合に電圧セット（Ｖ_Ｂ、Ｖ_Ａ）となり、第３範囲の場合に電圧セット（Ｖ_Ｃ、Ｖ_Ｂ）となり、第４範囲の場合に電圧セット（Ｖ_Ｄ、Ｖ_Ｃ）となる。

図２０は、駆動回路（その７）における単位回路２００の構成を示す図である。この図に示される単位回路２００は、図１２Ｂに示される駆動回路（その３）とほぼ同様であり、相違点は、トランジスター２３１のソース端子に、高位側電圧Ｖ_Ｈが印加されるとともに、トランジスター２３２のソース端子に、低位側電圧Ｖ_Ｌが印加される点である。
すなわち、トランジスター対の電源電圧が相違するだけであり、ノードＮ２の電圧Ｏutを、トランジスター２３１、２３２が、電源電圧の範囲にある電圧Ｖinに追従するように制御する点については共通である。ここで、電圧Ｖinが、現状の電圧Ｖ_Ｈ以上高くなる場合、電圧Ｖ_Ｈ、Ｖ_Ｌとして１段高いセットに切り替えられる一方、電圧Ｖ_Ｌより低くなる場合、電圧Ｖ_Ｈ、Ｖ_Ｌとして１段低いセットに切り替えられる。このため、駆動回路（その７）によれば、信号Ａinの電圧Ｖinが、グランドＧndから電圧Ｖ_Ｄまでの範囲にわたる場合、電圧切替器３００によって、当該電圧Ｖinに応じた電圧Ｖ_Ｈ、Ｖ_Ｌのセットを切り替えられながら、単位回路２００によって、ノードＮ２の電圧Ｏutが電圧Ｖinに追従するように制御されることになる。

また、駆動回路（その７）によれば、スイッチＳｗｕ、Ｓｗｄが互いに排他的にオンオフするので、電源の高位側電圧Ｖ_ＤおよびグランドＧndの間において抵抗素子Ｒ１、Ｒ２を介した貫通電流が抑えられ、これにより低消費電力化が図られる。

駆動信号ＣＯＭ−Ａの電圧Ｏutは０〜４０Ｖ程度で振幅するので、電圧セットを切り替えない構成であれば、単位回路２００における電源電圧も４０Ｖ程度必要となり、高コスト化や、回路規模の肥大化を招く。
これに対して、駆動回路（その７）によれば、データｄＡ（電圧Ｖin）に応じて電圧セットが切り替えられて、単位回路２００の電源電圧として給電される。このため、本実施形態では、０〜４０Ｖ程度の電圧Ｏutを出力するのにもかかわらず、単位回路２００における電源電圧は、１０．５Ｖに抑えられるので、高コスト化や、回路規模の肥大化を防ぐことができる。

図２１は、駆動回路（その８）を含む印刷装置（その４）の電気的な構成を示すブロック図である。この図に示される印刷装置（その４）が図１７に示した印刷装置（その３）と相違する点は、印刷データＳＩを含む制御信号Ｃtrが駆動回路１２０ａ、１２０ｂにそれぞれ供給される点である。

図２２は、駆動回路（その８）の構成を示す図である。この図に示される駆動回路（その８）が図１９に示した駆動回路（その７）と相違する主な点は、電圧切替器３００における電圧選択器３５０に、印刷データＳＩが供給される点である。

この点について詳述すると、駆動回路（その８）における電圧選択器３５０は、データｄＡ（電圧Ｏut）に応じて選択信号Ｓel-Ａ、Ｓel-Ｂ、Ｓel-Ｃ、Ｓel-ＤのいずれかをＨレベルで出力する点で駆動回路（その７）と同様であるが、印刷データＳＩから容量性負荷の大きさを推定し、選択信号Ｓel-Ａ、Ｓel-Ｂ、Ｓel-Ｃ、Ｓel-Ｄを、推定した容量性負荷の大きさに応じた遅延量で切り替える。
なお、電圧選択器３５０のおける推定は、例えば次のようなものである。
すなわち、電圧選択器３５０は、選択制御部５１０（図６参照）におけるシフトレジスタ５１２およびラッチ回路５１４と同様な回路によって、制御部１１０からの制御信号Ｃtrに含まれる印刷データＳＩをラッチするとともに、当該ラッチした印刷データＳＩを解析し、印刷周期Ｔａの期間Ｔ１、Ｔ２のそれぞれにおいて駆動信号ＣＯＭ−Ａが一端に印加される圧電素子Ｐztの個数を求めることによって容量性負荷の大きさを推定する。
また、ここでいう遅延量とは、選択信号の論理レベルを切り替えるタイミングでの遅れ時間をいう。

駆動信号ＣＯＭ−Ａを出力する駆動回路１２０ａにおいて、例えば、印刷周期Ｔａの期間Ｔ１でヘッドユニット３における全ノズルで大または中ドットを形成する場合、駆動信号ＣＯＭ−Ａがすべての圧電素子Ｐztの一端に印加されるので、負荷が最大となる一方で、全ノズルで小ドットを形成または非記録とする場合であれば、駆動信号ＣＯＭ−Ａが選択されないので、負荷が最小（ゼロ）となる。同様なことは、駆動信号ＣＯＭ−Ｂを出力する駆動回路１２０ｂについても言うことができる。
すなわち、駆動回路１２０ａ（１２０ｂ）における容量性の負荷は、印刷データＳＩで規定される印刷内容によって大きく変動する。

ノードＮ２から圧電素子Ｐztの一端までの経路には、フレキシブルフラットケーブル１９０（図１参照）や選択部５２０のトランスファーゲート５２４ａ、５２４ｂ（図８参照）が含まれるので、インダクタンス成分や抵抗成分などが存在する。
このため、圧電素子Ｐztの容量や、インダクタンス成分、抵抗成分などで形成される積分回路によって、最終的に圧電素子Ｐztの一端に印加される駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の波形が鈍る。この波形の鈍りの程度は、選択される圧電素子Ｐztの個数が多くなるにつれて、すなわち容量性負荷が大きくなるにつれて、酷くなり（大きくなり）、信号Ａin（Ｂin）に対して、圧電素子Ｐztの一端に印加される駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）が遅延することになる。
このため、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の遅延を想定していない構成では、当該駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の目標電圧と電圧切替器３００で選択される電圧セットとが不整合となり、波形を歪ませる可能性が高くなる。

駆動回路（その８）では、電圧選択器３５０が、選択信号Ｓel-Ａ、Ｓel-Ｂ、Ｓel-Ｃ、Ｓel-Ｄの遅延量を、制御信号Ｃtrに含まれる印刷データＳＩから推定される容量性負荷が大きくなるにつれて大きくする。このため、電圧セットが、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の遅延に合わせて切り替えられるので、上記不整合が是正される結果、波形歪みを抑えることができる。

なお、切替の遅延については、電圧セットを切り替える場合を例にとって説明したが、トランジスター対を切り替える駆動回路（その４、その５、その６）にも適用可能である。駆動回路（その４、その５、その６）に適用する場合、特に図示しないが、例えばセレクター２８０に印刷データＳＩを供給して、当該セレクター２８０が、当該印刷データＳＩから容量性負荷の大きさを推定して、イネーブルするゲートセレクターを切り替えるタイミングを遅延させる構成とすれば良い。

上述したように、駆動回路１２０ａ（１２０ｂ）における容量性負荷は、印刷データＳＩで規定される印刷内容によって大きく変動する。一方で、駆動回路１２０ａ（１２０ｂ）においては、ノードＮ２における電圧Ｏutが差動増幅器２２１の正入力端（＋）に帰還される構成となっているので、上記負荷の変動によって位相回転量が大きく変化し、条件次第で異常発振することになり、安定性に欠ける。
そこで、この点を改善した駆動回路（その９）について説明する。なお、この駆動回路（その９）が適用される印刷装置は、図２１で示した印刷装置（その４）であり、印刷データＳＩを含む制御信号Ｃtrが駆動回路１２０ａ、１２０ｂに供給される構成となっている。

図２３は、駆動回路（その９）の構成を示す図である。この図に示される駆動回路（その９）が図２２に示した駆動回路（その８）構成と相違する点は、印刷データＳＩを含む制御信号Ｃtrが電圧切替器３００ではなく、単位回路２００に供給される点である。

図２４は、駆動回路（その９）における単位回路２００の構成を示す図である。この図に示される単位回路が図２２に示した単位回路と相違する点は、解析部２６０およびスイッチＳｗｃを有する点である。
スイッチＳｗｃは、コンデンサーＣ０の他端とグランドＧndとの間に介挿されて、解析部２６０から出力される信号ＳctrがＨレベルであればオンし、当該信号ＳctrがＬレベルであればオフする。なお、スイッチＳｗｃは、ノードＮ２とコンデンサーＣ０の一端との間に介挿されても良い。

解析部２６０は、第１に、制御部１１０からの制御信号Ｃtrに含まれる印刷データＳＩをラッチし、第２に、当該ラッチした印刷データＳＩを解析し、印刷周期Ｔａの期間Ｔ１、Ｔ２のそれぞれにおいて駆動信号ＣＯＭ−Ａが一端に印加される圧電素子Ｐztの個数を求めて、当該個数に応じて信号Ｓctrを出力する。具体的には、解析部２６０は、例えば期間Ｔ１（Ｔ２）において駆動信号ＣＯＭ−Ａが一端に印加される圧電素子Ｐztの個数が、例えば「０」から「ｍ／２」（ｍの半分）までの範囲にあれば、タイミング信号で規定される当該期間Ｔ１（Ｔ２）において信号ＳctrをＨレベルで出力し、当該圧電素子Ｐztの個数がそれ以外の範囲にあれば、信号ＳctrをＬレベルで出力する。
ここで、信号ＳctrがＨレベルであれば、スイッチＳｗｃがオンするので、コンデンサーＣ０の他端がグランドＧndに電気的に接続（有効化）されて、圧電素子Ｐztと並列化される。一方、信号ＳctrがＬレベルであれば、スイッチＳｗｃがオフするので、コンデンサーＣ０の他端がグランドＧndから切り離されて、当該コンデンサーＣ０が無効化される。

１個のヘッドユニット３におけるｍ個の圧電素子Ｐztを仮にすべて並列接続したときの容量を１０Ｃとしたとき、ノードＮ２に一端が接続される圧電素子Ｐztの個数は、印刷データＳＩに応じて「０」から「ｍ」まで変化する。このとき、ノードＮ２からみた、容量性負荷としての圧電素子Ｐztの容量は、０Ｃから１０Ｃまでの範囲で変化する。

ここで、駆動回路（その９）におけるコンデンサーＣ０の容量を便宜的に５Ｃとしてみる。
例えば駆動信号ＣＯＭ−Ａを出力する駆動回路１２０ａでみると、印刷周期Ｔａの期間Ｔ１において駆動信号ＣＯＭ−Ａが一端に印加される圧電素子Ｐztの個数が０からｍ／２（ｍの半分）までの範囲である場合、圧電素子Ｐztの容量は０Ｃから５Ｃまでの範囲で変動する。この場合、解析部２６０は信号ＳctrlをＨレベルとするので、スイッチＳｗｃがオンして、容量５ＣのコンデンサーＣ０が圧電素子Ｐztに対して並列接続となる。このため、ノードＮ２からみた容量性負荷の総和は、５Ｃから１０Ｃまでの範囲となる。

一方、期間Ｔ１において駆動信号ＣＯＭ−Ａが印加される圧電素子Ｐztの個数がｍ／２からｍまでの範囲である場合、圧電素子Ｐztの容量は５Ｃから１０Ｃまでの範囲で変動する。この場合、解析部２６０は信号ＳctrをＬレベルとするので、スイッチＳｗｃがオフして、コンデンサーＣ０は圧電素子Ｐztに対して並列接続されない。このため、ノードＮ２からみた容量性負荷の総和については、５Ｃから１０Ｃまでの範囲となる。

したがって、駆動回路（その９）によれば、ある期間において駆動信号ＣＯＭ−Ａが一端に印加される圧電素子Ｐztの個数が０からｍまで変動しても、ノードＮ２からみた容量性負荷は、５Ｃから１０Ｃまでの範囲でしか変動しないので、上記位相回転量の変化の影響が小さくなり、駆動回路の安定化を図ることが容易となるのである。
なお、ここでは駆動回路１２０ａについてみたが、駆動回路１２０ｂについて同様であり、駆動信号ＣＯＭ−Ｂが印加される圧電素子Ｐztの個数が変動しても、ノードＮ２からみた容量性負荷の変動を抑えることができる。

コンデンサーＣ０の容量値の設定にあたっては、圧電素子Ｐztの容量値や個数ｍだけでなく、トランジスター２３１、２３２におけるソース・ドレイン間の抵抗や、配線抵抗、インダクタンス成分、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の周波数などが考慮される。
なお、図２４の例では、コンデンサーＣ０を１個としたが、２個以上としても良い。具体的には、複数個のコンデンサーのそれぞれを、スイッチを介して圧電素子Ｐztに対して並列接続する一方で、駆動信号が一端に印加される圧電素子Ｐztの個数が多くなるにつれて、オフするスイッチＳｗの個数を段階的に増加させる構成とすれば良い。

なお、コンデンサーＣ０を有効化または無効化する技術については、図１０、図１２Ａ、図１２Ｂ、図１４Ａ、図１４Ｂ、図１８、図２０、後述する図２５、図２９、図３１、図３２にも適用可能である。

駆動回路（その７、その８、その９）において、電源電圧のセット数をそれぞれ「４」としたが、「２」以上であれば良い。また、駆動回路（その７、その８、その９）において、各セットの電源電圧を不揃いとした構成でも良いし、電圧範囲のうち隣り合う範囲については一部重複させた構成でも良いし、電圧選択器３５０がデータｄＡ（ｄＢ）ではなく、アナログ変換後の信号ａin（ｂin）で判別する構成でも良い。

ところで、図１４Ａに示した駆動回路（その４）および図１４Ｂに示した駆動回路（その５）における差動増幅器２２１や、セレクター２２３は、電源として比較的低電圧を用いることができる。このため、差動増幅器２２１やセレクター２２３を構成するトランジスター等の耐圧も低振幅の電源に合わせて低く設計できる。一方、ノードＮ２の電圧Ｏut1は最高で４０Ｖ程度であり高振幅である。したがって、耐圧の低い差動増幅器２２１に、高振幅の電圧Ｏut1を直接帰還することができないので、駆動回路（その４、その５）では、電圧Ｏut1を抵抗素子Ｒ１、Ｒ２で分圧し、当該分圧した電圧Ｏut1を差動増幅２２１に帰還する構成となっている。

差動増幅器２２１の回路構成そのものは、良く知られたものであり、簡略的いえば、入力端（＋）が、構成素子であるトランジスターのうち、１つのトランジスターのゲートに接続された構成である。このため、入力端（＋）には、少なからず容量成分が寄生するので、当該寄生する容量成分と抵抗素子Ｒ１とによりＣＲフィルタが形成されて、帰還経路に一次遅れ（ディレイ）が発生する。このようなディレイは、時間的に長くなるにつれてトランジスター対でのスイッチング周波数を低下させる方向に働いて、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の波形再現性を悪化させる。

そこで次に、この点を改善した駆動回路（その１０）について説明する。なお、駆動回路（その１０）を含む印刷装置の電気的な構成を示すブロック図については、図１３の印刷装置（その２）と同様である。

図２５は、駆動回路（その１０）の構成を示す図である。この図に示される駆動回路（その１０）が図１４Ｂに示した駆動回路（その５）と相違する点は、コンデンサーＣ１、Ｃ２を有する点である。詳細には、駆動回路（その１０）では、コンデンサーＣ１が抵抗素子Ｒ２に対して並列に接続されるとともに、コンデンサーＣ２が抵抗素子Ｒ１に対して並列に接続されて微積回路を構成している。すなわち、分圧のための抵抗素子Ｒ１、Ｒ２を用いつつ、コンデンサーＣ１、Ｃ２を設けた微積回路によって、上記帰還経路における位相遅れを補償する構成となっている。
この微積回路における特性の具体例について説明する。

図２６は、微積回路における周波数−ゲイン特性の一例を示す図であり、図２７は、微積回路における周波数−位相特性の一例を示す図である。
なお、図２７において縦軸は、位相（度）であり、周波数が１０ＭＨｚ付近をピークにして位相が相対的に進んでいることを示している。したがって、微積回路では、トランジスター対がスイッチングする周波数帯にわたって位相が進むので、帰還経路における位相遅れが補償される。

なお、上述した例では、ノードＮ２における電圧Ｏut1を１／１０倍にしてノードＮ３に帰還するので、抵抗素子Ｒ１、Ｒ２の抵抗比は９：１となるが、この特性の説明では、次に説明するように、抵抗比を４０：１としているので、微積回路のゲインは、トランジスター対がスイッチングしない区間において−３２．２５ｄＢ（０．０２４４倍）となっている。

次に、上記微積回路における特性について検討する。
図２５における微積回路を、入力側を左側に、出力側を右側にそれぞれ書き改めると、図２８に示される通りとなり、抵抗素子Ｒ１とコンデンサーＣ２との並列接続と、抵抗素子Ｒ２とコンデンサーＣ１との並列接続とで表現することができる。

抵抗素子Ｒ１とコンデンサーＣ２との並列インピーダンスＺ１は、次式（１）で表すことができる。

また、抵抗素子Ｒ２とコンデンサーＣ１との並列インピーダンスＺ２は、次式（２）で表すことができる。

ノードＮ２を入力とし、ノードＮ３を出力とした微積回路のゲインＧについては、次式（３）で表すことができる。

式（３）の虚数部分についてはＲ２Ｃ１＝Ｒ１Ｃ２とおいて除去することにより、次式（４）で表すことができる。

なお、式（４）で表されるゲインＧは、抵抗素子Ｒ１、Ｒ２による分圧そのものであり、電圧Ｏut2に対して電圧Ｏut1を小さくするためには、Ｒ１＞Ｒ２とする必要がある。

駆動回路（その１０）によれば、ノードＮ２からノードＮ３までの抵抗素子Ｒ１を介した帰還経路と、差動増幅器２２１に寄生する容量成分とで生じるディレイは、当該抵抗素子Ｒ１のほか、抵抗素子Ｒ２、コンデンサーＣ１、Ｃ２で構成される微積回路によって補償されるので、トランジスター対の動作周波数を低下させないで済む。このため、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の波形再現性の悪化を抑えることができる。
また、ノードＮ２には、異常発振防止用のコンデンサーＣ０が接続されるが、このコンデンサーＣ０は、ノードＮ２からみたときに負荷になるので、無駄に電力が消費される原因の１つとなる。コンデンサーＣ０の容量を小さくすれば、無駄な消費電力を抑えることができるが、コンデンサーＣ１、Ｃ２が存在しない構成では、異常発振の可能性が高くなる。これに対して、本実施形態によれば、コンデンサーＣ１、Ｃ２を含む微積回路によって、異常発振を抑えた上でコンデンサーＣ０の容量を小さくすることができるので、低消費電力化を図ることが可能になる。

次に、駆動回路（その１０）の応用・変形例である駆動回路（その１１）について説明する。

図２９は、駆動回路（その１１）を示す図である。この図に示されるように、駆動回路（その１１）では、ノードＮ２と抵抗素子Ｒ１と間に、電圧Ｏut2に所定係数を乗算する演算増幅器２９０（バッファアンプ）が設けられる。このように演算増幅器２９０を設けた構成によれば、ノードＮ２の電圧Ｏut2が抵抗素子Ｒ１、Ｒ２を介したリークによって低下してしまうのを防止することができる。

上述したように、ノードＮ２を、抵抗素子Ｒｕでプルアップするとともに、抵抗素子Ｒｄでプルダウンする構成では、貫通電流が流れてしまうので、図１２Ａ、図１４Ａ、図２５で示した構成では、抵抗素子Ｒｕを無効化させるスイッチＳｗｕが設けられ、また、図１２Ｂ、図１４Ｂ、図１８、図２０に示した構成では、さらに抵抗素子Ｒｄを無効化させるスイッチＳｗｄが設けられる一方で、スイッチＳｗｕのオンオフは信号ＯＣａにしたがって制御され、スイッチＳｗｄのオンオフは信号ＯＣａの論理レベルをＮＯＴ回路２９１により反転した信号にしたがって制御される構成であった。
ただし、信号ＯＣａの本来の役目は、セレクター２２３における選択の指示であって、スイッチＳｗｕ、Ｓｗｄにおけるオンオフの制御ではない。また、スイッチＳｗｕ、Ｓｗｄや、ＮＯＴ回路２９１などで遅延が発生すると、貫通電流が一時的に流れる可能性もある。
そこで次に、この点を改善した駆動回路（その１２）について説明する。

図３０は、駆動回路（その１１）を含む印刷装置（その５）の電気的な構成を示すブロック図である。この図に示される印刷装置（その５）が、図１３に示した印刷装置（その２）と相違する点は、制御部１１０が、信号Ｐｕａ、Ｐｄａを駆動回路１２０ａに供給するとともに、信号Ｐｕｂ、Ｐｄｂを駆動回路１２０ｂに供給する点である。

信号Ｐｕａは、例えば駆動信号ＣＯＭ−Ａ（信号ａin）が閾値Ｖthよりも低い電圧で一定となる期間Ｐ２、Ｐ６（図１１参照）でＨレベルとなり、それ以外の期間Ｐ１、Ｐ３〜Ｐ５でＬレベルとなる。また、信号Ｐｄａは、駆動信号ＣＯＭ−Ａが閾値Ｖth以上高い電圧で一定となる期間Ｐ４でＨレベルとなり、それ以外の期間Ｐ１〜Ｐ３、Ｐ５でＬレベルとなる。
信号Ｐｕｂは、駆動信号ＣＯＭ−Ｂ（信号ｂin）が閾値Ｖthよりも低い電圧で一定となる期間でＨレベルとなり、それ以外の期間でＬレベルとなる。また、信号Ｐｄｂは、駆動信号ＣＯＭ−Ｂが閾値Ｖth以上高い電圧で一定となる期間でＨレベルとなり、それ以外の期間でＬレベルとなる。

図３１は、駆動回路（その１２）の構成を示す図である。この図に示される駆動回路（その１２）が図１４Ｂに示した駆動回路（その５）と相違する主な点は、スイッチＳｗｕのオンオフが信号Ｐｕａにしたがって制御される点、および、スイッチＳｗｄのオンオフが信号Ｐｄａにしたがって制御される点である。

駆動回路（その１２）によれば、駆動信号ＣＯＭ−Ａを出力する側でいえば、スイッチＳｗｕは、期間Ｐ２、Ｐ６だけオンし、スイッチＳｗｄは期間Ｐ４だけオンするので、抵抗素子Ｒｕ、Ｒｄを介して貫通電流が流れるのを防止することができる。

なお、駆動信号ＣＯＭ−Ａを出力する駆動回路において、期間Ｐ２、Ｐ６は、上述したようにトランジスター２３２がリニア動作となる場合である。この場合、トランジスター２３１がオフになっているので、トランジスター２３２によってノードＮ２の電圧Ｏutを電圧ａinに追従させるためには、ノードＮ２を抵抗素子Ｒｕによってプルアップする必要があるが、それ以外の期間Ｐ１、Ｐ３〜Ｐ５では、ノードＮ２をプルアップする必要は特にない。
一方、期間Ｐ４は、トランジスター２３１がリニア動作となる場合である。この場合、トランジスター２３２がオフになっているので、トランジスター２３１によってノードＮ２の電圧Ｏutを電圧ａinに追従させるためには、ノードＮ２を抵抗素子Ｒｄによってプルダウンする必要がある。ただし、それ以外の期間Ｐ１〜Ｐ３、Ｐ５では、ノードＮ２をプルダウンする必要は特にない。
したがって、駆動回路（その１２）によれば、抵抗素子Ｒｕによるプルアップ、および、抵抗素子Ｒｄによるプルダウンを、それぞれ必要な期間だけ機能させている構成ということができる。

またここでは、駆動回路（その１２）として駆動信号ＣＯＭ−Ａを出力する側を例にとって説明したが、駆動信号ＣＯＭ−Ｂを出力する駆動回路１２０ｂであれば、図３２の括弧書きで示されるように、スイッチＳｗｕのオンオフが信号Ｐｕｂで制御され、スイッチＳｗｄのオンオフが信号Ｐｄｂで制御される構成となる。

なお、信号Ｐｕａ（Ｐｕｂ）、Ｐｄａ（Ｐｄｂ）については、信号ＯＣａ（ＯＣｂ）と同様に、データｄＡ（ｄＢ）についての離散値と、当該離散値の時間的な連続性を解析することで、制御部１１０以外の構成で生成することが可能である。

また、図２５の駆動回路（その１０）、図２９の駆動回路（その１１）および図３１の駆動回路（その１２）においては、データｄＡ（ｄＢ）をアナログ変換し、信号ａin（ｂin）として差動増幅器２２１の負入力端（−）に供給するＤＡＣ２９３を設けても良い。
図３２は、駆動回路（その１２）にＤＡＣ２９３を設けた駆動回路（その１３）を示す図である。駆動回路（その１０、その１１）にＤＡＣ２９３を設けた例についての図示は省略する。

以上の説明では、トランジスター対のうち、トランジスター２３１をＰチャネル型とし、トランジスター２３２をＮチャネル型としたが、トランジスター２３１、２３２をＰチャネル型またはＮチャネル型で揃えても良い。ただし、差動増幅器２２１による出力信号や、信号ＯＣａ（ＯＣｂ）によってオフさせられるときのゲート信号などを適宜合わせる必要がある。

また、駆動回路（その１、その２、その３）や、駆動回路（その７、その８、その９）の単位回路２００において、ノードＮ２からトランジスター２３１のドレイン端子に向かう電流を阻止するためのダイオード、および、トランジスター２３２のドレイン端子からノードＮ２に向かう電流を阻止するためのダイオードをそれぞれ設けても良い。

上記説明では、液体吐出装置を印刷装置として説明したが、液体を吐出して立体を造形する立体造形装置や、液体を吐出して布地を染める捺染装置などであっても良い。

また、駆動回路については、メイン基板１００に設けたが、駆動ＩＣ５０とともにキャリッジ２０（またはヘッドユニット３）に設ける構成としても良い。ヘッドユニット３の側に駆動回路を設けると、大振幅の信号を、フレキシブルフラットケーブル１９０を介して供給する必要がなくなるので、耐ノイズ性を高めることができる。

さらに、上記説明では、駆動回路１２０ａ（１２０ｂ）の駆動対象としてインクを吐出するための圧電素子Ｐztを例にとって説明したが、駆動回路１２０ａ（１２０ｂ）を印刷装置から切り離して考えてみたときに、駆動対象としては、圧電素子Ｐztに限られず、例えば超音波モーターや、タッチパネル、静電スピーカー、液晶パネルなどの容量性成分を有する負荷のすべてに適用可能である。

１…印刷装置（液体吐出装置）、３…ヘッドユニット、１００…メイン基板、１２０ａ、１２０ｂ…駆動回路、２００…単位回路、２２１…差動増幅器、２２３…セレクター、２３１、２３１ａ、２３１ｂ、２３１ｃ、２３１ｄ、２３２、２３２ａ、２３２ｂ、２３２ｃ、２３２ｄ…トランジスター、２７０ａ、２７０ｂ、２７０ｃ、２７０ｄ…ゲートセレクター、２８０…セレクター、２７０ａ、２７０ｂ、２７０ｃ、２７０ｄ…ゲートセレクター、２８０…セレクター、２９０…演算増幅器、４４２…キャビティ、Ｐzt…圧電素子、Ｎ…ノズル、Ｒ１、Ｒ２、Ｒｕ、Ｒｄ…抵抗素子、Ｃ１、Ｃ２…コンデンサー、Ｓｗｕ、Ｓｗｄ…スイッチ。

Claims (7)

1. 容量性負荷を駆動する駆動信号と前記駆動信号の元となる元駆動信号とに基づいて制御信号を生成する制御信号生成部と、
   前記制御信号に基づいて制御されるハイサイドトランジスターおよびローサイドトランジスターを含み、前記駆動信号を出力端から出力する増幅部と、
   を備え、容量性負荷を駆動する駆動回路であって、
   前記駆動信号は、
   単位時間当たりで第１電圧以上で電圧が変化する第１期間と、
   前記単位時間当たりで第１電圧よりも低く電圧が変化する、または、変化しない第２期間と、
   を含み、
   前記第１期間では、前記ハイサイドトランジスターと前記ローサイドトランジスターとの一方がスイッチング動作する期間を含み、
   前記第２期間では、前記ハイサイドトランジスターと前記ローサイドトランジスターとの一方がリニア動作する期間を含む、
   ことを特徴とする駆動回路。
2. 前記駆動信号は、台形波形であり、
   前記第１期間は、前記駆動信号の電圧が変化する期間であり、
   前記第２期間は、前記駆動信号の電圧が一定である期間である
   ことを特徴とする請求項１に記載の駆動回路。
3. 前記駆動信号は、傾きに連続性を有する波形であり、
   前記第１期間は、前記駆動信号の電圧変化が相対的に大きい期間であり、
   前記第２期間は、前記駆動信号の電圧変化が相対的に小さき期間である、
   ことを特徴とする請求項１に記載の駆動回路。
4. 前記第１期間のうち、
   前記駆動信号の電圧が上昇する場合では、前記ハイサイドトランジスターがスイッチング動作し、前記ローサイドトランジスターがオフし、
   前記駆動信号の電圧が低下する場合では、前記ローサイドトランジスターがスイッチング動作し、前記ハイサイドトランジスターがオフする、
   ことを特徴とする請求項１乃至３のいずれかに記載の駆動回路。
5. 前記第２期間のうち、
   前記駆動信号が所定の閾値以上の電圧の場合では、前記ハイサイドトランジスターがリニア動作し、前記ローサイドトランジスターがオフし、
   前記駆動信号が前記閾値よりも低い電圧の場合では、前記ローサイドトランジスターがリニア動作し、前記ハイサイドトランジスターがオフする、
   ことを特徴とする請求項１乃至４のいずれかに記載の駆動回路。
6. 前記閾値は、
   前記駆動信号の電圧の最高値よりも低く、
   前記駆動信号の電圧の最低値よりも高い、
   ことを特徴とする請求項５に記載の駆動回路。
7. 容量性負荷を駆動する駆動信号と前記駆動信号の元となる元駆動信号とに基づいて制御信号を生成する制御信号生成部と、
   前記制御信号に基づいて制御されるハイサイドトランジスターおよびローサイドトランジスターを含み、前記駆動信号を出力端から出力する増幅部と、
   を備え、容量性負荷を駆動する駆動回路の制御方法であって、
   前記駆動信号は、
   単位時間当たりで第１電圧以上で電圧が変化する第１期間と、
   前記単位時間当たりで第１電圧よりも低く電圧が変化する、または、変化しない第２期間と、
   を含み、
   前記制御信号生成部は、
   前記第１期間の少なくとも一部期間において、前記ハイサイドトランジスターと前記ローサイドトランジスターとの一方をスイッチング動作させ、
   前記第２期間間の少なくとも一部期間において、前記ハイサイドトランジスターと前記ローサイドトランジスターとの一方をリニア動作させる、
   ことを特徴とする駆動回路の制御方法。
   

Images