JP2015130652A - 撮像素子、撮像装置及び携帯電話機 - Google Patents

Abstract

【課題】 カラムＡＤ構造の撮像素子において、各回路の配置面積を圧迫することなく、高画質な画像をより高速に取得できるようにすること。【解決手段】 複数の画素と、時間と共に信号レベルが変化する第１のランプ信号を出力する第１のランプ信号発生器（１０９）と、前記第１のランプ信号の信号レベルより大きく、時間と共に信号レベルが変化する第２のランプ信号を出力するび第２のランプ信号発生器（１１０）と、前記複数の画素それぞれから出力される画素信号の大きさに応じて、前記第１のランプ信号と前記第２のランプ信号のいずれかを用いて、前記画素信号をアナログ・デジタル変換するＡＤ変換器（１０６）とを有し、前記複数の画素と、前記第１のランプ信号発生器を第１のチップに配置し、前記第２のランプ信号発生器を第２のチップに配置したことを特徴とする。【選択図】 図４

Description

本発明は、撮像素子及び該撮像素子を用いた撮像装置及び携帯電話機に関する。

従来、固体撮像素子の１つであるＣＭＯＳイメージセンサにおいて、ＣＭＯＳロジックプロセスとイメージセンサプロセスとの融合によって、センサチップ上に複雑なアナログ回路、デジタル回路、および信号処理部等を搭載することが可能となっている。その１つとして、２次元状に画素が配置されたイメージセンサチップ上にアナログ・デジタル（ＡＤ）変換器を搭載したＣＭＯＳイメージセンサが既に実用化されている。

ＣＭＯＳイメージセンサ（以下、「ＣＭＯＳセンサ」と呼ぶ。）等の撮像素子にＡＤ変換器を搭載する場合、行列状に配置された画素アレイに対して、画素の列毎にＡＤ変換器を設ける所謂カラムＡＤ構造が用いられている。このカラムＡＤ構造においては、ＡＤ変換器１つ当たりの変換レートを、１画素の読出しレートから一行の読出しレートまで低下させることができる。このため、ＡＤ変換器自体の変換レートを低下させて全体的な消費電力を下げることができるばかりでなく、結果的にＣＭＯＳセンサの読出しレートの高速化も図り易いという利点がある。

カラムＡＤ構造を用いたＣＭＯＳセンサとして、三角波を用いるランプ型のＡＤ変換器を用いたＣＭＯＳセンサが実用化されている。ランプ型のＡＤ変換器では、入力端の一方にはアナログ値が入力され、入力端の他方にはカウンタの動作と共に出力が増加する参照出力値が印加される。そして、参照出力値がアナログ値を上回る際のカウンタ値をデジタル値として取り出すことによって、ＡＤ変換を行う。

この三角波はカウンタに同期して電圧を変化させるため、例えばＡＤ変換器が８ビットである場合には、ＡＤ変換の動作に最大で２の８乗のステップ、つまり２５６ステップ分の処理が必要となる。このようなランプ型のＡＤ変換器を用いたＣＭＯＳセンサにおいては、入力端のアナログ信号が大きければステップ数が増えてしまい、ＡＤ変換の処理が遅くなってしまう。また、三角波の出力を大きくして処理の高速化を図ろうとすると、入力端のアナログ信号が小さい場合に、ＡＤ変換のビット精度が落ちることになってしまう。

これに対し、特許文献１においては、多ビット化を重視する動作モードと高速化を重視する動作モードとで、ＡＤ変換器の構成を切換えることによって、ＡＤ変換の多ビット化と高速化を実現するような提案がなされている。

特開２００５−３３３３１６号公報

しかしながら、特許文献１に開示された技術では、ＡＤ変換器の多ビット化と高速化を同時に両立することができない。また、動作モードに応じて使用するＡＤ変換器を切換えるため、ＡＤ変換の精度が画素信号のレベルによってばらつく可能性がある。

本発明は上記問題点を鑑みてなされたものであり、カラムＡＤ構造の撮像素子において、各回路の配置面積を圧迫することなく、高画質な画像をより高速に取得できるようにすることを目的とする。

上記目的を達成するために、本発明の撮像素子は、複数の画素と、時間と共に信号レベルが変化する第１の参照信号を出力する第１の参照信号発生手段と、前記第１の参照信号の信号レベルより大きく、時間と共に信号レベルが変化する第２の参照信号を出力する第２の参照信号発生手段と、前記複数の画素それぞれから出力される画素信号の大きさに応じて、前記第１の参照信号と前記第２の参照信号のいずれかを用いて、前記画素信号をアナログ・デジタル変換するアナログ・デジタル変換手段とを有し、前記複数の画素と、前記第１の参照信号発生手段を第１のチップに配置し、前記第２の参照信号発生手段を第２のチップに配置したことを特徴とする。

本発明によれば、カラムＡＤ構造の撮像素子において、各回路の配置面積を圧迫することなく、高画質な画像をより高速に取得することができる。

本発明の第１の実施形態における撮像素子の全体構成を示す図。 画素の構成を示す回路図。 撮像素子の各列の読出し回路の構成を示す回路図。 第１の実施形態における撮像素子のチップ構成を示す図。 第１の実施形態における撮像素子のＡＤ変換器の回路構成を示す図。 変形例における撮像素子のＡＤ変換器の回路構成を示す図。 変形例における撮像素子のＡＤ変換器の回路構成を示す図。 変形例における撮像素子のＡＤ変換器の回路構成を示す図。 第２の実施形態における携帯電話機の概略構成を示すブロック図。

以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。

図１は、例えばデジタルスチルカメラやデジタルビデオカメラ等の撮像装置で用いられる、本発明の第１の実施形態における撮像素子の全体構成を示す図である。画素領域１００には、複数の画素ｐが行列状に配置されている。なお、図１では、行を１〜ｎ、列を１〜ｋとして、画素ｐ１１〜ｐｋｎと表している。

ここで、画素ｐの構成について、図２を用いて説明する。フォトダイオード（ＰＤ）２０１は、入射光を光電変換し、入射光量に応じた電荷を蓄積する。ＰＤ２０１に蓄積された電荷は、信号φｔｘをＨｉｇｈレベルにして転送ゲート２０２をＯＮにすることで、フローティングディフュージョン（ＦＤ）部２０３に転送される。ＦＤ部２０３は、アンプ２０４のゲートに接続されており、このアンプ２０４でＰＤ２０１から転送されてきた電荷の電荷量に応じた電圧値に変換される。そして、画素選択スイッチ２０６への信号φｓｅｌをＨｉｇｈレベルとすることで、アンプ２０４で電圧に変換された画素信号を画素ｐの出力ｖｏｕｔ１として出力する。

また、信号φｒｅｓをＨｉｇｈレベルとすることでリセットスイッチ２０５がＯＮとなり、ＦＤ部２０３をリセットすることができる。さらに、信号φｔｘと信号φｒｅｓを同時にＨｉｇｈレベルにして転送ゲート２０２とリセットスイッチ２０５の両方を同時にＯＮにすることで、ＦＤ部２０３経由でＰＤ２０１のリセットを行うことができる。

図１に戻り、垂直走査回路１０１は、信号φｒｅｓ、φｔｘ、φｓｅｌ等の駆動信号を水平信号線を介して上述した構成を有する各画素ｐのリセットスイッチ２０５、転送ゲート２０２、画素選択スイッチ２０６にそれぞれ供給する。なお、図１では、同じ行に配置された画素ｐが同じ水平信号線に接続されており、第１〜ｎ行の各行の水平信号線に出力される信号をそれぞれ信号φｒｅｓ＿１〜ｎ、φｔｘ＿１〜ｎ、φｓｅｌ＿１〜ｎと表している。

各画素ｐの出力ｖｏｕｔ１は、垂直走査回路１０１の制御により行単位で読み出される。更に列毎に垂直出力線（列出力線）１０２を介して、各列毎に構成された列共通読出し回路１０３に出力される。

ここで、列共通読出し回路１０３の構成について、図３を用いて説明する。列毎に設けられた垂直出力線１０２に接続された画素ｐの出力ｖｏｕｔ１が出力される。垂直出力線１０２には電流源１０４が接続されており、この電流源１０４と、垂直出力線１０２に接続された画素ｐのアンプ２０４によってソースフォロワ回路が構成される。

垂直出力線１０２に出力された画素信号は、クランプ容量３０１を介して演算増幅器３０３の反転入力端子に入力される。演算増幅器３０３の非反転入力端子には基準電圧Ｖｒｅｆが接続されている。スイッチ３０４は、フィードバック容量３０２の両端をショートさせるためのスイッチであり、信号φｃｆｓで制御される。

Ｓ信号転送スイッチ３０５は、画素ｐから読み出される画素信号ＳをＳ信号保持容量３０７に転送するためのスイッチである。信号φｔｓをＨｉｇｈレベルにすることにより、演算増幅器３０３で増幅された画素信号ＳがＳ信号転送スイッチ３０５を介してＳ信号保持容量３０７に保持される。そして、Ｓ信号保持容量３０７に保持された画素信号Ｓは、信号φｄｓをＨｉｇｈレベルにすることにより、Ｓ信号出力スイッチ３１１を介してｖｏｕｔ２に出力される。

Ｎ信号転送スイッチ３０６は、ノイズ信号ＮをＮ信号保持容量３０８に転送するためのスイッチである。信号φｔｎをＨｉｇｈレベルにすることにより、演算増幅器３０３で増幅された画素信号ＮがＮ信号転送スイッチ３０６を介してＮ信号保持容量３０８に保持される。そして、Ｎ信号保持容量３０８に保持された画素信号Ｎは、信号φｄｎをＨｉｇｈレベルにすることにより、Ｎ信号出力スイッチ３１２を介してｖｏｕｔ２に出力される。

つまり、ｖｏｕｔ２からは、Ｓ信号出力スイッチ３１１およびＮ信号出力スイッチ３１２のオン・オフに応じて、画素信号Ｓもしくは画素信号Ｎが出力される。

図１に戻り、列共通読出し回路１０３の出力信号ｖｏｕｔ２は、基準電圧比較器群１０８、ランプ信号選択器群１１１、ランプ信号比較器群１１３、ラッチ回路群１１６を含むアナログ・デジタル変換器（ＡＤＣ）１０６に入力される。

基準電圧比較器群１０８（第１の比較手段）には列毎に比較器が配置され、各列のｖｏｕｔ２と基準電圧Ｖｍ（基準信号）を比較する。各比較器は、ｖｏｕｔ２が基準電圧Ｖｍよりも小さい場合にはＬｏｗレベルを出力し、基準電圧Ｖｍ以上（基準信号以上）の場合にはＨｉｇｈレベルを出力する。この各比較器の比較結果はランプ信号選択器群１１１に出力される。

ランプ信号選択器群１１１には列毎に選択器が配置され、それぞれに基準電圧比較器群１０８からの信号、及び、第１のランプ信号発生器１０９（第１の参照信号発生手段）及び第２のランプ信号発生器１１０（第２の参照信号発生手段）の信号が入力される。第１のランプ信号発生器１０９及び第２のランプ信号発生器１１０は、それぞれ時間経過に比例して信号レベルが変化する波形を出力する。また、第１のランプ信号発生器１０９と第２のランプ信号発生器１１０とでは、出力する波形の傾きの大きさが異なり、第１の実施形態では、第２のランプ信号発生器１１０の方が第１のランプ信号発生器１０９よりも傾きが大きい波形を出力するものとする。ランプ信号選択器群１１１は、基準電圧比較器群１０８からの入力に応じて、第１のランプ信号発生器１０９と第２のランプ信号発生器１１０のいずれか一方のランプ信号を列毎に選択し、ランプ信号比較器群１１３に出力する。第１の実施形態では、ランプ信号選択器群１１１の各選択器は、基準電圧比較器群１０８からＬｏｗレベルの信号が入力された場合には、第１のランプ信号発生器１０９のランプ信号（第１のランプ信号）を出力する。逆に、基準電圧比較器群１０８からＨｉｇｈレベルの信号が入力された場合には、第２のランプ信号発生器１１０のランプ信号（第２のランプ信号）を出力する。

ランプ信号比較器群１１３（第２の比較手段）には列毎に比較器が配置され、列共通読出し回路１０３の出力信号ｖｏｕｔ２、及び、第１のランプ信号（第１の参照信号）または第２のランプ信号（第２の参照信号）が入力されている。ランプ信号比較器群１１３の各比較器は、各列の出力信号ｖｏｕｔ２とランプ信号選択器群１１１からのランプ信号とを比較し、比較結果に応じてラッチ回路群１１６に信号を出力する。具体的には、入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが各列の出力信号ｖｏｕｔ２の値を上回った時点で、ラッチ回路群１１６に出力する信号をＬｏｗレベルからＨｉｇｈレベルに反転させる。

ラッチ回路群１１６（第１の記憶手段、第２の記憶手段）には列毎にラッチ回路が配置され、ランプ信号比較器群１１３、カウンタ１１５、及び水平走査回路１１８からの信号が入力されている。ラッチ回路群１１６の各ラッチ回路は、ランプ信号比較器群１１３からの信号がＬｏｗレベルからＨｉｇｈレベルに反転されると、その時にカウンタ１１５から入力されているカウンタ値をラッチする。以上の動作によって、画素から読み出したアナログ信号をデジタル値に変換する。

ラッチ回路群１１６にはさらに、水平走査回路１１８からの制御信号φｈｓｒｉ（ｉは列番号、１〜ｋ）によって制御される。水平走査回路１１８は制御信号φｈｓｒｉをＨｉｇｈレベルとすることにより、ラッチ回路群１１６の各ラッチ回路でラッチしたカウンタ値を水平出力線（行出力線）１１９へ転送させる。水平出力線１１９はデジタル出力部１２２に接続されており、デジタル出力部１２２を介してＡＤ変換された画素信号を出力する。なお、各ラッチ回路からデジタル値を出力する際には、ランプ信号選択器群１１１の各選択器がいずれのランプ信号を選択したかに応じて、上位ビットあるいは下位ビットに「０」を付加する。例えば、第２のランプ信号が第１のランプ信号に対して４倍の傾きを持つ場合を考える。このとき、第１のランプ信号が選択されてＡＤ変換された結果には、上位に「０」を２ビット付加し、第２のランプ信号が選択されてＡＤ変換された結果には、下位に「０」を２ビット付加する。これにより、２つのランプ信号によるＡＤ変換結果の分解能を揃えることができる。

上記構成を有するＡＤＣ１０６の回路は、２つのチップに分けて構成されている。ここで図４及び図５を用いて、第１の実施形態におけるＡＤＣ１０６を構成する回路の第１のチップ及び第２のチップへの配置について説明する。なお、図４において、斜線部は、それぞれのチップ構造におけるＡＤＣ回路を構成する回路を表している。

図４（ａ）は従来の１チップ構成の撮像素子を表したものであり、画素部、垂直走査回路、列共通読出し回路、ＡＤＣ回路、水平走査回路、出力回路、その他の回路が１チップ上に構成されている。

これに対し、第１の実施形態における撮像素子は、図４（ｂ）及び（ｃ）に示す第１のチップ４０１と第２のチップ４０２を互いに積層させた２チップ構造となっている。図４（ｂ）は第１のチップ４０１を示し、図４（ｃ）は第２のチップ４０２を示している。第１のチップ４０１には、画素領域１００、垂直走査回路１０１、列共通読出し回路１０３、第１のランプ信号発生器１０９、ランプ信号選択器群１１１、ランプ信号比較器群１１３、及び電流源１０４を含むその他回路が構成されている。一方、第２のチップ４０２には、基準電圧Ｖｍの電源または端子、基準電圧比較器群１０８、第２のランプ信号発生器１１０、カウンタ１１５、ラッチ回路群１１６、水平走査回路１１８、デジタル出力部１２２、及びその他回路が構成されている。このように、互いに積層された第１のチップ４０１および第２のチップ４０２の両方にＡＤＣ１０６の構成に必要な回路を分けて配置することによって、高速で多ビットのＡＤ変換を実現しつつ、各回路要素の面積を大きく確保し、アナログ特性の精度を確保することが可能になる。

図５は、ＡＤＣ１０６の第１のチップ４０１及び第２のチップ４０２における回路構成を示す図である。第１のチップ４０１から第２のチップ４０２に対しては、Ｓ信号またはＮ信号である出力信号ｖｏｕｔ２＿ｉ(ｉは列数、１〜ｋ）、及びランプ信号比較器群１１３（CMPb）からの信号が出力されている。また、第２のチップ４０２から第１のチップ４０１に対しては、基準電圧比較器群１０８（CMPa）からの信号及び第２のランプ信号が出力される。

一般的に、チップ間で信号を伝送すると、チップ間のインピーダンスの影響から波形などの信号品質が劣化する。そこで、第１の実施形態におけるＡＤＣ１０６を構成する回路を、図４及び図５に示すように配置する理由を説明する。まず、基準電圧比較器群１０８は、出力信号ｖｏｕｔ２と基準電圧Ｖｍとの大小比較に用いられるだけであり、ＡＤ変換精度に直接関係ないことから、チップ間における伝送による信号品質劣化の画像に対する影響が軽微である。また、第２のランプ信号発生器１１０が発生する第２のランプ信号は第１のランプ信号発生器１０９が発生する第１のランプ信号よりも出力波形の傾きが大きく、レベルが高い信号を変換する際に用いられる際に選択される。レベルが高い信号を変換するため、チップ間の伝送による信号品質劣化の影響は相対的に軽微となる。上記の理由により、第１の実施形態では基準電圧比較器群１０８及び第２のランプ信号発生器１１０を、第２のチップ４０２に構成している。

なお、これらのチップ間における信号の伝送の影響が大きい場合には、伝送元もしくは伝送先において伝送信号を補正してもよい。例えば、ランプ信号比較器群１１３の出力が第１のチップ４０１ではＨｉｇｈレベルを出力したのに対し、第２のチップ４０２に伝送した時点でＬｏｗレベルとの区別がつかなくなるような場合には、次のように対処しても良い。即ち、ランプ信号比較器群１１３の出力信号の振幅を増加するような増幅回路を追加してもよい。

このようにして、第１のチップ４０１及び第２のチップ４０２間で信号を伝送しながら、最終的にデジタル出力部１２２から画像信号が出力される。

以上のように第１の実施形態によれば、第１のチップ４０１と第２のチップ４０２にＡＤＣ１０６の各回路を分けて配置することによって、撮像素子を構成する各回路要素の配置面積を確保しつつ、高速でビット精度が高いＡＤＣ１０６を実現できる。

＜変形例＞
上述した第１の実施形態においては、列共通読出し回路１０３の出力信号ｖｏｕｔ２の大きさに応じて、第１のランプ信号と第２のランプ信号のいずれかを選択していたが、本発明はこれに限られるものではない。例えば、図６に示すように、ランプ信号記憶器１２３（Ramp Mem）（第２の記憶手段）を設けてもよい。この場合、あるフレームにおいて画素ｐから読み出されたそれぞれの出力信号ｖｏｕｔ２に対してどちらのランプ信号を用いたか（選択結果）を、１フレーム分記憶しておく。そして、以降のフレームにおいて、ランプ信号記憶器１２３に記憶されたランプ信号発生器を選択するような構成としてもよい。

そのような構成の場合、ランプ信号記憶器１２３に何も記憶されていなければ、スイッチ１２４を制御して出力信号ｖｏｕｔ２と基準電圧Ｖｍとの大小関係から、使用するランプ信号選択器群１１１によって使用するランプ信号発生器を選択する。そして、ランプ信号記憶器１２３に使用したランプ信号を記憶する。一方、ランプ信号記憶器１２３に使用したランプ信号が記憶されている場合には、スイッチ１２４をオープンにして、ランプ信号記憶器１２３に記憶されたランプ信号を選択して使用するように制御する。このような構成とすることによって、２フレーム目以降では画像毎に基準電圧Ｖｍと比較する必要がなくなり、処理の高速化が可能となる。

また、使用期限制御器１２５（Mem Clear）によってランプ信号記憶器１２３に記憶されているランプ信号発生器の情報を削除するか否かを制御するような構成としてもよい。この場合、所定フレーム数もしくは所定時間経過すると、ランプ信号記憶器１２３に記憶されたランプ信号発生器の情報を削除する。そして再び出力信号ｖｏｕｔ２と基準電圧Ｖｍとの比較によって使用するランプ信号を選択してランプ信号記憶器１２３に記憶することによって、使用するランプ信号発生器を適宜更新する。

また、図７のように、画素色切換え器１２６（Pixl SEL）によって、画素の色毎に使用するランプ信号発生器を切換える構成としてもよい。このような構成の場合、例えば、Ｒ画素もしくはＢ画素を読み出してから得られた出力信号ｖｏｕｔ２の場合、画素色切換え器１２６はランプ信号選択器群１１１にＬｏｗレベルの信号を入力することによって、第１のランプ信号発生器１０９の出力を使用する。逆に、Ｇ画素から読み出して得られた出力信号ｖｏｕｔ２の場合、画素色切換え器１２６はランプ信号選択器群１１１にＨｉｇｈレベルの信号を入力することによって、第２のランプ信号発生器１１０の出力を使用する。このような構成とすることにより、画素毎に基準電圧Ｖｍと比較する機構が不要となり、回路規模の削減が可能となる。

また、上述した第１の実施形態においては、基準電圧Ｖｍを各列共通としたが、本発明はこれに限られるものではない。図８のように、基準電圧Ｖｍを列毎に配置してＶｍの大きさを列毎に切換え可能とし、さらにランプ信号記憶器１２３と基準電圧Ｖｍとを接続する構成としても良い。そのような構成の場合、ランプ信号記憶器１２３（第１の記憶手段）に何も記憶されていない場合には出力信号ｖｏｕｔ２とある初期値を持つ基準電圧Ｖｍとの大小関係から、使用するランプ信号選択器群１１１によって使用するランプ信号発生器を選択する。そして、ランプ信号記憶器１２３に使用したランプ信号発生器を記憶する。ランプ信号記憶器１２３に使用したランプ信号発生器が記憶されている場合には、記憶されたランプ信号発生器に応じて、基準電圧Ｖｍの大きさを変更する。

例えば、ランプ信号記憶器１２３に第１のランプ信号が記憶されている場合には、基準電圧Ｖｍをある初期値より大きい出力値に設定して使用する。逆に、ランプ信号記憶器１２３に第２のランプ信号が記憶されている場合には、基準電圧Ｖｍをある初期値よりも小さい出力値に設定して使用する。このようなヒステリシスを持つ構成とすることによって、基準電圧Ｖｍに前後する出力信号ｖｏｕｔ２が連続的に出力されても、使用するランプ信号発生器がその都度切り替わらない。このため、ランプ信号発生器１０９とランプ信号発生器１１０との電気的な特性の差異による、ＡＤ変換のばらつきを抑えることができる。

＜第２の実施形態＞
図９は、本発明の第２の実施形態として、携帯電話機５００の構成を示すブロック図である。第７の実施形態の携帯電話機５００は、音声通話機能の他、電子メール機能や、インターネット接続機能、画像の撮影、再生機能等を有する。

図９において、通信部５０１は、ユーザが契約した通信キャリアに従う通信方式により他の電話機との間で音声データや画像データを通信する。音声処理部５０２は、音声通話時において、マイクロフォン５０３からの音声データを発信に適した形式に変換して通信部５０１に送る。また、音声処理部５０２は、通信部５０１から送られた通話相手からの音声データを復号し、スピーカ５０４に送る。

撮像部５０５は、第１の実施形態及びその変形例で示した撮像素子を備え、被写体の画像を撮影し、画像データを出力する。画像処理部５０６は、画像の撮影時においては、撮像部５０５により撮影された画像データを処理し、記録に適した形式に変換して出力する。また、画像処理部５０６は、記録された画像の再生時には、再生された画像を処理して表示部５０７に送る。表示部５０７は、数インチ程度の液晶表示パネルを備え、制御部５０９からの指示に応じて各種の画面を表示する。不揮発メモリ５０８は、アドレス帳の情報や、電子メールのデータ、撮像部５０５により撮影された画像データ等のデータを記憶する。

制御部５０９はＣＰＵやメモリ等を有し、不図示のメモリに記憶された制御プログラムに従って電話機５００の各部を制御する。操作部５１０は、電源ボタンや番号キー、その他ユーザがデータを入力するための各種の操作キーを備える。カードＩＦ５１１は、メモリカード５１２に対して各種のデータを記録再生する。外部ＩＦ５１３は、不揮発メモリ５０８やメモリカード５１２に記憶されたデータを外部機器に送信し、また、外部機器から送信されたデータを受信する。外部ＩＦ５１３は、ＵＳＢ等の有線の通信方式や、無線通信など、公知の通信方式により通信を行う。

次に、電話機５００における音声通話機能を説明する。通話相手に対して電話をかける場合、ユーザが操作部５１０の番号キーを操作して通話相手の番号を入力するか、不揮発メモリ５０８に記憶されたアドレス帳を表示部５０７に表示し、通話相手を選択し、発信を指示する。発信が指示されると、制御部５０９は通信部５０１に対し、通話相手に発信する。通話相手に着信すると、通信部５０１は音声処理部５０２に対して相手の音声データを出力すると共に、ユーザの音声データを相手に送信する。

また、電子メールを送信する場合、ユーザは、操作部５１０を用いて、メール作成を指示する。メール作成が指示されると、制御部５０９はメール作成用の画面を表示部５０７に表示する。ユーザは操作部５１０を用いて送信先アドレスや本文を入力し、送信を指示する。制御部５０９はメール送信が指示されると、通信部５０１に対しアドレスの情報とメール本文のデータを送る。通信部５０１は、メールのデータを通信に適した形式に変換し、送信先に送る。また、通信部５０１は、電子メールを受信すると、受信したメールのデータを表示に適した形式に変換し、表示部５０７に表示する。

次に、電話機５００における撮影機能について説明する。ユーザが操作部５１０を操作して撮影モードを設定した後、静止画或いは動画の撮影を指示すると、撮像部５０５は静止画データ或いは動画データを撮影して画像処理部５０６に送る。画像処理部５０６は撮影された静止画データや動画データを処理し、不揮発メモリ５０８に記憶する。また、画像処理部５０６は、撮影された静止画データや動画データをカードＩＦ５１１に送る。カードＩＦ５１１は静止画や動画データをメモリカード５１２に記憶する。

また、電話機５００は、この様に撮影された静止画や動画データを含むファイルを、電子メールの添付ファイルとして送信することができる。具体的には、電子メールを送信する際に、不揮発メモリ５０８やメモリカード５１２に記憶された画像ファイルを選択し、添付ファイルとして送信を指示する。

また、電話機５００は、撮影された静止画や動画データを含むファイルを、外部ＩＦ５１３によりＰＣや他の電話機等の外部機器に送信することもできる。ユーザは、操作部５１０を操作して、不揮発メモリ５０８やメモリカード５１２に記憶された画像ファイルを選択し、送信を指示する。制御部５０９は、選択された画像ファイルを不揮発メモリ５０８或いはメモリカード５１２から読み出し、外部機器に送信するよう、外部ＩＦ５１３を制御する。

１００：画素領域、１０６：アナログ・デジタル変換器、１０８：基準電圧比較器群１０９：第１のランプ信号発生器、１１０：第２のランプ信号発生器、１１１：ランプ信号選択器群、１１３：ランプ信号比較器群、１１５：カウンタ、１１６：ラッチ回路群、４０１：第１のチップ、４０２：第２のチップ、ｐ：画素

Claims (14)

1. 複数の画素と、
   時間と共に信号レベルが変化する第１の参照信号を出力する第１の参照信号発生手段と、
   前記第１の参照信号の信号レベルより大きく、時間と共に信号レベルが変化する第２の参照信号を出力する第２の参照信号発生手段と、
   前記複数の画素それぞれから出力される画素信号の大きさに応じて、前記第１の参照信号と前記第２の参照信号のいずれかを用いて、前記画素信号をアナログ・デジタル変換するアナログ・デジタル変換手段とを有し、
   前記複数の画素と、前記第１の参照信号発生手段を第１のチップに配置し、前記第２の参照信号発生手段を第２のチップに配置したことを特徴とする撮像素子。
2. 前記アナログ・デジタル変換手段は、
   前記画素信号と基準信号とを比較する第１の比較手段と、
   前記アナログ・デジタル変換に用いる参照信号として、前記画素信号が前記基準信号よりも小さい場合に前記第１の参照信号を選択し、前記画素信号が前記基準信号以上の場合に前記第２の参照信号を選択する選択手段と、
   前記選択手段により選択された参照信号と前記画素信号とを比較する第２の比較手段と、
   カウンタ値を出力するカウンタ手段と、
   前記参照信号が前記画素信号を越えたときの前記カウンタ値を記憶する第１の記憶手段と
   を有することを特徴とする請求項１に記載の撮像素子。
3. 前記第１のチップに、前記選択手段及び前記第２の比較手段を配置し、前記第２のチップに前記第１の比較手段、前記カウンタ手段、及び前記第１の記憶手段を配置したことを特徴とする請求項２に記載の撮像素子。
4. 前記選択手段による１フレーム分の選択結果を記憶する第２の記憶手段を更に有し、
   前記第２の記憶手段に選択結果が記憶されている場合に、前記選択手段は、前記第１の比較手段による比較を行わずに、前記第２の記憶手段に記憶されている選択結果に応じて、前記参照信号を選択することを特徴とする請求項２または３に記載の撮像素子。
5. 前記第２の記憶手段に前記選択結果を記憶してから予め決められたフレーム数もしくは時間が経過すると、前記第２の記憶手段に記憶された前記選択結果を前記第２の記憶手段から削除する削除手段を更に有することを特徴とする請求項４に記載の撮像素子。
6. 前記アナログ・デジタル変換手段は、
   アナログ・デジタル変換に用いる参照信号として、前記画素信号が主に表す色に応じて、前記第１の参照信号または第２の参照信号を選択する選択手段と、
   前記選択手段により選択された参照信号と前記画素信号とを比較する比較手段と、
   カウンタ値を出力するカウンタ手段と、
   前記参照信号が前記画素信号を越えたときの前記カウンタ値を記憶する記憶手段と
   を有することを特徴とする請求項１に記載の撮像素子。
7. 前記画素信号が主に表す色が、赤、緑、青の何れかであって、前記選択手段は、前記画素信号が主に表す色が赤及び青の場合に前記第１の参照信号を選択し、前記画素信号が主に表す色が緑の場合に前記第２の参照信号を選択することを特徴とする請求項６に記載の撮像素子。
8. 前記アナログ・デジタル変換手段は、
   前記画素信号と基準信号とを比較する、列毎に設けられた第１の比較手段と、
   前記基準信号を出力する、列毎に設けられた信号発生手段と、
   前記アナログ・デジタル変換に用いる参照信号として、前記画素信号が前記基準信号よりも小さい場合に前記第１の参照信号を選択し、前記画素信号が前記基準信号以上の場合に前記第２の参照信号を選択する選択手段と、
   前記選択手段による選択結果を記憶する第１の記憶手段と、
   カウンタ値を出力するカウンタ手段と、
   前記選択手段により選択された参照信号と前記画素信号とを比較する第２の比較手段と、
   前記参照信号が前記画素信号を越えたときの前記カウンタ値を記憶する第２の記憶手段とを有し、
   前記信号発生手段は、前記記憶手段に記憶された選択結果に応じて、前記基準信号の信号レベルを制御することを特徴とする請求項１に記載の撮像素子。
9. 前記信号発生手段は、前記第１の記憶手段に記憶された選択結果が前記第１の参照信号である場合に、前記基準信号の信号レベルを上げ、前記第１の記憶手段に記憶された選択結果が前記第２の参照信号である場合に、前記基準信号の信号レベルを下げることを特徴とする請求項８に記載の撮像素子。
10. 前記第１の参照信号及び前記第２の参照信号は、時間に比例して信号レベルが変化し、前記第２の参照信号の傾きは前記第１の参照信号の傾きよりも大きいことを特徴とする請求項１乃至９のいずれか１項に記載の撮像素子。
11. 前記アナログ・デジタル変換手段に変換された画素信号を転送する水平走査手段をさらに有し、
    前記水平走査手段を前記第２のチップに配置したことを特徴とする請求項１乃至１０のいずれか１項に記載の撮像素子。
12. 前記第１のチップと前記第２のチップは互いに積層されることを特徴とする請求項１乃至１１のいずれか１項に記載の撮像素子。
13. 請求項１乃至１２のいずれか１項に記載の撮像素子を有することを特徴とする撮像装置。
14. 請求項１乃至１２のいずれか１項に記載の撮像素子を有することを特徴とする携帯電話機。

Images