JP2015128182A - 過電圧保護回路及び半導体集積回路 - Google Patents
過電圧保護回路及び半導体集積回路 Download PDFInfo
- Publication number
- JP2015128182A JP2015128182A JP2015043347A JP2015043347A JP2015128182A JP 2015128182 A JP2015128182 A JP 2015128182A JP 2015043347 A JP2015043347 A JP 2015043347A JP 2015043347 A JP2015043347 A JP 2015043347A JP 2015128182 A JP2015128182 A JP 2015128182A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- protection circuit
- overvoltage protection
- mos transistor
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】過電圧保護回路2Aは、入力端子3と、入力端子3と内部回路5との間に配置され、第1段から第n段(nは2以上の整数)のスイッチング素子NM1〜NMnをそれぞれ有する第1から第nの保護回路101〜10nと、一端が入力端子3に接続され、他端が第1から第nの保護回路101〜10nに接続される整流素子D10とを備える。第1段から第n段のスイッチング素子NM1〜NMnの第1から第nの制御端は、整流素子D10の他端との配線距離が近い順に配置されており、第1段から第n段のスイッチング素子NM1〜NMnの前記第1から第nの制御端と入力端子3との間の配線距離のうち、第1段のスイッチング素子NM1の第1の制御端と入力端子3との間の配線距離が最大である。
【選択図】図2
Description
図2は、本発明に係る実施の形態1の半導体集積回路1Aの構成を概略的に示す図である。この半導体集積回路1Aは、入力端子3、過電圧保護回路2A、VSS端子4及び内部回路5を備えている。内部回路5は、たとえば、インバータ回路やバッファ回路などを含む集積回路であり、入力端子3から配線ラインWdと抵抗素子RC0とを介して供給された電圧に応じて動作する。VSS端子4は、所定の電源電圧(たとえば、VDD電圧)よりも低い電圧(たとえば、接地電圧)を供給するものである。
次に、本発明に係る実施の形態2について説明する。図9は、実施の形態2の半導体集積回路1Bの構成を概略的に示す図である。この半導体集積回路1Bは、入力端子3、過電圧保護回路2B、VSS端子4及び内部回路5を備える。この半導体集積回路1Bの構成は、図2の半導体集積回路1Aの抵抗素子RC0の代わりに抵抗素子RC01〜RC0nが設けられている点を除いて、実施の形態1の半導体集積回路1Aの構成とほぼ同じである。
次に、本発明に係る実施の形態3について説明する。図11は、実施の形態3の半導体集積回路1Cの構成を概略的に示す図である。この半導体集積回路1Cは、入力端子3、過電圧保護回路2C、VSS端子4及び内部回路5を備えている。この半導体集積回路1Cの構成は、図2の半導体集積回路1Aのダイオード素子D10の代わりにnチャネルMOSトランジスタN20が整流素子として設けられている点を除いて、上記実施の形態1の半導体集積回路1Aの構成とほぼ同じである。
次に、本発明に係る実施の形態4について説明する。図13は、実施の形態4の半導体集積回路1Dの構成を概略的に示す図である。この半導体集積回路1Dは、入力端子3、過電圧保護回路2D、VSS端子4及び内部回路5を備えている。この半導体集積回路1Dの構成は、図11の半導体集積回路1Cの抵抗素子RC0の代わりに抵抗素子RC01〜RC0nが設けられている点を除いて、上記実施の形態3の半導体集積回路1Cの構成とほぼ同じである。
次に、本発明に係る実施の形態5について説明する。図15は、実施の形態5の半導体集積回路1Eの構成を概略的に示す図である。この半導体集積回路1Eは、入力端子3、過電圧保護回路2E、VSS端子4及び内部回路5を備えている。この半導体集積回路1Eの構成は、図2の半導体集積回路1Aのダイオード素子D10の代わりにバイポーラトランジスタB30が整流素子として設けられている点を除いて、上記実施の形態1の半導体集積回路1Aの構成とほぼ同じである。
次に、本発明に係る実施の形態6について説明する。図17は、実施の形態6の半導体集積回路1Fの構成を概略的に示す図である。この半導体集積回路1Fは、入力端子3、過電圧保護回路2F、VSS端子4及び内部回路5を備えている。この半導体集積回路1Fの構成は、図15の半導体集積回路1Eの抵抗素子RC0の代わりに抵抗素子RC01〜RC0nが設けられている点を除いて、上記実施の形態5の半導体集積回路1Eの構成と同じである。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な形態を採用することもできる。たとえば、上記実施の形態1〜6では、MOSトランジスタNM1〜NMnが使用されているが、これに限定されず、これらMOSトランジスタNM1〜NMnに代えて、MIS(Metal−Insulator−Semiconductor)構造を有するMISトランジスタ群を採用してもよい。
Claims (11)
- 入力端子と、
前記入力端子と内部回路との間に配置され、第1段から第n段(nは2以上の整数)のスイッチング素子をそれぞれ有する第1から第nの保護回路と、
一端が前記入力端子に接続され、他端が前記第1から第nの保護回路に接続される整流素子と
を備え、
前記第1段から第n段のスイッチング素子の第1から第nの制御端は、前記整流素子の前記他端との配線距離が近い順に配置されており、
前記第1段から第n段のスイッチング素子の前記第1から第nの制御端と前記入力端子との間の配線距離のうち、前記第1段のスイッチング素子の前記第1の制御端と前記入力端子との間の配線距離が最大である、
ことを特徴とする過電圧保護回路。 - 請求項1に記載の過電圧保護回路であって、前記第1から第nの制御端のうち第k(kは2からnのうちの任意整数)の制御端と前記整流素子の当該他端との間に接続され、且つ、前記第kの制御端と第k−1の制御端との間に接続された第1抵抗素子をさらに備えることを特徴とする過電圧保護回路。
- 請求項1または2に記載の過電圧保護回路であって、
前記第1段から第n段のスイッチング素子は、それぞれ第1段から第n段のnチャネル型のMISトランジスタを有し、
前記MISトランジスタの各々は、
半導体基板上にゲート絶縁膜を介して形成され、前記第1から第nの制御端のいずれかを構成するゲート電極と、
前記ゲート電極の両側のうちの一方の側に形成され、第2の被制御端を構成するソース領域と、
前記ゲート電極の両側のうちの他方の側に形成され、第1の被制御端を構成するドレイン領域と
を有することを特徴とする過電圧保護回路。 - 請求項3に記載の過電圧保護回路であって、
前記第1段から第n段のMISトランジスタは、前記半導体基板の主面に平行な第1方向に沿って配列され、
前記ソース領域と前記ゲート電極と前記ドレイン領域とは、前記第1方向に沿って配列される、
ことを特徴とする過電圧保護回路。 - 請求項4に記載の過電圧保護回路であって、前記第1段から第n段のMISトランジスタのうち第m段(mは2からnのうちの任意整数)のMISトランジスタの当該第1の被制御端と前記入力端子との間の配線距離は、第m−1段のMISトランジスタと前記入力端子との間の配線距離よりも小さいことを特徴とする過電圧保護回路。
- 請求項1から5のうちのいずれか1項に記載の過電圧保護回路であって、前記整流素子は、前記一端と前記他端との間に降伏電圧以上の逆方向バイアスが過電圧として印加されたときにブレークダウンするpn接合部を有することを特徴とする過電圧保護回路。
- 請求項6に記載の過電圧保護回路であって、前記整流素子は、pn接合型ダイオード素子であることを特徴とする過電圧保護回路。
- 請求項6に記載の過電圧保護回路であって、前記整流素子は、前記pn接合部を寄生ダイオードとして有するMISトランジスタであることを特徴とする過電圧保護回路。
- 請求項1から5のうちのいずれか1項に記載の過電圧保護回路であって、前記整流素子は、前記入力端子から過電圧の供給を受けてオフ状態からオン状態に遷移するバイポーラトランジスタであることを特徴とする過電圧保護回路。
- 請求項1から9のうちのいずれか1項に記載の過電圧保護回路と、
前記内部回路と
を備えることを特徴とする半導体集積回路。 - 請求項10に記載の半導体集積回路であって、前記入力端子は、前記半導体集積回路の外部端子であることを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015043347A JP6009597B2 (ja) | 2015-03-05 | 2015-03-05 | 過電圧保護回路及び半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015043347A JP6009597B2 (ja) | 2015-03-05 | 2015-03-05 | 過電圧保護回路及び半導体集積回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011030701A Division JP5711000B2 (ja) | 2011-02-16 | 2011-02-16 | 過電圧保護回路及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015128182A true JP2015128182A (ja) | 2015-07-09 |
JP6009597B2 JP6009597B2 (ja) | 2016-10-19 |
Family
ID=53838012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015043347A Active JP6009597B2 (ja) | 2015-03-05 | 2015-03-05 | 過電圧保護回路及び半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6009597B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2020105557A1 (ja) * | 2018-11-20 | 2021-09-27 | 三菱電機プラントエンジニアリング株式会社 | 回転電機の余寿命診断方法および回転電機の余寿命診断装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244371A (ja) * | 1992-10-05 | 1994-09-02 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006518114A (ja) * | 2003-02-13 | 2006-08-03 | メドトロニック・インコーポレーテッド | 集積回路を静電放電の過渡現象から保護する回路およびその方法 |
JP2008098587A (ja) * | 2006-10-16 | 2008-04-24 | Toshiba Corp | Esd保護回路 |
JP2008251755A (ja) * | 2007-03-30 | 2008-10-16 | Eudyna Devices Inc | 半導体装置 |
JP2010278109A (ja) * | 2009-05-27 | 2010-12-09 | Renesas Electronics Corp | 静電気保護回路 |
-
2015
- 2015-03-05 JP JP2015043347A patent/JP6009597B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244371A (ja) * | 1992-10-05 | 1994-09-02 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006518114A (ja) * | 2003-02-13 | 2006-08-03 | メドトロニック・インコーポレーテッド | 集積回路を静電放電の過渡現象から保護する回路およびその方法 |
JP2008098587A (ja) * | 2006-10-16 | 2008-04-24 | Toshiba Corp | Esd保護回路 |
JP2008251755A (ja) * | 2007-03-30 | 2008-10-16 | Eudyna Devices Inc | 半導体装置 |
JP2010278109A (ja) * | 2009-05-27 | 2010-12-09 | Renesas Electronics Corp | 静電気保護回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2020105557A1 (ja) * | 2018-11-20 | 2021-09-27 | 三菱電機プラントエンジニアリング株式会社 | 回転電機の余寿命診断方法および回転電機の余寿命診断装置 |
JP7157517B2 (ja) | 2018-11-20 | 2022-10-20 | 三菱電機プラントエンジニアリング株式会社 | 回転電機の余寿命診断方法および回転電機の余寿命診断装置 |
US11885848B2 (en) | 2018-11-20 | 2024-01-30 | Mitsubishi Electric Corporation | Method for assessing remaining life of rotating electrical machine and device for assessing remaining life of rotating electrical machine |
Also Published As
Publication number | Publication date |
---|---|
JP6009597B2 (ja) | 2016-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7106562B2 (en) | Protection circuit section for semiconductor circuit system | |
KR100976410B1 (ko) | 정전기 방전 장치 | |
KR100642651B1 (ko) | 정전기 방전용 실리콘 제어 정류기 | |
US7643258B2 (en) | Methods and apparatus for electrostatic discharge protection in a semiconductor circuit | |
JP4122203B2 (ja) | 半導体装置の静電荷放電回路構造体 | |
US9627372B2 (en) | Electrostatic discharge protection device | |
US8963288B2 (en) | ESD protection circuit | |
US6829126B2 (en) | Electrostatic discharge protection circuit | |
JP2012043845A (ja) | 半導体装置 | |
JP2008078361A (ja) | 半導体集積回路装置 | |
JP2018120955A (ja) | 半導体装置 | |
WO2011108445A1 (ja) | Esd保護回路及びこれを備えた半導体装置 | |
KR101018709B1 (ko) | 반도체 소자의 핀 저항 조절용 다이오드 | |
JP6398696B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
US9087849B2 (en) | Electrostatic discharge protection devices | |
JP5711000B2 (ja) | 過電圧保護回路及び半導体集積回路 | |
JP4763324B2 (ja) | 静電保護回路及び該静電保護回路を含む半導体装置 | |
JP6405986B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
JP6009597B2 (ja) | 過電圧保護回路及び半導体集積回路 | |
JP2004319696A (ja) | 半導体装置 | |
CN113437064A (zh) | 电压保护电路 | |
CN109979929B (zh) | 一种高压静电放电钳位保护元件及集成电路芯片 | |
JP7392237B2 (ja) | 半導体集積回路 | |
US20020060345A1 (en) | Esd protection circuit triggered by low voltage | |
KR20190133349A (ko) | Esd 보호를 위한 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160914 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6009597 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |