JP2015127042A - ピエゾ駆動回路及び駆動信号生成回路、並びにそれを用いたピエゾ駆動装置及び方法 - Google Patents

Abstract

【課題】本発明は、ピエゾ駆動回路及び駆動信号生成回路、並びにそれを用いたピエゾ駆動装置及び方法に関する。【解決手段】本発明の一実施形態によるピエゾ駆動装置は、出力波形に対する情報を含む波形情報の入力を受け、上記出力波形を生成するためのデジタル値を出力する制御部と、上記出力波形を利用して可変サンプリングクロックを生成するサンプリングクロック生成部と、上記可変サンプリングクロックに応じて上記デジタル値に対応するアナログ値を出力するデジタルアナログ変換部と、を含んでもよい。【選択図】図４

Description

本発明は、デジタルアナログ変換のサンプリング周波数を可変的に変換して、より正確な正弦波を出力することができるピエゾ駆動回路及び駆動信号生成回路、並びにそれを用いたピエゾ駆動装置及び方法に関する。

使用者インターフェースに対する関心及び関連技術が発展するにつれ、端末環境における使用者入力に対する反応技術が使用者インターフェースの核心要素となっている。

初期の反応技術は、使用者の入力に対して単純な振動を提供することで、使用者に直感的な入力確認を提供するのに用いられた。

最近では、使用者の入力に対してより精密な反応または振動を提供することが核心的な要素となるにつれ、より精密な振動を提供することが主な課題となっている。従って、このような課題を満たすべく、モータ駆動技術を中心とする従来のタッチ反応技術から様々な反応要素を提供することができる触覚技術への技術的転移が行われている。

触覚技術とは、使用者に触感を伝達するシステム全体を指し示し、所定の振動素子を振動させて使用者に物理力を伝達し触感を提供することができる。このような触覚技術も初期には単純な入力確認のための反応を提供するに過ぎなかったが、最近では、より精密な制御に基づいて使用者の感性をフィードバックするために様々な反応を提供することが求められている。

そのために、多様な周波数帯域を使用して豊かな立体振動パターンを提供することが求められており、該要求を満たすべく、最近では、セラミック材質のピエゾアクチュエータが用いられている。該ピエゾアクチュエータは、従来の磁石からなるリニア共振アクチュエータや振動モータより応答速度が速く、ノイズが小さく、高い共振帯域幅を有するという特性がある。従って、微細、且つ立体的な振動を多様に表現することができる。

このようなピエゾアクチュエータは正弦波を駆動信号として使用するため、より精密な制御のために、より正確、且つ歪みのない正弦波を生成することが核心的な技術事項となる。即ち、正弦波を利用してピエゾ素子を駆動するため、ピエゾ素子を正確に具現するためにピエゾ駆動装置で生成される正弦波の波形が正確であることが必須である。

しかし、従来のピエゾ駆動技術は、正確な正弦波を生成することが困難であった。また、出力される正弦波の周波数に応じて、デジタルアナログ変換過程でサンプリングされるデジタル値の個数が変更される。そのため、出力される正弦波の周波数が可変的である場合、正弦波の正確性が低下したり、歪みが発生するとの問題があった。

下記特許文献１は、可変サンプリング周波数を利用するアナログ／デジタル変換装置及び方法に関し、特許文献２は、可変サンプリング周波数を利用した送受信装置に関するもので、デジタルアナログ変換に係る内容が記載されているが、特許文献１及び２にも、上述したように、デジタルアナログ変換過程で正確な変換が行われないという問題がある。

韓国公開特許公報第２００８−０００６２７９号 韓国公開特許公報第２０００−００６０２９６号

本発明の課題は、上記した従来技術の問題点を解決するためのもので、出力波形の周波数を利用してサンプリングクロックを可変し、デジタルアナログ変換を行うことで、出力波形の周波数が変更してもルックアップテーブルの全てのデジタル値を利用することができ、より精密な正弦波を生成することができるピエゾ駆動回路及び駆動信号生成回路、並びにそれを用いたピエゾ駆動装置及び方法を提供することである。

本発明の第１技術的側面はピエゾ駆動装置を提供する。上記ピエゾ駆動装置は、出力波形に対する情報を含む波形情報の入力を受け、上記出力波形を生成するためのデジタル値を出力する制御部と、上記出力波形を利用して可変サンプリングクロックを生成するサンプリングクロック生成部と、上記可変サンプリングクロックに応じて上記デジタル値に対応するアナログ値を出力するデジタルアナログ変換部と、を含んでもよい。

本発明の第２技術的側面は他のピエゾ駆動装置を提供する。上記ピエゾ駆動装置は、出力波形の周波数を利用して生成した可変サンプリングクロックに応じて、出力波形を生成するためのデジタル値を出力する制御部と、上記制御部から出力された上記デジタル値に対応するアナログ値を出力するデジタルアナログ変換部と、を含んでもよい。

本発明の第３技術的側面はピエゾ駆動回路を提供する。上記ピエゾ駆動回路は、出力波形の周波数を確認し、上記出力波形の周波数を考慮して可変サンプリングクロックを生成するサンプリングクロック生成回路と、上記可変サンプリングクロックに応じて、既設定のルックアップテーブルを利用してデジタル値を出力する制御回路と、を含んでもよい。

本発明の第４技術的側面は駆動信号生成回路を提供する。上記駆動信号生成回路は、出力波形の周波数を確認し、上記出力波形の周波数を考慮して可変サンプリングクロックを生成するサンプリングクロック生成回路と、複数のデジタル値の入力を順に受け、上記可変サンプリングクロックに応じて上記複数のデジタル値に該当するアナログ値を順に出力するデジタルアナログ変換回路と、を含んでもよい。

本発明の第５技術的側面はピエゾ駆動方法を提供する。上記ピエゾ駆動方法は、出力波形の周波数を確認し、上記出力波形の周波数を考慮して可変サンプリングクロックを生成する段階と、既設定のルックアップテーブルに含まれた複数のデジタル値の少なくとも一部を出力する段階と、上記可変サンプリングクロックに応じて、上記少なくとも一部のデジタル値にそれぞれ対応するアナログ値を出力する段階と、を含んでもよい。

なお、上記した課題の解決手段は、本発明の特徴を全て列挙したものではない。本発明の様々な特徴とそれによる長所及び効果は、以下の具体的な実施形態を参照し、より詳細に理解できるであろう。

本発明の一実施形態によると、出力波形の周波数を利用しサンプリングクロックを可変してデジタルアナログ変換を行うことで、出力波形の周波数が変更してもルックアップテーブルに含まれたデジタル値を全て利用することができ、より精密な正弦波を生成することができる。

ピエゾ駆動装置の一例を示す構成図である。 図１のピエゾ駆動装置の各構成要素から出力される信号の一例を示したものである。 図１のピエゾ駆動装置から出力される正弦波の例を示したものである。 本発明の一実施形態によるピエゾ駆動装置を示す構成図である。 図４のサンプリングクロック生成部の一実施形態を示す構成図である。 図４の制御部の一実施形態を示す構成図である。 図４のデジタルアナログ変換部の一実施形態を示す構成図である。 本発明の一実施形態によるピエゾ駆動回路を示す参考図である。 本発明の一実施形態による駆動信号生成回路を示す参考図である。 本発明の一実施形態によるピエゾ駆動方法を説明するフローチャートである。 図１０のピエゾ駆動方法の段階Ｓ１０１０の一実施形態を説明するフローチャートである。 図１０のピエゾ駆動方法の段階Ｓ１０２０の一実施形態を説明するフローチャートである。

以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

図１は、ピエゾ駆動装置１０の一例を示す構成図である。

図１を参照すると、制御部１１は、外部から波形情報の入力を受け、既設定のルックアップテーブルを利用して出力波形を生成するためのデジタル値ＤＳ１を出力することができる。デジタルアナログ変換部１２は、入力されたデジタル値ＤＳ１に該当するアナログ信号ＡＳ１を出力することができる。増幅部１３はアナログ信号ＡＳ１の入力を受けてピエゾ素子２０に提供することができる。

ここで、デジタルアナログ変換部１２は、システムクロックなどの既設定のサンプリングクロック（ｃｌｏｃｋ）を利用する。

ルックアップテーブルは、既設定のサンプリングクロックで既設定の基準波形を生成することができる複数のデジタル値を含んでもよい。

以下では、ルックアップテーブルの基準サンプリングクロックが８ＫＨｚ、基準波形が７．８１２５Ｈｚで、デジタルアナログ変換部１２のサンプリングクロックが８ＫＨｚであり、ピエゾ駆動装置１０の出力波形が７．８１２５Ｈｚのものを例に挙げて、ピエゾ駆動装置１０の具体的な動作を説明する。

ルックアップテーブルの基準サンプリングクロックが８ＫＨｚで、基準波形が７．８１２５Ｈｚであるため、ルックアップテーブルは計１０２４個のデジタル値を有することができる。

ピエゾ駆動装置１０の出力波形がルックアップテーブルの基準波形と同一の７．８１２５Ｈｚであるため、制御部１１は、ルックアップテーブルに含まれた１０２４個のデジタル値ＤＳ１を８ＫＨｚごとに順次出力する。デジタルアナログ変換部１２はサンプリングクロック、即ち、８ＫＨｚごとに制御部１１から入力されるデジタル値ＤＳ１をアナログ信号ＡＳ１に変換する。増幅部１３はアナログ信号ＡＳ１を差動増幅して出力する。

このような一例によるピエゾ駆動装置の各構成要素から出力される信号を例示的に示すと、図２の通りである。

図２を参照すると、制御部１１は、ルックアップテーブルを利用して８ＫＨｚごとにルックアップテーブルのデジタル値ＤＳ１を出力し、デジタルアナログ変換部１２は、これをアナログ信号ＡＳ１に変換して出力する。デジタルアナログ変換部１２は、デジタル値をアナログに変換して出力するため、図２に示されたように、一種の階段関数状の正弦波が出力される。増幅部１３は、差動増幅器で具現されてもよく、入力されたアナログ信号ＡＳ１をフィルタリングし、反対の位相を有する２つの正弦波ＡＳ２を生成してピエゾ素子２０の両方の端子にそれぞれ入力することができる。

上述した例では、ルックアップテーブルの基準波形とピエゾ駆動装置１０の出力波形が７．８１２５Ｈｚであるため、ルックアップテーブルの全データを使用して正弦波を生成する。よって、出力波形の歪みが発生しない。

しかし、ルックアップテーブルの基準波形とピエゾ駆動装置１０の出力波形が相違する場合には、上述した例と異なって出力波形に歪みが発生することがある。

以下では、ルックアップテーブルの基準サンプリングクロックが８ＫＨｚ、基準波形が７．８１２５Ｈｚで、デジタルアナログ変換部１２のサンプリングクロックが８ＫＨｚで、ピエゾ駆動装置１０の出力波形が１５．６２５Ｈｚである例について説明する。

本例では、ピエゾ駆動装置１０の出力波形が１５．６２５Ｈｚであるため、ルックアップテーブルの基準波形である７．８１２５Ｈｚより周波数が２倍大きい。従って、ルックアップテーブルの全デジタル値を使用しない。

即ち、制御部１１は、８ＫＨｚごとにルックアップテーブルのデジタル値ＤＳ１を出力して１５．６２５Ｈｚの出力波形を生成するために、ルックアップテーブルの１０２４個のデータ値のうち、５１２個のデータ値のみを使用する。即ち、制御部１１は、８ＫＨｚごとにルックアップテーブルのデータのうち、奇数番（あるいは偶数番）に保存されたデジタル値のみを順次出力して１５．６２５Ｈｚの出力波形の１周期を生成することができる。

これは、ルックアップテーブルの基準波形が７．８１２５Ｈｚであるため、基準波形より高い周波数を有すると、ルックアップテーブルの全デジタル値を利用してサンプリングすることができないためである。

従って、ピエゾ駆動装置１０の出力波形がルックアップテーブルの基準波形より大きい場合には、ルックアップテーブルのデジタル値のうち一部のみを使用して正弦波を生成する。これにより、実際の出力波形の周波数が大きくなると、生成される出力正弦波の形状が不正確となり、減殺が発生する。

図３には、出力波形が大きくて歪みが発生する例が示されている。図３の（ａ）は、ルックアップテーブルの基準波形７．８１２５Ｈｚで、ピエゾ駆動装置１０の出力波形が７．８１２５Ｈｚの波形であり、図３の（ｂ）は、ルックアップテーブルの基準波形７．８１２５Ｈｚで、ピエゾ駆動装置１０の出力波形が１．９９２ＫＨｚの波形である。また、図３の（ａ）及び（ｂ）のサンプリングクロックは８ＫＨｚである。

図３の（ａ）は、ピエゾ駆動装置の出力波形がルックアップテーブルの基準波形と同一であるため、正常な正弦波が出力されていることが分かる。

一方、図３の（ｂ）は、出力波形の１周期がルックアップテーブルの１０２４個のデータのうち４つのデータ値のみで形成される。ここで、ピエゾ駆動装置１０の出力波形は１．９９２ＫＨｚであるが、ルックアップテーブルの基準波形は７．８１２５Ｈｚであるため、２つの波形間の周波数の差が大きい。従って、１．９９２ＫＨｚの出力波形の１周期を生成するために使用されるルックアップテーブルのデータ値、即ち、サンプリングポイントは４つに過ぎない。これにより、図示されたように、正弦波ではなく、のこぎり波の形状が出力されることが分かる。このようなのこぎり波は、フィルタリングしても正確な正弦波を具現することが困難で、これにより、ピエゾ素子２０の駆動特性に影響を及ぼす。

図３に示されたように、ピエゾ駆動装置１０の出力波形の周波数が可変しても、デジタルアナログ変換のサンプリングクロックは可変しないため、ルックアップテーブルのデジタルデータのうち一部のみを使用して出力波形を生成する。従って、出力波形がルックアップテーブルの基準波形と相違する場合には、出力波形のサンプリング密度が低くなるため、出力される正弦波に歪みが発生する可能性が高くなる。

以下では、このような正弦波の歪みを防止することができる本発明の多様な実施形態について、図４〜図９を参照して説明する。

図４は、本発明の一実施形態によるピエゾ駆動装置を示す構成図である。

図４を参照すると、本発明の一実施形態によるピエゾ駆動装置１００は、サンプリングクロック生成部１１０と、制御部１２０と、デジタルアナログ変換部１３０と、増幅部１４０と、を含んでもよい。

サンプリングクロック生成部１１０は波形情報の入力を受け、出力波形ＡＳ２の周波数を確認することができる。

一実施形態において、サンプリングクロック生成部１１０は、ルックアップテーブルの基準波形と出力波形の周波数比率を利用して可変サンプリングクロックを生成することができる。生成された可変サンプリングクロックは、デジタルアナログ変換部１３０に入力されることができる。

ここで、外部−ＭＣＵ、携帯電話ＣＰＵ、メイン制御装置から入力された波形情報は出力波形の周波数、サイクル及び振幅のうち少なくとも一つに対する情報を含むことができる。出力波形の周波数は可変的な値を有してもよく、これにより、サンプリングクロック生成部１１０も可変的な出力波形に対する可変サンプリングクロックを生成することができる。

一実施形態において、サンプリングクロック生成部１１０は、ルックアップテーブルの基準波形の周波数に対する出力波形の周波数の比率をルックアップテーブルの基準サンプリングクロックに反映して可変サンプリングクロックを生成することができる。例えば、ルックアップテーブルの基準波形が７．８１２５Ｈｚ、基準サンプリングクロックが８ＫＨｚ、出力波形が１５．６２５Ｈｚであると仮定して説明すると、ルックアップテーブルの基準波形の周波数に対する出力波形の周波数の比率は１５．６２５／７．８１２５であるため、２となる。従って、サンプリングクロック生成部１１０は、基準サンプリングクロック８ＫＨｚに２をかけて可変サンプリングクロック１６ＫＨｚを生成することができる。

一実施形態において、外部から入力される波形情報は、ルックアップテーブルの基準波形に基づいて構成されることができる。例えば、ルックアップテーブルの基準波形が７．８１２５Ｈｚで、出力波形が１５．６２５Ｈｚであるとするとき、波形情報の出力波形に対する情報は、基準波形の周波数に対する比率、即ち、２と入力されることができる。従って、サンプリングクロック生成部１１０は、波形情報における出力波形に対する周波数情報２を基準サンプリングクロック８ＫＨｚに反映して可変サンプリングクロックの周波数１６Ｋｈｚを決めることができる。

一実施形態において、サンプリングクロック生成部１１０は、既設定の単位クロックを分周して上記可変サンプリングクロックを生成することができる。本実施形態については、図５を参照して後述する。

制御部１２０は、外部から波形情報の入力を受け、出力波形を生成するためのデジタル値ＤＳ１を出力することができる。

一実施形態において、制御部１２０は、ルックアップテーブルを利用してデジタル値を出力することができる。即ち、制御部１２０は、外部から波形情報の入力を受け、既設定の基準波形に対するルックアップテーブルを利用して出力波形を生成するためのデジタル値ＤＳ１を出力することができる。

他の一実施形態において、制御部１２０は、既設定の関数を利用してデジタル値を出力してもよい。即ち、制御部１２０は、外部から波形情報の入力を受け、既設定の基準波形に対する関数を利用して出力波形を生成するためのデジタル値ＤＳ１を出力することができる。

ルックアップテーブルは、既設定の基準サンプリングクロックで既設定の基準波形を有する正弦波の１周期を生成するための複数のデジタル値を含んでもよい。例えば、ルックアップテーブルの基準サンプリングクロックが８ＫＨｚで、基準波形が７．８１２５Ｈｚである場合、ルックアップテーブルは７．８１２５Ｈｚの正弦波を生成するための１０２４個のデジタル値を有することができる。

一実施形態において、制御部１２０は、基準波形と出力波形間の差異を考慮せずにルックアップテーブルの全デジタル値を利用して出力波形の１周期を生成することができる。即ち、制御部１２０は、出力波形の周波数の可変性に関係なく、ルックアップテーブルに含まれた複数のデジタル値の全てを利用して出力波形の１周期を生成するようにすることができる。

図１を参照して説明した例では、固定サンプリングクロックを利用するため、ルックアップテーブルの基準波形と出力波形を比較して、ルックアップテーブルのデータのうち一部のみを使用しなければならないが、本実施形態では、出力波形の変化を反映して可変サンプリングクロックを生成するため、出力波形が変化してもそれに応じて変更されたサンプリングクロックを利用してルックアップテーブルの全データを使用することができる。従って、制御部１２０は、出力波形の周波数の変更に関係なく、出力波形の１周期ごとにルックアップテーブルに含まれる複数のデジタル値の全てを出力することができる。

一実施形態において、制御部１２０は、可変サンプリングクロックが変更されると、変更された可変サンプリングクロックに同期化してルックアップテーブルに含まれたデジタル値を出力することができる。即ち、出力波形の周波数が変更されると、それに応じて可変サンプリングクロックが変更されることができ、変更された可変サンプリングクロックに応じてデジタルアナログ変換が行われる。従って、制御部１２０も変更された可変サンプリングクロックに合わせてルックアップテーブルの全デジタル値を順次出力することができる。

例えば、ルックアップテーブルの基準波形が７．８１２５Ｈｚ、基準サンプリングクロックが８ＫＨｚであるとすると、ルックアップテーブルは１０２４個のデジタル値を有する。このとき、出力波形が１５．６２５Ｈｚであると仮定すると、サンプリングクロック生成部１１０は、上述したように、可変サンプリングクロック１６ＫＨｚを生成する。従って、制御部１２０も１６ＫＨｚごとにルックアップテーブルのデジタル値を出力することができる。即ち、ルックアップテーブルのデータは基準サンプリングクロックである８ＫＨｚに基づいて設定されたが、制御部１２０はルックアップテーブルの基準サンプリングクロックではなく、サンプリングクロック生成部１１０で生成された可変サンプリングクロックに応じてデジタル値を出力することができる。従って、出力波形が１５．６２５Ｈｚとなっても１６ＫＨｚの可変サンプリングクロックに応じてルックアップテーブルのデータを出力するため、制御部１２０は計１０２４個のデータを１６ＫＨｚの可変サンプリングクロックに応じて順次出力して１５．６２５Ｈｚの出力波形の１周期を生成するようにすることができる。

一実施形態において、ルックアップテーブルは、既設定の基準振幅情報をさらに含んでもよい。外部から入力される波形情報には出力波形の振幅情報が含まれてもよく、制御部１２０は波形情報に含まれた出力波形の振幅とルックアップテーブルの基準振幅を比較することができる。若し、振幅値が相違すると、制御部１２０は二つの振幅を比較して振幅係数を演算し、演算した振幅係数をルックアップテーブルのデジタル値に反映して出力することができる。例えば、ルックアップテーブルの基準振幅が４で、出力波形の振幅が６であると仮定すると、制御部１２０はルックアップテーブルのデジタル値に１．５の係数を反映して出力することができる。従って、特定ルックアップテーブルのデータ値が５であるとすると、制御部１２０は１．５の係数を反映して７．５のデジタル値を出力することができる。

デジタルアナログ変換部１３０は、可変サンプリングクロックに応じて制御部１２０から入力されたデジタル値に対応するアナログ値を出力することができる。

一実施形態において、可変サンプリングクロックは高い周波数値を有することができるため、デジタルアナログ変換部１３０は高速でより安定的な特性を有することができる。よって、デジタルアナログ変換部１３０は、高速のセトリング時間（Ｓｅｔｔｌｉｎｇ Ｔｉｍｅ）を満たすバイナリデジタルアナログ変換器（ｂｉｎａｒｙ ＤＡＣ）であってもよい。

増幅部１３は、アナログ信号ＡＳ１を差動増幅して出力することができる。

図５は図４のサンプリングクロック生成部の一実施形態を示す構成図である。

図５を参照すると、サンプリングクロック生成部１１０は、単位クロック生成器１１１と、分周比決定器１１２と、分周器１１３と、を含んでもよい。

単位クロック生成器１１１は、既設定の単位クロックを生成することができる。ここで、単位クロックは、ルックアップテーブルの基準サンプリングクロックより高い周波数を有することができる。

分周比決定器１１２は、可変サンプリングクロックを生成するための単位クロックの分周比を決めることができる。例えば、４０ＭＨｚクロックを単位クロックとすると、単位クロック５０００個を利用して８ＫＨｚの可変サンプリングクロックを生成することができる。または、２５００個の単位クロックを利用して１６ＫＨｚのサンプリングクロックを生成することができる。従って、分周比決定器１１２は、生成しようとする可変サンプリングクロックと単位クロックを比較して分周比を決めることができる。

分周器１１３は、分周比決定器１１２から提供された分周比に応じて単位クロックを分周し、可変サンプリングクロックを生成することができる。

他の一実施形態において、サンプリングクロック生成部１１０は、電圧制御発振器（ＶＣＯ、 Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）を利用して分周を行ってもよい。即ち、電圧制御発振器には、分周しようとする複数の周波数に該当する電圧値が保存されており、波形情報の周波数に応じて該当するデータの値を出力することで、サンプリングクロックが変更されることができる。

図６は、図４の制御部の一実施形態を示す構成図である。

図６を参照すると、制御部１２０は、ルックアップテーブル保存器１２１と、波形情報保存器１２２と、制御器１２３と、を含んでもよい。

ルックアップテーブル保存器１２１は、ルックアップテーブルを保存することができる。ルックアップテーブルは、既設定の基準サンプリングクロックで既設定の基準波形を有する正弦波の１周期を生成するための複数のデジタル値を含んでもよい。実施形態によって、ルックアップテーブルは基準波形の振幅に対する情報をさらに含んでもよい。

波形情報保存器１２２は、外部から波形情報の入力を受け、これを保存することができる。入力された波形情報は出力波形の周波数、サイクル及び振幅のうち少なくとも一つに対する情報を含むことができる。

制御器１２３は、サンプリングクロック生成部１１０で生成された可変サンプリングクロックに応じてルックアップテーブルに含まれた複数のデジタル値をデジタルアナログ変換部１３０に提供することができる。

一実施形態において、制御器１２３は、波形情報に含まれた出力波形のサイクルを確認し、上記複数のデジタル値のうち少なくとも一部を出力することができる。即ち、波形情報のサイクルが１にならない場合は、出力波形が１周期にならない。従って、このような場合、制御器１２３はルックアップテーブルの一部、より詳細には順に決まる少なくとも一部のみを利用して出力波形を生成することができる。

一実施形態において、制御器１２３は、可変サンプリングクロックが変更されると、変更された可変サンプリングクロックに同期化してルックアップテーブルに含まれたデジタル値を出力することができる。

一実施形態において、制御器１２３は、波形情報に含まれた出力波形の振幅とルックアップテーブルの基準振幅を比較することができる。若し、振幅値が相違すると、制御部１２０は二つの振幅を比較して振幅係数を演算し、演算した振幅係数をルックアップテーブルのデジタル値に反映して出力することができる。

図７は、図４のデジタルアナログ変換部の一実施形態を示す構成図である。

デジタルアナログ変換部１３０は、入力されるデジタル信号に応じてスイッチング動作を行う。このようなスイッチング動作によって抵抗値が選択され、出力されるアナログ信号の大きさが変更される。このようなデジタルアナログ変換器１３０の出力を数式で表すと、以下の数学式（１）の通りである。

以上では、図４〜図７を参照して、本発明の一実施形態によるピエゾ駆動装置について説明した。

以下では、本発明の他の一実施形態によるピエゾ駆動回路及び駆動信号生成回路について説明する。

図８は、本発明の一実施形態によるピエゾ駆動回路を示す参考図である。

図８を参照すると、ピエゾ駆動回路３００は、出力波形の周波数に応じて可変サンプリングクロックを生成し、駆動信号生成回路４００に提供することができる。

具体的には、ピエゾ駆動回路３００は、サンプリングクロック生成回路３１０と、制御回路３２０と、を含んでもよい。

サンプリングクロック生成回路３１０は、出力波形の周波数を確認し、出力波形の周波数を考慮して可変サンプリングクロックを生成することができる。ここで、サンプリングクロック生成回路３１０は、外部から入力される波形情報を利用して出力波形の周波数を確認することができる。

一実施形態において、サンプリングクロック生成回路３１０は、基準波形の周波数に対する出力波形の周波数の比率を基準サンプリングクロックに反映して、可変サンプリングクロックを決めることができる。

一実施形態において、サンプリングクロック生成回路３１０は、単位クロックを生成する単位クロック生成器と、可変サンプリングクロックに対する単位クロックの分周比を決める分周比決定器と、分周比に応じて単位クロックを分周して上記可変サンプリングクロックを生成する分周器と、を含んでもよい。

制御回路３２０は、可変サンプリングクロックに応じて既設定のルックアップテーブルを利用してデジタル値を出力することができる。

ここで、ルックアップテーブルは、既設定の基準サンプリングクロックで既設定の基準波形を生成するための複数のデジタル値を含んでもよい。

一実施形態において、ルックアップテーブルは、既設定の基準振幅に対する情報をさらに含み、制御回路３２０は波形情報に含まれた出力波形の振幅と基準振幅を比較して振幅係数を演算し、振幅係数をルックアップテーブルのデジタル値に反映して出力することができる。

駆動信号生成回路４００は、可変サンプリングクロックに応じて制御回路３２０から提供されるデジタル値をアナログ値に変換するデジタルアナログ変換回路４１０と、その出力を増幅してピエゾ素子２００に提供する増幅回路４２０と、を含んでもよい。

一実施形態によっては、ピエゾ駆動回路３００は一つの集積回路で具現されてもよい。例えば、ピエゾ駆動回路３００は集積回路で具現され、駆動信号生成回路４００はアナログ回路で具現されてもよい。

図９は、本発明の一実施形態による駆動信号生成回路を示す参考図である。

図９を参照すると、制御回路５１０は所定のデジタル信号を出力することができる。駆動信号生成回路６００は、このようなデジタル信号をアナログ信号に変換して所定の負荷２００に出力することができる。

具体的には、駆動信号生成回路６００はサンプリングクロック生成回路６１０と、デジタルアナログ変換回路６２０と、を含んでもよい。実施形態によっては、増幅回路６３０をさらに含んでもよい。

サンプリングクロック生成回路６１０は出力波形の周波数を確認し、出力波形の周波数を考慮して可変サンプリングクロックを生成することができる。

一実施形態において、サンプリングクロック生成回路６１０は、単位クロックを生成する単位クロック生成器と、可変サンプリングクロックに対する単位クロックの分周比を決める分周比決定器と、分周比に応じて単位クロックを分周して可変サンプリングクロックを生成する分周器と、を含んでもよい。

デジタルアナログ変換回路６２０は、複数のデジタル値の入力を順に受け、可変サンプリングクロックに応じて複数のデジタル値に該当するアナログ値を順次出力することができる。

一実施形態において、デジタルアナログ変換回路６２０は、バイナリデジタルアナログ変換器を含んでもよい。

上述した実施形態では、デジタルアナログ変換部またはデジタルアナログ変換回路が可変サンプリングクロックに応じてデジタルアナログ変換を行った。しかし、デジタルアナログ変換に対する可変サンプリングを直接適用せず、制御部からデータが提供される度にデジタルアナログ変換を行ってもよい。

一実施形態において、制御部は、出力波形の周波数を利用して生成された可変サンプリングクロックに応じて出力波形を生成するためのデジタル値を出力することができる。デジタルアナログ変換部は、上記制御部から出力された上記デジタル値に対応するアナログ値を出力することができる。

即ち、本実施形態では、制御部で可変サンプリングクロックに応じてデジタル値を出力することができ、デジタルアナログ変換部はデジタル値が入力される度にアナログ変換を行うことができる。

以下では、図１０〜図１２を参照して、本発明の一実施形態によるピエゾ駆動方法を説明する。但し、以下のピエゾ駆動方法は、図４〜図７を参照して上述したピエゾ駆動装置で実行されるため、上述した説明と同一またはそれに相応する内容に対しては、その説明を省略する。

図１０は、本発明の一実施形態によるピエゾ駆動方法を説明するフローチャートである。

図１０を参照すると、ピエゾ駆動装置１００は出力波形の周波数を確認し、出力波形の周波数を考慮して可変サンプリングクロックを生成することができる（Ｓ１０１０）。

また、ピエゾ駆動装置１００は、既設定のルックアップテーブルに含まれた複数のデジタル値のうち少なくとも一部を出力することができる（Ｓ１０２０）。一実施形態におけるピエゾ駆動装置１００は、出力波形の１周期ごとに上記ルックアップテーブルに含まれた複数のデジタル値の全てを出力することができる。

その後、ピエゾ駆動装置１００は、可変サンプリングクロックに応じて少なくとも一部のデジタル値にそれぞれ対応するアナログ値を生成することができる（Ｓ１０３０）。

図示された例とは異なって、段階Ｓ１０１０と段階Ｓ１０２０は同時に、または順に行われてもよい。即ち、必ずしも段階Ｓ１０１０を行った後に段階Ｓ１０２０が行われるわけではない。

図１１は、図１０のピエゾ駆動方法の段階Ｓ１０１０の一実施形態を説明するフローチャートである。

図１１を参照すると、ピエゾ駆動装置１００は、ルックアップテーブルの基準波形の周波数に対する上記出力波形の周波数の比率を計算することができる（Ｓ１０１１）。

その後、ピエゾ駆動装置１００は、基準波形に対する基準サンプリングクロックに比率を反映して可変サンプリングクロックの周波数を決めることができる（Ｓ１０１２）。

また、ピエゾ駆動装置１００は、可変サンプリングクロックに対する既設定の単位クロックの分周比を決め（Ｓ１０１３）、決めた分周比に応じて単位クロックを分周し、可変サンプリングクロックを生成することができる（Ｓ１０１４）。

図１２は、図１０のピエゾ駆動方法の段階Ｓ１０２０の一実施形態を説明するフローチャートである。

図１２を参照すると、ピエゾ駆動装置１００は、出力波形の振幅とルックアップテーブルの基準振幅を比較して振幅係数を演算することができる（Ｓ１０２１）。

その後、ピエゾ駆動装置１００は、少なくとも一部のデジタル値に振幅係数を反映して出力することができる。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１０ ピエゾ駆動装置
１１ 制御部
１２ デジタルアナログ変換部
１３ 増幅部
２０ ピエゾ素子
１００ ピエゾ駆動装置
１１０ サンプリングクロック生成部
１１１ 単位クロック生成器
１１２ 分周比決定器
１１３ 分周器
１２０ 制御部
１２１ ルックアップテーブル保存器
１２２ 波形情報保存器
１２３ 制御器
１３０ デジタルアナログ変換部
１４０ 増幅部
２００ ピエゾ素子
３００ ピエゾ駆動回路
３１０ サンプリングクロック生成回路
３２０ 制御回路
４００ 駆動信号生成回路
４１０ デジタルアナログ変換回路
４２０ 増幅回路
５１０ 制御回路
６００ 駆動信号生成回路
６１０ サンプリングクロック生成回路
６２０ デジタルアナログ変換回路
６３０ 増幅回路

本発明の第５技術的側面はピエゾ駆動方法を提供する。上記ピエゾ駆動方法は、出力波形の周波数を確認し、上記出力波形の周波数を考慮して可変サンプリングクロックを生成する段階と、既設定のルックアップテーブルに含まれた複数のデジタル値の少なくとも一部を出力する段階と、上記可変サンプリングクロックに応じて、上記少なくとも一部のデジタル値にそれぞれ対応するアナログ値を出力する段階と、を含んでもよい。第１から第５技術的側面に係るピエゾ駆動装置、ピエゾ駆動回路、駆動信号生成回路およびピエゾ駆動方法は、基準波形の周波数に対して２倍以上の周波数の出力波形を生成可能であってよい。

Claims (26)

1. 出力波形に対する情報を含む波形情報の入力を受け、前記出力波形を生成するためのデジタル値を出力する制御部と、
   前記出力波形を利用して可変サンプリングクロックを生成するサンプリングクロック生成部と、
   前記可変サンプリングクロックに応じて前記デジタル値に対応するアナログ値を出力するデジタルアナログ変換部と、を含むピエゾ駆動装置。
2. 前記制御部は、
   既設定の基準波形に対するルックアップテーブルを利用して前記デジタル値を出力する、請求項１に記載のピエゾ駆動装置。
3. 前記サンプリングクロック生成部は、
   前記基準波形と前記出力波形間の差を利用して可変サンプリングクロックを生成する、請求項２に記載のピエゾ駆動装置。
4. 前記ルックアップテーブルは、
   既設定の基準サンプリングクロックで前記基準波形を生成するための複数のデジタル値を含む、請求項２または３に記載のピエゾ駆動装置。
5. 前記制御部は、
   前記波形情報を保存する波形情報保存器と、
   前記ルックアップテーブルを保存するルックアップテーブル保存器と、
   前記可変サンプリングクロックに応じて前記ルックアップテーブルに含まれた複数のデジタル値をデジタルアナログ変換部に提供する制御器と、を含む、請求項２から４の何れか１項に記載のピエゾ駆動装置。
6. 前記制御部は、
   前記可変サンプリングクロックが変更されると、変更された前記可変サンプリングクロックに同期化して前記デジタル値を出力する、請求項２から５の何れか１項に記載のピエゾ駆動装置。
7. 前記制御部は、
   前記出力波形の１周期ごとに前記ルックアップテーブルに含まれた複数のデジタル値の全てを出力する、請求項２から６の何れか１項に記載のピエゾ駆動装置。
8. 前記ルックアップテーブルは、
   既設定の基準振幅に対する情報をさらに含み、
   前記制御部は、
   前記波形情報に含まれた出力波形の振幅と前記基準振幅を比較して振幅係数を演算し、演算した前記振幅係数を前記ルックアップテーブルのデジタル値に反映して出力する、請求項４に記載のピエゾ駆動装置。
9. 前記サンプリングクロック生成部は、
   前記基準波形の周波数に対する前記出力波形の周波数の比率を計算し、これを前記基準サンプリングクロックに反映して前記可変サンプリングクロックを生成する、請求項４に記載のピエゾ駆動装置。
10. 前記サンプリングクロック生成部は、
    既設定の単位クロックを分周して前記可変サンプリングクロックを生成する、請求項２から９の何れか１項に記載のピエゾ駆動装置。
11. 前記サンプリングクロック生成部は、
    単位クロックを生成する単位クロック生成器と、
    前記可変サンプリングクロックに対する前記単位クロックの分周比を決める分周比決定器と、
    前記分周比に応じて前記単位クロックを分周して前記可変サンプリングクロックを生成する分周器と、を含む、請求項１０に記載のピエゾ駆動装置。
12. 前記デジタルアナログ変換部はバイナリデジタルアナログ変換器を含む、請求項１から１１の何れか１項に記載のピエゾ駆動装置。
13. 出力波形の周波数を利用して生成された可変サンプリングクロックに応じて出力波形を生成するためのデジタル値を出力する制御部と
    前記制御部から出力された前記デジタル値に対応するアナログ値を出力するデジタルアナログ変換部と、を含むピエゾ駆動装置。
14. 出力波形の周波数を確認し、前記出力波形の周波数を考慮して可変サンプリングクロックを生成するサンプリングクロック生成回路と、
    前記可変サンプリングクロックに応じて既設定のルックアップテーブルを利用してデジタル値を出力する制御回路と、を含むピエゾ駆動回路。
15. 前記ルックアップテーブルは、
    既設定の基準サンプリングクロックで既設定の基準波形を生成するための複数のデジタル値を含む、請求項１４に記載のピエゾ駆動回路。
16. 前記サンプリングクロック生成回路は、
    前記基準波形の周波数に対する前記出力波形の周波数の比率を前記基準サンプリングクロックに反映して前記可変サンプリングクロックを決める、請求項１５に記載のピエゾ駆動回路。
17. 前記サンプリングクロック生成回路は、
    単位クロックを生成する単位クロック生成器と、
    前記可変サンプリングクロックに対する前記単位クロックの分周比を決める分周比決定器と、
    前記分周比に応じて前記単位クロックを分周して、前記可変サンプリングクロックを生成する分周器と、を含む、請求項１５または１６に記載のピエゾ駆動回路。
18. 前記ルックアップテーブルは、
    既設定の基準振幅に対する情報をさらに含み、
    前記制御回路は、
    出力波形に対する情報を含む波形情報に含まれた出力波形の振幅と前記基準振幅を比較して振幅係数を演算し、演算した前記振幅係数を前記ルックアップテーブルのデジタル値に反映して出力する、請求項１５から１７の何れか１項に記載のピエゾ駆動回路。
19. 出力波形の周波数を確認し、前記出力波形の周波数を考慮して可変サンプリングクロックを生成するサンプリングクロック生成回路と、
    複数のデジタル値の入力を順に受け、前記可変サンプリングクロックに応じて前記複数のデジタル値に該当するアナログ値を順次出力するデジタルアナログ変換回路と、を含む駆動信号生成回路。
20. 前記サンプリングクロック生成回路は、
    単位クロックを生成する単位クロック生成器と、
    前記可変サンプリングクロックに対する前記単位クロックの分周比を決める分周比決定器と、
    前記分周比に応じて前記単位クロックを分周して、前記可変サンプリングクロックを生成する分周器と、を含む、請求項１９に記載の駆動信号生成回路。
21. 前記デジタルアナログ変換回路はバイナリデジタルアナログ変換器を含む、請求項１９または２０に記載の駆動信号生成回路。
22. 出力波形の周波数を確認し、前記出力波形の周波数を考慮して可変サンプリングクロックを生成する段階と、
    既設定のルックアップテーブルに含まれた複数のデジタル値のうち少なくとも一部を出力する段階と、
    前記可変サンプリングクロックに応じて、前記少なくとも一部のデジタル値にそれぞれ対応するアナログ値を出力する段階と、を含むピエゾ駆動方法。
23. 前記可変サンプリングクロックを生成する段階は、
    前記ルックアップテーブルの基準波形の周波数に対する前記出力波形の周波数の比率を計算する段階と、
    前記基準波形に対する基準サンプリングクロックに前記比率を反映して、前記可変サンプリングクロックの周波数を決める段階と、を含む、請求項２２に記載のピエゾ駆動方法。
24. 前記可変サンプリングクロックを生成する段階は、
    前記可変サンプリングクロックに対する既設定の単位クロックの分周比を決める段階と、
    前記分周比に応じて前記単位クロックを分周して前記可変サンプリングクロックを生成する段階と、を含む、請求項２３に記載のピエゾ駆動方法。
25. 前記複数のデジタル値のうち少なくとも一部を出力する段階は、
    前記出力波形の１周期ごとに前記ルックアップテーブルに含まれた複数のデジタル値の全てを出力する段階を含む、請求項２２から２４の何れか１項に記載のピエゾ駆動方法。
26. 前記複数のデジタル値のうち少なくとも一部を出力する段階は、
    前記出力波形の振幅と前記ルックアップテーブルの基準振幅を比較して振幅係数を演算する段階と、
    前記少なくとも一部のデジタル値に前記振幅係数を反映して出力する段階と、を含む、請求項２２から２５の何れか１項に記載のピエゾ駆動方法。

Images