JP2015122347A - 太陽電池およびその製造方法、太陽電池モジュール - Google Patents

Abstract

【課題】構造の自由度および光電変換効率に優れた太陽電池を得ること。
【解決手段】第１導電型の結晶系半導体基板と、第１導電型の第１半導体層と第１電極とが前記結晶系半導体基板における受光面と反対側の裏面上の一部にこの順で積層された第１導電型接合領域と、第２導電型の第２半導体層と第２電極とが前記結晶系半導体基板の裏面上の前記第１導電型接合領域と異なる領域にこの順で形成された第２導電型接合領域と、を備え、前記第１導電型接合領域または前記第２導電型接合領域における前記結晶系半導体基板の裏面にテクスチャー構造が形成されている。
【選択図】図２

Description

本発明は、太陽電池およびその製造方法、太陽電池モジュールに関する。

太陽光発電装置（太陽電池）において、太陽光をより効率良く吸収させるためには、受光面から照射される光をできる限りロスなく基板内部で吸収することが不可欠である。このためには、太陽電池の受光面側に受光面側電極が形成されていない構造であることが効果的である。このような構造の太陽電池は、一般的に、受光面に電極を有しない裏面接合型太陽電池（裏面電極型太陽電池とも呼ばれる）であり、受光面と反対側（裏面側）にｐｎ接合が形成されている。受光面側電極を有しないことにより、受光面における電極によるシャドーロスが無くなり、シリコン基板の受光面と裏面とにそれぞれ電極を有する太陽電池に比べて高い出力を得ることが可能になる。

裏面接合型太陽電池を作製する場合には、ｐ型不純物拡散層領域とｎ型不純物拡散層領域とをシリコン基板の一主面上に形成する必要がある。このため、製造工程においてｐ型不純物拡散層領域とｎ型不純物拡散層領域との分離が必要となる。ｐ型不純物拡散層領域とｎ型不純物拡散層領域とを分離する方法として、たとえばフォトリソグラフィ工程またはエッチングペーストによる印刷パターニングが利用されている。フォトリソグラフィ工程は、パターニング精度が高いという利点があるが、製造にかかるコストが高く、タクトタイムが長いという欠点がある。また、エッチングペーストによる印刷パターニング工程は、タクトタイムが短く、コストが安いという利点があるが、エッチングペーストのにじみが発生するため、パターニング精度が悪くなるといった欠点がある。

一方、太陽電池に照射される太陽光の表面反射を極力小さくするために、シリコン基板の表面にテクスチャーが形成されている。テクスチャーとは、シリコン基板の表面に形成される微小凹凸の総称である。テクスチャーは、たとえば高温の水酸化ナトリウム（ＮａＯＨ）水溶液などのアルカリ水溶液に、イソプロピルアルコール（ＩＰＡ）などの添加剤を加えたエッチング液を用いて、シリコン基板をエッチングすることによって形成される。シリコン基板の両面に電極が形成されている一般的な両面接合型太陽電池では、シリコン基板の両面にテクスチャーが形成されている。一方、裏面接合型太陽電池では、パターニングにおけるアライメントの明暗を明確にする必要があるため、シリコン基板の裏面をフラット（１００）面にして実施している。

上述したように裏面接合型太陽電池の製造工程においては、ｎ型不純物拡散層領域とｐ型不純物拡散層領域とで裏面の拡散層および電極部を分離する必要があるため、パターニングして各領域をエッチングする必要がある。このパターニングにおいて正確なアライメントを実施するためには、フォトリソグラフィによるパターニングを実施する必要があるが、処理工程の簡略化および低コスト化を実施するために、たとえば特許文献１で示されるエッチングペーストを利用したパターニング工程が利用される。

特許文献１では、シリコン基板の一主面上に第１導電型不純物層とマスクとがこの順で形成され、アルカリ系のエッチングペーストがマスク層上に塗布され、加熱処理が行われる。これにより、シリコン基板の一部領域を露出させるようにマスク層と第１導電型不純物層とがエッチング除去される。その後、露出されたシリコン基板の一部領域に第２導電型不純物層が形成され、マスク層が除去される。

エッチングペーストによりシリコン薄膜をエッチングする場合は、特許文献１で示される水酸化ナトリウム（ＮａＯＨ）、水酸化カリウム（ＫＯＨ）などのアルカリ水溶液にＩＰＡなどの有機溶剤を混合したものが一般的に使用される。

特開２００９−２１４９４号公報 特開２００８−３１１２９１号公報

しかし、これらのエッチングペーストは、エッチング時に異方性エッチングが進みやすい。このため、エッチング後に露出されたシリコン表面の（１００）面の平坦性が低下する。この場合には、（１００）面の表面粗さの増加により、その上に成膜されるシリコン膜の成長過程に悪影響が及び、シリコン膜の膜質および界面パッシベーションの効果が低下し、光電変換効率が低下する。なお、テクスチャー形成時に用いるアルカリ溶液にＩＰＡなどの添加剤を含ませるが、エッチングペーストでの処理は、薬液処理と比較して、エッチング反応に利用される塗布量が大幅に少ないため、（１１１）面を有する三角ピラミッドはほとんど形成されない。

また、特許文献２では、シリコン基板上に形成されたシリコン酸化膜およびシリコン窒化膜をエッチングする方法として、リン酸系のエッチングペーストを塗布し、加熱処理を行っている。この場合、下地の膜をエッチングした後にシリコン界面にエッチングペーストが接着した場合、シリコン表面の（１００）面の平坦性が低下する。

一方で、裏面接合型太陽電池の更なる光電変換効率の向上のために、銀（Ａｇ）ペーストを用いた電極よりも下層とのコンタクト抵抗を下げることができる銅（Ｃｕ）によるめっき処理により形成されるめっき電極を用いることが検討されている。しかし、めっき電極を形成する場合には、電極とその下層との密着力を向上させるために、電極形成面の表面積を広くする必要があり、裏面接合型太陽電池の構造が制限される。

本発明は、上記に鑑みてなされたものであって、構造の自由度および光電変換効率に優れた太陽電池を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかる太陽電池は、第１導電型の結晶系半導体基板と、第１導電型の第１半導体層と第１電極とが前記結晶系半導体基板における受光面と反対側の裏面上の一部にこの順で積層された第１導電型接合領域と、第２導電型の第２半導体層と第２電極とが前記結晶系半導体基板の裏面上の前記第１導電型接合領域と異なる領域にこの順で形成された第２導電型接合領域と、を備え、前記第１導電型接合領域または前記第２導電型接合領域における前記結晶系半導体基板の裏面にテクスチャー構造が形成されていること、を特徴とする。

本発明によれば、構造の自由度および光電変換効率に優れた太陽電池が得られるという効果を奏する。

図１は、本発明の実施の形態１にかかる太陽電池の裏面構造を模式的に示す平面図である。 図２は、本発明の実施の形態１にかかる太陽電池の断面構造を模式的に示す図であり、図１の線分Ａ−Ａにおける要部断面図である。 図３は、本発明の実施の形態１にかかる太陽電池の製造方法を説明するためのフローチャートである。 図４は、本発明の実施の形態１にかかる太陽電池の製造方法を説明するための断面図である。 図５は、本発明の実施の形態１にかかる太陽電池の製造方法を説明するための断面図である。 図６は、本発明の実施の形態１にかかる太陽電池の製造方法を説明するための断面図である。 図７は、本発明の実施の形態１にかかる太陽電池の製造方法を説明するための断面図である。 図８は、本発明の実施の形態１にかかる太陽電池の製造方法を説明するための断面図である。 図９は、本発明の実施の形態１にかかる太陽電池の製造方法を説明するための断面図である。 図１０は、本発明の実施の形態１にかかる太陽電池の製造方法を説明するための断面図である。 図１１は、本発明の実施の形態１にかかる太陽電池の製造方法を説明するための断面図である。 図１２は、本発明の実施の形態１にかかる太陽電池の製造方法を説明するための断面図である。 図１３は、本発明の実施の形態１にかかる太陽電池の製造方法を説明するための断面図である。 図１４は、本発明の実施の形態１にかかる太陽電池の製造方法を説明するための断面図である。 図１５は、本発明の実施の形態１にかかる太陽電池の製造方法を説明するための断面図である。 図１６は、本発明の実施の形態１にかかる太陽電池の製造方法を説明するための断面図である。 図１７は、ｎ型半導体接合領域のパターニングに用いられるパターニングマスクの設計図である。 図１８は、テクスチャー形成ウェットエッチング後のｎ型半導体基板における裏面の表面形状を走査型電子顕微鏡で評価した結果を示す画像である。 図１９は、ｐ型半導体接合領域のパターニングに用いられるパターニングマスクの設計図である。 図２０は、透明導電膜のパターニングに用いられるパターニングマスクの設計図である。 図２１は、ｐ型電極およびｎ型電極のパターニングに用いられるパターニングマスクの設計図である。 図２２は、実施例および比較例の裏面接合型太陽電池セルについてセル構造および特性値を示す図である。 図２３は、本発明の実施の形態２にかかる太陽電池の製造方法を説明するための断面図である。 図２４は、本発明の実施の形態２にかかる太陽電池の製造方法を説明するための断面図である。 図２５は、本発明の実施の形態２にかかる太陽電池の製造方法を説明するための断面図である。 図２６は、本発明の実施の形態２にかかる太陽電池の製造方法を説明するための断面図である。 図２７は、本発明の実施の形態２にかかる太陽電池の製造方法を説明するための断面図である。

以下に、本発明にかかる太陽電池およびその製造方法、太陽電池モジュールの実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。また、平面図であっても、図面を見易くするためにハッチングを付す場合がある。

実施の形態１．
図１は、本発明の実施の形態１にかかる裏面接合型太陽電池（以下、太陽電池と呼ぶ場合がある）の裏面構造を模式的に示す平面図である。図２は、本発明の実施の形態１にかかる太陽電池の断面構造を模式的に示す図であり、図１の線分Ａ−Ａにおける要部断面図である。

実施の形態１にかかる太陽電池は、第１導電型の結晶系半導体基板であるｎ型半導体基板１を有する。ｎ型半導体基板１の受光面側の面には、微細凹凸からなるテクスチャー２が形成されている。テクスチャー２上には、真性のシリコン系薄膜３、ｎ型シリコン系薄膜４および反射防止膜５がこの順で積層されている。

ｎ型半導体基板１の受光面と反対の面（裏面）側には、ｎ型半導体基板１と反対の導電型（ｐ型）を有するｐ型半導体接合領域２１と、ｎ型半導体基板１と同じ導電型（ｎ型）を有するｎ型半導体接合領域２２とがそれぞれ櫛形形状に形成されている。ｎ型半導体接合領域２２は、ｎ型半導体基板１の裏面にテクスチャー１０からなるテクスチャー構造が形成された領域（テクスチャー領域）である。テクスチャー１０は、高さが０．７μｍ〜１８．０μｍで、底辺長が１μｍ〜３０μｍサイズの多数のマイクロピラミッドで構成される。マイクロピラミッドは、シリコンの（１１１）面を主として形成される三角ピラミッドである。そして、ｎ型半導体接合領域２２のｎ型半導体基板１の裏面の表面粗さは、たとえば０．３ｎｍ程度である。

ｐ型半導体接合領域２１は、ｎ型半導体基板１の裏面においてｎ型半導体接合領域２２が形成されていない領域に設けられている。そして、ｎ型半導体基板１の裏面において、ｐ型半導体接合領域２１とｎ型半導体接合領域２２とは、櫛形形状においてそれぞれ櫛歯に相当する部分が１本ずつ交互に噛み合わさるように配置されている。すなわち、ｐ型半導体接合領域２１の櫛形形状において櫛歯に相当する領域の１本１本と、ｎ型半導体接合領域２２の櫛形形状において櫛歯に相当する領域の１本１本とが１本ずつ交互に噛み合わさるように配置されている。

ｐ型半導体接合領域２１では、ｎ型半導体基板１の裏面に真性の半導体層である真性のシリコン系薄膜６（ｉ層）とｐ型半導体層であるｐ型シリコン系薄膜７とがこの順で形成されており、真性のシリコン系薄膜６を介してｎ型半導体基板１とｐ型シリコン系薄膜７とがｐｎ接合を形成する。真性のシリコン系薄膜６は、ｎ型半導体基板１とｐ型シリコン系薄膜７との界面の不純物プロファイルを急峻なものに制御するために設けられる。ただし、真性のシリコン系薄膜６の形成は必ずしも必須ではない。

ｐ型シリコン系薄膜７上には、透光性を有する透明導電層である透明導電膜１３が形成されている。透明導電膜１３上には、発電された電力をｐ型シリコン系薄膜７から集電して外部に取り出すためのｐ型電極１４がｐ型半導体接合領域２１と同様の櫛形形状に形成されている。この透明導電膜１３は、ｐ型シリコン系薄膜７とｐ型電極１４とのコンタクト抵抗の改善のために設けられる。ただし、この透明導電膜１３の形成は必ずしも必須ではない。

ｎ型半導体接合領域２２では、ｎ型半導体基板１の裏面におけるテクスチャー領域上に、真性の半導体層である真性のシリコン系薄膜１１（ｉ層）とｎ型半導体層であるｎ型シリコン系薄膜１２とがこの順で形成されている。ｎ型シリコン系薄膜１２は、ｎ型半導体基板１よりもｎ型のドーパント（例えばリン（Ｐ））を高濃度に含有する。真性のシリコン系薄膜１１は、ｎ型半導体基板１とｎ型シリコン系薄膜１２との界面の不純物プロファイルを急峻なものに制御するために設けられる。したがって、真性のシリコン系薄膜１１の形成は必ずしも必須ではない。

ｎ型シリコン系薄膜１２上には、透明導電膜１３が形成されている。透明導電膜１３上には、発電された電力をｎ型シリコン系薄膜１２から集電して外部に取り出すためのｎ型電極１５がｎ型半導体接合領域２２と同様の櫛形形状に形成されている。この透明導電膜１３は、ｎ型シリコン系薄膜１２とｎ型電極１５とのコンタクト抵抗の改善のために設けられる。したがって、この透明導電膜１３の形成は必ずしも必須ではない。

また、ｐ型半導体接合領域２１とｎ型半導体接合領域２２との間には、ｎ型半導体基板１の裏面上に、真性のシリコン系薄膜６、ｐ型シリコン系薄膜７、シリコン窒化膜もしくはシリコン酸化膜からなる犠牲層８、真性のシリコン系薄膜１１およびｎ型シリコン系薄膜１２が積層されており、ｐ型半導体接合領域２１とｎ型半導体接合領域２２との間が電気的に分離されている。犠牲層８は、ｐ型半導体接合領域２１とｎ型半導体接合領域２２とを電気的に分離するほか、太陽電池の製造工程においてマスクとして機能。

この太陽電池においては反射防止膜５側が受光面とされ、太陽光が入射される。この太陽電池は、ｐ型電極１４およびｎ型電極１５が、太陽電池の裏面側にのみ配されたヘテロ構造の裏面接合型太陽電池である。これにより、実施の形態１にかかる太陽電池は、受光面側のシャドーロスを抑制して光電変換効率の向上が図られている。

ｎ型半導体基板１は、例えばｎ型のドーパント（例えばＰ）がドープされることでｎ型の導電型を呈する結晶系シリコン基板である。結晶系シリコン基板には、単結晶シリコン基板および多結晶シリコン基板を含むが、本実施の形態では特に基板の面方位として（１００）面を表面上に形成している単結晶のシリコン基板を用いた例を示す。

真性のシリコン系薄膜３とｎ型シリコン系薄膜４との積層構造は、ｎ型半導体基板１の受光面を被覆して形成されており、ｎ型半導体基板１の受光面側の基板表面におけるキャリア再結合を抑制する表面パッシベーション層として働く。このような積層構造を形成することで、ｎ型半導体基板１へのパッベーション効果が得られ、開放電圧や短絡電流密度が向上するという効果が得られる。

反射防止膜５は、ｎ型シリコン系薄膜４を被覆して形成されており、受光面側から太陽電池に入射する光の反射損失の低減を目的として設けられる層である。また、反射防止膜５は、ｎ型半導体基板１の保護層としての機能も有する。

実施の形態１にかかる太陽電池では、ｎ型半導体接合領域２２におけるテクスチャー１０が設けられたｎ型半導体基板１の裏面上に真性のシリコン系薄膜１１とｎ型シリコン系薄膜１２とが形成されている。テクスチャー１０は、シリコンの（１１１）面を主として形成される多数のマイクロピラミッドにより構成される。すなわち、ｎ型半導体接合領域２２において真性のシリコン系薄膜１１が形成されるｎ型半導体基板１の裏面は、（１００）面とは異なる面ではあるが、異なる結晶面が不均一に形成されている界面ではなく、平坦性の低下の影響を受けていない（１１１）面が形成されているテクスチャー面とされる。

このように、真性のシリコン系薄膜１１が形成されるｎ型半導体基板１の裏面を、（１００）面ではなく、（１１１）面を主として形成されるマイクロピラミッドにより構成されるテクスチャー面とすることにより、ｎ型半導体基板１の裏面と真性のシリコン系薄膜１１との界面の平坦性の低下の影響を抑制することができる。

該界面に平坦性が低下している（１００）面が形成されている場合は、（１００）面とは異なる結晶面が不均一に形成されるため、該界面上に形成される膜の品質が低下する。

上記のように構成された実施の形態１にかかる太陽電池では、平坦性の低下の影響を受けていない（１１１）面にシリコン薄膜によるパッシベーション膜を形成することにより、低品質のシリコン薄膜のエピタキシャル成長を抑制してパッシベーション効果を向上させるとともに、界面欠陥密度の低いシリコン薄膜を成膜することができ、太陽電池特性における開放電圧Ｖｏｃを向上させることができる。したがって、ｎ型半導体基板１の裏面と真性のシリコン系薄膜１１との界面の平坦性の低下の影響を抑制することができる。

また、実施の形態１にかかる太陽電池では、テクスチャー１０が形成されることにより、めっき電極であるｎ型電極１５が形成されるｎ型シリコン系薄膜１２の表面もテクスチャー１０の形状に沿った凹凸形状とされる。これにより、ｎ型シリコン系薄膜１２の表面積が増大し、ｎ型シリコン系薄膜１２とｎ型電極１５との密着性を向上させることができる。めっき電極の密着性の向上は、電極と下地の膜とのコンタクト抵抗の低減に寄与する。特に狭い面積での表面積の増大は、コンタクト抵抗の低減に効果的に寄与する。

また、実施の形態１にかかる太陽電池では、ｎ型電極１５が形成されるｎ型シリコン系薄膜１２の表面積が増大するため、太陽電池の面方向における電極形成領域の表面積を広くすることなく、ｎ型シリコン系薄膜１２とｎ型電極１５との密着力を向上させて、ｎ型シリコン系薄膜１２とｎ型電極１５との間のコンタクト抵抗を低減できる。

したがって、実施の形態１にかかる太陽電池によれば、構造の自由度および光電変換効率に優れた太陽電池が実現されている。

つぎに、このような実施の形態１にかかる太陽電池の製造方法の一例について図３、図４〜図１６を参照して説明する。図３は、実施の形態１にかかる太陽電池の製造方法を説明するためのフローチャートである。図４〜図１６は、実施の形態１にかかる太陽電池の製造方法を説明するための断面図である。

まず、結晶系半導体基板を用意する。結晶系半導体基板はたとえばｎ型単結晶シリコンあるいはｎ型多結晶シリコン、またはｐ型単結晶シリコンあるいはｐ型多結晶シリコンから任意に選ぶことができるが、本実施の形態ではｎ型ドーパント原子としてリン（Ｐ）を所定の濃度で含有する単結晶シリコン基板からなるｎ型半導体基板１を用いた例を示す（図４）。ｎ型半導体基板１の形状および大きさは特に限定はされないが、厚さはたとえば８０μｍ〜４００μｍが好ましい。ｎ型半導体基板１の表面形状は、例えば１辺の長さが９０ｍｍ〜１６０ｍｍの四角形状が好ましい。

また、ｎ型半導体基板１としては、特に、基板表面の面方位として（１００）面が表面上に形成されている単結晶シリコン基板が好ましい。ｎ型半導体基板１がインゴットからスライスされたままのものであれば、スライス時のダメージを除去する工程や不純物除去のためのゲッタリング工程などをあらかじめ実施しておくことが好ましい。ここで、ｎ型半導体基板１のスライスダメージの除去では、例えば、フッ化水素水溶液（ＨＦ）と硝酸（ＨＮＯ_３）との混酸またはＮａＯＨなどのアルカリ水溶液でエッチングすることなどにより行うことができる。

つぎに、ｎ型半導体基板１の一面側の表面に、微細凹凸からなるテクスチャー２を形成する（図５、ステップＳ１０１）。本実施の形態では、ｎ型半導体基板１における片面のみにテクスチャー２を形成する。ｎ型半導体基板１においてテクスチャー２が形成された面は、最終的に太陽電池が完成した際には受光面になる。以下、ｎ型半導体基板１においてテクスチャー２が形成された面を受光面と呼ぶ場合がある。そして、ｎ型半導体基板１の他面側の表面は、平坦なフラット面とされる。このフラット面は、最終的に太陽電池が完成した際には受光面と反対側の裏面になる。以下に、ｎ型半導体基板１の受光面側の表面のみにテクスチャー２を形成する工程を示す。

たとえば基板の面方位が（１００）の単結晶シリコン基板を用いる場合には、アルカリ溶液による異方性エッチングによりピラミッド形状のテクスチャー２を形成することができる。また、多結晶シリコン基板を用いた場合は、混酸や反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）などの方法によりテクスチャー２を形成することができる。

まず、ｎ型半導体基板１においてテクスチャー２を形成しない面にあらかじめアルカリ耐性の高い保護膜を形成しておく。アルカリ耐性の高い保護膜としては、たとえば、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜と窒化シリコン膜の積層膜などを成膜する。一方で、酸化インジウムを主成分とする導電性酸化物を保護膜として利用してもよい。

保護膜は、たとえば、熱酸化法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはスパッタリング法などの方法によって形成することができる。なお、保護膜の厚さは、ウェットエッチング処理によって保護膜中に薬液が浸透してｎ型半導体基板１の表面がエッチングされることを抑制することができる８０ｎｍ〜８００ｎｍが好ましい。

つぎに、ｎ型半導体基板１の受光面側の面のみにテクスチャー構造を形成する工程を行う。すなわち、エッチング液が貯留されたエッチング槽の中にｎ型半導体基板１を浸漬させることにより、ｎ型半導体基板１の表面のウェットエッチング処理を行う。ウェットエッチング処理後には、ｎ型半導体基板１の受光面側の表面に底辺長１μｍ〜３０μｍサイズの多数のマイクロピラミッドで形成されるテクスチャー２がランダムに形成される。

上記ウェットエッチング処理で利用するエッチング液は、ＮａＯＨ、ＫＯＨ、水酸化テトラメチルアンモニウム（ＴＭＡＨ）などの強アルカリ試薬を溶解したものに、ＩＰＡなどのアルコール系添加剤、界面活性剤もしくはオルソケイ酸ナトリウムなどのケイ酸塩化合物を添加して調製されている。エッチング温度は４０℃〜１００℃が好ましく、エッチング時間は、１０分〜６０分が好ましい。

つぎに、保護膜をエッチング除去する工程を実施する。すなわち、受光面側の表面にテクスチャー２が形成されたｎ型半導体基板１を、ＨＦもしくはフッ化アンモニウム（ＮＨ_４Ｆ）を含むエッチング液に浸漬する。なお、ＨＦの濃度が高いほど、保護膜のエッチングが進む。たとえば、保護膜の酸耐性にもよるが、ＨＦ濃度は２％以上が好ましい。

つぎに、保護膜をエッチング除去したｎ型半導体基板１の裏面（テクスチャー２が形成されていない面）のシリコン表面を洗浄するために、以下の第１工程と第２工程とを行う。第１工程では、濃硫酸と過酸化水素水とを含む洗浄液にｎ型半導体基板１を浸漬させてｎ型半導体基板１表面上に酸化膜を形成した後、フッ酸溶液中でｎ型半導体基板１上の酸化膜を除去する。第２工程では、塩酸と過酸化水素水を含む洗浄液にｎ型半導体基板１を浸漬させてｎ型半導体基板１表面上に酸化膜を形成した後、フッ酸溶液中でｎ型半導体基板１上の酸化膜を除去する。第１工程と第２工程とは、ｎ型半導体基板１表面上の有機汚染、金属汚染、パーティクルによる汚染が十分に低減されるまで繰り返し行う。また、オゾン水による洗浄、炭酸水による洗浄などの機能水による洗浄を行ってもよい。以上の工程を、受光面側の片面のみのテクスチャー処理工程として利用する。

つぎに、テクスチャー２が形成されたｎ型半導体基板１の受光面側に真性のシリコン系薄膜３を成膜する（図６、ステップＳ１０２）。真性のシリコン系薄膜３の形成では、たとえばプラズマＣＶＤ法により、シリコンと水素とによって形成された真性の非晶質シリコン薄膜（ａ−Ｓｉ：Ｈ（ｉ））を成膜する。上記のシリコン薄膜の形成には、ＳｉＨ_４ガスとＨ_２ガスとを利用しているが、ＣＨ_４、ＣＯ_２、ＮＨ_３、ＧｅＨ_４等のガスを混合することで合金化によるバンドギャップを変更してシリコン薄膜を成膜してもよい。また、導電率、バンドギャップ、結晶化率などの物性値の異なるシリコン薄膜を単層もしくは複数層だけさらに積層させてもよい。真性のシリコン系薄膜３の膜厚は、１ｎｍ〜１０ｎｍである。

つぎに、ドーピングガスとしてＰＨ_３等を用いて、たとえばプラズマＣＶＤ法によりｎ型シリコン系薄膜４をｎ型半導体基板１の受光面側に成膜する（図６、ステップＳ１０２）。特に、ｎ型シリコン系薄膜４には、ｎ型非晶質シリコン系薄膜（ａ−Ｓｉ（ｎ））を用いる。ｎ型半導体基板１の受光面側においては、ｎ型半導体基板１と同導電型の高ドーピング層を成膜することにより、表面電界効果（Ｆｒｏｎｔ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）を得ることができ、この表面電界効果によって、キャリアの表面再結合を抑制できる。なお、ｎ型半導体基板１の代わりにｐ型半導体基板を用いる場合には、高ドーピング層としてｐ型薄膜を受光面側に成膜する。

つぎに、ｎ型半導体基板１の裏面側に真性のシリコン系薄膜６を成膜する（図６、ステップＳ１０３）。真性のシリコン系薄膜６の形成では、たとえばプラズマＣＶＤ法により、シリコンと水素とによって形成された真性の非晶質シリコン薄膜（ａ−Ｓｉ：Ｈ（ｉ））を成膜する。上記のシリコン薄膜の形成には、ＳｉＨ_４ガスとＨ_２ガスとを利用しているが、ＣＨ_４、ＣＯ_２、ＮＨ_３、ＧｅＨ_４等のガスを混合することで合金化によるバンドギャップを変更してシリコン薄膜を成膜してもよい。また、導電率、バンドギャップ、結晶化率などの物性値の異なるシリコン薄膜を単層もしくは複数層だけさらに積層させてもよい。真性のシリコン系薄膜６の膜厚は、１ｎｍ〜１０ｎｍである。

つぎに、ドーピングガスとしてＢ_２Ｈ_６等を用いて、プラズマＣＶＤ法によりｐ型シリコン系薄膜７をｎ型半導体基板１の裏面側に成膜する（図６、ステップＳ１０３）。特に、ｐ型シリコン系薄膜７には、ｐ型非晶質シリコン系薄膜（ａ−Ｓｉ（ｐ））を用いる。ｐ型シリコン系薄膜７の膜厚は、１０ｎｍ〜４０ｎｍである。

つぎに、ｎ型半導体基板１の受光面側に、反射防止膜５を成膜する（図６、ステップＳ１０４）。反射防止膜５には、たとえば、酸化インジウム膜が透明導電膜として用いられる。酸化インジウム以外の透明導電膜の材料としては、錫を５％〜１０％ドープした酸化インジウム（ＩＴＯ）、酸化亜鉛、酸化錫などを用いることができる。反射防止膜５の形成方法は、主にスパッタリング成膜やイオンプレーティング蒸着法、電子ビーム蒸着法などが挙げられる。反射防止膜５の成膜時に用いるプロセスガスには、Ａｒガスを主体として、Ｏ_２、Ｈ_２、水蒸気、Ｎ_２などが適宜添加される。反射防止膜５には、シリコンにおける光吸収がある波長域全体において、できるだけ光吸収の少ない材料を用いることが好ましい。

一方で、反射防止膜５として、シリコン酸化膜もしくはシリコン窒化膜を用いてもよい。シリコン酸化膜およびシリコン窒化膜は、ＨＦ耐性およびアルカリ耐性が高い緻密な膜であることが好ましい。シリコン窒化膜は、スパッタリング法もしくはプラズマＣＶＤ法により形成できる。ただし、すでに形成されているｎ型シリコン系薄膜４およびｐ型シリコン系薄膜７からの水素抜けなどの影響による特性低下を引き起こさない２００℃〜３００℃の温度で成膜する必要がある。

反射防止膜５の膜厚は、８０ｎｍ〜１５０ｎｍであることが好ましい。さらに、波長７００ｎｍの光の屈折率が１．６〜２．１であることが好ましい。なお、反射防止膜５が、シリコン酸化膜およびシリコン窒化膜などのようにパッシベーション効果と反射防止効果とを持ち合わせた膜であれば、ｎ型半導体基板１の受光面側に形成されている真性のシリコン系薄膜３とｎ型シリコン系薄膜４との積層膜が無くても構わない。

つぎに、ｎ型半導体基板１の裏面側に成膜されているｐ型シリコン系薄膜７上にシリコン薄膜のパターニングを実施するための犠牲層８を成膜する（図６、ステップＳ１０５）。犠牲層８としては、シリコン窒化膜もしくはシリコン酸化膜を利用する。シリコン窒化膜およびシリコン酸化膜は、スパッタリング法もしくはプラズマＣＶＤ法により形成できる。ただし、すでに形成されているｎ型シリコン系薄膜４およびｐ型シリコン系薄膜７からの水素抜けなどの影響による特性低下を引き起こさない２００℃〜３００℃の温度で成膜する必要がある。犠牲層８の膜厚は、８０ｎｍ〜２４０ｎｍであることが好ましい。

つぎに、ｎ型半導体基板１の裏面側においてｎ型半導体接合領域２２の領域をエッチングによりパターニングするパターニング工程を行う（ステップＳ１０６）。この工程では、エッチングペーストを用いて、犠牲層８、ｐ型シリコン系薄膜７および真性のシリコン系薄膜６を、ｎ型半導体接合領域２２の形状でエッチングしてパターニングし、ｎ型半導体接合領域２２となる領域を画定する。

図１７は、ｎ型半導体接合領域２２のパターニングに用いられるパターニングマスク３１の設計図である。パターニングマスク３１には、ｎ型半導体基板１の裏面側におけるｎ型半導体接合領域２２の形状にパターニングされた開口部３２が設けられる。また、パターニングマスク３１には、つぎのパターニング工程で利用するマスクに位置合わせするためのアライメントマークを形成するためのアライメントマーク用開口部３３が、面方向の外周近傍に設けられる。なお、本実施の形態において用いられるマスクの開口部は、メッシュにより構成されている。

まず、ｎ型半導体基板１の裏面側においてシリコン窒化膜もしくはシリコン酸化膜で構成されている犠牲層８上に、ｎ型半導体接合領域２２およびアライメントマークの形状にエッチングペースト３４を塗布する。すなわち、パターニングマスク３１の開口部３２およびアライメントマーク用開口部３３を介して、犠牲層８上にエッチングペースト３４を塗布する（図７）。エッチングペースト３４を塗布する工程は、たとえば、ディスペンサによる塗布、スクリーン印刷による塗布、インクジェットによる塗布などがある。

上記のエッチングペースト３４は、たとえば犠牲層８をエッチングすることが可能なエッチング成分と、該エッチング成分以外の成分として、水、有機溶媒および増粘剤などを含むものを用いることができる。エッチング成分としては、たとえばリン酸、フッ化水素、フッ化アンモニウムおよびフッ化水素アンモニウムから選択された少なくとも１種を利用する。

つぎに、ｎ型半導体基板１の裏面側においてエッチングペースト３４が塗布された部分をエッチングするために加熱処理を行う。リン酸系のエッチング成分とフッ酸系のエッチング成分とでは、エッチングに要する加熱温度が異なる。リン酸系のエッチング成分では、加熱温度は１００℃〜３００℃が好ましく、加熱温度が高くなることで、犠牲層８のエッチング膜厚が増加する。特に、加熱温度を１５０℃〜３００℃とすることにより、ｐ型シリコン系薄膜７、真性のシリコン系薄膜６ならびにｎ型半導体基板１の裏面もエッチングされ、ｎ型半導体接合領域２２の領域が画定される。すなわち、ｎ型半導体接合領域２２では、ｎ型半導体基板１の裏面のシリコン面が露出する。また、ｎ型半導体基板１の裏面において、アライメントマーク用開口部３３を介してエッチングペースト３４が塗布されたｐ型シリコン系薄膜７の部分には、アライメントマーク用開口部３３の形状にアライメントマークがエッチング形成される。

加熱温度が１００℃未満の場合は、エッチングペースト３４によるエッチング反応がほとんど進まない。ただし、ｐ型シリコン系薄膜７に含まれるボロン濃度が１×１０^２１ａｔｏｍｓ／ｃｍ^２以上である場合には、エッチングレートが遅くなる。このため、エッチングペースト３４の塗布量の増量もしくは２５０℃以上の加熱処理がｐ型シリコン系薄膜７のエッチング時に必要となる。なお、フッ酸系では、常温でエッチング反応が進み、犠牲層８をエッチングすることができる。

加熱時間は２分〜２０分が好ましい。より好ましくは５分〜１０分である。加熱温度、犠牲層８の酸耐性および膜厚にもよるが、加熱時間が２分未満の場合には犠牲層８を完全にエッチングすることが困難である。加熱時間が２０分より長い場合には、エッチングペースト３４塗布後の時間が長くなるため、エッチングペースト３４のにじみが広がりやすくなる。

つぎに、エッチングペースト３４の除去のために、純水超音波洗浄を実施する（図８、ステップＳ１０７）。超音波洗浄機の周波数は、４０ｋＨｚ〜４００ｋＨｚである。処理時間は、５分〜１０分である。なお、エッチングペースト３４によるエッチング時に、２００℃以上の加熱処理を実施することで、エッチングペースト３４が固化して超音波洗浄で完全に除去することが困難になる。完全にエッチングペースト３４を除去するためには、ＮａＯＨ、ＫＯＨなどのアルカリ溶液にｎ型半導体基板１を浸漬させることで、ｎ型半導体基板１をエッチングして除去する必要がある。

上記エッチングペースト３４でｐ型シリコン系薄膜７と真性のシリコン系薄膜６の積層膜までエッチングする場合、ｎ型半導体基板１の裏面も同時にエッチングされ、ｎ型半導体基板１の裏面の（１００）面の平坦性が低下する。この場合、エッチングされたｎ型半導体基板１の裏面の表面粗さはたとえば１．５ｎｍ程度となる。さらに、エッチングペースト３４によるエッチング処理ではシリコン系薄膜が均一にエッチングされないため、一部のシリコン系薄膜が残ることも懸念される。また、熱処理後にエッチングペースト３４がｎ型半導体基板１の裏面に接着して、シリコン表面の（１００）面の平坦性が低下することも懸念される。

そこで、本実施の形態では、エッチングペースト３４によるエッチングでｎ型半導体接合領域２２内に残存したシリコン系薄膜のエッチング、およびエッチングペースト３４によりエッチングされたｎ型半導体接合領域２２におけるｎ型半導体基板１の表面、すなわちｎ型半導体基板１の裏面の（１００）面の平坦性の低下を抑制するために、ｎ型半導体基板１の裏面のパターニング面、すなわちｎ型半導体接合領域２２のシリコン面に対してテクスチャー形成ウェットエッチング処理を行う。テクスチャー形成ウェットエッチング処理によるｎ型半導体基板１の裏面のシリコンのエッチングの厚さ（深さ）は、２．０μｍ〜２０．０μｍである。このテクスチャー形成ウェットエッチング処理により、ｎ型半導体接合領域２２におけるｎ型半導体基板１のシリコン表面がエッチングされ、高さが０．７μｍ〜１８．０μｍで、底辺長が１μｍ〜３０μｍサイズのマイクロピラミッド（（１１１）面を主として形成される三角ピラミッド）で構成されるテクスチャー１０がｎ型半導体基板１の裏面におけるｎ型半導体接合領域２２のシリコン面にランダムに形成される（図９、ステップＳ１０８）。マイクロピラミッドの高さが０．７μｍ未満の場合には、ｎ型半導体接合領域２２におけるｎ型半導体基板１の裏面の（１００）面の平坦性の低下を抑制効果が十分に得られない。マイクロピラミッドの高さが１８．０より大の場合には、マイクロピラミッドに起因してｎ型半導体接合領域２２におけるｎ型半導体基板１の裏面の（１００）面の平坦性が低下する。マイクロピラミッドの底辺長が１μｍ未満の場合には、ｎ型半導体基板１の裏面に印刷する銀ペーストが溶剤等のにじみにより設計幅より広がりやすくなり、正確なパターニングが難しくなる。マイクロピラミッドの底辺長が３０μｍより大の場合には、底辺長に応じてテクスチャー高さも高くなるため、ｐ型半導体接合領域２１とｎ型半導体接合領域２２との段差が広がり、段差面の成膜が不十分な領域が広がり、太陽電池の特性の低下につながる。

また、このテクスチャー形成ウェットエッチング処理により、エッチングペースト３４によるエッチング後にｎ型半導体接合領域２２内に残存した一部のシリコン系薄膜が除去される。また、このテクスチャー形成ウェットエッチング処理により、熱処理後にｎ型半導体基板１の裏面に接着したエッチングペースト３４が除去される。そして、ｎ型半導体接合領域２２内のエッチングされたｎ型半導体基板１の裏面の表面粗さは、たとえば０．３ｎｍ程度となる。

上記テクスチャー形成ウェットエッチング処理で利用するエッチング液は、ＮａＯＨ、ＫＯＨ、水酸化テトラメチルアンモニウム（ＴＭＡＨ）などの強アルカリ試薬を溶解したものに、ＩＰＡなどのアルコール系添加剤、界面活性剤もしくはオルソケイ酸ナトリウムなどのケイ酸塩化合物を添加して調製されている。エッチング温度は４０℃〜１００℃が好ましく、エッチング時間は、１０分〜３０分が好ましい。

なお、ｎ型半導体基板１の受光面に形成されている反射防止膜５およびｎ型半導体基板１の裏面に形成されている犠牲層８に対してのエッチングの影響を最小限にするために、エッチング量を低下させてテクスチャー１０を形成させることが好ましい。すなわち、犠牲層８に対してのエッチング液のアルカリの影響を抑えるために、エッチング液におけるアルカリの濃度をテクスチャー２の形成時よりも薄くする、もしくは処理温度を下げる、等の処理で、犠牲層８に与えるアルカリの影響を抑えた状態でテクスチャー加工する必要がある。

図１８は、テクスチャー形成ウェットエッチング後のｎ型半導体基板１における裏面の表面形状を走査型電子顕微鏡で評価した結果を示す画像である。図１８においては、左上の領域および右下の領域は、開口されていない犠牲層８を示している。また、図１８において、犠牲層８以外の領域であり凹凸形状が見られる領域は、ｎ型半導体基板１の裏面におけるｎ型半導体接合領域２２のパターニング面であり、テクスチャー１０が形成されている。この走査型電子顕微鏡での評価により、底辺長が１〜３０μｍサイズのマイクロピラミッドで形成されるテクスチャー１０が、ｎ型半導体基板１の裏面のパターニング面（ｎ型半導体接合領域２２）にランダムに形成されていることが確認された。

ｎ型半導体基板１の裏面におけるｎ型半導体接合領域２２のパターニング面にテクスチャー１０を形成することにより、後工程で形成されるｎ型シリコン系薄膜１２の表面もテクスチャー１０の形状に沿った凹凸形状とされる。これにより、ｎ型シリコン系薄膜１２の表面積が増大し、ｎ型シリコン系薄膜１２とｎ型電極１５との密着性を向上させることができ、ｎ型シリコン系薄膜１２とｎ型電極１５とのコンタクト抵抗を改善できる。特に、Ｃｕのめっき電極に関しては、テクスチャー形成面はフラット面と比較して表面積が広くなるため、下地の膜と電極との間の界面の密着性がより向上する。

つぎに、シリコン系薄膜の成膜前の洗浄を実施するために、以下の第３工程と第４工程を行う。第３工程では、濃硫酸と過酸化水素水とを含む洗浄液にｎ型半導体基板１を浸漬させてｎ型半導体基板１表面上に酸化膜を形成した後、フッ酸溶液中でｎ型半導体基板１上の酸化膜を除去する。第４工程では、塩酸と過酸化水素水を含む洗浄液にｎ型半導体基板１を浸漬させてｎ型半導体基板１表面上に酸化膜を形成した後、フッ酸溶液中でｎ型半導体基板１上の酸化膜を除去する。第３工程と第４工程とは、ｎ型半導体基板１表面上の有機汚染、金属汚染、パーティクルによる汚染が十分に低減されるまで繰り返し行う。ただし、フッ酸溶液は、反射防止膜５および犠牲層８に利用する膜の酸耐性に応じて、ＨＦ濃度および浸漬時間を制御する必要がある。また、オゾン水による洗浄、炭酸水による洗浄などの機能水による洗浄を行ってもよい。

つぎに、ｎ型半導体基板１の裏面側に真性のシリコン系薄膜１１を成膜する（図１０、ステップＳ１０９）。該真性のシリコン系薄膜１１の形成には、たとえばプラズマＣＶＤ法により、シリコンと水素とによって形成された真性の非晶質シリコン薄膜（ａ−Ｓｉ：Ｈ（ｉ））を成膜する。上記のシリコン薄膜の形成には、ＳｉＨ_４ガスとＨ_２ガスとを利用しているが、ＣＨ_４、ＣＯ_２、ＮＨ_３、ＧｅＨ_４等のガスを混合することで合金化によるバンドギャップを変更してシリコン薄膜を成膜してもよい。また、導電率、バンドギャップ、結晶化率などの物性値の異なるシリコン薄膜を単層もしくは複数層だけさらに積層させてもよい。真性のシリコン系薄膜１１の膜厚は、１ｎｍ〜１０ｎｍである。真性のシリコン系薄膜１１の表面は、テクスチャー１０の形状に沿った凹凸形状とされる。

つぎに、ドーピングガスとしてＰＨ_３等を用いて、プラズマＣＶＤ法によりｎ型シリコン系薄膜１２を真性のシリコン系薄膜１１上に成膜する（図１０、ステップＳ１０９）。特に、ｎ型シリコン系薄膜１２には、ｎ型非晶質シリコン系薄膜（ａ−Ｓｉ（ｎ））を用いる。ｎ型シリコン系薄膜１２の膜厚は、１０ｎｍ〜４０ｎｍである。ｎ型シリコン系薄膜１２の表面は、テクスチャー１０の形状に沿った凹凸形状とされる。

つぎに、ｎ型半導体基板１の裏面側においてｐ型半導体接合領域２１の領域をエッチングによりパターニングするパターニング工程を行う（ステップＳ１１０）。この工程では、エッチングペーストを用いて、ｎ型シリコン系薄膜１２、真性のシリコン系薄膜１１および犠牲層８を、ｐ型半導体接合領域２１の形状でエッチングしてパターニングし、ｐ型半導体接合領域２１となる領域を画定する。

図１９は、ｐ型半導体接合領域２１のパターニングに用いられるパターニングマスク４１の設計図である。パターニングマスク４１には、ｎ型半導体基板１の裏面側におけるｐ型半導体接合領域２１の形状にパターニングされた開口部４２が設けられる。なお、図１９においては、参考のため、ｎ型半導体接合領域２２の位置を点線で示している。

また、パターニングマスク４１には、つぎのパターニング工程で利用するマスクに位置合わせするためのアライメントマークを形成するためのアライメントマーク用開口部４３が、面方向の外周近傍に設けられる。また、パターニングマスク４１には、先の工程でｎ型半導体基板１の裏面側に形成されたアライメントマークと位置合わせするためのアライメントマーク４４が、該アライメントマークと対応する位置に設けられる。

まず、ｎ型半導体基板１の裏面側に形成されているｎ型シリコン系薄膜１２上に、ｐ型半導体接合領域２１およびアライメントマークの形状にエッチングペースト４５を塗布する。すなわち、パターニングマスク４１の開口部４２およびアライメントマーク用開口部４３を介して、ｎ型シリコン系薄膜１２上にエッチングペースト４５を塗布する（図１１）。パターニングマスク４１は、先の工程でｎ型半導体基板１の裏面側に形成されたアライメントマークとアライメントマーク４４とを利用して、ｎ型半導体基板１の裏面と適正な位置に位置合わせがなされる。エッチングペースト４５を塗布する工程は、たとえば、ディスペンサによる塗布、スクリーン印刷による塗布、インクジェットによる塗布などがある。

上記のエッチングペースト４５は、たとえばｎ型シリコン系薄膜１２、真性のシリコン系薄膜１１、犠牲層８をエッチングすることが可能なエッチング成分と、該エッチング成分以外の成分として、水、有機溶媒および増粘剤などを含むものを用いることができる。エッチング成分としては、たとえばＮａＯＨ、ＫＯＨ、ＴＭＡＨなどのアルカリ溶液から選択された少なくとも１種を利用している。

つぎに、ｎ型半導体基板１の裏面側においてエッチングペースト４５が塗布された部分をエッチングするために加熱処理を行う。加熱温度は、９０℃〜２００℃が好ましく、加熱温度が高くなることで、シリコン系薄膜に対するエッチングレートが増加する。９０℃未満の加熱温度でもエッチングは進むが、エッチングレートが遅いため、処理時間が長くなり、エッチングペースト４５のにじみが広がりやすくなる。２００℃より高い加熱温度では、エッチングペースト４５が固化して、除去が困難になる。なお、上記エッチングペースト４５では、温度に依存することなく、シリコン窒化膜ならびにシリコン酸化膜がエッチングされない。

加熱時間は２分〜２０分が好ましい。より好ましくは５分〜１０分である。加熱温度、ｎ型シリコン系薄膜１２のアルカリ耐性および膜厚にもよるが、加熱時間が２分未満の場合にはシリコン系薄膜を完全にエッチングすることが困難である。加熱時間が２０分より長い場合には、エッチングペースト４５塗布後の時間が長くなるため、エッチングペースト４５のにじみが広がりやすくなる。

一方で、上記のエッチングペースト４５として、リン酸系のエッチングペーストでもエッチングすることが可能である。ただし、犠牲層８の酸耐性にもよるが、犠牲層８の膜厚を十分に厚くする必要がある。

以上のエッチング工程により、ｎ型シリコン系薄膜１２、真性のシリコン系薄膜１１および犠牲層８がエッチングされ、ｐ型半導体接合領域２１の領域が画定される。すなわち、ｐ型半導体接合領域２１では、ｐ型シリコン系薄膜７が露出する。また、ｎ型半導体基板１の裏面において、アライメントマーク用開口部４３を介してエッチングペースト４５が塗布されたｎ型シリコン系薄膜１２の部分には、アライメントマーク用開口部４３の形状にアライメントマークがエッチング形成される。

つぎに、エッチングペースト４５の除去のために、純水超音波洗浄を実施する（図１２、ステップＳ１１１）。超音波洗浄機の周波数は、４０ｋＨｚ〜４００ｋＨｚである。処理時間は、５分〜１０分である。なお、エッチングペースト４５によるエッチング時に、２００℃以上の加熱処理を実施することで、エッチングペースト４５が固化して超音波洗浄で完全に除去することが困難になる。なお、本工程では、ｎ型シリコン系薄膜１２を直接エッチングしてパターニングしているため、ＮａＯＨ、ＫＯＨなどのアルカリ溶液によるエッチングペーストの除去はできない。

つぎに、上記エッチングペースト４５でパターニングしたｐ型半導体接合領域２１に形成されている犠牲層８を完全にエッチング除去する。シリコン窒化膜もしくはシリコン酸化膜で構成される犠牲層８のエッチングでは、ｎ型半導体基板１をＨＦもしくはＮＨ_４Ｆを含むエッチング槽に浸漬する。なお、ＨＦの濃度が高いほど、犠牲層８のエッチングが進む。ただし、受光面の反射防止膜５の酸耐性を考慮した上で、ＨＦ濃度を決める必要がある。なお、ｐ型半導体接合領域２１とｎ型半導体接合領域２２との間に残存する犠牲層８の幅が広いほど電流として少数キャリアを取り出せる範囲が狭くなるため、できる限り犠牲層８の幅を狭くすることが好ましい。ただし、ある程度は犠牲層８の幅が無いと、リーク電流としてｐ型半導体接合領域２１とｎ型半導体接合領域２２とが電気的につながる可能性が高まり、曲線因子が低下する。このため、残存する犠牲層８の幅は、２０μｍ〜１００μｍがよい。

つぎに、ｎ型半導体基板１の裏面側の全面に、酸化インジウムを主成分とする導電性酸化物からなる透明導電膜１３を形成し、ｐ型シリコン系薄膜７上およびｎ型シリコン系薄膜１２上に透明電極膜１３が形成される（図１３、ステップＳ１１２）。透明導電膜１３の形成方法は、主にスパッタリング成膜やイオンプレーティング蒸着法、電子ビーム蒸着法などが挙げられる。これらの成膜時に用いるプロセスガスには、Ａｒガスを主体として、Ｏ_２、Ｈ_２、水蒸気、Ｎ_２などが適宜添加される。

つぎに、透明導電膜１３を物理的および電気的に分割（分離）するパターニング工程を行う（ステップＳ１１３）。この工程では、ｎ型半導体基板１の裏面側に形成されている透明導電膜１３のうち、ｐ型半導体接合領域２１とｎ型半導体接合領域２２とを除いた領域をエッチングペーストを用いてエッチングする。すなわち、透明導電膜１３のうち、ｐ型半導体接合領域２１とｎ型半導体接合領域２２との外側領域、およびｐ型半導体接合領域２１とｎ型半導体接合領域２２と間の領域をエッチングする。これにより、ｐ型半導体接合領域２１に形成される透明導電膜１３と、ｎ型半導体接合領域２２に形成される透明導電膜１３とが物理的および電気的に分割（分離）される。

図２０は、透明導電膜１３のパターニングに用いられるパターニングマスク５１の設計図である。パターニングマスク５１には、ｎ型半導体基板１の裏面側におけるｐ型半導体接合領域２１とｎ型半導体接合領域２２との外側領域、およびｐ型半導体接合領域２１とｎ型半導体接合領域２２と間の領域の形状にパターニングされた開口部５２が設けられる。

また、パターニングマスク５１には、つぎのパターニング工程で利用するマスクに位置合わせするためのアライメントマークを形成するためのアライメントマーク形成部５３が、開口部５２内の外周近傍に設けられる。また、パターニングマスク５１には、先の工程でｎ型半導体基板１の裏面側に形成されたアライメントマークと位置合わせするためのアライメントマーク５４が設けられる。

まず、ｎ型半導体基板１の裏面側に形成されている透明導電膜１３上にエッチングペースト５５を塗布する。すなわち、パターニングマスク５１の開口部５２を介して透明導電膜１３上にエッチングペースト５５を塗布する（図１４）。パターニングマスク５１は、先の工程でｎ型半導体基板１の裏面側に形成されたアライメントマークとアライメントマーク５４とを利用して、ｎ型半導体基板１の裏面と適切な位置に位置合わせがなされる。エッチングペースト５５を塗布する工程は、たとえば、ディスペンサによる塗布、スクリーン印刷による塗布、インクジェットによる塗布などがある。

上記のエッチングペースト５５は、たとえば透明導電膜１３をエッチングすることが可能なエッチング成分と、該エッチング成分以外の成分として、水、有機溶媒および増粘剤などを含むものを用いることができる。エッチング成分としては、たとえばリン酸を利用している。

つぎに、ｎ型半導体基板１の裏面側においてエッチングペースト５５が塗布された部分をエッチングするために加熱処理を行う。加熱温度は、常温〜１００℃が好ましく、加熱温度が高くなることで、透明導電膜１３に対してのエッチングレートが増加する。加熱温度が１００℃より高い場合は、エッチングした透明導電膜１３の下層部分に成膜されているｎ型シリコン系薄膜１２、犠牲層８、ｐ型シリコン系薄膜７を同時にエッチングして、パッシベーション効果を低下させる可能性がある。

加熱時間は２分〜２０分が好ましい。より好ましくは５分〜１０分である。加熱温度、透明導電膜１３の耐酸性および膜厚にもよるが、加熱時間が２分未満の場合には透明導電膜１３を完全にエッチングすることが困難である。加熱時間が２０分より長い場合には、エッチングペースト５５塗布後の時間が長くなるため、エッチングペースト５５のにじみが広がりやすくなる。

以上のエッチング工程により、ｐ型半導体接合領域２１とｎ型半導体接合領域２２とのみに透明導電膜１３が残される（図１５）。また、ｎ型半導体基板１の裏面においてつぎのパターニング工程で利用するパターニングマスクに位置合わせするためのアライメントマークとして、突起状の透明導電膜１３が面方向の外周近傍に残される。

つぎに、ｎ型半導体基板１の裏面側におけるｐ型半導体接合領域２１とｎ型半導体接合領域２２とに、めっき処理によってめっきＣｕ電極であるｐ型電極１４とｎ型電極１５とをそれぞれ形成する（図１６、ステップＳ１１４）。ｐ型半導体接合領域２１では、透明導電膜１３上にｐ型電極１４を、ｐ型半導体接合領域２１と同様の櫛形形状に形成する。ｎ型半導体接合領域２２では、透明導電膜１３上にｎ型電極１５を、ｎ型半導体接合領域２２と同様の櫛形形状に形成する。

図２１は、ｐ型電極１４およびｎ型電極１５のパターニングに用いられるパターニングマスク６１の設計図である。パターニングマスク６１には、ｎ型半導体基板１の裏面側におけるｐ型半導体接合領域２１とｎ型半導体接合領域２２との領域の形状にパターニングされた開口部６２が設けられる。また、パターニングマスク６１には、先の工程でｎ型半導体基板１の裏面側に形成されたアライメントマークと位置合わせするためのアライメントマーク６３が設けられる。

めっき処理は、パターニングマスク６１を用いてたとえばスパッタリング法により透明導電膜１３上にＳｅｅｄ層としてＴｉとＡｇとをこの順で形成し、該Ｓｅｅｄ層を利用してＣｕの電解めっき法により行う。めっき液は、硫酸銅水溶液（ＣｕＳＯ_４）を利用する。なお、Ｃｕ電極の厚さは、３０μｍ〜５０μｍである。めっき処理によるＣｕ電極の形成後には、熱処理を行う。また、めっき処理として、蒸着めっき法を用いてもよい。以上の工程を実施することにより、実施の形態１にかかる裏面接合型太陽電池が作製される。

上述したように、実施の形態１にかかる太陽電池の製造方法においては、エッチングペーストを利用したｎ型半導体接合領域２２のパターニング工程において露出されるｎ型半導体基板１の裏面のシリコン（１００）面の表面平坦性の低下の影響を抑制することができる。

すなわち、実施の形態１にかかる太陽電池の製造方法においては、エッチングペーストを利用したｎ型半導体接合領域２２のパターニング工程後のｎ型半導体基板１の裏面のシリコン（１００）面に対して、高温加熱状態のアルカリ性エッチング液を用いたエッチングを行うことにより、ｎ型半導体接合領域２２のシリコン表面をシリコン（１１１）面を主として形成されるテクスチャー面にする。そして、平坦性の低下の影響を受けていない（１１１）面にシリコン薄膜を形成することにより、低品質のシリコン薄膜のエピタキシャル成長を抑制してパッシベーション効果を向上させるとともに、界面欠陥密度の低いシリコン薄膜を成膜することができ、太陽電池特性における開放電圧Ｖｏｃを向上させることができる。したがって、ｎ型半導体基板１の裏面と真性のシリコン系薄膜１１との界面の平坦性の低下の影響を抑制することができる。これにより、ｎ型半導体接合領域２２のシリコン表面の平坦性の低下の影響を抑制することができる。

また、高温加熱状態のアルカリ溶液による処理は、エッチングペーストまたはフォトリソグラフィによるレジストの半導体基板表面に対しての残渣の除去方法としても効果的である。特に、シリコン薄膜が直接形成されるシリコン表面のエッチングペーストの残差の除去は、次工程で形成されるシリコン薄膜のパッシベーション効果の向上に影響する。

また、ｎ型半導体接合領域２２のシリコン表面にテクスチャー１０が形成されることにより、めっき電極であるｎ型電極１５が形成されるｎ型シリコン系薄膜１２の表面もテクスチャー１０の形状の沿った凹凸形状とされる。これにより、ｎ型シリコン系薄膜１２の表面積が増大し、ｎ型シリコン系薄膜１２とｎ型電極１５との密着性を向上させることができる。めっき電極の密着性の向上は、電極と下地の膜とのコンタクト抵抗の低減に寄与する。特に狭い面積での表面積の増大は、コンタクト抵抗の低減に効果的に寄与する。

また、実施の形態１にかかる太陽電池の製造方法では、ｎ型電極１５が形成されるｎ型シリコン系薄膜１２の表面積が増大するため、太陽電池の面方向における電極形成領域の表面積を広くすることなく、ｎ型シリコン系薄膜１２とｎ型電極１５との密着力を向上させて、ｎ型シリコン系薄膜１２とｎ型電極１５との間のコンタクト抵抗を低減できる。

一方、シリコン基板裏面の全面にテクスチャーを形成する場合は、表面積は裏面全面でめっき電極の密着性の向上につながる。しかし、実施の形態１において示したようなエッチングペーストを用いてアライメントマークを形成しても、アライメントマークが認識し難い、または認識できなくなり、各工程のアライメントを困難にするため裏面接合型太陽電池には適さない。実施の形態１にかかる太陽電池の製造方法においては、ｎ型半導体基板１の裏面では、フラット面とテクスチャー面とで作り分けられるため、フラット面とテクスチャー面とでの反射率の違いが明確であり、パターニング時のアライメントが容易になる。

したがって、実施の形態１にかかる太陽電池の製造方法によれば、構造の自由度および光電変換効率に優れた太陽電池が得られる。

また、上記においては、真性のシリコン系薄膜６が形成される場合について説明したが、真性のシリコン系薄膜６が形成されずに、ｎ型半導体接合領域２２におけるｎ型半導体基板１の裏面にｎ型シリコン系薄膜１２が直接形成される場合においても、ｎ型半導体接合領域２２におけるｎ型半導体基板１の裏面側の表面形状をテクスチャー構造とすることによる上記の効果が得られる。

また、上記においては、ｎ型半導体接合領域２２のパターニング工程で露出したｎ型半導体基板１の裏面側の表面をテクスチャー構造とした場合について説明したが、ｎ型半導体基板１の裏面にｎ型シリコン系薄膜が、または真性のシリコン系薄膜とｎ型シリコン系薄膜とが形成された状態でエッチングによりｐ型半導体接合領域がパターニングされる場合においても、ｎ型半導体基板１の裏面側の表面形状をテクスチャー構造とすることによる上記の効果が得られる。この場合は、ｐ型半導体接合領域のパターニング工程で露出したｎ型半導体基板１の裏面側の表面をテクスチャー構造とし、その上にｐ型シリコン系薄膜が、または真性のシリコン系薄膜とｐ型シリコン系薄膜とが積層される。

また、上記においてはｎ型半導体接合領域２２のパターニング工程にエッチングペーストを用いる場合について示したが、レジストを利用するフォトリソグラフィによるｎ型半導体接合領域２２のパターニング工程を実施した場合においても、ｎ型半導体接合領域２２におけるｎ型半導体基板１の裏面側の表面形状をテクスチャー構造とすることによる上記の効果が得られる。ただし、フォトリソグラフィによるパターニング工程は、エッチングペーストによるパターニング工程と比較して高精度であるが、高コストかつタクトタイムが長いため、量産には不向きである。

また、上記においては、ｎ型半導体基板にシリコン薄膜を堆積することによりｐｎ接合を形成したが、シリコン基板に熱拡散法によってｐｎ接合を形成してもよい。例えば結晶基板上に基板と逆導電型の不純物を熱拡散法によってドープするエミッタ型の太陽電池としてもよい。また、半導体基板をｐ型として、不純物を添加した層をｎ型としてもよい。

また、本実施の形態の要旨を逸脱しない範囲において上述した各工程の前後に他の工程が含まれていてもよい。また、本実施の形態の要旨を逸脱しない範囲において上述した各工程の順序は入れ替わっていてもよく、各工程の少なくとも２つの工程が同時に行われていてもよい。

また、特表２０１１−５２３２３０号公報で示すように、ｎ型不純物拡散層領域とｐ型不純物拡散層領域の間の部分にテクスチャーを形成している構造がある。しかし、本実施の形態では、ｎ型半導体基板１の裏面側におけるｐ型半導体接合領域２１またはｎ型半導体接合領域２２のどちらか一方のシリコン面にテクスチャー１０を形成することにより、上記の効果を奏する。一方、特表２０１１−５２３２３０号公報の構成では、本実施の形態における効果は得られない。

つぎに、作製した裏面接合型太陽電池を実際に作動させ、発電特性を測定して評価した結果について説明する。上述した実施の形態１にかかる太陽電池の製造方法で作製した裏面接合型太陽電池セルを実施例１とする。また、比較のため、比較例１〜比較例３の裏面接合型太陽電池セルを作製した。各裏面接合型太陽電池セルのセル構造として、ｎ型半導体接合領域２２におけるｎ型半導体基板１の裏面側の表面形状、ｎ型電極１５の形成形態（Ｃｕめっき、またはＡｇ印刷）形成条件を図２２に示す。

比較例１の裏面接合型太陽電池セルは、ｎ型半導体基板１の裏面全面がフラットな平坦面になっている。すなわち、ｎ型半導体基板１の裏面のｎ型半導体接合領域２２のパターニング工程時に、ｐ型シリコン系薄膜７のエッチング、且つ、（１００）面の平坦化の向上を目的とした処理として、ｎ型半導体基板１を温度６０℃、濃度３％のＮａＯＨ水溶液に２分浸漬させている。比較例１の裏面接合型太陽電池セルは、上記以外の工程は実施例１の裏面接合型太陽電池セルと同様の工程で作製されている。

比較例２の裏面接合型太陽電池セルは、ｎ型半導体基板１の裏面側の電極が、銀の混入したペーストの印刷により形成されたＡｇ印刷電極とされている。すなわち、ｐ型電極１４およびｎ型電極１５は、銀の混入したペーストが図１７に示されるパターニングマスク３１を介してスクリーン印刷法により印刷され、熱処理を行うことによって固化されて形成されている。比較例２の裏面接合型太陽電池セルは、上記以外の工程は実施例１の裏面接合型太陽電池セルと同様の工程で作製されている。

比較例３の裏面接合型太陽電池セルは、ｎ型半導体基板１の裏面全面がフラットな平坦面になっている。すなわち、ｎ型半導体基板１の裏面のｎ型半導体接合領域２２のパターニング工程時に、ｐ型シリコン系薄膜７のエッチング、且つ、（１００）面の平坦化の向上を目的とした処理として、ｎ型半導体基板１を温度６０℃、濃度３％のＮａＯＨ水溶液に２分浸漬させている。また、比較例３の裏面接合型太陽電池セルは、ｎ型半導体基板１の裏面側の電極が、銀の混入したペーストの印刷により形成されたＡｇ印刷電極とされている。すなわち、ｐ型電極１４およびｎ型電極１５は、銀の混入したペーストが図１７に示されるパターニングマスク３１を介してスクリーン印刷法により印刷され、熱処理を行うことによって固化されて形成されている。比較例３の裏面接合型太陽電池セルは、上記以外の工程は実施例１の裏面接合型太陽電池セルと同様の工程で作製されている。

実施例１および比較例１〜比較例３の裏面接合型太陽電池セルについて、ｎ型電極１５とｎ型半導体基板１との間のコンタクト抵抗、光電変換効率η（％）、開放電圧Ｖｏｃ（Ｖ）、短絡電流Ｉｓｃ（ｍＡ／ｃｍ^２）、曲線因子Ｆ．Ｆ．の各特性値を図２２に示す。図２２は、実施例１および比較例１〜比較例３の裏面接合型太陽電池セルについてセル構造および特性値を示す図である。

図２２において、実施例１と比較例１との比較および比較例２と比較例３との比較により、ｎ型半導体接合領域２２におけるｎ型半導体基板１の裏面側の表面形状をテクスチャー構造とすることにより、該表面形状がフラットな平坦面である場合に比べて、電極がＣｕめっき電極である場合およびＡｇ印刷電極である場合ともにコンタクト抵抗が低減していることが分かる。コンタクト抵抗が低減している要因として、ｎ型半導体接合領域２２におけるｎ型半導体基板１の裏面側の表面形状がテクスチャー構造とされたことにより、ｎ型半導体基板１のシリコン表面と該シリコン表面に形成されている透明導電膜との界面の密着性が向上したことが挙げられる。

また、実施例１と比較例２との比較により、Ｃｕめっき電極を用いる場合には、Ａｇ印刷電極を用いる場合よりコンタクト抵抗が低減していることが分かる。Ｃｕめっき電極は、Ａｇ印刷電極よりも導電率が低いため、よりコンタクト抵抗の低減に寄与する。そして、コンタクト抵抗の低下によって曲線因子Ｆ．Ｆ．が高くなる。

また、ｎ型半導体接合領域２２におけるｎ型半導体基板１の裏面側の表面形状がフラットな場合には、平坦性が低い（１００）面にシリコン系薄膜が成膜される。この場合は、（１１１）面を主として形成される三角ピラミッドで構成されているテクスチャー構造上にシリコン系薄膜が成膜される場合と比較して、シリコンとシリコン系薄膜との界面のパッシベーション効果が低下する。このため、ｎ型半導体接合領域２２におけるｎ型半導体基板１の裏面側の表面形状をテクスチャー構造とすることにより、開放電圧Ｖｏｃが高くなっている。

以上の要因から、ｎ型半導体接合領域２２におけるｎ型半導体基板１の裏面側の表面形状をテクスチャー構造とし、電極をＣｕめっき電極とした構造の裏面接合型太陽電池である実施例１の光電変換効率が最も高くなっている。

上述したように、実施の形態１においては、エッチングペーストを利用したｎ型半導体接合領域２２のパターニング工程後のシリコン（１００）面に対して、高温加熱状態のアルカリ性エッチング液を用いたエッチングを行うことにより、ｎ型半導体接合領域２２のシリコン表面をシリコン（１１１）面を主として形成されるテクスチャー面にする。これにより、ｎ型半導体接合領域２２のパターニング工程において露出されるｎ型半導体基板１の裏面の表面平坦性の低下の影響を抑制することができ、太陽電池特性を向上させることができる。

また、実施の形態１においては、ｎ型電極１５が形成されるｎ型シリコン系薄膜１２の表面積が増大するため、太陽電池の面方向における電極形成領域の表面積を広くすることなく、ｎ型シリコン系薄膜１２とｎ型電極１５との密着力を向上させて、ｎ型シリコン系薄膜１２とｎ型電極１５との間のコンタクト抵抗を低減できる。

したがって、実施の形態１によれば、構造の自由度および光電変換効率に優れた太陽電池が得られる。

実施の形態２．
実施の形態２では、実施の形態１にかかる太陽電池の製造方法の他の例について説明する。図２３〜図２７は、実施の形態２にかかる太陽電池の製造方法を説明するための断面図である。

まず、実施の形態１の場合と同様に結晶系半導体基板を用意する（図２３）。

つぎに、シリコン系薄膜の成膜前のｎ型半導体基板１の裏面（後工程においてテクスチャー２を形成しない面）のシリコン表面を洗浄するために、実施の形態１の場合と同様に第１工程と第２工程との洗浄工程を行う。

つぎに、実施の形態１の場合と同様にして、ｎ型半導体基板１の裏面側に真性のシリコン系薄膜６を成膜する（図２４）。

つぎに、実施の形態１の場合と同様にして、ｐ型シリコン系薄膜７をｎ型半導体基板１の裏面側に成膜する（図２４）。

つぎに、実施の形態１の場合と同様にして、ｎ型半導体基板１の裏面側に成膜されているｐ型シリコン系薄膜７上にシリコン薄膜のパターニングを実施するための犠牲層８を成膜する（図２４）。

つぎに、実施の形態１の場合と同様にして、ｎ型半導体基板１の裏面側においてｎ型半導体接合領域２２の領域をエッチングペースト３４を用いたエッチングによりパターニングするパターニング工程を行い、その後、エッチングペースト３４を除去する（図２５）。この工程は、実施の形態１におけるステップＳ１０６およびステップＳ１０７と同様にして行われる。

上記エッチングペースト３４でｐ型シリコン系薄膜７と真性のシリコン系薄膜６の積層膜までエッチングする場合、ｎ型半導体基板１の裏面も同時にエッチングされ、ｎ型半導体基板１の裏面の（１００）面の平坦性が低下する。さらに、エッチングペースト３４によるエッチング処理ではシリコン系薄膜が均一にエッチングされないため、一部のシリコン系薄膜が残ることも懸念される。また、熱処理後にエッチングペースト３４がｎ型半導体基板１の裏面に接着して、シリコン表面の（１００）面の平坦性が低下することも懸念される。

そこで、実施の形態２では、エッチングペースト３４によるエッチングでｎ型半導体接合領域２２内に残存したシリコン系薄膜のエッチング、およびエッチングペースト３４によりエッチングされたｎ型半導体接合領域２２におけるｎ型半導体基板１の表面、すなわちｎ型半導体基板１の裏面の（１００）面の平坦性の低下を抑制するために、ｎ型半導体基板１の裏面のパターニング面、すなわちｎ型半導体接合領域２２のシリコン面に対してテクスチャー形成ウェットエッチング処理を行う。テクスチャー形成ウェットエッチング処理によるｎ型半導体基板１の裏面のシリコンのエッチングの厚さ（深さ）は、２．０μｍ〜２０．０μｍである。このテクスチャー形成ウェットエッチング処理により、ｎ型半導体接合領域２２におけるｎ型半導体基板１の表面がエッチングされ、高さが０．７μｍ〜１８．０μｍで、底辺長が１μｍ〜３０μｍサイズのマイクロピラミッド（（１１１）面を主として形成される三角ピラミッド）で構成されるテクスチャー１０がｎ型半導体基板１の裏面におけるｎ型半導体接合領域２２のシリコン面にランダムに形成される（図２６）。

また、このテクスチャー形成ウェットエッチング処理により、エッチングペースト３４によるエッチング後にｎ型半導体接合領域２２内に残存した一部のシリコン系薄膜が除去される。また、このテクスチャー形成ウェットエッチング処理により、熱処理後にｎ型半導体基板１の裏面に接着したエッチングペースト３４が除去される。

また、実施の形態２では、ｎ型半導体基板１の裏面のパターニング面、すなわちｎ型半導体接合領域２２のシリコン面に対してテクスチャー形成ウェットエッチング処理を行ってテクスチャー１０を形成すると同時に、このテクスチャー形成ウェットエッチング処理において受光面に対してもテクスチャー２を形成する。このテクスチャー形成ウェットエッチング処理によって、ｎ型半導体基板１の受光面には、高さが０．７μｍ〜１８．０μｍで、底辺長が１μｍ〜３０μｍサイズのマイクロピラミッドで構成されるテクスチャーがランダムに形成される（図２６）。

上記テクスチャー形成ウェットエッチング処理で利用するエッチング液は、実施の形態１の場合と同様に、ＮａＯＨ、ＫＯＨ、水酸化テトラメチルアンモニウム（ＴＭＡＨ）などの強アルカリ試薬を溶解したものに、ＩＰＡなどのアルコール系添加剤、界面活性剤もしくはオルソケイ酸ナトリウムなどのケイ酸塩化合物を添加して調製されている。エッチング温度は４０℃〜１００℃が好ましく、エッチング時間は、１０分〜３０分が好ましい。

なお、ｎ型半導体基板１の裏面に形成されている犠牲層８に対してのエッチングの影響を最小限にするために、エッチング量を低下させてテクスチャー１０およびテクスチャー２を形成させることが好ましい。すなわち、犠牲層８に対してのエッチング液のアルカリの影響を抑えるために、エッチング液におけるアルカリの濃度を薄くする、もしくは処理温度を下げる、等の処理で、犠牲層８に与えるアルカリの影響を抑えた状態でテクスチャー加工する必要がある。

上記の製造工程を実施することにより、ウェットエッチング処理によるテクスチャー形成処理の回数を２回から１回に減らすことができるため、製造工程の簡略化を図ることができる。さらに、ｎ型半導体接合領域２２のパターニング工程までに受ける、受光面側に対してのウェットエッチング処理でのエッチングダメージの影響を無視できる。

つぎに、シリコン系薄膜の成膜前の洗浄を実施するために、実施の形態１の場合と同様に第３工程と第４工程との洗浄工程を行う。

つぎに、実施の形態１の場合と同様にして、テクスチャー２が形成されたｎ型半導体基板１の受光面側に真性のシリコン系薄膜３を成膜する（図２７）。

つぎに、実施の形態１の場合と同様にして、ｎ型シリコン系薄膜４をｎ型半導体基板１の受光面側に成膜する（図２７）。

つぎに、実施の形態１の場合と同様にして、ｎ型半導体基板１の裏面側に真性のシリコン系薄膜１１を成膜する（図２７）。真性のシリコン系薄膜１１の表面は、テクスチャー１０の形状に沿った凹凸形状とされる。

つぎに、実施の形態１の場合と同様にして、ｎ型シリコン系薄膜１２を真性のシリコン系薄膜１１上に成膜する（図２７）。ｎ型シリコン系薄膜１２の表面は、テクスチャー１０の形状に沿った凹凸形状とされる。

つぎに、実施の形態１の場合と同様にして、ｎ型半導体基板１の受光面側に、反射防止膜５を成膜する（図２７）。

上記の製造工程を実施することにより、実施の形態１において図１０に示した構造が形成される。以降は、実施の形態１の場合と同様の工程を行うことにより、図１および図２に示される太陽電池が作成される。

上述したように、実施の形態２によれば、エッチングペーストを利用したｎ型半導体接合領域２２のパターニング工程後のシリコン（１００）面に対して、高温加熱状態のアルカリ性エッチング液を用いたエッチングを行うことにより、ｎ型半導体接合領域２２のシリコン表面をシリコン（１１１）面を主として形成されるテクスチャー面にする。これにより、ｎ型半導体接合領域２２のパターニング工程において露出されるｎ型半導体基板１の裏面の表面平坦性の低下の影響を抑制することができ、太陽電池特性を向上させることができる。

また、実施の形態２においては、ｎ型電極１５が形成されるｎ型シリコン系薄膜１２の表面積が増大するため、太陽電池の面方向における電極形成領域の表面積を広くすることなく、ｎ型シリコン系薄膜１２とｎ型電極１５との密着力を向上させて、ｎ型シリコン系薄膜１２とｎ型電極１５との間のコンタクト抵抗を低減できる。

また、実施の形態２によれば、ウェットエッチング処理によるテクスチャー形成処理の回数を２回から１回に減らすことができるため、製造工程の簡略化を図ることができる。さらに、ｎ型半導体接合領域２２のパターニング工程までに受ける、受光面側に対してのウェットエッチング処理でのエッチングダメージの影響を無視できる。

したがって、実施の形態２によれば、構造の自由度および光電変換効率に優れた太陽電池が簡便な工程で得られる。

また、上記の実施の形態で説明した構成を有する太陽電池セルを複数形成し、隣接する太陽電池セル同士を電気的に直列または並列に接続することにより、良好な光閉じ込め効果を有し、光電変換効率に優れた太陽電池モジュールが実現できる。この場合は、例えば隣接する太陽電池セルの一方のｐ型電極１４と他方のｎ型電極１５とを電気的に接続すればよい。

以上のように、本発明にかかる太陽電池は、構造の自由度および光電変換効率に優れた太陽電池に有用である。

１ ｎ型半導体基板、２ テクスチャー、３ 真性のシリコン系薄膜、４ ｎ型シリコン系薄膜、５ 反射防止膜、６ 真性のシリコン系薄膜、７ ｐ型シリコン系薄膜、８ 犠牲層、１０ テクスチャー、１１ 真性のシリコン系薄膜、１２ ｎ型シリコン系薄膜、１３ 透明導電膜、１４ ｐ型電極、１５ ｎ型電極、２１ ｐ型半導体接合領域、２２ ｎ型半導体接合領域、３１，４１，５１，６１ パターニングマスク、３２，４２，５２，６２ 開口部、３３，４３ アライメントマーク用開口部、４４，５４，６３ アライメントマーク、３４，４５，５５ エッチングペースト、５３ アライメントマーク形成部。

Claims (15)

1. 第１導電型の結晶系半導体基板と、
   第１導電型の第１半導体層と第１電極とが前記結晶系半導体基板における受光面と反対側の裏面上の一部にこの順で積層された第１導電型接合領域と、
   第２導電型の第２半導体層と第２電極とが前記結晶系半導体基板の裏面上の前記第１導電型接合領域と異なる領域にこの順で形成された第２導電型接合領域と、
   を備え、
   前記第１導電型接合領域または前記第２導電型接合領域における前記結晶系半導体基板の裏面にテクスチャー構造が形成されていること、
   を特徴とする太陽電池。
2. 前記結晶系半導体基板が、基板の面方位が（１００）面であるシリコン基板であり、
   前記マイクロピラミッドは、（１１１）面を主として形成されること、
   を特徴とする請求項１に記載の太陽電池。
3. 前記テクスチャー構造は、高さが０．７μｍ以上１８．０μｍ以下、底辺長が１μｍ〜３０μｍのマイクロピラミッドがランダムに形成されていること、
   を特徴とする請求項１または２に記載の太陽電池。
4. 前記第１電極および前記第２電極が、金属めっき電極であること、
   を特徴とする請求項１から３のいずれか１つに記載の太陽電池。
5. 前記第１導電型接合領域および前記第２導電型接合領域のうち、前記テクスチャー構造が形成された接合領域の前記結晶系半導体基板の裏面上に、真性の半導体層を介して第１半導体層または第２半導体層が形成されること、
   を特徴とする請求項１から４のいずれか１つに記載の太陽電池。
6. 前記第１半導体層と前記第１電極との間、および前記第２半導体層と前記第２電極との間に透明導電層が形成されること、
   を特徴とする請求項１から５のいずれか１つに記載の太陽電池。
7. 第１導電型または第２導電型の結晶系半導体基板の受光面と反対側の裏面の全面に第１導電型の第１半導体層を形成する第１工程と、
   前記結晶系半導体基板の裏面に形成された前記第１半導体層の一部をエッチングペーストを用いたエッチングにより除去して前記第１半導体層をパターニングし、前記結晶系半導体基板の裏面を露出させる第２工程と、
   前記露出した前記結晶系半導体基板の裏面に対してさらにウェットエッチングを実施して、前記露出した前記結晶系半導体基板の裏面にテクスチャー構造を形成する第３工程と、
   前記露出して前記テクスチャー構造が形成された前記結晶系半導体基板の裏面に第２導電型の第２半導体層を形成する第４工程と、
   前記第１半導体層上に第１電極を形成する第５工程と、
   前記第２半導体層上に第２電極を形成する第６工程と、
   を含むことを特徴とする太陽電池の製造方法。
8. 前記結晶系半導体基板が、基板の面方位が（１００）面であるシリコン基板であり、
   前記マイクロピラミッドは、（１１１）面を主として形成されること、
   を特徴とする請求項７に記載の太陽電池の製造方法。
9. 前記テクスチャー構造は、高さが０．７μｍ以上１８．０μｍ以下、底辺長が１μｍ〜３０μｍのマイクロピラミッドがランダムに形成されていること、
   を特徴とする請求項７または８に記載の太陽電池の製造方法。
10. 前記第１電極および前記第２電極が、金属めっき電極であること、
    を特徴とする請求項７から９のいずれか１つに記載の太陽電池の製造方法。
11. 前記第２工程では、前記第１半導体層上に犠牲層を形成し、前記犠牲層上における前記第１半導体層の一部上に前記エッチングペーストを塗布すること、
    を特徴とする請求項７から１０のいずれか１つに記載の太陽電池の製造方法。
12. 前記第４工程と、前記第５工程および前記第６工程との間に、
    前記結晶系半導体基板の裏面側の全面に透明電極層を形成する工程と、
    前記透明電極層の一部の領域をエッチングペーストを用いたエッチングにより除去して前記透明電極層をパターニングし、前記透明電極層における前記第１半導体層上の領域と前記第２半導体層上の領域とを電気的に分離する工程と、
    を有することを特徴とする請求項７から１１のいずれか１つに記載の太陽電池の製造方法。
13. 前記結晶系半導体基板の受光面のみにテクスチャー構造を形成する工程を有すること、
    を特徴とする請求項７から１２のいずれか１つに記載の太陽電池の製造方法。
14. 前記第３工程では、前記結晶系半導体基板の裏面にテクスチャー構造を形成する際に、前記露出した前記結晶系半導体基板の裏面と前記結晶系半導体基板の受光面とを同一のエッチング液により同時にウェットエッチングして前記結晶系半導体基板の受光面にテクスチャー構造を形成すること、
    を特徴とする請求項７から１２のいずれか１つに記載の太陽電池の製造方法。
15. 請求項１から６のいずれか１つに記載の太陽電池の少なくとも２つ以上が電気的に直列または並列に接続されてなること、
    を特徴とする太陽電池モジュール。