JP2015095484A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2015095484A
JP2015095484A JP2013232371A JP2013232371A JP2015095484A JP 2015095484 A JP2015095484 A JP 2015095484A JP 2013232371 A JP2013232371 A JP 2013232371A JP 2013232371 A JP2013232371 A JP 2013232371A JP 2015095484 A JP2015095484 A JP 2015095484A
Authority
JP
Japan
Prior art keywords
epitaxial layer
type epitaxial
type
region
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013232371A
Other languages
English (en)
Other versions
JP6302216B2 (ja
Inventor
克己 永久
Katsumi Nagahisa
克己 永久
酒井　敦
Atsushi Sakai
敦 酒井
有江　寛之
Hiroyuki Arie
寛之 有江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013232371A priority Critical patent/JP6302216B2/ja
Priority to US14/528,724 priority patent/US9437644B2/en
Priority to CN201410643783.5A priority patent/CN104637966A/zh
Publication of JP2015095484A publication Critical patent/JP2015095484A/ja
Application granted granted Critical
Publication of JP6302216B2 publication Critical patent/JP6302216B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

【課題】感度が高くかつブルーミングが抑制された信頼性の高い画像を得ることが可能な、光電変換素子を備える半導体装置およびその製造方法を提供する。
【解決手段】半導体基板ＰＳＢ１と、第１のｐ型エピタキシャル層ＰＥ１と、第２のｐ型エピタキシャル層ＰＥ２と、第１の光電変換素子ＰＤ１とを備えている。第１のｐ型エピタキシャル層ＰＥ１は半導体基板ＰＳＢ１の主表面上に形成されている。第２のｐ型エピタキシャル層ＰＥ２は第１のｐ型エピタキシャル層ＰＥ１の上面を覆うように形成されている。第１の光電変換素子ＰＤ１は第２のｐ型エピタキシャル層ＰＥ２内に形成されている。第１および第２のｐ型エピタキシャル層ＰＥ２はシリコンにより形成され、第１のｐ型エピタキシャル層ＰＥ１は第２のｐ型エピタキシャル層ＰＥ２よりもｐ型不純物濃度が高い。
【選択図】図４

Description

本発明は、半導体装置およびその製造方法に関し、特に光電変換素子を有する半導体装置およびその製造方法に関するものである。
ＣＣＤ（Charge Coupled Device）イメージセンサおよびＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサのような半導体撮像デバイスにおいては、高画質を供給するために高いＳ／Ｎ比を有することが要求される。すなわちＳ（信号）を大きくするために高い飽和信号レベルおよび光信号に対する高い感度を有することが要求され、Ｎ（ノイズ）を小さくするためにいわゆる暗電流の値が低いことが要求される。
上記の半導体撮像デバイスにおいては、入力信号に対する感度を高めるために、入力された光が光電変換された電子を光電変換素子内に収集する効率を高めることが必要となる。しかし特に長波長域の光信号は画素領域内を深くまで進入しやすく光電変換が起こりにくいため、光電変換素子が光を収集する効率が低下する場合がある。
また一の光電変換素子に供給され画素領域内を深くまで進入する光は、たとえば半導体撮像デバイスが形成される基板内にまで進んだところで光電変換されれば、その光電変換された電子は基板内を介してたとえば一の光電変換素子に隣接する他の光電変換素子の方へ漏れる可能性がある。飽和信号レベルを超える高いレベルの光信号が入力された場合も同様に、光信号が入力された一の光電変換素子に隣接する他の光電変換素子に電子が漏えいする可能性がある。このような電子の漏えいであるいわゆるブルーミングが起これば、一の光電変換素子の電子の検出感度が低下するとともに、他の光電変換素子が過剰な電子を検出するために検出信号にノイズが増加するため、Ｓ／Ｎ比の低下を招く。
このような現象を抑制するための技術が、たとえば特開２００８−９１７８１号公報（特許文献１）、特開２００７−１３１７７号公報（特許文献２）および特開２００８−９８６０１号公報（特許文献３）に開示されている。
特開２００８−９１７８１号公報 特開２００７−１３１７７号公報 特開２００８−９８６０１号公報
光電変換素子が収集可能な電子を供給する光電変換が起こり得る領域を深く形成することにより、光電変換の効率が高められる。上記各特許文献においては上記領域をエピタキシャル層として形成することにより、たとえば上記領域をイオン注入技術により形成する場合に比べて深く形成することを可能とし、光電変換が可能な領域を深く形成している。しかし上記各特許文献には以下のような課題が存在する。
特許文献１においてはｐ型半導体基板上に形成されたｎ型半導体層内に光電変換部が形成されている。この場合にはｎ型半導体層内を正孔が少数キャリアとして光電変換部に向かって移動するが、正孔は電子に比べて移動度が小さく移動中に再結合が起こる確率が高い。このため光電変換部の電気信号の感度が低下する可能性がある。
特許文献２においてはシリコン基板上にシリコンゲルマニウムのエピタキシャル層が形成されているが、このように基板と異なる材質の薄膜が形成されれば、両者の界面において生成再結合が促進されることにより、リーク電流が発生し、またＣＭＯＳイメージセンサの感度が低下する可能性がある。
特許文献３においては基板上にｐ型エピタキシャル層が１層のみ形成されている。この場合、エピタキシャル層を深く形成することにより赤色フィルタからエピタキシャル層内に入った光の変換する割合は向上できるが、他の課題、たとえばブルーミングを抑制する効果が低下する課題を解決できない可能性がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態に係る半導体装置は、半導体基板と、第１のｐ型エピタキシャル層と、第２のｐ型エピタキシャル層と、第１の光電変換素子とを備えている。第１のｐ型エピタキシャル層は半導体基板の主表面上に形成されている。第２のｐ型エピタキシャル層は第１のｐ型エピタキシャル層の上面を覆うように形成されている。第１の光電変換素子は第２のｐ型エピタキシャル層内に形成されている。第１および第２のｐ型エピタキシャル層はシリコンにより形成され、第１のｐ型エピタキシャル層は第２のｐ型エピタキシャル層よりもｐ型不純物濃度が高い。
他の実施の形態に係る半導体装置は、半導体基板と、埋め込み不純物層と、ｐ型エピタキシャル層と、第１の光電変換素子とを備えている。埋め込み不純物層は半導体基板内に形成されている。ｐ型エピタキシャル層は埋め込み不純物層上に形成されている。第１の光電変換素子はｐ型エピタキシャル層内に形成されている。埋め込み不純物層およびｐ型エピタキシャル層はシリコンにより形成され、埋め込み不純物層はｐ型エピタキシャル層よりもｐ型不純物濃度が高い。
一実施の形態に係る半導体装置の製造方法は、まず主表面を有する半導体基板が準備される。上記主表面上に第１のｐ型エピタキシャル層が形成される。上記第１のｐ型エピタキシャル層の上面を覆うように第２のｐ型エピタキシャル層が形成される。上記第２のｐ型エピタキシャル層内に第１の光電変換素子が形成される。上記第１および第２のｐ型エピタキシャル層はシリコンにより形成され、第１のｐ型エピタキシャル層は第２のｐ型エピタキシャル層よりもｐ型不純物濃度が高い。
本発明の一実施の形態によれば、第２のｐ型エピタキシャル層により、より深い領域にて起こった光電変換で得られた電子を光電変換素子が検出することにより第１の光電変換素子を高い感度で駆動させることができるとともに、第１のｐ型エピタキシャル層が、ブルーミングを抑制するための障壁として用いられる。その結果、Ｓ／Ｎ比を向上し、得られる画像の信頼性を高めることができる。
本発明の他の実施の形態においては一実施の形態の第１のｐ型エピタキシャル層が埋め込み不純物層に、一実施の形態の第２のｐ型エピタキシャル層がｐ型エピタキシャル層に置き換わっているが、基本的に一実施の形態と同様の効果を奏する。
本発明の一実施の形態の製造方法によれば、形成される半導体装置は、第２のｐ型エピタキシャル層により、より深い領域にて起こった光電変換で得られた電子を光電変換素子が検出することにより第１の光電変換素子を高い感度で駆動させることができるとともに、第１のエピタキシャル層が、ブルーミングを抑制するための障壁として用いられる。その結果、Ｓ／Ｎ比を向上し、得られる画像の信頼性を高めた半導体装置を提供することができる。
一実施の形態に係る半導体装置であってウェハの状態を示す概略平面図である。 図１の点線で囲まれた領域ＩＩの概略図である。 図２の画素部の構成を示す概略平面図である。 実施の形態１における画素部の構成を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第６工程を示す概略断面図である。 実施の形態１の比較例における画素部の構成を示す概略断面図である。 光電変換が起こる深さと、電子の収集効率との関係を、光の波長別に示すグラフである。 実施の形態１と比較例との、赤色光と緑色光とのそれぞれからの電子の収集効率を示すグラフである。 第２のｐ型エピタキシャル層の膜厚と内部量子効率との関係を示すグラフである。 基板中の欠陥の形成有無別の、第２のｐ型エピタキシャル層の膜厚と、内部量子効率および電子クロストークとの関係を示すグラフである。 実施の形態２における画素部の構成を示す概略断面図である。 実施の形態２における半導体装置の製造方法の第１工程を示す概略断面図である。 実施の形態２における半導体装置の製造方法の第２工程を示す概略断面図である。 実施の形態２における半導体装置の製造方法の第３工程を示す概略断面図である。 実施の形態２における半導体装置の製造方法の第４工程を示す概略断面図である。 実施の形態２における半導体装置の製造方法の第５工程を示す概略断面図である。 実施の形態３における画素部の構成を示す概略断面図である。 実施の形態３における半導体装置の製造方法の第１工程を示す概略断面図である。 実施の形態３における半導体装置の製造方法の第２工程を示す概略断面図である。 実施の形態３における半導体装置の製造方法の第３工程を示す概略断面図である。 実施の形態３における半導体装置の製造方法の第４工程を示す概略断面図である。 実施の形態４における画素部の構成を示す概略断面図である。 実施の形態４における半導体装置の製造方法の第１工程を示す概略断面図である。 実施の形態４における半導体装置の製造方法の第２工程を示す概略断面図である。 実施の形態５における画素部の構成を示す概略断面図である。 実施の形態６における画素部の構成を示す概略断面図である。 実施の形態７における画素部の構成を示す概略断面図である。 実施の形態７における半導体装置の製造方法の一工程を示す概略断面図である。 実施の形態８における画素部の構成を示す概略断面図である。 実施の形態９における画素部の構成を示す概略断面図である。 実施の形態９における半導体装置の製造方法の第１工程を示す概略断面図である。 実施の形態９における半導体装置の製造方法の第２工程を示す概略断面図である。 実施の形態９における半導体装置の製造方法の第３工程を示す概略断面図である。 実施の形態１０における画素部の構成を示す概略断面図である。 実施の形態１０における半導体装置の製造方法の第１工程を示す概略断面図である。 実施の形態１０における半導体装置の製造方法の第２工程を示す概略断面図である。 実施の形態１０における半導体装置の製造方法の第３工程を示す概略断面図である。 実施の形態１１における画素部の構成を示す概略断面図である。 実施の形態１１における半導体装置の製造方法の第１工程を示す概略断面図である。 実施の形態１１における半導体装置の製造方法の第２工程を示す概略断面図である。 一実施の形態に係る半導体装置における画素部の構成の要点を示す概略断面図である。
以下、一実施の形態について図に基づいて説明する。
（実施の形態１）
まず一実施の形態の半導体装置の半導体基板の主表面における各素子形成領域の配置について図１〜図３を用いて説明する。
図１を参照して、半導体装置は、半導体基板ＳＵＢをベースとする半導体ウェハＳＣＷに形成されている。半導体ウェハＳＣＷには、複数の半導体撮像デバイスが形成されるチップ領域ＩＭＣが形成されている。複数のチップ領域ＩＭＣの各々は矩形の平面形状を有し、行列状に配置されている。また複数のチップ領域ＩＭＣの間には、ダイシングライン領域ＤＬＲが形成されている。
図２を参照して、各々のチップ領域ＩＭＣは画素部と周辺回路部とを有している。画素部はチップ領域ＩＭＣの中央部に形成され、周辺回路部は画素部の周囲を取り囲む領域に形成されている。
図３を参照して、画素部は転送トランジスタＴＭＩと、増幅トランジスタＡＭＩと、選択トランジスタＳＭＩとを主に有しており、これらにより構成されるいわゆる固体撮像素子が複数、たとえば行列状に配置されている。なお図３においては複数の転送トランジスタＴＭＩが行列状に配置されているのに対し、増幅トランジスタＡＭＩおよび選択トランジスタＳＭＩは１つのみ示されているが、複数の増幅トランジスタＡＭＩおよび選択トランジスタＳＭＩが行列状に配置されていてもよい。
転送トランジスタＴＭＩは、転送ゲートＴｘと、フォトダイオードＰＤと、容量領域ＦＤとを有している。転送ゲートＴｘは転送トランジスタＴＭＩのゲート電極として機能する領域である。フォトダイオードＰＤは、受けた光を光電変換により電気信号すなわち電子などの電荷に変換するための光電変換素子である。フォトダイオードＰＤの一部は光を受けることにより電荷を供給する領域であるため、いわゆる転送トランジスタＴＭＩ全体をＭＯＳ（Metal Oxide Semiconductor）トランジスタと見れば、フォトダイオードＰＤはそのソース領域に相当する。容量領域ＦＤはフォトダイオードＰＤが供給する電荷を電気信号（電圧）に変換して他のトランジスタ（後述するようにたとえば増幅トランジスタＡＭＩ）に転送するため、一般のＭＯＳトランジスタのドレイン領域に相当する。このため転送トランジスタＴＭＩは全体で、ＭＯＳトランジスタと同様の構成を有するトランジスタと考えることができる。
増幅トランジスタＡＭＩは、フォトダイオードＰＤの光電変換による信号電荷を増幅するためのＭＯＳトランジスタである。転送トランジスタＴＭＩは、フォトダイオードＰＤにおいて変換され蓄積された信号電荷を増幅トランジスタＡＭＩに転送するためのＭＯＳトランジスタである。選択トランジスタＳＭＩは、行列状に配置された画素が接続される行選択線のうち任意の１行を選択し、当該１行の行選択線に接続される画素を選択するためのＭＯＳトランジスタである。
各トランジスタＴＭＩ，ＡＭＩ，ＳＭＩ（増幅トランジスタＡＭＩおよび選択トランジスタＳＭＩが形成される活性領域ＡＣＲを含む）の周囲を取り囲むように、分離領域としてのトレンチ分離ＴＩが形成されている。
次に、図４を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの構成について詳細に説明する。
図４は図３のＩＩＩ−ＩＩＩ線に沿う部分の概略断面図である。図４を参照して、図３に示すフォトダイオードＰＤを含む転送トランジスタＴＭＩは、図１の半導体基板ＳＵＢに相当するｐ型基板ＰＳＢ１の主表面Ｓ１上に形成されている。ｐ型基板ＰＳＢ１はｐ型のたとえばシリコン基板である。
ｐ型基板ＰＳＢ１の主表面Ｓ１上には、いわゆるエピタキシャル成長により形成された第１のｐ型エピタキシャル層ＰＥ１が形成されている。第１のｐ型エピタキシャル層ＰＥ１の上面を覆うように、いわゆるエピタキシャル成長により形成された第２のエピタキシャル層ＰＥ２が形成されている。なお図４においては特に図の左側の領域に形成された第１のｐ型エピタキシャル層ＰＥ１の上面を覆うように第２のエピタキシャル層ＰＥ２が形成されている。第１のエピタキシャル層ＰＥ１および第２のエピタキシャル層ＰＥ２はいずれもシリコンにより形成されている。第１のｐ型エピタキシャル層ＰＥ１は第２のｐ型エピタキシャル層ＰＥ２よりもｐ型不純物濃度が高く、特に本実施の形態においては第１のｐ型エピタキシャル層ＰＥ１はｐ型基板ＰＳＢ１のｐ型不純物濃度よりも高くなっていてもよい。また第１のエピタキシャル層ＰＥ１よりも第２のエピタキシャル層ＰＥ２の方が厚く形成されている。
第２のエピタキシャル層ＰＥ２には第１画素領域ＲＰｘと第２画素領域ＧＰｘとの２つの画素領域が、ｐ型基板ＰＳＢ１の主表面Ｓ１に沿う方向に並ぶように形成されている。第１画素領域ＲＰｘと第２画素領域ＧＰｘとの周囲は、特に第２のｐ型エピタキシャル層ＰＥ２の表面に比較的近い浅い領域において、トレンチ分離ＴＩに囲まれている。つまり第１画素領域ＲＰｘと第２画素領域ＧＰｘとは、両者の間に挟まれるトレンチ分離ＴＩにより、互いに電気的に分離されている。
第１画素領域ＲＰｘと第２画素領域ＧＰｘとのそれぞれには、第２のｐ型エピタキシャル層ＰＥ２の（図４の上側の）表面に転送トランジスタＴＭＩが形成されている。第１画素領域ＲＰｘの転送トランジスタＴＭＩは、フォトダイオードＰＤ１（第１の光電変換素子）と、容量領域ＦＤと、ゲート絶縁膜ＧＩと、転送ゲートＴｘとを主に有している。
フォトダイオードＰＤ１は、第２のｐ型エピタキシャル層ＰＥ２の表面に形成された表面ｐ型領域ＳＰＲの真下に形成されており、言い換えればフォトダイオードＰＤ１は第２のｐ型エピタキシャル層ＰＥ２内に埋め込まれるように形成されている。容量領域ＦＤは第２のエピタキシャル層ＰＥ２の表面に、フォトダイオードＰＤ１とは互いに距離を隔てて配置されている。転送ゲートＴｘは、フォトダイオードＰＤ１と容量領域ＦＤとに挟まれる第２のエピタキシャル層ＰＥ２の表面上に、ゲート絶縁膜ＧＩを介在して形成されている。
なお表面ｐ型領域ＳＰＲはフォトダイオードＰＤ１の真上に形成された、第２のｐ型エピタキシャル層ＰＥ２よりもｐ型不純物濃度が高い領域であり、ガードリングＧＲは第２のｐ型エピタキシャル層ＰＥ２の表面かつフォトダイオードＰＤ１（トレンチ分離ＴＩ）の側部に形成された、第２のｐ型エピタキシャル層ＰＥ２よりもｐ型不純物濃度が高い領域である。これらの各領域ＳＰＲ，ＧＲはいずれも、フォトダイオードＰＤ１の近傍における空乏層の広がりおよび光電子の再結合（消滅）を抑制するために形成されている。
第２画素領域ＧＰｘの転送トランジスタＴＭＩは、第１画素領域ＲＰｘの転送トランジスタＴＭＩを構成するフォトダイオードＰＤ１の代わりにフォトダイオードＰＤ２（第２の光電変換素子）が形成されている点を除き、第１画素領域ＲＰｘの転送トランジスタＴＭＩと基本的に同様の構成を有している。したがってフォトダイオードＰＤ２も、フォトダイオードＰＤ１と同様に第２のｐ型エピタキシャル層ＰＥ２内に埋め込まれるように形成されている。
なおフォトダイオードＰＤ１，ＰＤ２および容量領域ＦＤは、第２のｐ型エピタキシャル層ＰＥ２内にｎ型不純物領域として形成されており、これらがそれぞれｎ型ＭＯＳトランジスタのソース領域およびドレイン領域として機能する。フォトダイオードＰＤ１は受光した光を光電変換する機能を持つデバイスではあるが、受光した光が電子に変換される事象（光電変換）自体は必ずしもｎ型不純物領域であるフォトダイオードＰＤ１で起こる必要はなく、後述するようにそれ以外のｐ型エピタキシャル層ＰＥ２およびｐ型基板ＰＳＢ１内でも起こり得る。ただし上記のｎ型不純物領域では光から変換された電子を収集する役割を有するため、ここではフォトダイオードＰＤ１，ＰＤ２とは光電変換により生じた電子を収集する領域を意味するものと定義する。
図３においては、図４のフォトダイオードＰＤ１とフォトダイオードＰＤ２との双方がフォトダイオードＰＤと記名されている。フォトダイオードＰＤ１とフォトダイオードＰＤ２とはその受光する光の平均波長が異なっている。
具体的には、フォトダイオードＰＤ１には図示されない赤色のカラーフィルタが取り付けられている。このためフォトダイオードＰＤ１に向けて照射される光は赤色のカラーフィルタを通して赤色の光として受光される。同様に、フォトダイオードＰＤ２には図示されないたとえば緑色のカラーフィルタが取り付けられている。このためフォトダイオードＰＤ２に向けて照射される光は緑色のカラーフィルタを通して緑色の光として受光される。なおフォトダイオードＰＤ２には緑色のカラーフィルタの代わりに青色のカラーフィルタが取り付けられてもよい。
このように、フォトダイオードＰＤ１の受光可能な光は赤色の光であり、その平均波長は比較的長い（可視光の中では最も長い）。これに対してフォトダイオードＰＤ２は、フォトダイオードＰＤ１の受光可能な光の平均波長より短い平均波長の光（緑色または青色の光）を受光する。第１画素領域ＲＰｘと第２画素領域ＧＰｘとがｐ型基板ＰＳＢ１の主表面Ｓ１に沿う方向に並ぶように配置されているため、フォトダイオードＰＤ１とフォトダイオードＰＤ２とはｐ型基板ＰＳＢ１の主表面Ｓ１に沿う方向に並ぶように配置されている。
第２画素領域ＧＰｘにおいては、フォトダイオードＰＤ２の下において第２のエピタキシャル層ＰＥ２内に第１の注入領域ＰＪ１（第１のｐ型不純物領域）が形成されている。第１の注入領域ＰＪ１は、いわゆるイオン注入技術により第１のｐ型エピタキシャル層ＰＥ１の上面を覆うように（第１のｐ型エピタキシャル層ＰＥ１の上面と接するように）形成されており、第２のｐ型エピタキシャル層ＰＥ２よりもｐ型不純物濃度が高くなるように形成されている。
一方、上記のようにフォトダイオードＰＤ１を含む第１画素領域ＲＰｘとフォトダイオードＰＤ２を含む第２画素領域ＧＰｘとの境界部には、両領域を電気的に分離するトレンチ分離ＴＩが形成されるが、第２のｐ型エピタキシャル層ＰＥ２内のトレンチ分離ＴＩの真下には第２の注入領域ＰＪ２（第２のｐ型不純物領域）が形成されている。第２の注入領域ＰＪ２はいわゆるイオン注入技術により形成されている。第２の注入領域ＰＪ２は第２のｐ型エピタキシャル層ＰＥ２よりもｐ型不純物濃度が高くなるように形成されている。
第２画素領域ＧＰｘに形成される第１の注入領域ＰＪ１は図の左右方向に関して第１画素領域ＲＰｘと第２画素領域ＧＰｘとの境界部にまで延びていることが好ましく、その場合、当該境界部における第１の注入領域ＰＪ１の上面に達するように（第１の注入領域ＰＪ１の上面において第１の注入領域ＰＪ１と互いに接触するように）第２の注入領域ＰＪ２が形成される。さらに第２の注入領域ＰＪ２は、その最上部においてその真上のトレンチ分離ＴＩと互いに接触するように形成されることが好ましい。言い換えれば第２の注入領域ＰＪ２は、第１画素領域ＲＰｘと第２画素領域ＧＰｘとの境界部において、第１の注入領域ＰＪ１とトレンチ分離ＴＩとの間に挟まれながらこれらを互いに接続するように形成されることが好ましい。
ただし第１の注入領域ＰＪ１は第２画素領域ＧＰｘと、第１画素領域ＲＰｘと第２画素領域ＧＰｘとの境界部のみに形成され、第１画素領域ＲＰｘには形成されないことが好ましい。第１の注入領域ＰＪ１が第２画素領域ＧＰｘにおける第２のｐ型エピタキシャル層ＰＥ２内のうち最も下側（ｐ型基板ＰＳＢ１側）に形成されることにより、見かけ上第２画素領域ＧＰｘにおける第２のｐ型エピタキシャル層ＰＥ２は第１画素領域ＲＰｘにおける第２のｐ型エピタキシャル層ＰＥ２よりも厚みが薄くなっている。
第２のｐ型エピタキシャル層ＰＥ２は、第１のｐ型エピタキシャル層ＰＥ１ならびに第１および第２の注入領域ＰＪ１，ＰＪ２よりｐ型不純物濃度を低くすることにより、その内部に残留する欠陥密度がなるべく低くなるように制御されている。一方、ｐ型基板ＰＳＢ１内の欠陥密度はなるべく高くなるように制御されている。そのため、ｐ型基板ＰＳＢ１に残留する欠陥密度は、第２のｐ型エピタキシャル層ＰＥ２の欠陥密度よりも高くなっている。
ｐ型基板ＰＳＢ１内には、微小欠陥Ｄ１と拡張欠陥Ｄ２ａとが（複数）混在するように形成されており、上記の欠陥密度とは、微小欠陥Ｄ１と拡張欠陥Ｄ２ａとの双方の欠陥の密度、または拡張欠陥Ｄ２ａ単独の欠陥密度を示している。
ｐ型基板ＰＳＢ１内の欠陥密度は、ｐ型基板ＰＳＢ１内の少数キャリアである電子のライフタイムがｐ型エピタキシャル層ＰＥ２内の電子のキャリアライフタイムよりも十分短くなるように、たとえば１０ｎｓ以上５００ｎｓ以下となるように制御されることが好ましい。
微小欠陥Ｄ１はＢＭＤ（Bulk Micro Defect）と呼ばれるｐ型基板ＰＳＢ１内の微小な酸素析出の核が熱処理により成長したものである。拡張欠陥Ｄ２ａはｐ型基板ＰＳＢ１内にアルゴンやシリコンなどの不純物元素がイオン注入技術により導入された状態でｐ型基板ＰＳＢ１が熱処理されることにより形成された、当該導入された不純物元素による欠陥（第２の拡張欠陥）である。
次に図５〜図１０を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの製造方法を説明する。なお図５〜図１０においては図４と同一領域のプロセスを示している。
図５を参照して、まずｐ型のたとえばシリコン基板である、主表面Ｓ１を有するｐ型基板ＰＳＢ１が準備される。ｐ型基板ＰＳＢ１内に含まれるホウ素などのｐ型不純物濃度は５Ｅ１４ｃｍ-3以上１Ｅ１６ｃｍ-3以下であることが好ましく、後述する第２のｐ型エピタキシャル層ＰＥ２内のｐ型不純物濃度と同等の不純物濃度となるようにｐ型基板ＰＳＢ１が形成される。このｐ型基板ＰＳＢ１に一般公知の方法により熱処理を施すことにより、ｐ型基板ＰＳＢ１内の酸素がたとえばＢＭＤを形成するための核である微小欠陥核Ｄｃ１として形成される。形成された複数の微小欠陥核Ｄｃ１は、ｐ型基板ＰＳＢ１内に散在される。
図６を参照して、ｐ型基板ＰＳＢ１の主表面Ｓ１の上方から、通常のイオン注入技術を用いてｐ型基板ＰＳＢ１内にたとえばシリコンまたはアルゴンの不純物元素が導入される。その後再度、ｐ型基板ＰＳＢ１に一般公知の方法により熱処理が施されることにより、導入されたシリコンまたはアルゴンの不純物元素はたとえばいわゆる転位ループなどの拡張欠陥Ｄ２ａが埋め込まれるように形成される。また微小欠陥核Ｄｃ１はこの熱処理により成長して微小欠陥Ｄ１となる。
ここでイオン注入技術により導入される不純物元素のドーズ量は拡張欠陥が形成されるのに十分な量、たとえば５Ｅ１４ｃｍ-2以上とすることが好ましい。
図７を参照して、ｐ型基板ＰＳＢ１の主表面Ｓ１上に（主表面Ｓ１の上面に接するように）、通常のエピタキシャル成長によりシリコンからなる第１のｐ型エピタキシャル層ＰＥ１が形成される。第１のｐ型エピタキシャル層ＰＥ１にはｐ型不純物としてたとえばホウ素が含まれる。このホウ素の濃度はたとえば４Ｅ１７ｃｍ-3以上１Ｅ２０ｃｍ-3以下とすることが好ましい。また第１のｐ型エピタキシャル層ＰＥ１の厚みは０．５μｍ以上３μｍ以下とすることが好ましく、中でも１μｍ以上２μｍ以下とすることがより好ましい。
図８を参照して、第１のｐ型エピタキシャル層ＰＥ１の上面を覆うように、シリコンからなる第２のｐ型エピタキシャル層ＰＥ２が形成される。第２のｐ型エピタキシャル層ＰＥ２にもｐ型不純物としてたとえばホウ素が含まれる。このホウ素の濃度はたとえば５Ｅ１４ｃｍ-3以上１Ｅ１６ｃｍ-3以下とすることが好ましく、ｐ型基板ＰＳＢ１内に含まれるホウ素の濃度と同等とすることが好ましい。第２のｐ型エピタキシャル層ＰＥ２の厚みはフォトダイオードＰＤ１が収集する赤い光からの孔電子の収集感度を決定するものであり半導体撮像デバイスの設計思想により変化するものであるが、基本的にＩＲ（InfraRed）カットフィルタを挿入する可視光イメージセンサの場合、２μｍ以上６μｍ以下とすることが好ましく、中でも３μｍ以上５μｍ以下とすることがより好ましい。
上記のように微小欠陥Ｄ１および注入欠陥Ｄ２ａが形成されることにより、ｐ型基板ＰＳＢ１の欠陥密度は第２のｐ型エピタキシャル層ＰＥ２の欠陥密度よりも高くなる。
次に、第２のｐ型エピタキシャル層ＰＥ２の上側の表面に浅い凹部が形成される。ここで浅い凹部とは第２のｐ型エピタキシャル層ＰＥ２の下の第１のｐ型エピタキシャル層ＰＥ１に達しない程度に浅い凹部を意味し、たとえば１５０ｎｍ以上４００ｎｍ以下の深さを有する溝を形成することが好ましい。また凹部は、平面視において第１画素領域ＲＰｘおよび第２の画素領域ＧＰｘを取り囲む（トレンチ分離ＴＩが形成される）領域に形成される。
その後、たとえば通常のＣＶＤ（Chemical Vapor Deposition）法を用いて、上記凹部の内部にたとえばシリコン酸化膜などの絶縁膜が充填される。第２のｐ型エピタキシャル層ＰＥ２上の絶縁膜はＣＭＰ（Chemical Mechanical Polishing）により除去される。これによりトレンチ分離ＴＩが形成される。
図９を参照して、通常の写真製版技術により、トレンチ分離ＴＩに囲まれた第１画素領域ＲＰｘにのみフォトレジストＰＨＲ（感光体）のマスクパターンが形成される。このマスクパターンは第１画素領域ＲＰｘと第２画素領域ＧＰｘとの境界部の一部を含むように形成されてもよい。
次に、フォトレジストＰＨＲのマスクパターンを用いて、通常のイオン注入技術により、第２のｐ型エピタキシャル層ＰＥ２内の第２画素領域ＧＰｘにおけるフォトダイオードＰＤ２が形成されるべき領域の下において、第１のｐ型エピタキシャル層ＰＥ１の上面を覆うように、第１の注入領域ＰＪ１が形成される。つまり第１の注入領域ＰＪ１は第２のｐ型エピタキシャル層ＰＥ２内の最下部（ｐ型基板ＰＳＢ１側）に、第２のｐ型エピタキシャル層ＰＥ２よりもｐ型不純物濃度が高くなるように形成される。一例として、第２のｐ型エピタキシャル層ＰＥ２の厚みが４μｍの場合、ホウ素の不純物が２．３ＭｅＶのエネルギ下で２Ｅ１３ｃｍ-2のイオンドーズ量でイオン注入がなされる。
図１０を参照して、通常の写真製版技術により、トレンチ分離ＴＩに囲まれた第１画素領域ＲＰｘおよび第２画素領域ＧＰｘにのみフォトレジストＰＨＲ（感光体）のマスクパターンが形成される。次にこの状態で通常のイオン注入技術により、トレンチ分離ＴＩの真下にたとえばホウ素が導入される。これにより、第１画素領域ＲＰｘ（フォトダイオードＰＤ１が形成されるべき領域）と第２画素領域ＧＰｘ（フォトダイオードＰＤ２が形成されるべき領域）との境界部における第２のｐ型エピタキシャル層ＰＥ２内には第２の注入領域ＰＪ２が形成される。
このとき導入されるホウ素は、トレンチ分離ＴＩを貫通してその真下の第２のｐ型エピタキシャル層ＰＥ２内に達するように供給される。なおホウ素の導入時には、ホウ素の不純物はたとえば２００ｋｅＶから２．０ＭｅＶの間で段階的に変化させるいわゆる多段注入がなされることが好ましい。このようにすれば、形成される第２の注入領域ＰＪ２は第２のｐ型エピタキシャル層ＰＥ２よりもｐ型不純物濃度が高くなるように形成され、かつ第２の注入領域ＰＪ２はその最下部において第１の注入領域ＰＪ１と互いに接触するように形成される。さらに第２の注入領域ＰＪ２はその最上部においてトレンチ分離ＴＩと互いに接触するように形成することもできる。その後、図１０のフォトレジストＰＨＲが除去される。
図４を参照して、次に通常の写真製版技術およびイオン注入技術を用いて、トレンチ分離ＴＩの底部およびトレンチ分離ＴＩのフォトダイオードＰＤ１，ＰＤ２が形成される側の側部にｐ型不純物元素が注入されることにより、ガードリングＧＲが形成される。
次にゲート絶縁膜ＧＩおよび転送ゲートＴｘが、所望の場所に形成される。具体的にはたとえば熱酸化処理法により、第２のｐ型エピタキシャル層ＰＥ２の上側の表面上にゲート絶縁膜ＧＩが形成される。そのゲート絶縁膜ＧＩ上に、ゲート電極としての転送ゲートＴｘとなるべき多結晶シリコン膜等が堆積される。その後、ゲート絶縁膜ＧＩおよび多結晶シリコン等がパターニングされて、図４に示す態様のゲート絶縁膜ＧＩおよび転送ゲートＴｘが形成される。
次に図４の転送ゲートＴｘの左側の領域に、通常の写真製版技術およびイオン注入技術を用いてｎ型不純物領域が形成される。これにより第１画素領域ＲＰｘにはフォトダイオードＰＤ１が、第２画素領域ＧＰｘにはフォトダイオードＰＤ２が、第２のｐ型エピタキシャル層ＰＥ２内のｐ型基板ＰＳＢ１の主表面Ｓ１に沿う方向に互いに並ぶようにそれぞれ形成される。またこれにより第１および第２の画素領域ＲＰｘ，ＧＰｘともに、図４の転送ゲートＴｘの右側の領域には容量領域ＦＤが形成される。フォトダイオードＰＤ１，ＰＤ２はガードリングＧＲと互いに隣り合う位置に形成される。
図示されないが第１画素領域ＲＰｘには赤色のカラーフィルタが、第２画素領域ＧＰｘには緑色または青色のカラーフィルタが取り付けられることにより、フォトダイオードＰＤ２はフォトダイオードＰＤ１よりも短い平均波長の光を受光する。
またフォトダイオードＰＤ１，ＰＤ２の真上には、通常の写真製版技術およびイオン注入技術を用いてｎ型不純物領域が形成されることにより表面ｐ型領域ＳＰＲが形成される。
最後に一般公知の方法により熱処理がなされ、図４に示す構造が形成される。
次に、図１１の比較例および図１２〜図１５のグラフを参照しながら、本実施の形態の作用効果について説明する。
図１１を参照して、比較例の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの構成は以下の点において異なっている。具体的には、図１１においては、まずｐ型基板ＰＳＢ１の代わりにｎ型基板ＮＳＢが用いられている（ただしｐ型基板ＰＳＢ１が用いられてもよい）。図４の第１のｐ型エピタキシャル層ＰＥ１の代わりにイオン注入技術による第１の注入領域ＰＪ１が形成されている。第１の注入領域ＰＪ１上には、図４の第２のｐ型エピタキシャル層ＰＥ２の代わりにイオン注入技術による第３の注入領域ＰＪ３が形成され、第３の注入領域ＰＪ３内にフォトダイオードＰＤ１，ＰＤ２などが形成されている。第１画素領域ＲＰｘと第２画素領域ＧＰｘとの境界部には第１の注入領域ＰＪ１に達するようにイオン注入技術による第２の注入領域ＰＪ２が形成されている。
すなわち比較例においては、本実施の形態において形成されるｐ型エピタキシャル層ＰＥ１，ＰＥ２がエピタキシャル成長によるものではなくイオン注入技術により形成されている。なおこれらの注入領域ＰＪ１，ＰＪ３がシリコンにより形成される点は本実施の形態と同様である。
図１２を参照して、このグラフの横軸はフォトダイオードに入射する光の波長（ｎｍ）を示しており、縦軸はフォトダイオードが受光した光が半導体撮像デバイス内で光電変換されることにより生じた電子を吸収する割合を光吸収率（縦軸は任意目盛）として示している。なおフォトダイオードはシリコンの内部に形成されている。
図１２より、特に波長の長い（Ｒ（赤）の）光が光電変換して生じた電子は、フォトダイオードが形成される表面からの深さが浅い位置（２μｍ）までフォトダイオードに収集される場合に比べて表面から深い位置（４μｍ）まで収集される場合には格段に高い割合でフォトダイオードに収集されることがわかる。一方、波長の短い（Ｇ（緑）の）光が光電変換して生じた電子は、表面から浅い位置までのみ収集される場合も、表面から深い位置まで収集される場合も、その収集される割合に大差はなく、いずれも長波長の光から発生する電子に比べて比較的高い割合でフォトダイオードに収集される。
つまり特に長波長の赤い光を受光するフォトダイオードは、半導体撮像デバイスの表面から深い位置にて光電変換されて生じた電子を収集しやすいことが望まれる。言い換えれば赤い光のフォトダイオードは半導体撮像デバイスの表面から深い位置にて光電変換されて生じた電子に対する感度が高いことが望まれる。
長波長の光は短波長の光に比べて半導体撮像デバイス内を深いところまで進入しやすい。このため深いところで光電変換が起こる可能性が高い。したがって深いところで生じた光電変換による電子を収集可能な構成とすれば、長波長用のフォトダイオードの感度を高めることができる。
ところが図１１のように長波長の光を受光するフォトダイオードＰＤ１が形成されるｐ型領域ＰＪ３がイオン注入技術で形成される場合には、ｐ型領域ＰＪ３をあまり深く形成することができない（ただし図１１の第１の注入領域ＰＪ１のように、形成される領域の厚みや幅によっては深い領域にイオン注入技術による薄膜を形成可能な場合もある）。これはイオン注入技術は表面から比較的深い領域にまで亘る不純物領域を形成することに適さないためである。
そこで図４のように、ｐ型領域ＰＪ３の代わりにｐ型領域ＰＥ２が、エピタキシャル成長により形成される。エピタキシャル成長により形成される第２のｐ型エピタキシャル層ＰＥ２はイオン注入技術によるｐ型領域ＰＪ３に比べてその膜厚を自由に制御することができるため、表面から比較的深い領域にまで亘るｐ型不純物領域を形成することができる。すなわち図４の第２のｐ型エピタキシャル層ＰＥ２は、図１１の第３の注入領域ＰＪ３に比べて深い位置まで形成されている。そしてこのｐ型不純物領域ＰＥ２内の特に深い領域で起こった光電変換により生じた電子を高い感度でフォトダイオードＰＤ１に収集させることができる。このためフォトダイオードＰＤ１の電子に対する感度を高めることができる。
またｐ型エピタキシャル層ＰＥ２がエピタキシャル成長により形成されることにより、たとえば当該領域がイオン注入技術により形成される場合に比べて、当該層内に含まれる残留欠陥密度を低減することができる。このためｐ型エピタキシャル層ＰＥ２内にて生じた電子をいっそう高い割合でフォトダイオードＰＤ１に収集させることができる。
図１３を参照して、この棒グラフは、図１１の比較例と図４の本実施の形態との半導体撮像デバイスの、赤色光（波長６３５ｎｍ）の光電変換による電子と緑色光（波長５３０ｎｍ）の光電変換による電子との内部量子効率（縦軸は任意目盛）を示している。ここで内部量子効率とは変換された電子がフォトダイオードに収集される割合を意味する。
図１３より、本実施の形態のように比較例の第３の注入領域ＰＪ３よりも深い第２のｐ型エピタキシャル層ＰＥ２を形成すれば、特に赤色光の光電変換による電子の収集効率が非常に高まっていることがわかる。緑色光の光電変換による電子の収集効率も多少高まっている。
このことは図１４を参照することによっても明らかである。図１４を参照して、このグラフの横軸は第２のｐ型エピタキシャル層ＰＥ２の膜厚（μｍ）を示し、縦軸はたとえば赤色光の光電変換による電子の内部量子効率（縦軸は任意目盛）を示している。図１４より、第２のｐ型エピタキシャル層ＰＥ２の膜厚（μｍ）が高くなるほど電子の収集効率が高まっている。
ところが、波長の長い赤色光は薄膜および基板内を奥深くまで進行しやすいため、第２のｐ型エピタキシャル層ＰＥ２の下側の半導体基板ＳＵＢ内においても光電変換が起こる場合がある。この半導体基板ＳＵＢがたとえば図１１の比較例のようにｎ型基板ＮＳＢである場合には、ｎ型基板ＮＳＢ内にて長波長光の光電変換により生じた電子は高い割合でｎ型基板ＮＳＢに収集される。これはｎ型基板はｐ型基板に比べて電子を収集しやすい性質を有するためである。このため当該電子がフォトダイオードＰＤ１に収集される割合が低下し、フォトダイオードＰＤ１の電子に対する感度が低下する原因となる。
そこでたとえば図４の本実施の形態のようにｐ型基板ＰＳＢ１を用いることにより、このような基板による電子の収集を抑制し、基板内において発生した光電変換により生じた電子に対する感度を高めることができる。
しかしｐ型基板ＰＳＢ１は、第１画素領域ＲＰｘと第２画素領域ＧＰｘとの双方の真下に形成されているため、たとえば第１画素領域ＲＰｘの真下のｐ型基板ＰＳＢ１内にてフォトダイオードＰＤ１の受光した光により生じた電子は、容易にこれと隣り合う第２画素領域ＧＰｘの方へ進む。するとフォトダイオードＰＤ１の受光した光による電子がフォトダイオードＰＤ２に収集される可能性がある。このような現象は電子クロストークと呼ばれ、フォトダイオードＰＤ１，ＰＤ２の電子の検出感度の低下および混色を招く可能性がある。つまりｎ型基板ＮＳＢをｐ型基板ＰＳＢ１に変更しただけであれば、ｐ型基板ＰＳＢ１内において電子のクロストークが増加し、フォトダイオードＰＤ１，ＰＤ２の電子の検出感度が低下するとともに混色を招く可能性がある。
また飽和信号レベルを超える高レベルの光信号が入力された場合においても、誤動作により本来光電子を収集すべきフォトダイオードに隣接する別のフォトダイオードが当該光電子を収集してしまうブルーミングが発生する可能性がある。
基本的に第２のｐ型エピタキシャル層ＰＥ２の膜厚を厚くしてフォトダイオードＰＤ１の内部量子効率を高めれば、電子クロストークが起こる可能性が高くなる。
図１５を参照して、このグラフの横軸は図１４のグラフの横軸と同様に膜厚を示している。そして図１５中に実線で示す各折れ線グラフはグラフの縦軸としてたとえば赤色光から生じた電子の内部量子効率（縦軸は任意目盛）を示し、図１５中に破線で示す各折れ線グラフはグラフの縦軸として電子クロストーク（縦軸は任意目盛）すなわちたとえば赤色光から光電変換により生じた電子が所望しないフォトダイオードに収集される割合を示している。
図１５中の実線かつ四角で示す折れ線グラフは、図１４の折れ線グラフと同一のものであり、図１５中の点線かつ四角で示す折れ線グラフは図１４の折れ線グラフと同一条件下での電子クロストークの起こる割合を示している。これらはグラフ中の「転位ループなし」、すなわち注入欠陥Ｄ２ａを意図的に形成させていない条件である。第２のｐ型エピタキシャル層ＰＥ２の膜厚を厚くして内部量子効率を高めれば、電子クロストークの発生割合も高くなる傾向がある。これはより深い領域であるｐ型基板ＰＳＢ１内にて光電変換が起こる割合が高くなるためと考えられる。
そこで本実施の形態においては、図５および図６の工程に示す方法を用いて、半導体基板ＳＵＢをｐ型不純物を含むｐ型基板ＰＳＢ１にするとともに、ｐ型基板ＰＳＢ１の欠陥密度を第２のｐ型エピタキシャル層ＰＥ２の欠陥濃度よりも高くしており、具体的にはｐ型基板ＰＳＢ１内に転位ループなどの注入欠陥Ｄ２ａおよび酸素のＢＭＤによる微小欠陥Ｄ１を多数形成しておく。このようにすれば、ｐ型基板ＰＳＢ１内にて発生した電子はｐ型基板ＰＳＢ１内にてこれらの欠陥により再結合して消滅するため、当該電子のキャリアライフタイムが大幅に減少する。このためｐ型基板ＰＳＢ１内にて発生した電子が電子クロストークを起こす可能性を低減することができる。意図的に形成された欠陥Ｄ１，Ｄ２によりｐ型基板ＰＳＢ１内にて発生した電子を効率的に再結合により消滅させることができる。
再度図１５を参照して、ｐ型基板ＰＳＢ１に転位ループなどの注入欠陥Ｄ２ａを意図的に形成すれば（グラフ中の「転位ループあり」）、これが形成されない場合に比べて電子クロストークの発生割合が低下している。また基板中の酸素濃度を制御することにより微小欠陥Ｄ１により基板内に形成される後述の複合体欠陥Ｄ２ｂの密度をも制御すれば（グラフ中の「基板ライフタイム制御」）、さらに電子クロストークの発生割合が低下している。
以上をまとめると、本実施の形態においては、第２のｐ型エピタキシャル層ＰＥ２内にて光電変換により発生した電子を効率的に高い割合でフォトダイオードＰＤ１に収集させ、逆にｐ型基板ＰＳＢ１内にて光電変換により発生した電子を速やかに消滅させる。これにより、高い内部量子効率と低い電子クロストークという互いにトレードオフの関係にある２つの目的を達成することができる。
ここで、第１のｐ型エピタキシャル層ＰＥ１がｐ型基板ＰＳＢ１と第２のｐ型エピタキシャル層ＰＥ２との間に挟まれるように配置され、第１のｐ型エピタキシャル層ＰＥ１はｐ型基板ＰＳＢ１と第２のｐ型エピタキシャル層ＰＥ２との境界部として用いられる。また第１のｐ型エピタキシャル層ＰＥ１は第２のｐ型エピタキシャル層ＰＥ２よりもｐ型不純物濃度が高くなっている。このため第１のｐ型エピタキシャル層ＰＥ１はｐ型基板ＰＳＢ１内にて発生した電子が第２のｐ型エピタキシャル層ＰＥ２の方へ進行するのを抑制するポテンシャル障壁として機能する。
第２のｐ型エピタキシャル層ＰＥ２よりもｐ型不純物濃度が高くなるように形成された第１の注入領域ＰＪ１および第２の注入領域ＰＪ２についても同様である。たとえば第１の注入領域ＰＪ１は、第２画素領域ＧＰｘにおいて、ｐ型基板ＰＳＢ１から第２のｐ型エピタキシャル層ＰＥ２内に電子が進入することを抑制するポテンシャル障壁として機能する。また第２の注入領域ＰＪ２は、光電変換された第２のｐ型エピタキシャル層ＰＥ２内の電子が第１画素領域ＲＰｘと第２画素領域ＧＰｘとの間を相互に移動することを抑制するポテンシャル障壁として機能する。
また第１の注入領域ＰＪ１の上面において第２の注入領域ＰＪ２が接触するように形成されることにより、第１の注入領域ＰＪ１と第２の注入領域ＰＪ２とが接触する領域において両領域が接続され、両領域の間に（注入領域が形成されない）隙間が形成されなくなる。このため第１画素領域ＲＰｘおよび第２画素領域ＧＰｘのそれぞれの第２のｐ型エピタキシャル層ＰＥ２はその下方において注入領域ＰＪ１，ＰＪ２に完全に囲まれることになるため、注入領域ＰＪ１，ＰＪ２が電子クロストークを抑制し、フォトダイオードＰＤ１により光電変換した電子をフォトダイオードＰＤ１が収集する感度をいっそう高めることができる。
さらに仮に第２の注入領域ＰＪ２がその上面においてトレンチ分離ＴＩと接触するように形成されれば、第１画素領域ＲＰｘおよび第２画素領域ＧＰｘのそれぞれの第２のｐ型エピタキシャル層ＰＥ２はその上方および下方の双方において注入領域ＰＪ１，ＰＪ２に完全に囲まれることになる。このため注入領域ＰＪ１，ＰＪ２が電子クロストークを抑制する効果をいっそう高めることができる。
なお第１の注入領域ＰＪ１は第２画素領域ＧＰｘにおいて第１のｐ型エピタキシャル層ＰＥ１の上面を覆うように形成されているが、第１画素領域ＲＰｘには第１の注入領域ＰＪ１は形成されていない。つまりフォトダイオードＰＤ１のように比較的長い波長の光を受光する光電変換素子を有する画素領域には、第１のｐ型エピタキシャル層ＰＥ１の上面を覆う第１の注入領域ＰＪ１は形成されていない。このため、第２画素領域ＧＰｘは第１画素領域ＲＰｘに比べて見かけ上第２のｐ型エピタキシャル層ＰＥ２の厚みが減少する。しかし第２画素領域ＧＰｘのフォトダイオードＰＤ２が受光する短波長の光は、浅い領域で光電変換された電子をも高い割合で収集可能とするため機能上問題はない。
なお、本実施の形態においては第１のｐ型エピタキシャル層ＰＥ１および第２のｐ型エピタキシャル層ＰＥ２が同一材質であるシリコンにより形成されるため、両者の界面においてリーク電流が発生する可能性を低減することができる。
（実施の形態２）
まず図１６を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの構成について詳細に説明する。
図１６は実施の形態１における図４と同一の領域の態様を示した概略断面図である。図１６を参照して、本実施の形態においても基本的に実施の形態１の図４と同様の構成を有しているが、本実施の形態は以下の点において実施の形態１と異なっている。
具体的には、本実施の形態においては第１のｐ型エピタキシャル層ＰＥ１が複数層の互いに別個のｐ型エピタキシャル層からなり、ｐ型基板ＰＳＢ１側から高濃度ｐ型エピタキシャル層ＰＥ１ａ、低濃度ｐ型エピタキシャル層ＰＥ１ｂ、高濃度ｐ型エピタキシャル層ＰＥ１ｃの順に積層されている。高濃度ｐ型エピタキシャル層ＰＥ１ａおよび高濃度ｐ型エピタキシャル層ＰＥ１ｃにおけるｐ型不純物濃度は、第２のｐ型エピタキシャル層ＰＥ２におけるｐ型不純物濃度よりも高くなっており、たとえば実施の形態１の第１のｐ型エピタキシャル層ＰＥ１におけるｐ型不純物濃度とほぼ同等である。低濃度ｐ型エピタキシャル層ＰＥ１ｂにおけるｐ型不純物濃度は、第２のｐ型エピタキシャル層ＰＥ２におけるｐ型不純物濃度とほぼ同等である。
このうち最もｐ型基板ＰＳＢ１に近い側に配置される高濃度ｐ型エピタキシャル層ＰＥ１ａ（基板隣接層）には複合体欠陥Ｄ２ｂ（第１の拡張欠陥）が形成されている。複合体欠陥Ｄ２ｂは高濃度ｐ型エピタキシャル層ＰＥ１ａ内のｐ型不純物であるたとえばホウ素と、高濃度ｐ型エピタキシャル層ＰＥ１ａに隣接するｐ型基板ＰＳＢ１内からｐ型エピタキシャル層ＰＥ１ａ内に拡散した（たとえば微小欠陥Ｄ１を構成するような）酸素析出の核とが高濃度ｐ型エピタキシャル層ＰＥ１ａ内で反応して形成されたものである。
つまり最下層の高濃度ｐ型エピタキシャル層ＰＥ１ａは、複合体欠陥Ｄ２ｂを形成するために高濃度のｐ型不純物（ホウ素）を含み、かつｐ型基板ＰＳＢ１中の酸素の核となるべく結合しやすくする観点からｐ型基板ＰＳＢ１に隣接する位置に形成されている。
第１のｐ型エピタキシャル層ＰＥ１のうち最もｐ型基板ＰＳＢ１に近い側に配置される高濃度ｐ型エピタキシャル層ＰＥ１ａにおける酸素濃度は、第１のｐ型エピタキシャル層ＰＥ１のうち高濃度ｐ型エピタキシャル層ＰＥ１ａ以外の層における酸素濃度よりも高くなっている。
一方、最上層の高濃度ｐ型エピタキシャル層ＰＥ１ｃは、実施の形態１の第１のｐ型エピタキシャル層ＰＥ１と同様の役割を有している。すなわちｐ型基板ＰＳＢ１と第２のｐ型エピタキシャル層ＰＥ２とを区画し、両者の間を電子が自由に移動することを抑制するために配置されている。またｐ型エピタキシャル層ＰＥ１ａとｐ型エピタキシャル層ＰＥ１ｃとの間に挟まれる低濃度ｐ型エピタキシャル層ＰＥ１ｂは、両者の間の緩衝層としての役割を有している。
なお、これ以外の本実施の形態の構成は、図４に示す実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に図１７〜図２１を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの製造方法を説明する。なお図１７〜図２１においては図１６と同一領域のプロセスを示している。
図１７を参照して、実施の形態１と同様に準備されたｐ型基板ＰＳＢ１の主表面上に、通常のエピタキシャル成長により、複数層からなる第１のｐ型エピタキシャル層ＰＥ１が形成される。ここでの複数層とは、ｐ型基板ＰＳＢ１に近い側から高濃度ｐ型エピタキシャル層ＰＥ１ａ、低濃度ｐ型エピタキシャル層ＰＥ１ｂ、高濃度ｐ型エピタキシャル層ＰＥ１ｃの順に形成されるたとえば３層である。なお高濃度ｐ型エピタキシャル層ＰＥ１ａ，ＰＥ１ｃには実施の形態１の第１のｐ型エピタキシャル層ＰＥ１におけるホウ素と同等の濃度のホウ素がｐ型不純物として含まれ、具体的にはそのホウ素の濃度はたとえば４Ｅ１７ｃｍ-3以上１Ｅ２０ｃｍ-3以下とすることが好ましい。また低濃度ｐ型エピタキシャル層ＰＥ１ｂには実施の形態１の第２のｐ型エピタキシャル層ＰＥ２におけるホウ素と同等の濃度のホウ素がｐ型不純物として含まれ、具体的にはそのホウ素の濃度はたとえば５Ｅ１４ｃｍ-3以上１Ｅ１６ｃｍ-3以下とすることが好ましい。
このとき、第１のｐ型エピタキシャル層ＰＥ１のうち最もｐ型基板ＰＳＢ１に近い側に配置される高濃度ｐ型エピタキシャル層ＰＥ１ａにおける酸素濃度は、第１のｐ型エピタキシャル層ＰＥ１のうち高濃度ｐ型エピタキシャル層ＰＥ１ａ以外の層における酸素濃度よりも高くなるように形成される。なおこの過程で、熱処理により微小欠陥核Ｄｃ１が微小欠陥Ｄ１に成長してもよい。
図１８を参照して、図１７にて形成された構造に対して熱処理が施される。この熱処理により、ｐ型基板ＰＳＢ１に含まれる酸素（微小欠陥Ｄ１を含む）が高濃度ｐ型エピタキシャル層ＰＥ１ａ内に拡散する。この拡散により、高濃度ｐ型エピタキシャル層ＰＥ１ａに含まれる酸素（微小欠陥Ｄ１を含む）が高濃度ｐ型エピタキシャル層ＰＥ１ａに導入されたｐ型不純物であるホウ素と反応し、高濃度ｐ型エピタキシャル層ＰＥ１ａ内に複合体欠陥Ｄ２ｂが形成される。
図１９〜図２１を参照して、以下、実施の形態１の図８〜図１０と同様の処理がなされ、さらに実施の形態１と同様に図１０の後工程がなされることにより、図１６に示す構造が形成される。
次に、本実施の形態の作用効果について説明する。
複合体欠陥Ｄ２ｂは実施の形態１のｐ型基板ＰＳＢ１内の注入欠陥Ｄ２ａと同様に、ｐ型基板ＰＳＢ１内にて光電変換して発生した電子を速やかに消滅させるためのキャリアライフタイムキラーとしての役割を有している。したがって高濃度ｐ型エピタキシャル層ＰＥ１ａの存在により、ｐ型基板ＰＳＢ１内の電子に起因する電子クロストークやブルーミングなどの発生を抑制することができる。
また高濃度ｐ型エピタキシャル層ＰＥ１ａは酸素拡散ブロック層としても寄与する。すなわち高濃度ｐ型エピタキシャル層ＰＥ１ａは、ｐ型基板ＰＳＢ１内の酸素およびこれによる微小欠陥Ｄ１がたとえば第２のｐ型エピタキシャル層ＰＥ２の方に拡散することを抑制する機能を有する。このため第２のｐ型エピタキシャル層ＰＥ２内に拡張欠陥が進入することが抑制され、その結果第２のｐ型エピタキシャル層ＰＥ２内の電子が再結合により消滅する（電子のライフタイムが低下する）ことを抑制することができ、フォトダイオードＰＤ１の感度を高めることができる。
また本実施の形態においては、実施の形態１においてイオン注入技術により形成される注入欠陥Ｄ２ａの代わりに、熱処理のみにより複合体欠陥Ｄ２ｂが形成される。つまり拡張欠陥を形成するためのイオン注入技術を用いた工程を省略することができるため、コストの低減につながる。
また上記のように、第１のｐ型エピタキシャル層ＰＥ１のうち高濃度ｐ型エピタキシャル層ＰＥ１ａが、他のｐ型エピタキシャル層ＰＥ１ｂ，ＰＥ１ｃより酸素濃度が高くなるように形成される。これはｐ型基板ＰＳＢ１に含まれる酸素（微小欠陥Ｄ１を含む）がｐ型基板ＰＳＢ１に最も近い基板隣接層である高濃度ｐ型エピタキシャル層ＰＥ１ａ内に拡散することによる。高濃度ｐ型エピタキシャル層ＰＥ１ａが他のｐ型エピタキシャル層よりも酸素濃度が高いため、高濃度ｐ型エピタキシャル層ＰＥ１ａにおいて複合体欠陥Ｄ２ｂが形成される効率が高まり、高濃度ｐ型エピタキシャル層ＰＥ１ａのポテンシャル障壁としての機能がいっそう高められる。
（実施の形態３）
まず図２２を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの構成について詳細に説明する。
図２２は実施の形態１における図４と同一の領域の態様を示した概略断面図である。図２２を参照して、ここでは半導体基板ＳＵＢとして、図１６におけるｐ型基板ＰＳＢ１よりもｐ型不純物濃度の高いｐ型基板ＰＳＢ２が用いられている。具体的にはｐ型基板ＰＳＢ２のｐ型不純物濃度は第１のｐ型エピタキシャル層ＰＥ１を構成する高濃度ｐ型エピタキシャル層ＰＥ１ｃのｐ型不純物濃度と同等である。また第１のｐ型エピタキシャル層ＰＥ１のｐ型不純物濃度は実施の形態１，２のｐ型エピタキシャル層ＰＥ１のｐ型不純物濃度と同等であり、本実施の形態においてはｐ型基板ＰＳＢ２のｐ型不純物濃度は第２のｐ型エピタキシャル層ＰＥ２のｐ型不純物濃度よりも大幅に高くなっている。
ｐ型基板ＰＳＢ２内には微小欠陥Ｄ１と複合体欠陥Ｄ２ｂとが含まれている。この複合体欠陥２ｂはｐ型基板ＰＳＢ２内のｐ型不純物であるたとえばホウ素と、ｐ型基板ＰＳＢ２内に拡散した（たとえば微小欠陥Ｄ１を構成するような）酸素析出の核とがｐ型基板ＰＳＢ２内で反応して形成されたものである。
ｐ型基板ＰＳＢ２の主表面上の第１のｐ型エピタキシャル層ＰＥ１は、複数層の互いに別個のｐ型エピタキシャル層を含んでおり、ｐ型基板ＰＳＢ１側から低濃度ｐ型エピタキシャル層ＰＥ１ｂ、高濃度ｐ型エピタキシャル層ＰＥ１ｃの順に積層されている。これらは実施の形態２と同様である。
すなわち実施の形態２において複合体欠陥Ｄ２ｂが形成される高濃度ｐ型エピタキシャル層ＰＥ１ａが、本実施の形態においてはｐ型基板ＰＳＢ２と一体になるように形成されている。このため高濃度ｐ型エピタキシャル層ＰＥ１ａの高いｐ型不純物濃度に合わせるように、ｐ型基板ＰＳＢ２のｐ型不純物の濃度が高くなっている。
なお、これ以外の本実施の形態の構成は、図１６に示す実施の形態２の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に図２３〜図２６を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの製造方法を説明する。なお図２３〜図２６においては図２２と同一領域のプロセスを示している。
図２３を参照して、まずｐ型のたとえばシリコン基板であるｐ型基板ＰＳＢ２が準備される。ｐ型基板ＰＳＢ２内に含まれるホウ素などのｐ型不純物濃度は４Ｅ１７ｃｍ-3以上１Ｅ２０ｃｍ-3以下と、たとえば実施の形態１のｐ型基板ＰＳＢ１よりもｐ型不純物濃度を高くする。ｐ型基板ＰＳＢ２に一般公知の方法により熱処理を施すことにより、ｐ型基板ＰＳＢ２内の酸素がたとえばＢＭＤを形成するための核である微小欠陥核Ｄｃ１として形成される。
図２４を参照して、ｐ型基板ＰＳＢ２の主表面上に、通常のエピタキシャル成長により、複数層からなる第１のｐ型エピタキシャル層ＰＥ１が形成される。ここでの複数層とは、ｐ型基板ＰＳＢ１に近い側から低濃度ｐ型エピタキシャル層ＰＥ１ｂ、高濃度ｐ型エピタキシャル層ＰＥ１ｃの順に形成されるたとえば２層である。なお高濃度ｐ型エピタキシャル層ＰＥ１ｃには実施の形態１の第１のｐ型エピタキシャル層ＰＥ１におけるホウ素と同等の濃度のホウ素がｐ型不純物として含まれ、具体的にはそのホウ素の濃度はたとえば４Ｅ１７ｃｍ-3以上１Ｅ２０ｃｍ-3以下とすることが好ましい。また低濃度ｐ型エピタキシャル層ＰＥ１ｂには実施の形態１の第２のｐ型エピタキシャル層ＰＥ２におけるホウ素と同等の濃度のホウ素がｐ型不純物として含まれ、具体的にはそのホウ素の濃度はたとえば５Ｅ１４ｃｍ-3以上１Ｅ１６ｃｍ-3以下とすることが好ましい。また熱処理により微小欠陥核Ｄｃ１が微小欠陥Ｄ１に成長してもよい。
図２５を参照して、図２４にて形成された構造に対して熱処理が施される。この熱処理により、ｐ型基板ＰＳＢ２に含まれる酸素（微小欠陥Ｄ１を含む）が拡散し、ｐ型基板ＰＳＢ２内でｐ型不純物であるホウ素と反応し、ｐ型基板ＰＳＢ２内に複合体欠陥Ｄ２ｂが形成される。
図２６を参照して、第１のｐ型エピタキシャル層ＰＥ１ｃの上面を覆うように、シリコンからなる第２のｐ型エピタキシャル層ＰＥ２が形成される。第２のｐ型エピタキシャル層ＰＥ２にもｐ型不純物としてたとえばホウ素が含まれる。このホウ素の濃度はたとえば５Ｅ１４ｃｍ-3以上１Ｅ１６ｃｍ-3以下とすることが好ましい。したがって本実施の形態においては、ｐ型基板ＰＳＢ２内のｐ型不純物濃度が第２のｐ型エピタキシャル層ＰＥ２内のｐ型不純物濃度よりも高くなるようにｐ型基板ＰＳＢ２内にｐ型不純物が形成される。以下は実施の形態１の図８〜図１０と同様の処理がなされ、さらに実施の形態１と同様に図１０の後工程がなされることにより、図２２に示す構造が形成される。
次に、本実施の形態の作用効果について説明する。本実施の形態は、実施の形態２と同様の作用効果のほかに、以下の作用効果を奏する。
本実施の形態においては、ｐ型基板ＰＳＢ２におけるｐ型不純物濃度を第２のｐ型エピタキシャル層ＰＥ２よりも大幅に高くし、具体的にはｐ型基板ＰＳＢ２におけるｐ型不純物濃度が実施の形態２の高濃度ｐ型エピタキシャル層ＰＥ１ａと同程度に高くなっている。これにより、実施の形態２における高濃度ｐ型エピタキシャル層ＰＥ１ａが半導体基板（ｐ型基板ＰＳＢ２）と一体になるように形成されている。このため別途高濃度ｐ型エピタキシャル層ＰＥ１ａを形成する工程を省略することができるため、工程削減およびコスト削減につながる。
また本実施の形態においてはｐ型基板ＰＳＢ２におけるｐ型不純物濃度が高いため、ｐ型基板ＰＳＢ２内のｐ型不純物とｐ型基板ＰＳＢ２内の酸素（微小欠陥核Ｄｃ１を含む）との反応性を高め、ｐ型基板ＰＳＢ２内に複合体欠陥Ｄ２ｂを形成する効果を高めることができる。ｐ型基板ＰＳＢ２内に豊富に形成された当該複合体欠陥Ｄ２ｂにより、ｐ型基板ＰＳＢ２内の電子のキャリアライフタイムを減少させることができる。
（実施の形態４）
まず図２７を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの構成について詳細に説明する。
図２７は実施の形態１における図４と同一の領域の態様を示した概略断面図である。図２７を参照して、ここではｐ型基板ＰＳＢ１内に導入されたアルゴンやシリコンなどの不純物元素による複数の拡張欠陥Ｄ２ａが、ｐ型基板ＰＳＢ１内で埋め込み層ＢＲＤを形成するように形成されている。
埋め込み層ＢＲＤはｐ型基板ＰＳＢ１の主表面よりも深い領域に形成されており、埋め込み層ＢＲＤはｐ型基板ＰＳＢ１の主表面とは接触していない。埋め込み層ＢＲＤ内は拡張欠陥Ｄ２ａを形成するために不純物元素が多数含まれているため、埋め込み層ＢＲＤ以外のｐ型基板ＰＳＢ１よりｐ型不純物濃度が高くなっている。
したがって埋め込み層ＢＲＤは、ｐ型基板ＰＳＢ１内に形成されているものの、ｐ型不純物濃度の観点からはたとえば実施の形態２の高濃度ｐ型エピタキシャル層ＰＥ１ａと同様である。また埋め込み層ＢＲＤよりも上側（第２のｐ型エピタキシャル層ＰＥ２側）の領域はｐ型基板ＰＳＢ１の埋め込み層ＢＲＤよりも図２７の下側の領域と同様に低いｐ型不純物濃度領域であるため、ｐ型不純物濃度の観点からはたとえば実施の形態２の低濃度ｐ型エピタキシャル層ＰＥ１ｂと同様である。ｐ型基板ＰＳＢ１の主表面上には実施の形態２と同様の高濃度ｐ型エピタキシャル層ＰＥ１ｃが１層形成されている。
したがって実施の形態２における高濃度ｐ型エピタキシャル層ＰＥ１ａおよび低濃度ｐ型エピタキシャル層ＰＥ１ｂが、本実施の形態においてはｐ型基板ＰＳＢ１と一体となるように形成されていると考えることができる。
埋め込み層ＢＲＤはｐ型基板ＰＳＢ１内に形成される注入欠陥Ｄ２ａにより形成された領域であるため、ｐ型基板ＰＳＢ１内に注入欠陥Ｄ２ａが（複数）形成された構成を有する実施の形態１の図４とまったく同様の構成を有している。つまり本実施の形態は、実施の形態１の図４の構成を、注入欠陥Ｄ２ａの形成された高濃度領域（埋め込み層ＢＲＤ）とその真上のｐ型基板ＰＳＢ１内の低濃度領域とに着目するという、図４とは異なる視点から見たものである。
なお、これ以外の本実施の形態の構成は、図４に示す実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に図２８〜図２９を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの製造方法を説明する。なお図２８〜図２９においては図２７と同一領域のプロセスを示している。
図２８を参照して、図５の工程と同様にｐ型基板ＰＳＢ１が準備された後、その内部（ｐ型基板ＰＳＢ１の主表面Ｓ１よりやや深い領域）に不純物元素としてたとえばホウ素が、通常のイオン注入技術を用いて形成される。ｐ型基板ＰＳＢ１に一般公知の方法により熱処理が施されることにより、導入されたホウ素の不純物元素はたとえばいわゆる転位ループなどの拡張欠陥Ｄ２ａが埋め込まれるように形成される。またこの熱処理によりｐ型基板ＰＳＢ１内の酸素が成長した微小欠陥Ｄ１が形成される。
図２９を参照して、ｐ型基板ＰＳＢ１の主表面Ｓ１上に、通常のエピタキシャル成長によりシリコンからなる第１のｐ型エピタキシャル層ＰＥ１（実施の形態２と同様の高濃度ｐ型エピタキシャル層ＰＥ１ｃ）が形成される。
以下、実施の形態１の図８〜図１０と同様の処理がなされ、さらに実施の形態１と同様に図１０の後工程がなされることにより、図２７に示す構造が形成される。
次に、本実施の形態の作用効果について説明する。本実施の形態は、実施の形態２と同様の作用効果のほかに、以下の作用効果を奏する。
本実施の形態においては、実施の形態２における高濃度ｐ型エピタキシャル層ＰＥ１ａおよび低濃度ｐ型エピタキシャル層ＰＥ１ｂが半導体基板（ｐ型基板ＰＳＢ１）と一体になるように形成されている。このため別途高濃度ｐ型エピタキシャル層ＰＥ１ａおよび低濃度ｐ型エピタキシャル層ＰＥ１ｂを形成する工程を省略することができるため、工程削減およびコスト削減につながる。
（実施の形態５）
まず図３０を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの構成について詳細に説明する。
図３０は実施の形態１における図４と同一の領域の態様を示した概略断面図である。図３０を参照して、ここではｐ型基板ＰＳＢ１の代わりにｎ型基板ＮＳＢが用いられている。つまりｎ型基板ＮＳＢ内にはｎ型元素であるアンチモン、砒素またはリンなどの不純物元素が導入されている。
なお、これ以外の本実施の形態の構成は、図４に示す実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
本実施の形態においては、ｐ型基板ＰＳＢ１，ＰＳＢ２の代わりにｎ型基板ＮＳＢが用いられるため、ｎ型基板ＮＳＢ内にて長波長光の光電変換により生じた電子は高い割合でｎ型基板ＮＳＢに収集される。このため当該長波長光を受光するフォトダイオードＰＤ１に隣接するフォトダイオードＰＤ２が誤って当該光電変換により生じた電子を誤って収集するクロストークの発生を抑制することができる。
（実施の形態６）
まず図３１を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの構成について詳細に説明する。
図３１は実施の形態１における図４と同一の領域の態様を示した概略断面図である。図３１を参照して、ここではｎ型基板ＮＳＢの真下に裏面電極ＥＥが形成されている。裏面電極ＥＥはたとえば金などの金属材料の薄膜がｎ型基板ＮＳＢの下側の主表面上に蒸着されたものである。
なお、これ以外の本実施の形態の構成は、図３０に示す実施の形態５の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
たとえば図３０の実施の形態５の構成においては、特に光電変換が盛んでｎ型基板ＮＳＢ内において多数の電子が生じ、かつｎ型基板ＮＳＢ内における電子のライフタイムが長い場合には、ｎ型基板ＮＳＢ内の多数の電子の一部がたとえば第１の注入領域ＰＪ１に進入する可能性がある。これはｎ型基板ＮＳＢ内の電子を逃がすことができずｎ型基板ＮＳＢ内がいわゆるフローティング状態となるためである。第１の注入領域ＰＪ１に電子が進入すれば、当該電子によるクロストークが発生する可能性がある。
そこで図３１のようにｎ型基板ＮＳＢの真下に裏面電極ＥＥを形成し、かつこれに接地電位ＧＮＤを印加してｎ型基板ＮＳＢの電位を固定することにより、ｎ型基板ＮＳＢ内に発生した過剰な電子は裏面電極ＥＥから接地電位ＧＮＤ側に導かれる。このためｎ型基板ＮＳＢ内の過剰な電子がクロストークを発生する可能性を低減することができる。
（実施の形態７）
まず図３２を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの構成について詳細に説明する。
図３２は実施の形態１における図４と同一の領域の態様を示した概略断面図である。図３２を参照して、本実施の形態においても基本的に実施の形態１の図４と同様の構成を有しているが、本実施の形態は以下の点において実施の形態１と異なっている。
具体的には、図３２においては図４において形成される第１の注入領域ＰＪ１が形成されておらず、フォトダイオードＰＤ１およびフォトダイオードＰＤ２の双方の下において、第１のｐ型エピタキシャル層ＰＥ１の上面を覆うように第２のエピタキシャル層ＰＥ２が形成されている。したがって第１画素領域ＲＰｘにおける第２のｐ型エピタキシャル層ＰＥ２と第２画素領域ＧＰｘにおける第２のｐ型エピタキシャル層ＰＥ２とは厚みがほぼ等しくなっている。また第２の注入領域ＰＪ２は第１のｐ型エピタキシャル層ＰＥ１に達して第１のｐ型エピタキシャル層ＰＥ１と互いに接触するように形成されている。
なお図３２の第２のｐ型エピタキシャル層ＰＥ２は、図４の第２のｐ型エピタキシャル層ＰＥ２よりも厚みが薄くなっていることが好ましく、たとえば図３２の第２のｐ型エピタキシャル層ＰＥ２は、図４の第２画素領域ＧＰｘにおける（第１の注入領域ＰＪ１を除く）第２のｐ型エピタキシャル層ＰＥ２とほぼ同じ厚みであることが好ましい。
なお、これ以外の本実施の形態の構成は、図４に示す実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に図３３を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの製造方法を説明する。なお図３３においては図３２と同一領域のプロセスを示している。
図３３を参照して、実施の形態１の図５〜図７と同様の処理がなされた後、フォトダイオードＰＤ１が形成されるべき領域とフォトダイオードＰＤ２が形成されるべき領域との双方の下において、第１のｐ型エピタキシャル層ＰＥ１の上面を覆うように第２のｐ型エピタキシャル層ＰＥ２が形成される。言い換えれば、第１画素領域ＲＰｘとなるべき領域と第２画素領域ＧＰｘとなるべき領域との双方において、第１のｐ型エピタキシャル層ＰＥ１の上面を覆うように第２のｐ型エピタキシャル層ＰＥ２が形成される。
この第２のｐ型エピタキシャル層ＰＥ２の厚みは、たとえば図８の工程において形成される第２のｐ型エピタキシャル層ＰＥ２の厚みより薄いことが好ましい。
これ以降は実施の形態１の図８〜図１０と同様の処理がなされ、さらに実施の形態１と同様に図１０の後工程がなされることにより、図３２に示す構造が形成される。
本実施の形態においては、第１の注入領域ＰＪ１が形成されない分だけ、準備すべきマスクの数、製造タクトタイムおよび製造コストを低減することができる。
（実施の形態８）
まず図３４を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの構成について詳細に説明する。
図３４は実施の形態１における図４と同一の領域の態様を示した概略断面図である。図３４を参照して、本実施の形態においても基本的に実施の形態７の図３２と同様の構成を有しているが、図３２に比べて第２の注入領域ＰＪ２を形成する際のイオン注入技術により供給されたエネルギが高くなっている。
このようにすれば、図３４の第２の注入領域ＰＪ２は、図３２の第２の注入領域ＰＪ２に比べて光電変換された第２のｐ型エピタキシャル層ＰＥ２内の電子が第１画素領域ＲＰｘと第２画素領域ＧＰｘとの間を相互に移動することを抑制するポテンシャル障壁としての機能を高くすることができる。
また図３４においては図３２よりも第２のｐ型エピタキシャル層ＰＥ２の厚みを厚くしてもよい。本実施の形態においては実施の形態７に比べて第２の注入領域ＰＪ２を形成するためのエネルギが高くなっているため、本実施の形態においては実施の形態７に比べて第２の注入領域ＰＪ２を深く形成することができる。このため第２のｐ型エピタキシャル層ＰＥ２を厚く形成しても第２の注入領域ＰＪ２が第１のｐ型エピタキシャル層ＰＥ１と互いに接触するように形成されることにより、第２画素領域ＧＰｘの第２のｐ型エピタキシャル層ＰＥ２への電子のクロストーク抑制効果を高めることができる。第２のｐ型エピタキシャル層ＰＥ２を厚く形成できるため、フォトダイオードＰＤ１が収集可能な光電変換による電子の発生領域を広くすることができ、フォトダイオードＰＤ１の感度を向上させることができる。
（実施の形態９）
まず図３５を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの構成について詳細に説明する。
図３５は実施の形態１における図４と同一の領域の態様を示した概略断面図である。図３５を参照して、本実施の形態においては、第１画素領域ＲＰｘと第２画素領域ＧＰｘとの境界部において、トレンチ分離ＴＩの真下に画素分離領域ＳＰＴが形成されている。画素分離領域ＳＰＴは、ディープトレンチＤＴと第３のｐ型エピタキシャル層ＰＥ３とにより形成されている。
ディープトレンチＤＴは、第１画素領域ＲＰｘと第２画素領域ＧＰｘとの境界部において第２のｐ型エピタキシャル層ＰＥ２内を第１のｐ型エピタキシャル層ＰＥ１に達するように貫通する溝である。ディープトレンチＤＴは、トレンチ分離ＴＩの最下部と接するように形成されることが好ましい。
ディープトレンチＤＴ内にｐ型半導体層としての第３のｐ型エピタキシャル層ＰＥ３が形成されている。言い換えればディープトレンチＤＴ内はｐ型半導体層としての第３のｐ型エピタキシャル層ＰＥ３により充填されている。第３のｐ型エピタキシャル層ＰＥ３は、上記の各実施の形態における第２のｐ型不純物領域としての第２の注入領域ＰＪ２に相当し、第２の注入領域ＰＪ２と同様に機能する。
なお本実施の形態においても、実施の形態７，８と同様に、第２画素領域ＧＰｘに第１の注入領域ＰＪ１は形成されていない。
なお、これ以外の本実施の形態の構成は、図４に示す実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に図３６〜図３８を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの製造方法を説明する。
図３６を参照して、実施の形態１の図５〜図７と同様の処理がなされた後、図８の工程と同様に第２のｐ型エピタキシャル層ＰＥ２が形成される。その後、第２のｐ型エピタキシャル層ＰＥ２のうち第１画素領域ＲＰｘが形成されるべき領域と第２画素領域ＧＰｘが形成されるべき領域との境界部に、第１のｐ型エピタキシャル層ＰＥ１に達するように第２のｐ型エピタキシャル層ＰＥ２内を貫通するディープトレンチＤＴが、通常の写真製版技術およびエッチングにより形成される。
図３７を参照して、通常のエピタキシャル成長により、ディープトレンチＤＴ内を充填するように第２のｐ型エピタキシャル層ＰＥ２の上面上に第３のｐ型エピタキシャル層ＰＥ３が形成される。
図３８を参照して、第２のｐ型エピタキシャル層ＰＥ２上の第３のｐ型エピタキシャル層ＰＥ３はＣＭＰ（Chemical Mechanical Polishing）と呼ばれる化学機械的研磨法により除去される。このようにして第１画素領域ＲＰｘが形成されるべき領域と第２画素領域ＧＰｘが形成されるべき領域との境界部には画素分離領域ＳＰＴが形成される。さらに通常の写真製版技術およびエッチングにより、第２のｐ型エピタキシャル層ＰＥ２における画素分離領域ＳＰＴの真上にはシャロートレンチが形成され、そのシャロートレンチ内を充填するようにたとえば通常のＣＶＤ法により、第２のｐ型エピタキシャル層ＰＥ２の上面上にシリコン酸化膜などの絶縁膜が形成される。
その後、再度第２のｐ型エピタキシャル層ＰＥ２上の絶縁膜はＣＭＰにより除去され、これにより画素分離領域ＳＰＴの真上にトレンチ分離ＴＩが形成される。
以下、実施の形態１の図９〜図１０と同様の処理がなされ、さらに実施の形態１と同様に図１０の後工程がなされることにより、図３５に示す構造が形成される。
次に、本実施の形態の作用効果について説明する。
本実施の形態のように、第２の注入領域ＰＪ２の代わりにディープトレンチＤＴ内に充填された第３のｐ型エピタキシャル層ＰＥ３により、第１画素領域ＲＰｘと第２画素領域ＧＰｘとのポテンシャル障壁を形成してもよい。この第３のｐ型エピタキシャル層ＰＥ３はエピタキシャル成長により形成されるため、イオン注入技術により形成される第２の注入領域ＰＪ２より高いｐ型不純物濃度を有するように自由に第３のｐ型エピタキシャル層ＰＥ３を形成することができる。このため画素分離領域ＳＰＴが電子クロストークを抑制する効果をいっそう高めることができる。
（実施の形態１０）
まず図３９を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの構成について詳細に説明する。
図３９は実施の形態１における図４と同一の領域の態様を示した概略断面図である。図３９を参照して、本実施の形態においても基本的に実施の形態９の図３５と同様の構成を有しているが、画素分離領域ＳＰＴを構成するディープトレンチＤＴ内が、第３のｐ型エピタキシャル層ＰＥ３と絶縁膜ＩＩとにより充填されている。
ディープトレンチＤＴ内のうち外側の領域が第３のエピタキシャル層ＰＥ３で埋められており、第３のエピタキシャル層ＰＥ３の内側の領域が絶縁膜ＩＩで埋められている。言い換えればディープトレンチＤＴ内の第３のエピタキシャル層ＰＥ３上に絶縁膜ＩＩが形成されている。絶縁膜ＩＩはたとえばシリコン酸化膜により形成されている。すなわち本実施の形態の画素分離領域ＳＰＴは、ディープトレンチＤＴと第３のｐ型エピタキシャル層ＰＥ３と絶縁膜ＩＩとにより形成されている。
なお、これ以外の本実施の形態の構成は、図３５に示す実施の形態９の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に図４０〜図４２を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの製造方法を説明する。
図４０を参照して、実施の形態９の図３６と同様に第２のｐ型エピタキシャル層ＰＥ２にディープトレンチＤＴが形成された後、通常のエピタキシャル成長により、ディープトレンチＤＴの内壁を覆うように第２のｐ型エピタキシャル層ＰＥ２上に第３のｐ型エピタキシャル層ＰＥ３が形成される。
図４１を参照して、第２のｐ型エピタキシャル層ＰＥ２上およびディープトレンチＤＴ内において第３のｐ型エピタキシャル層ＰＥ３上を覆うように、たとえばシリコン酸化膜からなる絶縁膜ＩＩが塗布されることにより形成される。この絶縁膜ＩＩと第３のｐ型エピタキシャル層ＰＥ３とにより、ディープトレンチＤＴ内が充填される。
図４２を参照して、第２のｐ型エピタキシャル層ＰＥ２上の第３のｐ型エピタキシャル層ＰＥ３および絶縁膜ＩＩはＣＭＰにより除去される。このようにして第１画素領域ＲＰｘが形成されるべき領域と第２画素領域ＧＰｘが形成されるべき領域との境界部には画素分離領域ＳＰＴが形成される。
その後、実施の形態９の画素分離領域ＳＰＴが形成された後の処理と同様の処理を行なうことにより、画素分離領域ＳＰＴの真上にトレンチ分離ＴＩが形成される。以下、実施の形態１の図９〜図１０と同様の処理がなされ、さらに実施の形態１と同様に図１０の後工程がなされることにより、図４２に示す構造が形成される。
次に、本実施の形態の作用効果について説明する。
ディープトレンチＤＴはアスペクト比が非常に高いため、たとえば実施の形態９のようにこの内部を第３のｐ型エピタキシャル層ＰＥ３だけで埋めようとするのは困難な場合がある。そこで本実施の形態のようにディープトレンチＤＴ内に生じた空隙を埋めるように絶縁膜ＩＩが塗布されたものが供給される。このようにすれば、より確実にディープトレンチＤＴ内を充填することができ、画素分離領域ＳＰＴが電子クロストークを抑制する効果を確実に高めることができる。
（実施の形態１１）
まず図４３を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの構成について詳細に説明する。
図４３は実施の形態１における図４と同一の領域の態様を示した概略断面図である。図４３を参照して、本実施の形態においては、主表面を有するｐ型基板ＰＳＢ１内の、特にｐ型基板ＰＳＢ１内の比較的上方の領域に埋め込み層ＢＲＤ（埋め込み不純物層）が形成されている。
埋め込み層ＢＲＤは半導体基板ＰＳＢ１内にホウ素などのｐ型の不純物元素が導入され熱処理されることにより形成された拡張欠陥Ｄ２ａを多数含む層である。したがってこの観点からは本実施の形態の埋め込み層ＢＲＤはたとえば実施の形態４の図２７の埋め込み層ＢＲＤと同様の構成および機能を有しているといえる。
埋め込み層ＢＲＤの上方の構成は図４の実施の形態１と同様である。すなわち埋め込み層ＢＲＤ上に第２のｐ型エピタキシャル層ＰＥ２（ｐ型エピタキシャル層）が形成され、第２のｐ型エピタキシャル層ＰＥ２内にはフォトダイオードＰＤ１を有する第１画素領域ＲＰｘとフォトダイオードＰＤ２を有する第２画素領域ＧＰｘとが形成されている。第２画素領域ＧＰｘには埋め込み層ＢＲＤの上面を覆うように第２のｐ型エピタキシャル層内に第１の注入領域ＰＪ１が形成されている。第１画素領域ＲＰｘと第２画素領域ＧＰｘとの境界部には第２の注入領域ＰＪ２が形成されている。
これまでに述べた各実施の形態はすべて、半導体基板ＳＵＢ上に第１のｐ型エピタキシャル層ＰＥ１と第２のｐ型エピタキシャル層ＰＥ２との２つのシリコンからなるエピタキシャル層を有する構成を有している。しかし本実施の形態においては半導体基板ＳＵＢ上に形成されるエピタキシャル層は第２のｐ型エピタキシャル層ＰＥ２の１層のみである。本実施の形態ではシリコンのｐ型基板ＰＳＢ１内の埋め込み層ＢＲＤが第１のｐ型エピタキシャル層ＰＥ１に代わり第２のｐ型エピタキシャル層ＰＥ２よりもｐ型不純物濃度が高くなるように形成されており、第１のｐ型エピタキシャル層ＰＥ１と同様にｐ型基板ＰＳＢ１内にて発生した電子の第２のｐ型エピタキシャル層ＰＥ２の方への進行を抑制するポテンシャル障壁としての機能を有している。
以上より本実施の形態は、埋め込み層ＢＲＤがｐ型基板ＰＳＢ１内に形成されている点において実施の形態１の第１のｐ型エピタキシャル層ＰＥ１と異なるものの、基本的には実施の形態１の第１のｐ型エピタキシャル層ＰＥ１を埋め込み層ＢＲＤに置き換えたものと同様の構成を有している。
なお、これ以外の本実施の形態の構成は、図４に示す実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に図４４〜図４５を用いて、本実施の形態の半導体装置としての半導体撮像デバイスであるフォトダイオードＰＤ、およびフォトダイオードＰＤを含む転送トランジスタＴＭＩの製造方法を説明する。なお図４４〜図４５においては図４３と同一領域のプロセスを示している。
図４４を参照して、まず実施の形態１の図５〜図６と同様に、まずｐ型のたとえばシリコン基板である、主表面Ｓ１を有するｐ型基板ＰＳＢ１が準備される。ｐ型基板ＰＳＢ１の主表面Ｓ１の上方から、通常のイオン注入技術を用いてｐ型基板ＰＳＢ１内にたとえばホウ素の不純物元素が導入される。これに熱処理が施されることにより、導入されたホウ素などの不純物元素はたとえばいわゆる転位ループなどの拡張欠陥Ｄ２ａが埋め込まれるように形成される。また導入されたホウ素の不純物元素が集まる領域は埋め込み層ＢＲＤとして形成される。埋め込み層ＢＲＤは後述する第２のｐ型エピタキシャル層ＰＥ２よりもｐ型不純物濃度が高くなるように形成される。
次に埋め込み層ＢＲＤ上にシリコンからなる第２のｐ型エピタキシャル層ＰＥ２が形成される。ここで埋め込み層ＢＲＤはｐ型基板ＰＳＢ１内の比較的上方の領域に形成され、埋め込み層ＢＲＤの最上部とｐ型基板ＰＳＢ１の上側の主表面Ｓ１との間には埋め込み層ＢＲＤが形成されない通常のｐ型基板ＰＳＢ１と同じ不純物濃度を有する領域が存在する。しかし第２のｐ型エピタキシャル層ＰＥ２はｐ型基板ＰＳＢ１と基本的に同等のｐ型不純物濃度を有し、たとえばホウ素の不純物によりｐ型の基板として形成される点も共通である。このためｐ型基板ＰＳＢ１と第２のｐ型エピタキシャル層ＰＥ２との境界は実質消滅し、埋め込み層ＢＲＤの上面を覆うように第２のｐ型エピタキシャル層ＰＥ２が形成されるのと実質的に同じ態様となる。
図４５を参照して、その後、実施の形態１の図８〜図１０と同様に第２のｐ型エピタキシャル層ＰＥ２内にフォトダイオードＰＤ１などが形成され、さらに実施の形態１と同様に図１０の後工程がなされることにより、図４３に示す構造が形成される。
次に、本実施の形態の作用効果について説明する。
本実施の形態においてはｐ型エピタキシャル層として第２のｐ型エピタキシャル層ＰＥ２の１層のみが形成され、他の実施の形態での第１のｐ型エピタキシャル層ＰＥ１の代わりにイオン注入技術による埋め込み層ＢＲＤが形成される。イオン注入技術を用いてポテンシャル障壁を形成することにより、エピタキシャル成長を用いてポテンシャル障壁を形成する場合に比べてコストを低減することができる。
最後に、一実施の形態の要点について説明する。
図４６を参照して、一実施の形態の半導体装置は、主表面を有する半導体基板ＰＳＢ１と、主表面上に形成された第１のｐ型エピタキシャル層ＰＥ１と、第１のｐ型エピタキシャル層ＰＥ１の上面を覆うように形成された第２のｐ型エピタキシャル層ＰＥ２と、第２のｐ型エピタキシャル層ＰＥ２内に形成された第１の光電変換素子ＰＤ１とを備えている。第１および第２のｐ型エピタキシャル層ＰＥ１，ＰＥ２はシリコンにより形成されている。第１のｐ型エピタキシャル層ＰＥ１は第２のｐ型エピタキシャル層ＰＥ２よりもｐ型不純物濃度が高い。その他の図４６に示す構成は図４と同様である。
一部上記の記載と重複する部分もあるが、その他、実施の形態に記載された内容の一部を以下に記載する。
（１） 半導体装置の製造方法は、まず主表面を有する半導体基板が準備される。上記主表面上に第１のｐ型エピタキシャル層が形成される。上記第１のｐ型エピタキシャル層の上面を覆うように第２のｐ型エピタキシャル層が形成される。上記第２のｐ型エピタキシャル層内に第１の光電変換素子が形成される。上記第１および第２のｐ型エピタキシャル層はシリコンにより形成され、第１のｐ型エピタキシャル層は第２のｐ型エピタキシャル層よりもｐ型不純物濃度が高い。
（２） （１）の半導体装置の製造方法において、半導体基板はｐ型基板であり、半導体基板の欠陥密度は、第２のｐ型エピタキシャル層の欠陥密度よりも高い。
（３） （１）の半導体装置の製造方法において、半導体基板はｐ型基板である。上記半導体基板が準備される際には、半導体基板内に拡張欠陥がさらに形成される。上記半導体基板内に拡張欠陥が形成される際には、半導体基板内のｐ型不純物濃度が第２のｐ型エピタキシャル層内のｐ型不純物濃度よりも高くなるように半導体基板内にｐ型不純物が導入される。上記半導体基板を熱処理することにより半導体基板内のｐ型不純物と半導体基板内に拡散した酸素とを反応させて拡張欠陥としての第１の拡張欠陥が形成される。
（４） （１）の半導体装置の製造方法において、上記半導体基板が準備される際には、半導体基板内に拡張欠陥がさらに形成される。上記半導体基板内に拡張欠陥が形成される際には、半導体基板内に不純物元素が導入される。上記不純物元素が導入された半導体基板を熱処理することにより拡張欠陥としての第２の拡張欠陥が形成される。
（５） （１）の半導体装置の製造方法において、主表面上に第１のｐ型エピタキシャル層が形成される際には複数層からなる第１のｐ型エピタキシャル層が形成される。上記主表面上に第１のｐ型エピタキシャル層が形成される際には複数層からなる第１のｐ型エピタキシャル層のうち最も半導体基板に近い側に形成される基板隣接層に、基板隣接層内のｐ型不純物と半導体基板から基板隣接層内に拡散した酸素との反応により、拡張欠陥としての第１の拡張欠陥が形成される。
（６） （５）の半導体装置の製造方法において、主表面上に第１のｐ型エピタキシャル層が形成される際には、複数層からなる第１のｐ型エピタキシャル層のうち基板隣接層における酸素濃度が複数層からなる第１のｐ型エピタキシャル層のうち基板隣接層以外の層における酸素濃度よりも高くなるように形成される。
（７） 半導体装置の製造方法は、まず主表面を有する半導体基板が準備される。上記半導体基板内に不純物を注入することにより埋め込み不純物層が形成される。上記埋め込み不純物層上にｐ型エピタキシャル層が形成される。上記ｐ型エピタキシャル層内に第１の光電変換素子が形成される。上記埋め込み不純物層およびｐ型エピタキシャル層はシリコンにより形成され、埋め込み不純物層はｐ型エピタキシャル層よりもｐ型不純物濃度が高い。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなくその要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＡＭＩ 増幅トランジスタ、ＢＲＤ 埋め込み層、Ｄ１ 微小欠陥、Ｄ２ａ 注入欠陥、Ｄ２ｂ 複合体欠陥、Ｄｃ１ 微小欠陥核、ＤＬＲ ダイシングライン領域、ＤＴ ディープトレンチ、ＥＥ 裏面電極、ＧＰｘ 第２画素領域、ＧＲ ガードリング、ＩＭＣ チップ領域、ＮＳＢ ｎ型基板、ＰＤ フォトダイオード、ＰＥ１ 第１のｐ型エピタキシャル層、ＰＥ２ 第２のｐ型エピタキシャル層、ＰＥ３ 第３のｐ型エピタキシャル層、ＰＪ１ 第１の注入領域、ＰＪ２ 第２の注入領域、ＰＳＢ１ ｐ型基板、ＲＰｘ 第１画素領域、ＳＣＷ 半導体ウェハ、ＳＭＩ 選択トランジスタ、ＳＰＲ 表面ｐ型領域、ＳＰＴ 画素分離領域、ＳＵＢ 半導体基板、ＴＩ トレンチ分離、ＴＭＩ 転送トランジスタ、Ｔｘ 転送ゲート。

Claims (20)

  1. 主表面を有する半導体基板と、
    前記主表面上に形成された第１のｐ型エピタキシャル層と、
    前記第１のｐ型エピタキシャル層の上面を覆うように形成された第２のｐ型エピタキシャル層と、
    前記第２のｐ型エピタキシャル層内に形成された第１の光電変換素子とを備え、
    前記第１および第２のｐ型エピタキシャル層はシリコンにより形成され、
    前記第１のｐ型エピタキシャル層は前記第２のｐ型エピタキシャル層よりもｐ型不純物濃度が高い、半導体装置。
  2. 前記第１の光電変換素子の受光可能な光の平均波長より短い平均波長の光を受光する第２の光電変換素子をさらに備え、
    前記第２の光電変換素子は前記第１の光電変換素子と前記主表面に沿う方向に並ぶように配置される、請求項１に記載の半導体装置。
  3. 前記第２の光電変換素子の下において、前記第１のｐ型エピタキシャル層の上面を覆うように前記第２のｐ型エピタキシャル層内に形成され、前記第２のｐ型エピタキシャル層内よりもｐ型不純物濃度が高い第１のｐ型不純物領域と、
    前記第１の光電変換素子と前記第２の光電変換素子との境界部において前記第２のｐ型エピタキシャル層内に形成され、前記第２のｐ型エピタキシャル層よりもｐ型不純物濃度が高い第２のｐ型不純物領域とを備え、
    前記第１のｐ型不純物領域と前記第２のｐ型不純物領域とは互いに接触する、請求項２に記載の半導体装置。
  4. 前記第２のｐ型エピタキシャル層には、前記第１の光電変換素子と前記第２の光電変換素子との前記境界部において前記第２のｐ型エピタキシャル層内を前記第１のｐ型エピタキシャル層に達するように貫通する溝が形成され、
    前記第２のｐ型不純物領域は、前記溝内に形成されたｐ型半導体層である、請求項３に記載の半導体装置。
  5. 前記溝内において前記ｐ型半導体層上に形成された絶縁膜をさらに備える、請求項４に記載の半導体装置。
  6. 前記第１および第２の光電変換素子の双方の下において、前記第１のｐ型エピタキシャル層の上面を覆うように前記第２のｐ型エピタキシャル層が配置される、請求項２に記載の半導体装置。
  7. 前記半導体基板はｐ型基板である、請求項１に記載の半導体装置。
  8. 前記半導体基板の欠陥密度は、前記第２のｐ型エピタキシャル層の欠陥密度よりも高い、請求項７に記載の半導体装置。
  9. 前記半導体基板は前記第２のｐ型エピタキシャル層よりもｐ型不純物濃度が高く、
    前記半導体基板内には、前記半導体基板内のｐ型不純物と前記半導体基板内に拡散した酸素との反応により形成された第１の拡張欠陥を含む、請求項７に記載の半導体装置。
  10. 前記半導体基板内には、前記半導体基板内に導入された不純物元素により形成された第２の拡張欠陥を含む、請求項１に記載の半導体装置。
  11. 前記第１のｐ型エピタキシャル層は複数層であり、
    複数層の前記第１のｐ型エピタキシャル層のうち最も前記半導体基板に近い側に配置される基板隣接層に、前記基板隣接層内のｐ型不純物と前記半導体基板から前記基板隣接層内に拡散した酸素との反応により形成された第１の拡張欠陥が存在する、請求項１に記載の半導体装置。
  12. 複数層からなる前記第１のｐ型エピタキシャル層のうち前記基板隣接層における酸素濃度は、複数層の前記第１のｐ型エピタキシャル層のうち前記基板隣接層以外の層における酸素濃度よりも高い、請求項１１に記載の半導体装置。
  13. 主表面を有する半導体基板と、
    前記半導体基板内に形成された埋め込み不純物層と、
    前記埋め込み不純物層上に形成されたｐ型エピタキシャル層と、
    前記ｐ型エピタキシャル層内に形成された第１の光電変換素子とを備え、
    前記埋め込み不純物層および前記ｐ型エピタキシャル層はシリコンにより形成され、
    前記埋め込み不純物層は前記ｐ型エピタキシャル層よりもｐ型不純物濃度が高い、半導体装置。
  14. 主表面を有する半導体基板を準備する工程と、
    前記主表面上に第１のｐ型エピタキシャル層を形成する工程と、
    前記第１のｐ型エピタキシャル層の上面を覆うように第２のｐ型エピタキシャル層を形成する工程と、
    前記第２のｐ型エピタキシャル層内に第１の光電変換素子を形成する工程とを備え、
    前記第１および第２のｐ型エピタキシャル層はシリコンにより形成され、
    前記第１のｐ型エピタキシャル層は前記第２のｐ型エピタキシャル層よりもｐ型不純物濃度が高い、半導体装置の製造方法。
  15. 前記第１の光電変換素子の受光可能な光の平均波長より短い平均波長の光を受光する第２の光電変換素子を形成する工程をさらに備え、
    前記第２の光電変換素子は前記第１の光電変換素子と前記主表面に沿う方向に並ぶように形成される、請求項１４に記載の半導体装置の製造方法。
  16. 前記第２の光電変換素子が形成されるべき領域の下において、前記第１のｐ型エピタキシャル層の上面を覆うように前記第２のｐ型エピタキシャル層内に形成され、前記第２のｐ型エピタキシャル層内よりもｐ型不純物濃度が高い第１のｐ型不純物領域を形成する工程と、
    前記第１の光電変換素子が形成されるべき領域と前記第２の光電変換素子が形成されるべき領域との境界部において前記第２のｐ型エピタキシャル層内に形成され、前記第２のｐ型エピタキシャル層よりもｐ型不純物濃度が高い第２のｐ型不純物領域を形成する工程とを備え、
    前記第１のｐ型不純物領域と前記第２のｐ型不純物領域とは互いに接触する、請求項１５に記載の半導体装置の製造方法。
  17. 前記第２のｐ型不純物領域を形成する工程は、
    前記第２のｐ型エピタキシャル層の前記第１の光電変換素子が形成されるべき領域と前記第２の光電変換素子が形成されるべき領域との前記境界部に、前記第１のｐ型エピタキシャル層に達するように前記第２のｐ型エピタキシャル層内を貫通する溝を形成する工程と、
    前記溝内に前記第２のｐ型不純物領域としてのｐ型半導体層を形成する工程とを含む、請求項１６に記載の半導体装置の製造方法。
  18. 前記溝内において前記ｐ型半導体層上に絶縁膜を形成する工程をさらに含む、請求項１７に記載の半導体装置の製造方法。
  19. 前記第２のｐ型エピタキシャル層を形成する工程においては、前記第１および第２の光電変換素子が形成されるべき領域の双方の下において、前記第１のｐ型エピタキシャル層の上面を覆うように前記第２のｐ型エピタキシャル層が形成される、請求項１５に記載の半導体装置の製造方法。
  20. 前記半導体基板はｐ型基板である、請求項１４に記載の半導体装置の製造方法。
JP2013232371A 2013-11-08 2013-11-08 半導体装置およびその製造方法 Expired - Fee Related JP6302216B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013232371A JP6302216B2 (ja) 2013-11-08 2013-11-08 半導体装置およびその製造方法
US14/528,724 US9437644B2 (en) 2013-11-08 2014-10-30 Semiconductor device and method of manufacturing same
CN201410643783.5A CN104637966A (zh) 2013-11-08 2014-11-10 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013232371A JP6302216B2 (ja) 2013-11-08 2013-11-08 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015095484A true JP2015095484A (ja) 2015-05-18
JP6302216B2 JP6302216B2 (ja) 2018-03-28

Family

ID=53043054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013232371A Expired - Fee Related JP6302216B2 (ja) 2013-11-08 2013-11-08 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9437644B2 (ja)
JP (1) JP6302216B2 (ja)
CN (1) CN104637966A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017107950A (ja) * 2015-12-08 2017-06-15 キヤノン株式会社 光電変換装置およびその製造方法
WO2019082536A1 (ja) * 2017-10-26 2019-05-02 信越半導体株式会社 基板の熱処理方法
JP2020065026A (ja) * 2018-10-19 2020-04-23 キヤノン株式会社 光電変換装置
JP2020088291A (ja) * 2018-11-29 2020-06-04 キヤノン株式会社 光電変換装置、光電変換システム、移動体

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786705B2 (en) * 2015-12-21 2017-10-10 Qualcomm Incorporated Solid state image sensor with extended spectral response
JP6862129B2 (ja) * 2016-08-29 2021-04-21 キヤノン株式会社 光電変換装置および撮像システム
EP3419050A1 (en) * 2017-06-23 2018-12-26 ams International AG Radiation-hardened package for an electronic device and method of producing a radiation-hardened package
CN110120626B (zh) * 2018-02-07 2020-11-27 山东华光光电子股份有限公司 一种半导体激光器的生产方法
CN109860214B (zh) * 2018-12-28 2021-04-30 上海集成电路研发中心有限公司 一种图像传感器
CN115579373B (zh) * 2022-11-09 2023-02-24 合肥晶合集成电路股份有限公司 图像传感器像素结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067393A (ja) * 2005-08-04 2007-03-15 Avago Technologies Sensor Ip (Singapore) Pte Ltd クロストークの少ないｃｍｏｓイメージセンサ
JP2007329336A (ja) * 2006-06-08 2007-12-20 Sony Corp 固体撮像素子及びその製造方法
US20080246063A1 (en) * 2007-04-04 2008-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Photodiode with multi-epi films for image sensor
JP2009212353A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
US20100102366A1 (en) * 2008-10-24 2010-04-29 Jong-Jan Lee Integrated Infrared and Color CMOS Imager Sensor
JP2010245100A (ja) * 2009-04-01 2010-10-28 Nikon Corp 固体撮像素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284629A (ja) * 2000-03-29 2001-10-12 Sharp Corp 回路内蔵受光素子
KR100555526B1 (ko) * 2003-11-12 2006-03-03 삼성전자주식회사 포토 다이오드 및 그 제조방법
US20060157806A1 (en) * 2005-01-18 2006-07-20 Omnivision Technologies, Inc. Multilayered semiconductor susbtrate and image sensor formed thereon for improved infrared response
KR100684878B1 (ko) * 2005-01-24 2007-02-20 삼성전자주식회사 빛의 파장에 따라 다른 두께의 메몰 베리어층을 구비하는이미지 센서 및 그 형성 방법
KR100625944B1 (ko) 2005-06-30 2006-09-18 매그나칩 반도체 유한회사 씨모스 이미지 센서의 포토다이오드 및 그의 제조 방법
JP2007317768A (ja) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 光半導体装置およびその製造方法
JP4960058B2 (ja) 2006-10-04 2012-06-27 株式会社東芝 増幅型固体撮像素子
KR100821469B1 (ko) 2006-10-13 2008-04-11 매그나칩 반도체 유한회사 개선된 컬러 크로스토크를 갖는 소형 ｃｍｏｓ 이미지 센서및 그 제조 방법
US20100134668A1 (en) * 2008-12-01 2010-06-03 Samsung Electronics Co., Ltd. Image sensors
JP2011112452A (ja) * 2009-11-25 2011-06-09 Olympus Corp カラーセンサ
JP6045136B2 (ja) * 2011-01-31 2016-12-14 キヤノン株式会社 光電変換装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067393A (ja) * 2005-08-04 2007-03-15 Avago Technologies Sensor Ip (Singapore) Pte Ltd クロストークの少ないｃｍｏｓイメージセンサ
JP2007329336A (ja) * 2006-06-08 2007-12-20 Sony Corp 固体撮像素子及びその製造方法
US20080246063A1 (en) * 2007-04-04 2008-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Photodiode with multi-epi films for image sensor
JP2009212353A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
US20100102366A1 (en) * 2008-10-24 2010-04-29 Jong-Jan Lee Integrated Infrared and Color CMOS Imager Sensor
JP2010245100A (ja) * 2009-04-01 2010-10-28 Nikon Corp 固体撮像素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017107950A (ja) * 2015-12-08 2017-06-15 キヤノン株式会社 光電変換装置およびその製造方法
US9831285B2 (en) 2015-12-08 2017-11-28 Canon Kabushiki Kaisha Photoelectric conversion apparatus and method of manufacturing the same
WO2019082536A1 (ja) * 2017-10-26 2019-05-02 信越半導体株式会社 基板の熱処理方法
JP2020065026A (ja) * 2018-10-19 2020-04-23 キヤノン株式会社 光電変換装置
JP7271127B2 (ja) 2018-10-19 2023-05-11 キヤノン株式会社 光電変換装置
JP2020088291A (ja) * 2018-11-29 2020-06-04 キヤノン株式会社 光電変換装置、光電変換システム、移動体

Also Published As

Publication number Publication date
US20150130009A1 (en) 2015-05-14
US9437644B2 (en) 2016-09-06
JP6302216B2 (ja) 2018-03-28
CN104637966A (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
JP6302216B2 (ja) 半導体装置およびその製造方法
US10453882B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
TWI469334B (zh) 背照式互補式金氧半導體影像感測器
US8357984B2 (en) Image sensor with low electrical cross-talk
JP5058488B2 (ja) 光の波長に応じて異なる厚さの埋没バリヤ層を具備するイメージセンサ及びその形成方法
KR101721795B1 (ko) 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법
KR100821469B1 (ko) 개선된 컬러 크로스토크를 갖는 소형 ｃｍｏｓ 이미지 센서및 그 제조 방법
JP5055026B2 (ja) 撮像素子、撮像素子の製造方法、及び、撮像素子用の半導体基板
US7855407B2 (en) CMOS image sensor and method for manufacturing the same
US9620545B2 (en) Solid-state image pickup device and method for producing the same
US20100109060A1 (en) Image sensor with backside photodiode implant
KR101426329B1 (ko) 고체 이미지 센서, 이의 제조 방법 및 카메라
US7999292B2 (en) Image sensor and manufacturing method thereof
US20060255372A1 (en) Color pixels with anti-blooming isolation and method of formation
KR20080012370A (ko) Ｃｍｏｓ 이미저를 위한 절연 처리 및 구조
WO2008133787A1 (en) Image sensor with improved quantum efficiency of red pixels and corresponding fabrication method
US9237283B2 (en) Solid-state image pickup device
TWI451564B (zh) 具有二磊晶層之影像感測器及其製造方法
JP2009194269A (ja) 固体撮像装置およびその製造方法
US8629482B2 (en) Method for manufacturing semiconductor device
KR20110079329A (ko) 이미지 센서 및 그 제조방법
KR20100025873A (ko) 혼색 방지 불순물 격리 구조를 갖는 이미지 센서 및 그 제조 방법
JP5252100B2 (ja) 固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180302

R150 Certificate of patent or registration of utility model

Ref document number: 6302216

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees