JP2015088947A - 固体撮像装置、信号処理装置、および電子機器 - Google Patents

固体撮像装置、信号処理装置、および電子機器 Download PDF

Info

Publication number
JP2015088947A
JP2015088947A JP2013226299A JP2013226299A JP2015088947A JP 2015088947 A JP2015088947 A JP 2015088947A JP 2013226299 A JP2013226299 A JP 2013226299A JP 2013226299 A JP2013226299 A JP 2013226299A JP 2015088947 A JP2015088947 A JP 2015088947A
Authority
JP
Japan
Prior art keywords
pixel
pixels
unit
solid
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013226299A
Other languages
English (en)
Other versions
JP6180882B2 (ja
JP2015088947A5 (ja
Inventor
敦彦 山本
Atsuhiko Yamamoto
敦彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013226299A priority Critical patent/JP6180882B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN201410572947.XA priority patent/CN104600085B/zh
Priority to CN201910870491.8A priority patent/CN110545389B/zh
Priority to CN201910870831.7A priority patent/CN110581964B/zh
Priority to CN201910870756.4A priority patent/CN110620124B/zh
Priority to US14/523,621 priority patent/US10462430B2/en
Publication of JP2015088947A publication Critical patent/JP2015088947A/ja
Publication of JP2015088947A5 publication Critical patent/JP2015088947A5/ja
Application granted granted Critical
Publication of JP6180882B2 publication Critical patent/JP6180882B2/ja
Priority to US16/586,026 priority patent/US10992890B2/en
Priority to US17/219,541 priority patent/US20210218916A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/672—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction between adjacent sensors or output registers for reading a single image
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Color Television Image Signal Generators (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Optical Filters (AREA)

Abstract

【課題】白点補正における解像度の劣化を抑えることができる。
【解決手段】画素共有単位の２×２画素の各画素は、太線に示されるように、それぞれ異なるカラーフィルタでコーディングされている。換言するに、同一カラーフィルタのコーディング単位の４画素は、異なる共有画素単位の画素で構成されている。このようにすることで、中央の黒い画素部分に白点が発生した場合、黒い画素部分のうち、丸が示される緑画素の補正は、同一緑のカラーフィルタのコーディング単位の三角、菱形、または逆三角が示される緑画素を使用して行われる。本開示は、例えば、カメラ装置などの電子機器に用いられるCMOS固体撮像装置に適用することができる。
【選択図】図６

Description

本開示は、固体撮像装置、信号処理装置、および電子機器に関し、特に、白点補正における解像度の劣化を抑えることができるようにした固体撮像装置、信号処理装置、および電子機器に関する。
同一画素共有の固体撮像装置において、４画素同色のカラーフィルタを付ける場合、同一画素共有で同じカラーコーディングを行っていた（特許文献１参照）。
特開２０１０−２８４２３号公報
しかしながら、画素共有内のフローティングディフュージョン部のリークなどで、白点が発生した場合、例えば、２画素分離れた４画素同色の画素から補正することになり、補正対象の画素の位置に対して、補正に用いる画素の位置が空間的に離れてしまっていた。このため、補正後の解像度が劣化してしまうことがあった。
本開示は、このような状況に鑑みてなされたものであり、白点補正における解像度の劣化を抑えることができるものである。
本技術の第１の側面の固体撮像装置は、同色コーディングで、かつ、互いに画素共有のない画素を含むように構成された複数画素群と、前記複数画素群がベイヤ配列されてなるカラーフィルタとを備える。
前記複数画素群は、互いに画素共有のない画素で構成されている。
前記画素共有の単位は、２×２画素である。
前記複数画素群は、互いに画素共有のない画素を、その構成の少なくとも半分含むように構成されている。
前記画素共有の単位は、２×４画素である。
前記画素共有の単位は、１×４画素である。
前記画素共有内で発生した欠陥画素は、前記複数画素群内の画素を用いて補正される。
前記複数画素群は、４画素で構成される。
前記色コーディングは、原色市松のコーディングである。
前記色コーディングは、WRGBのコーディングである。
本技術の第２の側面の信号処理装置は、同色コーディングで、かつ、互いに画素共有のない画素を含むように構成された複数画素群と、前記複数画素群がベイヤ配列されてなるカラーフィルタとを備える固体撮像装置から出力される出力信号において、前記画素共有内で発生した欠陥画素を、前記複数画素群内の画素を用いて補正する補正処理部を備える。
前記補正処理部は、前記画素共有内で発生した欠陥画素を、前記画素共有内で発生した欠陥画素の個数に応じて、前記複数画素群内の画素を用いて補正することができる。
前記補正処理部は、前記画素共有内で発生した欠陥画素を、前記複数画素群内のすべての画素を用いて補正することができる。
前記補正処理部は、前記画素共有内で発生した欠陥画素を、前記画素共有内で発生した欠陥画素の蓄積時間に応じて、前記複数画素群内のデータを用いて補正することができる。
本技術の第３の側面の電子機器は、同色コーディングで、かつ、互いに画素共有のない画素を含むように構成された複数画素群と、前記複数画素群がベイヤ配列されてなるカラーフィルタとを備える固体撮像装置と、入射光を前記固体撮像装置に入射する光学系と、前記固体撮像装置から出力される出力信号を処理する信号処理回路とを有する。
本技術の第１の側面においては、同色コーディングで、かつ、互いに画素共有のない画素を含むように構成された複数画素群と、前記複数画素群がベイヤ配列されてなるカラーフィルタとが備えられる。
本技術の第２の側面においては、同色コーディングで、かつ、互いに画素共有のない画素を含むように構成された複数画素群と、前記複数画素群がベイヤ配列されてなるカラーフィルタとを備える固体撮像装置から出力される出力信号において、前記画素共有内で発生した欠陥画素が、前記複数画素群内の画素を用いて補正される。
本技術の第３の側面においては、固体撮像装置に、同色コーディングで、かつ、互いに画素共有のない画素を含むように構成された複数画素群と、前記複数画素群がベイヤ配列されてなるカラーフィルタとが備えられる。そして、入射光が前記固体撮像装置に入射され、前記固体撮像装置から出力される出力信号が処理される。
本技術によれば、白点補正を行うことができる。また、本技術によれば、白点補正における解像度の劣化を抑えることができる。
なお、本明細書に記載された効果は、あくまで例示であり、本技術の効果は、本明細書に記載された効果に限定されるものではなく、付加的な効果があってもよい。
本技術を適用した固体撮像装置の概略構成例を示すブロック図である。 本技術の一実施の形態に係る固体撮像装置の断面図を示す図である。 ２×２画素共有単位の回路構成の一例を示す回路図である。 ２×２画素共有単位の回路構成の一例を示す平面図である。 ２×２画素共有単位とカラーフィルタのコーディングの単位との関係の例を示す図である。 本技術の２×２画素共有単位とカラーフィルタのコーディングの単位との関係を示す図である。 本技術の電子機器の構成例を示すブロック図である。 ＤＳＰ回路の構成例を示す図である。 図８のＤＳＰ回路の信号処理の例を説明するフローチャートである。 ＤＳＰ回路の構成例を示す図である。 図１０のＤＳＰ回路の信号処理の例を説明するフローチャートである。 ＤＳＰ回路の構成例を示す図である。 図１２のＤＳＰ回路の信号処理の例を説明するフローチャートである。 画素毎の市松RGBベイヤ配列の例を示す図である。 ２×４画素共有単位の回路構成の一例を示す回路図である。 ２×４画素共有単位の回路構成の一例を示す平面図である。 ２×４画素共有単位とカラーフィルタのコーディングの単位との関係の例を示す図である。 本技術の２×４画素共有単位とカラーフィルタのコーディングの単位との関係を示す図である。 本技術の２×４画素共有単位とカラーフィルタのコーディングの単位との関係を示す図である。 １×４画素共有単位の回路構成の一例を示す回路図である。 １×４画素共有単位の回路構成の一例を示す平面図である。 本技術の１×４画素共有単位とカラーフィルタのコーディングの単位との関係を示す図である。 本技術の１×４画素共有単位とカラーフィルタのコーディングの単位との関係を示す図である。 本技術の他の実施の形態に係る固体撮像装置の断面図を示す図である。 コンピュータの構成例を示すブロック図である。
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
０．固体撮像装置の概略構成例
１．第１の実施の形態（２×２画素共有の例）
２．第２の実施の形態（２×４画素共有の例）
３．第３の実施の形態（１×４画素共有の例）
４．第４の実施の形態（固体撮像装置の他の構成例）
５．第５の実施の形態（コンピュータ）
＜０．固体撮像装置の概略構成例＞
＜固体撮像装置の概略構成例＞
図１は、本技術の各実施の形態に適用されるCMOS（Complementary Metal Oxide Semiconductor）固体撮像装置の一例の概略構成例を示している。
図１に示されるように、固体撮像装置（素子チップ）１は、半導体基板１１（例えばシリコン基板）に複数の光電変換素子を含む画素２が規則的に２次元的に配列された画素領域（いわゆる撮像領域）３と、周辺回路部とを有して構成される。
画素２は、光電変換素子（例えばフォトダイオード）と、複数の画素トランジスタ（いわゆるMOSトランジスタ）を有してなる。複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、および増幅トランジスタの３つのトランジスタで構成することができ、さらに選択トランジスタを追加して４つのトランジスタで構成することもできる。各画素２（単位画素）の等価回路は一般的なものと同様であるので、ここでは詳細な説明は省略する。
また、画素２は、共有画素構造とすることもできる。画素共有構造は、例えば、図３を参照して後述されるが、複数のフォトダイオード、複数の転送トランジスタ、共有される１つのフローティングディフュージョン、および、共有される１つずつの他の画素トランジスタから構成される。
周辺回路部は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、および制御回路８から構成される。
制御回路８は、入力クロックや、動作モード等を指令するデータを受け取り、また、固体撮像装置１の内部情報等のデータを出力する。具体的には、制御回路８は、垂直同期信号、水平同期信号、およびマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、これらの信号を垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６に入力する。
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。具体的には、垂直駆動回路４は、画素領域３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換素子において受光量に応じて生成した信号電荷に基づいた画素信号をカラム信号処理回路５に供給する。
カラム信号処理回路５は、画素２の例えば列毎に配置されており、１行分の画素２から出力される信号を画素列毎にノイズ除去等の信号処理を行う。具体的には、カラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのCDS（Correlated Double Sampling）や、信号増幅、A/D（Analog/Digital）変換等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バッファリングだけを行う場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を行う場合もある。
入出力端子１２は、外部と信号のやりとりをするために設けられる。
＜固体撮像装置の断面例＞
図２は、固体撮像装置の画素領域３および周辺回路部の構造の一例を示す断面図である。図２の例においては、裏面照射型の固体撮像装置の例が示されている。
図２の例の固体撮像装置１においては、ウエハをCMP(Chemical Mechanical Polishing)によって研磨することにより、10乃至20μｍ程度の厚さのSi（シリコン）層（素子層）３１が形成される。その厚さの好ましい範囲は、可視光に対して5乃至15μｍ、赤外光に対して5乃至50μｍ、紫外光に対して3乃至７μmである。このSi層の一方の面側には、SiO2膜３２を挟んで遮光膜３３が形成されている。
遮光膜３３は、配線と異なり、光学的な要素だけを考慮してレイアウトされる。この遮光膜３３には開口部３３Ａが形成されている。遮光膜３３の上には、パッシベーション膜としてシリコン窒化膜（SiN）３４が形成され、さらに、開口部３３Ａの上方にカラーフィルタ３５およびOCL(On Chip Lens)３６が形成されている。
すなわち、Si層３１の一方の面側から入射する光は、OCL３６およびカラーフィルタ３５を経由し、Si層３１に形成されるフォトダイオード３７の受光面に導かれる画素構造となっている。Si層３１の他方の面側には、トランジスタや金属配線が形成される配線層３８が形成され、その下には、さらに、基板支持材３９が貼り付けられている。
＜１．第１の実施の形態（２×２画素共有の例）＞
＜画素共有単位の構成例＞
まず、図３および図４を参照して、２×２画素共有単位の回路構成例について説明する。図３は、２×２画素共有単位の回路構成の一例を示す回路図である。図４は、２×２画素共有単位の回路構成の一例を示す平面図である。
図３および図４で示されるように、２×２画素共有単位は、４つの光電変換素子、例えば、フォトダイオードＰＤ０乃至ＰＤ３、およびそれらに対応する４つの転送トランジスタＴＲ０乃至ＴＲ３、並びに、リセットトランジスタＲｓｔ、増幅トランジスタＡｍｐ、および選択トランジスタＳｅｌの３つのトランジスタを有する構成となっている。
フォトダイオードＰＤ０乃至ＰＤ３は、アノード電極が負側電源（例えば、グランド）に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換する。フォトダイオードＰＤ０乃至ＰＤ３のカソード電極は、対応する各転送トランジスタＴＲ０乃至ＴＲ３を介して増幅トランジスタＡｍｐのゲート電極と電気的に接続されている。増幅トランジスタＡｍｐのゲート電極と４つの転送トランジスタＴＲ０乃至ＴＲ３とが電気的に繋がったノードをフローティングディフュージョンＦＤと称する。
転送トランジスタＴＲ０乃至ＴＲ３は、対応するフォトダイオードＰＤ０乃至ＰＤ３のカソード電極とフローティングディフュージョンＦＤとの間に接続されている。転送トランジスタＴＲ０乃至ＴＲ３のゲート電極には、高レベル（例えば、ＶＤＤレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送パルスφＴＲＦが、図示せぬ転送線を介して与えられる。転送パルスφＴＲＦが与えられることで、転送トランジスタＴＲ０乃至ＴＲ３はオン状態となってフォトダイオードＰＤ０乃至ＰＤ３で光電変換された光電荷をフローティングディフュージョンＦＤに転送する。
リセットトランジスタＲｓｔは、ドレイン電極が画素電源ＶＤＤに、ソース電極がフローティングディフュージョンＦＤにそれぞれ接続されている。リセットトランジスタＲｓｔのゲート電極には、フォトダイオードＰＤ０乃至ＰＤ３からフローティングディフュージョンＦＤへの信号電荷の転送に先立って、ＨｉｇｈアクティブのリセットパルスφＲＳＴが図示せぬリセット線を介して与えられる。リセットパルスφＲＳＴが与えられることで、リセットトランジスタＲｓｔはオン状態となり、フローティングディフュージョンＦＤの電荷を画素電源ＶＤＤに捨てることによってフローティングディフュージョンＦＤをリセットする。
増幅トランジスタＡｍｐは、ゲート電極がフローティングディフュージョンＦＤに、ドレイン電極が画素電源ＶＤＤにそれぞれ接続されている。そして、増幅トランジスタＡｍｐは、リセットトランジスタＲｓｔによってリセットした後のフローティングディフュージョンＦＤの電位をリセット信号（リセットレベル）Ｖｒｅｓｅｔとして出力する。増幅トランジスタＡｍｐはさらに、転送トランジスタＴＲ０乃至ＴＲ３によって信号電荷を転送した後のフローティングディフュージョンＦＤの電位を光蓄積信号（信号レベル）Ｖｓｉｇとして出力する。
選択トランジスタＳｅｌは、例えば、ドレイン電極が増幅トランジスタＡｍｐのソース電極に、ソース電極が垂直信号線Ｌ１にそれぞれ接続されている。選択トランジスタＳｅｌのゲート電極には、Ｈｉｇｈアクティブの選択パルスφＳＥＬが図示せぬ選択線を介して与えられる。選択パルスφＳＥＬが与えられることで、選択トランジスタＳｅｌはオン状態となって単位画素を選択状態とし、増幅トランジスタＡｍｐから出力される信号を垂直信号線Ｌ１に中継する。
なお、選択トランジスタＳｅｌについては、画素電源ＶＤＤと増幅トランジスタＡｍｐのドレインとの間に接続した回路構成を採ることも可能である。
＜画素共有単位とCFコーディング単位との関係＞
図５は、２×２画素共有単位とカラーフィルタ(CF)のコーディングの単位との関係を示す図である。図５の例においては、ハッチなしが緑(GREEN)画素、斜線のハッチが赤(RED)画素、残りのハッチが青(BLUE)画素を示している。これらの記載は、以下の他の図においても同様である。また、図５の例においては、太線に示されるように、２×２画素共有の例が示されており、また、実線に示されるように、４画素毎に同じカラーフィルタをRGB市松コーディング(ベイヤ配列)した例が示されている。
すなわち、図５の例においては、画素共有単位と、同じカラーフィルタのコーディング単位とが１対１対応しており、画素共有単位の２×２画素の各画素は、同じカラーフィルタでコーディングされている。
このため、中央の黒い２×２画素部分に、フローティングディフュージョンのリークなどで白点が発生した場合、その緑画素の補正は、図中１乃至４の数字が示される最周辺の位置の緑画素を使用して行うことが考えられる。すなわち、図５の例の場合、単位画素で、２画素空間的に離れたデータで補正することになる。
＜本技術の画素共有単位とCFコーディング単位との関係＞
図６は、本技術を適用した画素共有単位とカラーフィルタ(CF)のコーディングの単位との関係を示す図である。図６の例においては、太線に示されるように、２×２画素共有の例が示されており、また、実線に示されるように、４画素毎に同じカラーフィルタをRGB市松コーディング(ベイヤ配列)した例が示されている。
図６の例において、画素共有単位の２×２画素の各画素は、太線に示されるように、それぞれ異なるカラーフィルタでコーディングされている。換言するに、同一カラーフィルタのコーディング単位の４画素は、異なる共有画素単位の画素で構成されている。すなわち、同一カラーフィルタのコーディング単位の４画素（以下、適宜、同色の隣接４画素とも称する）は、互いに画素共有のない画素で構成されている。
なお、図６のカラーフィルタ３５は、図５のカラーフィルタを、例えば、上に１画素、かつ、右に１画素移動させて形成されたものである。
このようにすることで、中央の黒い画素部分に、フローティングディフュージョンのリークなどにより白点が発生した場合、黒い画素部分のうち、例えば、丸が示される緑画素の補正は、同一緑のカラーフィルタのコーディング単位の三角、菱形、および逆三角が示される緑画素の少なくとも１つを使用して行われる。なお、補正には、三角、菱形、および逆三角が示される緑画素のいずれか１つを用いてもよいし、そのうち、２つ、あるいはすべての画素を用いてもよい。
すなわち、図６の例の場合、補正に使用される画素が、隣の画素なので、空間的に近いデータで補正可能であり、図５の例の場合よりも解像度劣化を抑えることができる。
以下、白点が発生した場合の画素の補正方法について具体的に説明していく。
＜電子機器の構成例＞
図７は、本技術を適用した電子機器としての、カメラ装置の構成例を示すブロック図である。図７の電子機器においては、白点発生のために、上述したような補正が行われる。
図７のカメラ装置１００は、レンズ群などからなる光学部１０１、図１に示された画素２の各構成が採用される固体撮像装置（撮像デバイス）１、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路１０３を備える。また、カメラ装置１００は、フレームメモリ１０４、表示部１０５、記録部１０６、操作部１０７、および電源部１０８も備える。ＤＳＰ回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６、操作部１０７および電源部１０８は、バスライン１０９を介して相互に接続されている。
光学部１０１は、被写体からの入射光（像光）を取り込んで固体撮像装置１の撮像面上に結像する。固体撮像装置１は、光学部１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。ＤＳＰ回路１０３は、図１の出力回路７から出力された信号に対して、上述したフローティングディフュージョンのリークなどによる白点の発生のための補正を行う。ＤＳＰ回路１０３は、補正された信号を、例えば、フレームメモリ１０４に記憶させる。
表示部１０５は、例えば、液晶パネルや有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置１で撮像された動画または静止画を表示する。記録部１０６は、固体撮像装置１で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
操作部１０７は、ユーザによる操作の下に、カメラ装置１００が有する様々な機能について操作指令を発する。電源部１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６および操作部１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
＜ＤＳＰ回路の構成例＞
図８は、白点が発生した場合の画素の補正を行う、ＤＳＰ回路の第１の構成例を示すブロック図である。
図８の例において、ＤＳＰ回路１０３は、欠陥画素アドレスメモリ１５１、画素判定部１５２、メモリ部１５３、および補正処理部１５４を含むように構成される。
欠陥画素アドレスメモリ１５１は、工場出荷時に欠陥画素として判定された欠陥画素のアドレスを記憶している。欠陥画素の判定は、次のように行われる。例えば、白点については、工場出荷時にOPB基準のダーク状態である出力以上が白点と判定される。一方、HL点欠陥ならば、工場出荷時においては、感度光量程度の光を入れて同色で出力の割合がある割合以上多い（カラーフィルタ（CF）抜け）、またはある割合以上少ないもの（ゴミ）が欠陥画素として判定される。このようにして判定された欠陥画素のアドレスが、欠陥画素アドレスメモリ１５１に書き込まれている。
画素判定部１５２は、欠陥画素アドレスメモリ１５１に記憶される欠陥画素アドレスを参照し、メモリ部１５３に記憶される画像における同色の隣接４画素（CFのコーディング）単位に欠陥画素が含まれるか否かを判定する。画素判定部１５２は、判定結果（すなわち、同色の隣接４画素単位における欠陥画素の含まれる個数（割合））に応じて、補正処理部１５４の補正処理を制御する。
メモリ部１５３は、例えば、フレームメモリで構成される。メモリ部１５３は、固体撮像装置１の出力回路７から出力される信号（画像）を一旦記憶している。
補正処理部１５４は、メモリ部１５３から同色の隣接４画素毎に読み出し、画素判定部１５２からの制御に応じて、画素データを補正処理し、出力する。
＜信号処理の例＞
次に、図９のフローチャートを参照して、図８のＤＳＰ回路１０３による信号処理の例を説明する。この信号処理は、CFのコーディング単位である同色の隣接４画素毎に行われる。また、例えば、この信号処理は、同色の隣接４画素単位の画素データを加算データとして後段に出力する処理である。なお、図６を適宜参照し、２×２画素共有単位を例に説明する。
固体撮像装置１の出力回路７から出力される信号（画像）がメモリ部１５３に記憶される。補正処理部１５４は、メモリ部１５３から処理対象の同色の隣接４画素（CFのコーディング単位）を読み出す。
ステップＳ１１において、画素判定部１５２は、欠陥画素アドレスメモリ１５１から、画像の欠陥画素アドレスを取得する。なお、欠陥画素アドレスは、処理対象の同色の隣接４画素毎に取得するようにすることも可能である。
ステップＳ１２において、画素判定部１５２は、ステップＳ１１により取得された欠陥画素アドレスを参照し、処理対象の同色の隣接４画素内に欠陥画素がないか否かを判定する。ステップＳ１２において、欠陥画素がないと判定された場合、処理は、ステップＳ１３に進む。
ステップＳ１３において、補正処理部１５４は、画素判定部１５２の制御のもと、補正することなく、メモリ部１５３から読み出した同色の隣接４画素の４画素データを出力データとして、例えば、フレームメモリ１０４に出力する。
ステップＳ１２において、欠陥画素があると判定された場合、処理は、ステップＳ１４に進む。ステップＳ１４において、画素判定部１５２は、ステップＳ１１により取得された欠陥画素アドレスを参照し、同色の隣接４画素内の１画素が欠陥画素であるか否かを判定する。
ステップＳ１４において、同色の隣接４画素内の１画素が欠陥画素であると判定された場合、処理は、ステップＳ１５に進む。ステップＳ１５において、補正処理部１５４は、画素判定部１５２の制御のもと、同色の隣接４画素の欠陥画素以外の３画素データに４／３を乗算したものを出力データとして、フレームメモリ１０４に出力する。
例えば、図６に示される丸が示される緑画素が欠陥画素の場合は、同一緑のカラーフィルタのコーディング単位の三角、菱形、および逆三角が示される緑画素のデータが用いられる。具体的には、三角、菱形、および逆三角が示される緑画素のデータを足したものに対して、４／３が乗算され、その結果が、この同色の隣接４画素の出力データとして出力される。
ステップＳ１４において、同色の隣接４画素内の１画素が欠陥画素ではないと判定された場合、処理は、ステップＳ１６に進む。ステップＳ１６において、画素判定部１５２は、ステップＳ１１により取得された欠陥画素アドレスを参照し、同色の隣接４画素内の２画素が欠陥画素であるか否かを判定する。
ステップＳ１６において、同色の隣接４画素内の２画素が欠陥画素であると判定された場合、処理は、ステップＳ１７に進む。ステップＳ１７において、補正処理部１５４は、画素判定部１５２の制御のもと、同色の隣接４画素の欠陥画素以外の２画素データに２を乗算したものを出力データとして、フレームメモリ１０４に出力する。
例えば、図６に示される丸および三角が示される緑画素が欠陥画素の場合は、同一緑のカラーフィルタのコーディング単位の菱形および逆三角が示される緑画素のデータが用いられる。具体的には、菱形および逆三角が示される緑画素のデータを足したものに対して、２が乗算され、その結果が、この同色の隣接４画素の出力データとして出力される。
ステップＳ１６において、同色の隣接４画素内の２画素が欠陥画素ではないと判定された場合、すなわち、同色の隣接４画素内の３画素が欠陥画素である場合、処理は、ステップＳ１８に進む。ステップＳ１８において、補正処理部１５４は、画素判定部１５２の制御のもと、同色の隣接４画素の欠陥画素以外の１画素データに４を乗算したものを出力データとして、フレームメモリ１０４に出力する。なお、この例において、同色の隣接４画素内すべての画素が欠陥画素である場合は非常に稀であるので、そのような場合はCMOSイメージセンサの出荷時の選別を行って出荷しないようにしている。
例えば、図６に示される丸、三角、菱形が示される緑画素が欠陥画素の場合は、同一緑のカラーフィルタのコーディング単位の逆三角が示される緑画素のデータが用いられる。具体的には、逆三角が示される緑画素のデータに対して４が乗算され、その結果が、この同色の隣接４画素の出力データとして出力される。
ステップＳ１９において、画素判定部１５２は、画像における同色の隣接４画素単位の処理がすべて終了したか否かを判定する。ステップＳ１９において、同色の隣接４画素単位の処理がまだ終了していないと判定された場合、処理は、ステップＳ１２に戻り、次の処理対象の同色の隣接４画素単位についての処理が繰り返し行われる。ステップＳ１９において、同色の隣接４画素単位の処理が終了したと判定された場合、この信号処理は終了する。
以上のように、同色の隣接４画素内において欠損画素がある場合、欠損画素データの補正には、欠損画素についての同一カラーフィルタのコーディング単位の画素データが用いられる。
なお、機器によっては、図８の欠陥画素アドレスメモリ１５１の容量が十分に取ることが困難である機器もある。そのような機器に対応する処理例について、次に説明する。
＜ＤＳＰ回路の構成例＞
図１０は、白点が発生した場合の画素の補正を行う、ＤＳＰ回路の第２の構成例を示すブロック図である。
図１０のＤＳＰ回路１０３は、欠陥画素アドレスメモリ１５１が除かれた点、画素判定部１５２が画素判定部１７１に入れ替わった点が、図８のＤＳＰ回路１０３と異なっている。図１０のＤＳＰ回路１０３は、メモリ部１５３および補正処理部１５４を備える点が、図８のＤＳＰ回路１０３と共通している。
すなわち、画素判定部１７１は、補正処理部１５４に対して、同色の隣接４画素の全画素を、メディアン処理させることで、動的に点欠陥を行わせる。なお、加算出力の場合は、全画素をメディアン処理させ、その全画素の数を乗算して出力データとすればよい。
＜信号処理の例＞
次に、図１１のフローチャートを参照して、図１０のＤＳＰ回路１０３による信号処理の例を説明する。この信号処理は、同色の隣接４画素単位で行われる。また、例えば、この信号処理は、同色の隣接４画素の画素データを加算データとして後段に出力する処理である。なお、図６を適宜参照し、２×２画素共有単位を例に説明する。
固体撮像装置１の出力回路７から出力される信号（画像）がメモリ部１５３に記憶される。補正処理部１５４は、メモリ部１５３から処理対象の同色の隣接４画素を読み出す。
ステップＳ３１において、補正処理部１５４は、画素判定部１７１の制御のもと、メモリ部１５３から読み出した同色の隣接４画素内の画素のメディアンをとる。ステップＳ３２において、補正処理部１５４は、画素判定部１７１の制御のもと、メディアンを４倍して、出力データとして出力する。なお、加算データとして出力しない処理の場合は、ステップＳ３２の処理は省略され、メディアンが後段に出力される。
ステップＳ３３において、画素判定部１７１は、画像における同色の隣接４画素単位の処理がすべて終了したか否かを判定する。ステップＳ３３において、同色の隣接４画素単位の処理がまだ終了していないと判定された場合、処理は、ステップＳ３１に戻り、次の処理対象の同色の隣接４画素単位についての処理が繰り返し行われる。ステップＳ３３において、同色の隣接４画素単位の処理が終了したと判定された場合、この信号処理は終了する。
以上のように、CFのコーディング単位である同色の隣接４画素内においてメディアン処理を行うことにより、白点が簡単に補正可能である。なお、HL点欠陥も補正可能である。したがって、欠陥画素アドレスメモリ１５１の容量が十分にとることが難しい機器であっても、白点補正における解像度の劣化を抑えることができる。
次に、高ダイナミックレンジを確保するために、蓄積時間を変えて画像処理する場合の例について説明する。
＜ＤＳＰ回路の構成例＞
図１２は、白点が発生した場合の画素の補正を行う、ＤＳＰ回路の第３の構成例を示すブロック図である。
図１２のＤＳＰ回路１０３は、蓄積時間メモリ１９１が追加された点、画素判定部１５２が画素判定部１９２に入れ替わった点が、図８のＤＳＰ回路１０３と異なっている。図１０のＤＳＰ回路１０３は、欠陥画素アドレスメモリ１５１、メモリ部１５３、および補正処理部１５４を備える点が、図８のＤＳＰ回路１０３と共通している。
固体撮像装置１においては、画素毎に光（電荷）の蓄積時間を変えることで、高ダイナミックレンジが可能となる。例えば、図１２の例の場合、２種類の蓄積時間ＡおよびＢが定められており、蓄積時間メモリ１９１は、各画素の蓄積時間（Ａ，Ｂどちらであるか）を記憶している。なお、蓄積時間メモリ１９１は、画素判定部１９２に内蔵されていてもよい。
画素判定部１９２は、欠陥画素アドレスメモリ１５１に記憶される欠陥画素アドレスを参照し、メモリ部１５３に記憶される画像における同色の隣接４画素内に欠陥画素が含まれるか否かを判定する。欠陥画素が含まれる場合、画素判定部１９２は、蓄積時間メモリ１９１を参照し、欠陥画素と、同色の隣接４画素内において同じ蓄積時間内の画素を判定し、判定結果(蓄積時間)に応じて、補正処理部１５４の補正処理を制御する。
＜信号処理の例＞
次に、図１３のフローチャートを参照して、図１２のＤＳＰ回路１０３による信号処理の例を説明する。この信号処理は、同色の隣接４画素単位で行われる。また、例えば、この信号処理は、同色の隣接４画素内の各画素データを後段に出力する処理である。なお、図６を適宜参照し、２×２画素共有単位を例に説明する。
固体撮像装置１の出力回路７から出力される信号（画像）がメモリ部１５３に記憶される。補正処理部１５４は、メモリ部１５３から処理対象の同色の隣接４画素単位を読み出す。
ステップＳ５１において、画素判定部１９２は、欠陥画素アドレスメモリ１５１から、画像の欠陥画素アドレスを取得する。なお、欠陥画素アドレスは、処理対象の同色の隣接４画素毎に取得するようにすることも可能である。
ステップＳ５２において、画素判定部１９２は、ステップＳ５１により取得された欠陥画素アドレスを参照し、処理対象の同色の隣接４画素内に欠陥画素があるかを判定する。ステップＳ５２において、欠陥画素があると判定された場合、処理は、ステップＳ５３に進む。
ステップＳ５３において、補正処理部１５４は、画素判定部１９２の制御のもと、欠陥画素に対しては、同じ蓄積時間の画素のデータと置き換えて処理を行う。
すなわち、画素判定部１９２は、欠陥画素と、同色の隣接４画素内において同じ蓄積時間内の画素を判定し、欠陥画素に対しては、同じ蓄積時間の画像のデータに置き換えて、処理を行う。
図６の例において、丸および逆三角が示される緑画素が蓄積時間Ａであり、三角および菱形が示される緑画素が蓄積時間Ｂである場合に、丸が示される緑画素が欠陥画素のとき、逆三角が示される画素のデータに置き換えて、丸が示される緑画素についての処理が行われる。例えば、図６の例において、蓄積時間の組をかえて、丸および菱形が示される緑画素が蓄積時間Ａであり、三角および逆三角が示される緑画素が蓄積時間Ｂである場合に、丸が示される緑画素が欠陥画素のとき、菱形が示される画素のデータに置き換えて、丸の緑画素についての処理が行われる。
また、ステップＳ５３において行われる処理の例としては、例えば、１画素出力であれば、置き換えたデータが出力データとして出力される。加算データ出力であれば、置き換えたデータが用いられて、出力データが加算されて出力される。
以上のように、高ダイナミックレンジを確保する場合にも、白点補正における解像度の劣化を抑えることができる。
＜効果の説明＞
なお、図６の例において、２×２画素共有単位内の２×２画素のみのカラーフィルタ配置を見ると、図１４の例に示される通常（すなわち、画素毎）の市松RGBベイヤ配列と同じであり、２×２画素共有単位内だけでみると、これらの画素はメモリから別々に読み出されている。
しかしながら、図１４のベイヤ配列においては、丸が示される緑画素が含まれる共有単位に欠陥があった場合、別々に読み出される、丸が示される緑画素の１画素離れた隣接の三角、菱形、逆三角、星が示される緑画素のどれかとデータの置き換えがなされる。あるいは、丸が示される緑画素の１画素離れた隣接の三角、菱形、逆三角、星が示される緑画素のデータの平均値で欠陥補正する必要がある。
これに対して、図６の例の場合、例えば、メモリから、同色の隣接４画素（CFのコーディング）単位を読み出しているので、その同色の隣接４画素単位内での補正をすぐに行うことができる。以上のように、図１４の例の場合は、図６の例の場合と信号処理が異なっている。
以上のように、画素共有内でフローティングディフュージョン部のリークなどで白点が発生しても、異画素共有の同じ色の画素で白色補正が可能になる。空間的に近いので、空間的に遠い場合よりも、画像劣化を抑えることができる。
なお、上記説明においては、画素共有単位が２×２画素の場合について説明したが、画素共有単位は、２×２画素だけに限らず、２×２画素以外の共有単位であってもよい。以下、他の画素共有単位について説明していく。
＜２．第２の実施の形態（２×４画素共有の例）＞
＜画素共有単位の構成例＞
まず、図１５および図１６を参照して、２×４画素共有単位の回路構成例について説明する。図１５は、２×４画素共有単位の回路構成の一例を示す回路図である。図１６は、２×４画素共有単位の回路構成の一例を示す平面図である。なお、図３および図４を参照して説明した２×２画素共有単位の例と数が異なるだけであり、トランジスタなどの基本的な機能は同じである。
図１５および図１６で示されるように、２×４画素共有単位は、８つの光電変換素子、例えば、フォトダイオードＰＤ０乃至ＰＤ７、およびそれらに対応する８つの転送トランジスタＴＲ０乃至ＴＲ７、並びに、リセットトランジスタＲｓｔ、増幅トランジスタＡｍｐ、および選択トランジスタＳｅｌの３つのトランジスタを有する構成となっている。
フォトダイオードＰＤ０乃至ＰＤ７は、アノード電極が負側電源（例えば、グランド）に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換する。フォトダイオードＰＤ０乃至ＰＤ７のカソード電極は、対応する各転送トランジスタＴＲ０乃至ＴＲ７を介して増幅トランジスタＡｍｐのゲート電極と電気的に接続されている。増幅トランジスタＡｍｐのゲート電極と４つの転送トランジスタＴＲ０乃至ＴＲ３とが電気的に繋がったノードをフローティングディフュージョンＦＤ０と称する。増幅トランジスタＡｍｐのゲート電極と４つの転送トランジスタＴＲ４乃至ＴＲ７とが電気的に繋がったノードをフローティングディフュージョンＦＤ１と称する。
転送トランジスタＴＲ０乃至ＴＲ３は、対応するフォトダイオードＰＤ０乃至ＰＤ３のカソード電極とフローティングディフュージョンＦＤ０との間に接続されている。また、転送トランジスタＴＲ４乃至ＴＲ７は、対応するフォトダイオードＰＤ４乃至ＰＤ７のカソード電極とフローティングディフュージョンＦＤ１との間に接続されている。
転送トランジスタＴＲ０乃至ＴＲ７のゲート電極には、高レベル（例えば、ＶＤＤレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送パルスφＴＲＦが、図示せぬ転送線を介して与えられる。転送パルスφＴＲＦが与えられることで、転送トランジスタＴＲ０乃至ＴＲ３はオン状態となってフォトダイオードＰＤ０乃至ＰＤ３で光電変換された光電荷をフローティングディフュージョンＦＤ０に転送する。同様に、転送パルスφＴＲＦが与えられることで、転送トランジスタＴＲ４乃至ＴＲ７はオン状態となってフォトダイオードＰＤ４乃至ＰＤ７で光電変換された光電荷をフローティングディフュージョンＦＤ１に転送する。
リセットトランジスタＲｓｔは、ドレイン電極が画素電源ＶＤＤに、ソース電極がフローティングディフュージョンＦＤ０にそれぞれ接続されている。リセットトランジスタＲｓｔのゲート電極には、フォトダイオードＰＤ０乃至ＰＤ３からフローティングディフュージョンＦＤ０およびフォトダイオードＰＤ４乃至ＰＤ７からフローティングディフュージョンＦＤ１への信号電荷の転送に先立って、ＨｉｇｈアクティブのリセットパルスφＲＳＴが図示せぬリセット線を介して与えられる。リセットパルスφＲＳＴが与えられることで、リセットトランジスタＲｓｔはオン状態となり、フローティングディフュージョンＦＤ０およびＦＤ１の電荷を画素電源ＶＤＤに捨てることによってフローティングディフュージョンＦＤ０およびＦＤ１をリセットする。
増幅トランジスタＡｍｐは、ゲート電極がフローティングディフュージョンＦＤ０およびＦＤ１に、ドレイン電極が画素電源ＶＤＤにそれぞれ接続されている。そして、増幅トランジスタＡｍｐは、リセットトランジスタＲｓｔによってリセットした後のフローティングディフュージョンＦＤ０およびＦＤ１の電位をリセット信号（リセットレベル）Ｖｒｅｓｅｔとして出力する。増幅トランジスタＡｍｐはさらに、転送トランジスタＴＲ０乃至ＴＲ３によって信号電荷を転送した後のフローティングディフュージョンＦＤ０の電位と、転送トランジスタＴＲ４乃至ＴＲ７によって信号電荷を転送した後のフローティングディフュージョンＦＤ１の電位とを光蓄積信号（信号レベル）Ｖｓｉｇとして出力する。
選択トランジスタＳｅｌは、例えば、ドレイン電極が増幅トランジスタＡｍｐのソース電極に、ソース電極が垂直信号線Ｌ１にそれぞれ接続されている。選択トランジスタＳｅｌのゲート電極には、Ｈｉｇｈアクティブの選択パルスφＳＥＬが図示せぬ選択線を介して与えられる。選択パルスφＳＥＬが与えられることで、選択トランジスタＳｅｌはオン状態となって単位画素を選択状態とし、増幅トランジスタＡｍｐから出力される信号を垂直信号線Ｌ１に中継する。
なお、選択トランジスタＳｅｌについては、画素電源ＶＤＤと増幅トランジスタＡｍｐのドレインとの間に接続した回路構成を採ることも可能である。
＜画素共有単位とCFコーディング単位との関係＞
図１７は、２×４画素共有単位とカラーフィルタ(CF)のコーディングの単位との関係を示す図である。図１７の例においては、太線に示されるように、２×４画素共有の例が示されており、また、実線に示されるように、４画素毎に同じカラーフィルタをRGB市松コーディング(ベイヤ配列)した例が示されている。
すなわち、図１７の例においては、画素共有単位の２×４画素における上半分の４画素と下半分の４画素は、それぞれ、同じカラーフィルタでコーディングされている。
このため、中央の黒い２×４画素部分に、フローティングディフュージョンのリークなどによる白点が発生した場合、丸印が付された緑画素の補正は、図中１乃至４の数字が示される最周辺の位置の緑画素を使用して行うことが考えられる。すなわち、図１７の例の場合、単位画素で、２画素空間的に離れたデータで補正することになる。
＜本技術の画素共有単位とCFコーディング単位との関係＞
図１８は、本技術を適用した画素共有単位とカラーフィルタ(CF)のコーディングの単位とのかを示す図である。図１８の例においては、太線に示されるように、２×４画素共有の例が示されており、また、実線に示されるように、４画素毎に同じカラーフィルタをRGB市松コーディング(ベイヤ配列)した例が示されている。
図１８の例において、画素共有単位の２×４画素の上２つの画素と下２つの画素は、図１８の太線に示されるように、それぞれ異なるカラーフィルタでコーディングされている。画素共有単位の２×４画素の中央４つの画素は、図１８の太線に示されるように、２画素ずつ同じカラーフィルタでコーディングされている。換言するに、同一カラーフィルタのコーディング単位の４画素は、互いに画素共有のない画素を含むように構成されている。すなわち、同一カラーフィルタのコーディング単位の４画素は、異なる共有画素単位の画素を、その構成の少なくとも半分含むように構成されている。
なお、図１８のカラーフィルタ３５は、図１７のカラーフィルタを、例えば、上に１画素、かつ、右に１画素移動させて形成されたものである。
このようにすることで、中央の黒い画素部分に、フローティングディフュージョンのリークなどにより白点が発生した場合、黒い画素部分のうち、丸が示される緑画素の補正は、同一緑のカラーフィルタのコーディング単位の三角、菱形、および逆三角が示される緑画素の少なくとも１画素を使用して行われる。
すなわち、図１８の例の場合、隣の画素なので、空間的に近いデータで補正可能であり、図１７の例の場合よりも解像度劣化を抑えることができる。
なお、白点が発生した場合の画素の補正を行う電子機器の構成は、図７を参照して上述した図６の例の場合の電子機器と基本的に同じであるので、その説明は省略される。また、白点が発生した場合の画素の補正を行う信号処理の例も、図９、図１１、図１３を参照して上述した信号処理と基本的に同様であるので、その説明は省略される。
すなわち、図９および図１３の例の信号処理は、画素共有単位の２×４画素の上２つの画素および下２つの画素については、図６の例の場合と基本的に同様に行われる。一方、画素共有単位の２×４画素の中央４つの画素については、それぞれ２画素が同じ画素共有単位に含まれているので、後述する図１９の場合と同様に行うことができる。
なお、２×４画素共有単位においては、CFコーディング単位との関係が次に示される場合もあり得る。
＜本技術の画素共有単位とCFコーディング単位との関係＞
図１９は、本技術を適用した画素共有単位とカラーフィルタ(CF)のコーディングの単位の関係を示す図である。図１９の例においては、太線に示されるように、２×４画素共有の例が示されており、また、実線に示されるように、４画素毎に同じカラーフィルタをRGB市松コーディング(ベイヤ配列)した例が示されている。
図１９の例において、画素共有単位の２×４画素の各画素は、図１８の画素共有単位の中央４つの画素の場合と同様に、図１９の太線に示されるように、２画素ずつ、同じカラーフィルタでコーディングされている。換言するに、同一カラーフィルタのコーディング単位の４画素は、互いに画素共有のない画素を含むように構成されている。すなわち、同一カラーフィルタのコーディング単位の４画素は、異なる共有画素単位の画素を、その構成の少なくとも半分含むように構成されている。
なお、図１９のカラーフィルタ３５は、図１７のカラーフィルタを、例えば、右に１画素移動させて形成されたものである。
このようにすることで、中央の黒い画素部分に、フローティングディフュージョンのリークなどにより白点が発生した場合、黒い画素部分のうち、三角と丸が示される緑画素の補正は、同一緑のカラーフィルタのコーディング単位の菱形および逆三角が示される緑画素を使用して行われる。
すなわち、図１９の例の場合、隣の画素なので、空間的に近いデータで補正可能であり、図１７の例の場合よりも解像度劣化を抑えることができる。
なお、白点が発生した場合の画素の補正を行う電子機器の構成は、図７を参照して上述した図６の例の場合の電子機器と基本的に同じであるので、その説明は省略される。また、白点が発生した場合の画素の補正を行う信号処理の例も、図９、図１１、図１３を参照して上述した信号処理と基本的に同様であるので、その説明は省略される。
すなわち、画素共有単位の２×４画素の画素については、それぞれ２画素（例えば、図１９の三角と丸が示される画素）が同じ画素共有単位に含まれているので、特に、図９の例であれば、ステップＳ１７の処理のように、画素共有単位内に２画素が欠陥画素である場合の信号処理が行われる。
また、図１３の例であれば、丸が示される画素と逆三角が示される画素が蓄積時間Ａであり、三角が示される画素と菱形が示される画素が蓄積時間Ｂの２種類であるとすると、丸が示される欠陥画素は、逆三角が示される画素のデータと置き換えることができる。また、三角が示される欠陥画素は、菱形が示される画素のデータと置き換えることができる。
以上のように、画素共有単位が２×４画素の場合にも、白点補正における解像度の劣化を抑えることができる。
＜３．第３の実施の形態（１×４画素共有の例）＞
＜画素共有単位の構成例＞
まず、図２０および図２１を参照して、１×４画素共有単位の回路構成例について説明する。図２０は、１×４画素共有単位の回路構成の一例を示す回路図である。図２１は、１×４画素共有単位の回路構成の一例を示す平面図である。なお、図３および図４を参照して説明した２×２画素共有単位の例と数が異なるだけであり、トランジスタなどの基本的な機能は同じである。
図２０および図２１で示されるように、１×４画素共有単位は、４つの光電変換素子、例えば、フォトダイオードＰＤ０乃至ＰＤ３、およびそれらに対応する４つの転送トランジスタＴＲ０乃至ＴＲ３、並びに、リセットトランジスタＲｓｔ、増幅トランジスタＡｍｐ、および選択トランジスタＳｅｌの３つのトランジスタを有する構成となっている。
フォトダイオードＰＤ０乃至ＰＤ３は、アノード電極が負側電源（例えば、グランド）に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換する。フォトダイオードＰＤ０乃至ＰＤ３のカソード電極は、対応する各転送トランジスタＴＲ０乃至ＴＲ３を介して増幅トランジスタＡｍｐのゲート電極と電気的に接続されている。増幅トランジスタＡｍｐのゲート電極と２つの転送トランジスタＴＲ０およびＴＲ１とが電気的に繋がったノードをフローティングディフュージョンＦＤ０と称する。増幅トランジスタＡｍｐのゲート電極と２つの転送トランジスタＴＲ２およびＴＲ３とが電気的に繋がったノードをフローティングディフュージョンＦＤ１と称する。
転送トランジスタＴＲ０乃至ＴＲ３は、対応するフォトダイオードＰＤ０乃至ＰＤ３のカソード電極とフローティングディフュージョンＦＤ０またはＦＤ１との間に接続されている。転送トランジスタＴＲ０乃至ＴＲ３のゲート電極には、高レベル（例えば、ＶＤＤレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送パルスφＴＲＦが、図示せぬ転送線を介して与えられる。転送パルスφＴＲＦが与えられることで、転送トランジスタＴＲ０乃至ＴＲ３はオン状態となってフォトダイオードＰＤ０乃至ＰＤ３で光電変換された光電荷をフローティングディフュージョンＦＤ０またはＦＤ１に転送する。
リセットトランジスタＲｓｔは、ドレイン電極が画素電源ＶＤＤに、ソース電極がフローティングディフュージョンＦＤ０およびＦＤ１にそれぞれ接続されている。リセットトランジスタＲｓｔのゲート電極には、フォトダイオードＰＤ０およびＰＤ１からフローティングディフュージョンＦＤ０への、フォトダイオードＰＤ２およびＰＤ３からフローティングディフュージョンＦＤ１への信号電荷の転送に先立って、ＨｉｇｈアクティブのリセットパルスφＲＳＴが図示せぬリセット線を介して与えられる。リセットパルスφＲＳＴが与えられることで、リセットトランジスタＲｓｔはオン状態となり、フローティングディフュージョンＦＤ０およびＦＤ１の電荷を画素電源ＶＤＤに捨てることによってフローティングディフュージョンＦＤ０およびＦＤ１をリセットする。
増幅トランジスタＡｍｐは、ゲート電極がフローティングディフュージョンＦＤ０およびＦＤ１に、ドレイン電極が画素電源ＶＤＤにそれぞれ接続されている。そして、増幅トランジスタＡｍｐは、リセットトランジスタＲｓｔによってリセットした後のフローティングディフュージョンＦＤ０およびＦＤ１の電位をリセット信号（リセットレベル）Ｖｒｅｓｅｔとして出力する。増幅トランジスタＡｍｐはさらに、転送トランジスタＴＲ０およびＴＲ１によって信号電荷を転送した後のフローティングディフュージョンＦＤ０および転送トランジスタＴＲ２およびＴＲ３によって信号電荷を転送した後のフローティングディフュージョンＦＤ１の電位を光蓄積信号（信号レベル）Ｖｓｉｇとして出力する。
選択トランジスタＳｅｌは、例えば、ドレイン電極が増幅トランジスタＡｍｐのソース電極に、ソース電極が垂直信号線Ｌ１にそれぞれ接続されている。選択トランジスタＳｅｌのゲート電極には、Ｈｉｇｈアクティブの選択パルスφＳＥＬが図示せぬ選択線を介して与えられる。選択パルスφＳＥＬが与えられることで、選択トランジスタＳｅｌはオン状態となって単位画素を選択状態とし、増幅トランジスタＡｍｐから出力される信号を垂直信号線Ｌ１に中継する。
なお、選択トランジスタＳｅｌについては、画素電源ＶＤＤと増幅トランジスタＡｍｐのドレインとの間に接続した回路構成を採ることも可能である。
＜本技術の画素共有単位とCFコーディング単位との関係＞
図２２は、本技術を適用した画素共有単位とカラーフィルタ(CF)のコーディングの単位との関係を示す図である。図２２の例においては、太線に示されるように、１×４画素共有の例が示されており、また、実線に示されるように、４画素毎に同じカラーフィルタをRGB市松コーディング(ベイヤ配列)した例が示されている。
図２２の例において、画素共有単位の１×４画素の上１つの画素と下１つの画素は、図２２の太線に示されるように、異なるカラーフィルタでコーディングされている。画素共有単位の１×４画素の中央２つの画素は、図２２の太線に示されるように、同じカラーフィルタでコーディングされている。換言するに、同一カラーフィルタのコーディング単位の４画素は、互いに画素共有のない画素を含むように構成されている。すなわち、同一カラーフィルタのコーディング単位の４画素は、異なる共有画素単位の画素を、その構成の少なくとも半分含むように構成されている。
このようにすることで、中央の黒い画素部分に、フローティングディフュージョンのリークなどにより白点が発生した場合、黒い画素部分のうち、逆三角が示される赤画素の補正は、同一赤のカラーフィルタのコーディング単位の三角、菱形、または丸が示される赤画素を使用して行われる。
すなわち、補正に用いられる画素は、隣の画素なので、空間的に近いデータで補正可能であり、よって解像度劣化を抑えることができる。
なお、１×４画素共有単位においては、CFコーディング単位との関係が次に示される場合もあり得る。
＜本技術の画素共有単位とCFコーディング単位との関係＞
図２３は、本技術を適用した画素共有単位とカラーフィルタ(CF)のコーディングの単位との関係を示す図である。図２３の例においては、太線に示されるように、１×４画素共有の例が示されており、また、実線に示されるように、４画素毎に同じカラーフィルタをRGB市松コーディング(ベイヤ配列)した例が示されている。
図２３の例において、画素共有単位の１×４画素の各画素は、図２２の画素共有単位の中央２つの画素の場合と同様に、図２３の太線に示されるように、２画素ずつ、同じカラーフィルタでコーディングされている。換言するに、同一カラーフィルタのコーディング単位の４画素は、互いに画素共有のない画素を含むように構成されている。すなわち、同一カラーフィルタのコーディング単位の４画素は、異なる共有画素単位の画素を、その構成の少なくとも半分含むように構成されている。
このようにすることで、中央の黒い画素部分に、フローティングディフュージョンのリークなどにより白点が発生した場合、黒い画素部分のうち、菱形および逆三角が示される緑画素の補正は、同一緑のカラーフィルタのコーディング単位の三角と丸が示される緑画素を使用して行われる。
すなわち、補正に用いられる画素は、隣の画素なので、空間的に近いデータで補正可能であり、よって解像度劣化を抑えることができる。
以上のように、画素共有単位が１×４画素の場合にも、白点補正における解像度の劣化を抑えることができる。
なお、上記説明においては、画素共有単位が２×２画素、２×４画素、１×４画素の場合について説明したが、その他の画素共有単位でも同様に行うことができる。
また、上記説明においては、RGB市松カラーコーディングについて説明してきたが、本技術は、４画素同じカラーコーディングであれば、Wを入れたRGBWにも適用することができる。また、本技術は、RGBW以外の多色コーディングにも適用することができる。
さらに、上記説明においては、裏面照射型の固体撮像装置について説明したが、本技術は、表面照射型の固体撮像装置にも適用することができる。
＜４．第４の実施の形態＞
＜固体撮像装置の断面例＞
図２４は、本技術の固体撮像装置の画素領域および周辺回路部の構造の一例を示す断面図を示す。図２４の例においては、表面照射型の固体撮像装置の例が示されている。
図２４の例の固体撮像装置２０１は、入射した光を光電変換する画素領域２１０と、画素を駆動して信号を読み出し、これに対して信号処理を施して出力する周辺回路部２２０とが同一チップ（基板）に集積された構成となっている。また、画素領域２１０を構成するトランジスタと周辺回路部２２０を構成するトランジスタとは、その配線の一部を共通にしている。画素領域２１０には、図１の画素領域３が適用される。
画素領域２１０は、数百μｍ程度の厚さを持つＮ型シリコン基板２１１の表面側に形成されたフォトダイオード２１２を有するとともに、その上方に配線層２１３およびパッシベーション膜２１４を介してカラーフィルタ２１５およびOCL(On Chip Lens)２１６が配された構造となっている。カラーフィルタ２１５は、色の信号を得るために設けられている。なお、カラーフィルタ２１５には、図２のカラーフィルタ３５が適用される。
この画素領域２１０において、フォトダイオード２１２とカラーフィルタ２１５との間には、トランジスタや配線が存在するので、画素領域２１０への入射光に対するフォトダイオード２１２への入射光の比、即ち開口率を上げるために、入射光をOCL２１６よって配線の間を通してフォトダイオード２１２へ集光するようにしている。
このような固体撮像装置２０１は、固体撮像装置１と同様に、画素共有単位とカラーフィルタ２１５のコーディングの単位とについて上述した関係性を有する。これにより、空間的に近いデータで白色補正を行うことができるので、解像度劣化を抑えることができる。
なお、本技術は、例えば、イメージセンサのような固体撮像装置への適用に限られるものではない。即ち、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。
＜５．第５の実施の形態＞
＜コンピュータの構成例＞
上述した一連の処理は、ハードウエアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、コンピュータにインストールされる。ここで、コンピュータには、専用のハードウエアに組み込まれているコンピュータや、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどが含まれる。
図２５は、上述した一連の処理をプログラムにより実行するコンピュータのハードウエアの構成例を示すブロック図である。
コンピュータ８００において、CPU（Central Processing Unit）８０１，ROM（Read Only Memory）８０２，RAM（Random Access Memory）８０３は、バス８０４により相互に接続されている。
バス８０４には、さらに、入出力インタフェース８０５が接続されている。入出力インタフェース８０５には、入力部８０６、出力部８０７、記憶部８０８、通信部８０９、及びドライブ８１０が接続されている。
入力部８０６は、キーボード、マウス、マイクロホンなどよりなる。出力部８０７は、ディスプレイ、スピーカなどよりなる。記憶部８０８は、ハードディスクや不揮発性のメモリなどよりなる。通信部８０９は、ネットワークインタフェースなどよりなる。ドライブ８１０は、磁気ディスク、光ディスク、光磁気ディスク、又は半導体メモリなどのリムーバブル記録媒体８１１を駆動する。
以上のように構成されるコンピュータでは、CPU８０１が、例えば、記憶部８０８に記憶されているプログラムを、入出力インタフェース８０５及びバス８０４を介して、RAM８０３にロードして実行することにより、上述した一連の処理が行われる。
コンピュータ８００（CPU８０１）が実行するプログラムは、例えば、パッケージメディア等としてのリムーバブル記録媒体８１１に記録して提供することができる。また、プログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することができる。
コンピュータでは、プログラムは、リムーバブル記録媒体８１１をドライブ８１０に装着することにより、入出力インタフェース８０５を介して、記憶部８０８にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部８０９で受信し、記憶部８０８にインストールすることができる。その他、プログラムは、ROM８０２や記憶部８０８に、あらかじめインストールしておくことができる。
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本明細書において、システムとは、複数のデバイス（装置）により構成される装置全体を表すものである。
さらに、本開示における実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。つまり、本技術は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、開示はかかる例に限定されない。本開示の属する技術の分野における通常の知識を有するのであれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例また修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
なお、本技術は以下のような構成も取ることができる。
（１） 同色コーディングで、かつ、互いに画素共有のない画素を含むように構成された複数画素群と、
前記複数画素群がベイヤ配列されてなるカラーフィルタと
を備える固体撮像装置。
（２） 前記複数画素群は、互いに画素共有のない画素で構成されている
前記（１）に記載の固体撮像装置。
（３） 前記画素共有の単位は、２×２画素である
前記（１）または（２）に記載の固体撮像装置。
（４） 前記複数画素群は、互いに画素共有のない画素を、その構成の少なくとも半分含むように構成されている
前記（１）に記載の固体撮像装置。
（５） 前記画素共有の単位は、２×４画素である
前記（１）または（４）に記載の固体撮像装置。
（６） 前記画素共有の単位は、１×４画素である
前記（１）または（４）に記載の固体撮像装置。
（７） 前記画素共有内で発生した欠陥画素は、前記複数画素群内の画素を用いて補正される
前記（１）乃至（６）のいずれかに記載の固体撮像装置。
（８） 前記複数画素群は、４画素で構成される
前記（１）乃至（７）のいずれかに記載の固体撮像装置。
（９） 前記色コーディングは、原色市松のコーディングである
前記（１）乃至（８）のいずれかに記載の固体撮像装置。
（１０） 前記色コーディングは、WRGBのコーディングである
前記（１）乃至（８）のいずれかに記載の固体撮像装置。
（１１） 同色コーディングで、かつ、互いに画素共有のない画素を含むように構成された複数画素群と、前記複数画素群がベイヤ配列されてなるカラーフィルタとを備える固体撮像装置から出力される出力信号において、前記画素共有内で発生した欠陥画素を、前記複数画素群内の画素を用いて補正する補正処理部を
備える信号処理装置。
（１２） 前記補正処理部は、前記画素共有内で発生した欠陥画素を、前記画素共有内で発生した欠陥画素の個数に応じて、前記複数画素群内の画素を用いて補正する
前記（１１）に記載の信号処理装置。
（１３） 前記補正処理部は、前記画素共有内で発生した欠陥画素を、前記複数画素群内のすべての画素を用いて補正する
前記（１１）に記載の信号処理装置。
（１４） 前記補正処理部は、前記画素共有内で発生した欠陥画素を、前記画素共有内で発生した欠陥画素の蓄積時間に応じて、前記複数画素群内のデータを用いて補正する
前記（１１）に記載の信号処理装置。
（１５） 同色コーディングで、かつ、互いに画素共有のない画素を含むように構成された複数画素群と、前記複数画素群がベイヤ配列されてなるカラーフィルタとを備える固体撮像装置と、
入射光を前記固体撮像装置に入射する光学系と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と
を有する電子機器。
１ 固体撮像装置， ２ 画素， ３ 画素領域， １００ カメラ装置， １０１ 光学部， １０３ ＤＳＰ回路， １０４ フレームメモリ， １５１ 欠陥画素アドレスメモリ， １５２ 画素判定部， １５３ メモリ部， １５４ 補正処理部， １７１ 画素判定部， １９１ 蓄積時間メモリ， １９２ 画素判定部， ２０１ 固体撮像装置

Claims (15)

  1. 同色コーディングで、かつ、互いに画素共有のない画素を含むように構成された複数画素群と、
    前記複数画素群がベイヤ配列されてなるカラーフィルタと
    を備える固体撮像装置。
  2. 前記複数画素群は、互いに画素共有のない画素で構成されている
    請求項１に記載の固体撮像装置。
  3. 前記画素共有の単位は、２×２画素である
    請求項２に記載の固体撮像装置。
  4. 前記複数画素群は、互いに画素共有のない画素を、その構成の少なくとも半分含むように構成されている
    請求項１に記載の固体撮像装置。
  5. 前記画素共有の単位は、２×４画素である
    請求項４に記載の固体撮像装置。
  6. 前記画素共有の単位は、１×４画素である
    請求項４に記載の固体撮像装置。
  7. 前記画素共有内で発生した欠陥画素は、前記複数画素群内の画素を用いて補正される
    請求項１に記載の固体撮像装置。
  8. 前記複数画素群は、４画素で構成される
    請求項１に記載の固体撮像装置。
  9. 前記色コーディングは、原色市松のコーディングである
    請求項１に記載の固体撮像装置。
  10. 前記色コーディングは、WRGBのコーディングである
    請求項１に記載の固体撮像装置。
  11. 同色コーディングで、かつ、互いに画素共有のない画素を含むように構成された複数画素群と、前記複数画素群がベイヤ配列されてなるカラーフィルタとを備える固体撮像装置から出力される出力信号において、前記画素共有内で発生した欠陥画素を、前記複数画素群内の画素を用いて補正する補正処理部を
    備える信号処理装置。
  12. 前記補正処理部は、前記画素共有内で発生した欠陥画素を、前記画素共有内で発生した欠陥画素の個数に応じて、前記複数画素群内の画素を用いて補正する
    請求項１１に記載の信号処理装置。
  13. 前記補正処理部は、前記画素共有内で発生した欠陥画素を、前記複数画素群内のすべての画素を用いて補正する
    請求項１１に記載の信号処理装置。
  14. 前記補正処理部は、前記画素共有内で発生した欠陥画素を、前記画素共有内で発生した欠陥画素の蓄積時間に応じて、前記複数画素群内のデータを用いて補正する
    請求項１１に記載の信号処理装置。
  15. 同色コーディングで、かつ、互いに画素共有のない画素を含むように構成された複数画素群と、前記複数画素群がベイヤ配列されてなるカラーフィルタとを備える固体撮像装置と、
    入射光を前記固体撮像装置に入射する光学系と、
    前記固体撮像装置から出力される出力信号を処理する信号処理回路と
    を有する電子機器。
JP2013226299A 2013-10-31 2013-10-31 固体撮像装置、信号処理装置、および電子機器 Active JP6180882B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2013226299A JP6180882B2 (ja) 2013-10-31 2013-10-31 固体撮像装置、信号処理装置、および電子機器
CN201910870491.8A CN110545389B (zh) 2013-10-31 2014-10-23 摄像器件
CN201910870831.7A CN110581964B (zh) 2013-10-31 2014-10-23 摄像器件和电子装置
CN201910870756.4A CN110620124B (zh) 2013-10-31 2014-10-23 摄像器件、信号处理器件和电子装置
CN201410572947.XA CN104600085B (zh) 2013-10-31 2014-10-23 固态摄像器件、信号处理器件和电子装置
US14/523,621 US10462430B2 (en) 2013-10-31 2014-10-24 Imaging device, signal processing device, and electronic apparatus having pixel sharing units that include portions of a color filter arrangement
US16/586,026 US10992890B2 (en) 2013-10-31 2019-09-27 Solid state imaging device, signal processing device, and electronic apparatus having pixel sharing units and color filter coding units
US17/219,541 US20210218916A1 (en) 2013-10-31 2021-03-31 Solid state imaging device, signal processing device, and electronic apparatus having pixel sharing units and color filter coding units

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013226299A JP6180882B2 (ja) 2013-10-31 2013-10-31 固体撮像装置、信号処理装置、および電子機器

Publications (3)

Publication Number Publication Date
JP2015088947A true JP2015088947A (ja) 2015-05-07
JP2015088947A5 JP2015088947A5 (ja) 2016-03-10
JP6180882B2 JP6180882B2 (ja) 2017-08-16

Family

ID=52994990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013226299A Active JP6180882B2 (ja) 2013-10-31 2013-10-31 固体撮像装置、信号処理装置、および電子機器

Country Status (3)

Country Link
US (3) US10462430B2 (ja)
JP (1) JP6180882B2 (ja)
CN (4) CN110581964B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005571A (ja) * 2015-06-12 2017-01-05 リコーイメージング株式会社 撮影装置
JP2018186512A (ja) * 2015-12-18 2018-11-22 クワントン オーピーピーオー モバイル テレコミュニケーションズ コーポレイション リミテッド 画像センサの結像方法、結像装置及び電子装置
CN114679551A (zh) * 2020-12-24 2022-06-28 广东京之映科技有限公司 固体摄像装置、固体摄像装置的信号处理方法以及电子机器
US11381788B2 (en) 2018-12-28 2022-07-05 Canon Kabushiki Kaisha Imaging device and imaging system controlling the read out of signals from a plurality of pixels

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721983B2 (en) * 2015-05-15 2017-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017055309A (ja) 2015-09-10 2017-03-16 キヤノン株式会社 撮像装置及びその制御方法
JP2017055308A (ja) * 2015-09-10 2017-03-16 キヤノン株式会社 撮像装置及びその制御方法
JP2018157371A (ja) * 2017-03-17 2018-10-04 キヤノン株式会社 撮像装置及び欠陥画素の補正方法
KR102354991B1 (ko) 2017-05-24 2022-01-24 삼성전자주식회사 픽셀 회로 및 이를 포함하는 이미지 센서
JP2019012968A (ja) * 2017-06-30 2019-01-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
KR20210144429A (ko) * 2020-05-22 2021-11-30 에스케이하이닉스 주식회사 이미지 센싱 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007124056A (ja) * 2005-10-25 2007-05-17 Canon Inc 画像処理装置、制御方法、及びプログラム
JP2010010760A (ja) * 2008-06-24 2010-01-14 Sony Corp 撮像装置および方法
US20100148037A1 (en) * 2008-12-12 2010-06-17 Jan Bogaerts Pixel array with shared readout circuitry
JP2010153511A (ja) * 2008-12-24 2010-07-08 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
JP2010239337A (ja) * 2009-03-31 2010-10-21 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
JP2011004370A (ja) * 2009-06-22 2011-01-06 Sony Corp 固体撮像装置およびカメラ
JP2011049446A (ja) * 2009-08-28 2011-03-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2012044452A (ja) * 2010-08-19 2012-03-01 Canon Inc 撮像装置及びその欠陥画素検出方法
WO2013046827A1 (ja) * 2011-09-29 2013-04-04 富士フイルム株式会社 画像処理装置、方法、プログラム及び記録媒体並びに撮像装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657665B1 (en) * 1998-12-31 2003-12-02 Eastman Kodak Company Active Pixel Sensor with wired floating diffusions and shared amplifier
US7859581B2 (en) * 2003-07-15 2010-12-28 Eastman Kodak Company Image sensor with charge binning and dual channel readout
JP4556722B2 (ja) * 2004-05-31 2010-10-06 コニカミノルタホールディングス株式会社 撮像装置
JP4479373B2 (ja) * 2004-06-28 2010-06-09 ソニー株式会社 イメージセンサ
US20060000733A1 (en) * 2004-07-02 2006-01-05 Albritton Charles W Rigid container with vacuum channel walls
DE102006007332A1 (de) * 2006-02-16 2007-08-30 Schoeller Arca Systems Services Gmbh Mehrfach verwendbare Transporteinheit für Folienrollen und dergleichen
JP4193874B2 (ja) * 2006-05-25 2008-12-10 ソニー株式会社 固体撮像装置とその製造方法、及びカメラモジュール
JP5045380B2 (ja) * 2007-11-13 2012-10-10 ソニー株式会社 撮像装置および撮像データ補正方法並びにプログラム
US7745779B2 (en) * 2008-02-08 2010-06-29 Aptina Imaging Corporation Color pixel arrays having common color filters for multiple adjacent pixels for use in CMOS imagers
JP5219555B2 (ja) * 2008-02-28 2013-06-26 キヤノン株式会社 撮像装置及び撮像装置を用いた撮像システム
TWI504256B (zh) * 2008-04-07 2015-10-11 Sony Corp 固態成像裝置，其訊號處理方法，及電子設備
JP4661912B2 (ja) 2008-07-18 2011-03-30 ソニー株式会社 固体撮像素子およびカメラシステム
JP2010130237A (ja) * 2008-11-26 2010-06-10 Sony Corp 欠陥補正回路及びそれを備えた撮像装置
JP5254762B2 (ja) * 2008-11-28 2013-08-07 キヤノン株式会社 撮像装置、撮像システム、及び撮像装置における信号の補正方法
TWI422020B (zh) * 2008-12-08 2014-01-01 Sony Corp 固態成像裝置
JP5267867B2 (ja) * 2009-03-06 2013-08-21 ルネサスエレクトロニクス株式会社 撮像装置
JP5306081B2 (ja) * 2009-07-01 2013-10-02 株式会社東芝 信号処理回路
JP5471117B2 (ja) * 2009-07-24 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法並びにカメラ
JP5379601B2 (ja) * 2009-08-07 2013-12-25 キヤノン株式会社 欠陥画素データ補正装置、撮像装置及び欠陥画素データ補正方法
JP4881987B2 (ja) * 2009-10-06 2012-02-22 キヤノン株式会社 固体撮像装置および撮像装置
JP5600924B2 (ja) * 2009-11-17 2014-10-08 ソニー株式会社 固体撮像装置とその製造方法並びにカメラ
JP5655355B2 (ja) * 2009-11-02 2015-01-21 ソニー株式会社 画素欠陥補正装置、撮像装置、画素欠陥補正方法、およびプログラム
JP2011129975A (ja) * 2009-12-15 2011-06-30 Sony Corp 撮像装置および欠陥検出方法
CN102361597A (zh) * 2010-01-20 2012-02-22 松下电器产业株式会社 位移估计方法、位移估计装置
WO2011111766A1 (ja) * 2010-03-11 2011-09-15 三菱化学株式会社 シリコンの製造方法および治具
US20120012748A1 (en) * 2010-05-12 2012-01-19 Pelican Imaging Corporation Architectures for imager arrays and array cameras
US8390712B2 (en) * 2010-12-08 2013-03-05 Aptina Imaging Corporation Image sensing pixels with feedback loops for imaging systems
JP5325202B2 (ja) * 2010-12-28 2013-10-23 シャープ株式会社 固体撮像素子およびその製造方法、電子情報機器
CN103404123B (zh) * 2011-02-28 2017-10-20 富士胶片株式会社 成像装置和缺陷像素校正方法
CN103476506B (zh) * 2011-04-13 2015-09-02 巴斯夫欧洲公司 胺和二胺化合物及其在从铁矿石中反泡沫浮选硅酸盐中的用途
JP2012234393A (ja) * 2011-05-02 2012-11-29 Sony Corp 画像処理装置、および画像処理方法、並びにプログラム
US9977096B2 (en) * 2011-07-07 2018-05-22 Biosense Webster (Israel) Ltd. Connector with active shielding
JP6003291B2 (ja) * 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP2013055500A (ja) * 2011-09-02 2013-03-21 Sony Corp 固体撮像素子およびカメラシステム
US8809759B2 (en) * 2011-10-11 2014-08-19 Omnivision Technologies, Inc. Multiple-row concurrent readout scheme for high-speed CMOS image sensor with backside illumination
JP6026102B2 (ja) * 2011-12-07 2016-11-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP2013143729A (ja) * 2012-01-12 2013-07-22 Sony Corp 撮像素子、撮像装置、電子機器および撮像方法
JP2013157883A (ja) * 2012-01-31 2013-08-15 Sony Corp 固体撮像素子およびカメラシステム
JP2013211603A (ja) * 2012-03-30 2013-10-10 Sony Corp 撮像装置、撮像方法およびプログラム
JP5994344B2 (ja) * 2012-04-04 2016-09-21 ソニー株式会社 固体撮像装置、電子機器
US9040892B2 (en) * 2012-07-27 2015-05-26 Apple Inc. High dynamic range image sensor having symmetric interleaved long and short exposure pixels
US8902336B2 (en) * 2013-01-30 2014-12-02 Altasens, Inc. Dynamic, local edge preserving defect pixel correction for image sensors with spatially arranged exposures

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007124056A (ja) * 2005-10-25 2007-05-17 Canon Inc 画像処理装置、制御方法、及びプログラム
JP2010010760A (ja) * 2008-06-24 2010-01-14 Sony Corp 撮像装置および方法
US20100148037A1 (en) * 2008-12-12 2010-06-17 Jan Bogaerts Pixel array with shared readout circuitry
JP2010153511A (ja) * 2008-12-24 2010-07-08 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
JP2010239337A (ja) * 2009-03-31 2010-10-21 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
JP2011004370A (ja) * 2009-06-22 2011-01-06 Sony Corp 固体撮像装置およびカメラ
JP2011049446A (ja) * 2009-08-28 2011-03-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2012044452A (ja) * 2010-08-19 2012-03-01 Canon Inc 撮像装置及びその欠陥画素検出方法
WO2013046827A1 (ja) * 2011-09-29 2013-04-04 富士フイルム株式会社 画像処理装置、方法、プログラム及び記録媒体並びに撮像装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005571A (ja) * 2015-06-12 2017-01-05 リコーイメージング株式会社 撮影装置
JP2018186512A (ja) * 2015-12-18 2018-11-22 クワントン オーピーピーオー モバイル テレコミュニケーションズ コーポレイション リミテッド 画像センサの結像方法、結像装置及び電子装置
US11381788B2 (en) 2018-12-28 2022-07-05 Canon Kabushiki Kaisha Imaging device and imaging system controlling the read out of signals from a plurality of pixels
CN114679551A (zh) * 2020-12-24 2022-06-28 广东京之映科技有限公司 固体摄像装置、固体摄像装置的信号处理方法以及电子机器
CN114679551B (zh) * 2020-12-24 2024-01-02 广东京之映科技有限公司 固体摄像装置、固体摄像装置的信号处理方法以及电子机器

Also Published As

Publication number Publication date
US20210218916A1 (en) 2021-07-15
US20200029056A1 (en) 2020-01-23
CN104600085A (zh) 2015-05-06
CN104600085B (zh) 2019-09-13
JP6180882B2 (ja) 2017-08-16
US10992890B2 (en) 2021-04-27
CN110620124A (zh) 2019-12-27
CN110545389B (zh) 2022-03-18
US10462430B2 (en) 2019-10-29
CN110620124B (zh) 2023-07-18
US20150116566A1 (en) 2015-04-30
CN110581964B (zh) 2022-03-18
CN110581964A (zh) 2019-12-17
CN110545389A (zh) 2019-12-06

Similar Documents

Publication Publication Date Title
JP6180882B2 (ja) 固体撮像装置、信号処理装置、および電子機器
JP6334203B2 (ja) 固体撮像装置、および電子機器
JP5251736B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
TWI504256B (zh) 固態成像裝置，其訊號處理方法，及電子設備
JP6776011B2 (ja) 撮像装置及び撮像システム
JP5066704B2 (ja) 固体撮像装置、および固体撮像装置の動作方法
JP5987326B2 (ja) 固体撮像素子および信号処理方法、並びに電子機器
TW201537983A (zh) 固態成像器件及其驅動方法，以及電子裝置
JP2011029835A (ja) 固体撮像装置とその駆動方法、及び電子機器
JP6555530B2 (ja) 固体撮像装置、撮像装置、および電子機器
JP2010130657A (ja) 固体撮像装置及びそれを用いた撮像システム
JP2009188049A (ja) 固体撮像装置
JP6083977B2 (ja) 固体撮像装置および撮像装置
WO2019069532A1 (ja) 固体撮像素子および固体撮像装置
JP2017139498A (ja) 固体撮像装置、および電子機器
JP2018026434A (ja) 固体撮像素子及び電子機器
JP2022092503A (ja) 固体撮像装置及び電子機器
JP2013008989A (ja) 固体撮像装置及び固体撮像システム
JP2009206423A (ja) 固体撮像素子、固体撮像素子の製造方法および撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160107

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170719

R150 Certificate of patent or registration of utility model

Ref document number: 6180882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250