JP2015080056A - 非可逆回路素子およびその製造方法 - Google Patents

非可逆回路素子およびその製造方法 Download PDF

Info

Publication number
JP2015080056A
JP2015080056A JP2013215261A JP2013215261A JP2015080056A JP 2015080056 A JP2015080056 A JP 2015080056A JP 2013215261 A JP2013215261 A JP 2013215261A JP 2013215261 A JP2013215261 A JP 2013215261A JP 2015080056 A JP2015080056 A JP 2015080056A
Authority
JP
Japan
Prior art keywords
main surface
circuit board
ferrite substrate
wiring pattern
magnet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013215261A
Other languages
English (en)
Other versions
JP6104125B2 (ja
Inventor
上田 哲也
Tetsuya Ueda
哲也 上田
北村 洋一
Yoichi Kitamura
洋一 北村
大和田 哲
Satoru Owada
哲 大和田
博信 柴田
Hironobu Shibata
博信 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013215261A priority Critical patent/JP6104125B2/ja
Publication of JP2015080056A publication Critical patent/JP2015080056A/ja
Application granted granted Critical
Publication of JP6104125B2 publication Critical patent/JP6104125B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

【課題】小型で、かつ、少ない組立工数で製造可能な非可逆回路素子およびその製造方法を提供する。
【解決手段】フェライト基板2と、第1回路基板3と、マグネットとを備える非可逆回路素子であって、フェライト基板2は、第1の主面2Aと、第1の主面2Aの反対側に位置する第2の主面2Bとを含み、フェライト基板2は、第1の主面2A上に形成された中心電極21と、中心電極21と電気的に接続されている入出力端子22と、第2の主面2B上に形成された接地用電極23とを含み、第1回路基板3は、誘電体からなり第3の主面3Aと第3の主面3Aの反対側に位置する第4の主面3Bを有するベース体と、ベース体に設けられている配線パターン31とを含み、マグネット4は、第4の主面3B上に配置され、フェライト基板2は、第3の主面3A上に平面視においてマグネット4と重なるように配置されるとともに、接地用電極23と配線パターン31とが電気的に接続されている。
【選択図】図1

Description

本発明は、非可逆回路素子およびその製造方法に関し、特に組み立て性に優れた非可逆回路素子およびその製造方法に関する。
一般に、マイクロ波増幅器やマイクロ波発振器等のマイクロ波装置の回路基板には、アイソレータやサーキュレータ等の非可逆回路素子が実装されている。これらの非可逆回路素子は、マイクロ波を磁気共鳴させるためのフェライト等の磁性体の内部に、永久磁石によって一方向の磁界を与えるとともに、磁性体の表面に入出力端子を備えた中心導体(中心電極)を配置し、入出力端子から入力されたマイクロ波の伝達路を、特定方向の入出力端子へと回転変更するものである。
この種の非可逆回路素子においては、近年における上記マイクロ波装置の回路基板の小型化および軽量化に伴い、従来よりも簡易な構造で組立性に優れ、かつ回路基板に表面実装可能な小型で薄肉のものが必要とされている。
特開2007-259264号公報(特許文献1)には、フェライト基板上の入出力端子と接続された回路基板表面の電極を回路基板の側面を通って裏面まで配線で接続し、マザーボードに表面実装できる構造とした非可逆回路素子が記載されている。
また、特開2007-306634号公報(特許文献2)には、磁性板とフェライト基板と誘電体基体とマグネットを重ね合わせて、保持具で押し圧力を加えて一体化することで、各部材を接着する工程を不要とした非可逆回路素子が記載されている。
特開2007-259264号公報 特開2007-306634号公報
しかしながら、特許文献1に記載の非可逆回路素子では、回路基板、磁性板、フェライト基板、誘電体基体、マグネットをそれぞれ接着剤により接着して一体化するため、部品点数が多く、素子を十分に小型化することが困難であった。また、部品点数が多いため、組立工数が多くなるという問題があった。
特許文献2に記載の非可逆回路素子は、支持体、磁極板、磁気回転子、誘電体基板、永久磁石を押圧することにより一体化されているが、部品点数が多く、素子を十分に小型化することが困難であった。また、磁気回転子は、フェライト基板から突出した入出力端子を裏面側に折り曲げてマザーボードに接続する構造を有しているため、該入出力端子の折り曲げ角度を均等とする必要があった。ここで求められる均等とは、たとえば各端子の高さのばらつきが0.1mm以下に抑えられている程度の均一性である。該角度が均等で無い場合には、非可逆回路素子がマザーボードに対して傾くなど、非可逆回路素子の配置姿勢が安定しないため、簡易な作業で組み立てることが困難であった。
本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、小型で、かつ、少ない組立工数で製造可能な非可逆回路素子およびその製造方法を提供することにある。
本発明の非可逆回路素子は、フェライト基板と、第1回路基板と、マグネットとを備える非可逆回路素子であって、フェライト基板は、第1の主面と、第1の主面の反対側に位置する第2の主面とを含み、フェライト基板は、第1の主面上に形成された中心電極と、中心電極と電気的に接続されている入出力端子と、第2の主面上に形成された接地用電極とを含み、第1回路基板は、誘電体からなり第3の主面と第3の主面の反対側に位置する第4の主面を有するベース体と、ベース体に設けられている配線パターンとを含み、マグネットは、第4の主面上に配置され、フェライト基板は、第3の主面上に平面視においてマグネットと重なるように配置されるとともに、接地用電極と配線パターンとが電気的に接続されている。
本発明の非可逆回路素子は、小型で、かつ、少ない組立工数で製造可能である。
実施の形態1に係る非可逆回路素子を説明するための断面図である。 実施の形態1に係る非可逆回路素子のフェライト基板を、第1の主面側から見たときの平面図である。 実施の形態1に係る非可逆回路素子の製造方法のフローチャートである。 実施の形態1に係る非可逆回路素子の製造方法を説明するための断面図である。 実施の形態1に係る非可逆回路素子の製造方法を説明するための断面図である。 図5に示す非可逆回路素子部材の斜視図である。 実施の形態1に係る非可逆回路素子の製造方法を説明するための断面図である。 実施の形態1に係る非可逆回路素子の製造方法を説明するための断面図である。 実施の形態1に係る非可逆回路素子の製造方法を説明するための断面図である。 実施の形態1に係る非可逆回路素子の製造方法を説明するための断面図である。 実施の形態2に係る非可逆回路素子を説明するための断面図である。 実施の形態3に係る非可逆回路素子を説明するための断面図である。 実施の形態4に係る非可逆回路素子を説明するための断面図である。 実施の形態5に係る非可逆回路素子を説明するための断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
(実施の形態1)
はじめに、図1および図2を参照して、実施の形態1に係る非可逆回路素子1について説明する。非可逆回路素子1は、フェライト基板2と、第1回路基板3と、マグネット4と、第2回路基板5と、磁性板6とを備えている。
フェライト基板2は、第1の主面2Aと、第1の主面2Aの反対側に位置する第2の主面2Bとを有している。フェライト基板2を構成する材料は、好ましくは軟磁性材料であり、たとえばイットリウム/鉄/ガーネット(YIG)である。フェライト基板2の形状は、たとえば直方体である。第1の主面2Aを平面視したときのフェライト基板2の平面寸法は、たとえば4.5mm×4.5mmであり、厚み(第1の主面2Aと第2の主面2Bとの距離)は、たとえば0.7mmである。
図2を参照して、第1の主面2Aには、中心電極21と、中心電極21と電気的に接続されている入出力端子22とが設けられている。中心電極21は、たとえばフェライト基板2の第1の主面2Aを平面視したときに円形状に形成されており、入出力端子22は、中心電極21の円周から外側に向けて延びるように、3つ形成されている。各入出力端子22は、互いに所定の間隔を隔てて設けられており、たとえば隣り合う入出力端子が成す中心角が120°となるように設けられている。第2の主面2Bには、接地用電極23が設けられている。接地用電極23は、たとえばフェライト基板2の第2の主面2Bの全面に渡って形成されている。中心電極21、入出力端子22および接地用電極と23は、それぞれ印刷、スパッタ、蒸着、およびめっきなどの成膜方法のうち、任意の成膜方法で形成されていればよい。たとえば、各電極は、めっきにより、銀(Ag)、ニッケル(Ni)、金(Au)の順に積層した構成を有していてもよい。これにより、電極の酸化を防止することができるとともに、はんだの濡れ性を向上することができる。このときの各層の膜厚は、たとえばAgは0.2μm以上3.0μm以下、Niは0.2μm以上1.0μm以下、Auは0.02μm以上0.1μm以下である。
第1回路基板3は、配線パターン31と、導電体部材32と、誘電体からなるベース体とを含み、たとえばセラミック多層基板または樹脂基板である。第1回路基板3は、フェライト基板2の第2の主面2Bと対向する第3の主面3Aと、第3の主面3Aの反対側に位置する第4の主面3Bとを有している。第1回路基板3において第3の主面3Aの中央部には第1凹部3Cが形成されている。第1凹部3Cは、外周を第1回路基板の厚肉部(第1凹部3Cが形成されていない領域)に囲われている。フェライト基板2は、第1凹部3C内に配置されている。
第1回路基板3は任意の形状を有していればよく、たとえば直方体である。第3の主面3Aを平面視したときの第1回路基板3の平面寸法は、たとえば8.0mm×8.0mmであって、厚み(第3の主面3Aと第4の主面3Bとの距離)が1.0mmである。第3の主面を平面視したときの第1凹部3Cの平面形状は、任意の形状とすればよく、たとえば円形であり、フェライト基板2の第1の主面2Aよりも広く形成されている。第1凹部3Cの寸法は、たとえば直径が8.0mmであり、高さが0.7mmである。つまり、本実施の形態において、第1凹部3Cの高さとフェライト基板2の厚みとは同等に設けられている。また、第1凹部3Cが形成されている領域の第1回路基板3の厚みは0.3mmである。
配線パターン31は、第1凹部3Cの内部に位置する第3の主面3A上から、第1凹部3Cの外周領域(厚肉部)の内部にまで延びるように形成されている。このとき、配線パターン31は、たとえば多層構造を有する第1回路基板3の第1凹部3C内の第3の主面3Aと同一層上において、第1凹部3Cの外周領域(厚肉部)の内部にまで延びるように形成されている。配線パターン31は、第3の主面3Aを平面視したときに、フェライト基板2を覆うように形成されている。このときの配線パターン31の平面形状は、任意の形状とすればよく、たとえば円形である。配線パターン31は、フェライト基板2の接地用電極23と導電性接着剤7を介して電気的に接続されている。
第1凹部3Cの外周領域(厚肉部)には、配線パターン31の外周部から第3の主面3Aにまで到達する開口部(ビアホール)が複数形成されている。各開口部は、第1凹部3Cの外周を囲うように設けられており、たとえば第3の主面3Aを平面視したときに円周状に配置されている(図6参照)。
各開口部(ビアホール)の内部には、それぞれ導電体部材32が形成されている。つまり、各導電体部材32は、第1凹部3Cの外周領域(厚肉部)において、配線パターン31から第3の主面3Aまで到達するように設けられている。これにより、導電体部材32は、配線パターン31を介してフェライト基板2の接地用電極23と電気的に接続されている。隣り合う導電体部材32の間隔(開口部の間隔)は、本実施の形態に係る非可逆回路素子1が伝送する高周波信号の波長λの四分の一以下とするのが好ましく、たとえば0.5mmとする。このようにすれば、導電体部材32が電磁シールドとして効果的に作用することができる。
配線パターン31および導電体部材32は、たとえば導電性材料よりなる層が積層した多層構造を有していてもよい。配線パターン31および導電体部材32は、たとえば銀(Ag)を含む材料で構成されている。また、配線パターン31および導電体部材32において外部に露出する表面には、たとえばAg電極を下地としてその上にニッケル(Ni)めっき層、金(Au)めっき層が積層した構成を有していてもよい。これにより、電極の酸化を防止することができるとともに、はんだの濡れ性を向上することができる。このときの各層の膜厚は、たとえばAgは5μm以上15μm以下、Niは3μm以上5μm以下、Auは0.02μm以上1.0μm以下である。
マグネット4は、第1回路基板3の第4の主面3B上において、平面視したときにフェライト基板2と重なるように設けられている。マグネット4は、第4の主面3B上に絶縁性接着剤8を介して接着されている。マグネット4は、任意の磁石で構成されており、たとえば金属磁石で構成されている。マグネット4は、任意の形状を有していればよく、たとえば円柱である。マグネット4の外形寸法は、たとえば直径が1.5mm以上3.0mm以下であって、高さが0.3mm以上1.0mm以下である。
第2回路基板5は、第2配線パターン51と、第3配線パターン52と、誘電体からなるベース体とを含み、たとえば樹脂基板またはセラミック多層基板である。第2回路基板5は、好ましくは、トリプレート構造を有している。本実施の形態においては、第2回路基板5は、第2配線パターン51と、第3配線パターン52と、第4配線パターン53とからなるトリプレート構造を有している。つまり、第3配線パターン52と、第4配線パターン53は、接地電位に接続されている。第2回路基板5は、フェライト基板2の第1の主面2Aおよび第1回路基板3の第3の主面3Aと対向する第5の主面5Bと、第5の主面5Bの反対側に位置している第6の主面5Aとを含む。
第2回路基板5には、第2配線パターン51および第3配線パターン52から第5の主面5Bにまで到達する第2開口部(ビアホール)が複数形成されていてもよい。各第2開口部の内部には、それぞれ第2導電体部材54が形成されている。つまり、各第2導電体部材54は、第2配線パターン51および第3配線パターン52から第5の主面5Bまで到達するように設けられている。第2導電体部材54は、それぞれはんだボール9を介して入出力端子22または導電体部材32と接着されている。これにより、第2配線パターン51は、第2導電体部材54およびはんだボール9を介して入出力端子22と電気的に接続されている。また、第3配線パターン52は、第2導電体部材54およびはんだボール9を介して導電体部材32と電気的に接続されている。第2配線パターン51は、たとえばトリプレート構造として、第3配線パターン52と第4配線パターン53との間に位置するように形成されている。なお、第3配線パターン52は第2回路基板5の第5の主面5B上に露出するように形成されていてもよい(図14参照)。
第2配線パターン51、第3配線パターン52、第4配線パターン53および第2導電体部材54は、たとえば導電性材料よりなる層が積層した多層構造を有していてもよい。第2配線パターン51、第3配線パターン52、第4配線パターン53および第2導電体部材54は、たとえばCu(10μm以上30μm以下)、Ni(3μm以上5μm以下)、Au(0.02μm以上0.1μm以下)を含む材料で構成されている。また、第2導電体部材54において外部に露出する表面には、たとえばCu電極を下地としてその上にNiめっき層、Auめっき層が積層した構成を有していてもよい。
第2回路基板5は任意の形状を有していればよく、たとえば直方体である。第5の主面5Bを平面視したときの第2回路基板5の平面寸法は、たとえば10.0mm×10.0mmであって、厚み(第5の主面5Bと第6の主面5Aとの距離)が1.6mmである。
磁性板6は、第6の主面5A上において、第2回路基板5を挟んでフェライト基板2と対向するように配置されている。磁性板6は、第6の主面5A上に絶縁性接着剤8を介して接着されている。磁性板6を構成する材料は、磁性を有するものであれば任意の材料とすることができ、たとえば鉄(Fe)を主成分とする金属材料、フェライト磁性材料、磁性粉と合成樹脂とを混合した複合磁性材料などによって構成することができる。磁性板6は任意の形状を有していればよく、たとえば直方体である。磁性板6の外形寸法は、たとえば第6の主面5Aと接する平面の寸法が4.5mm×4.5mmであって、高さが0.5mmである。
次に、図3〜図9を参照して、本実施の形態に係る非可逆回路素子の製造方法について説明する。図3を参照して、本実施の形態に係る非可逆回路素子1の製造方法は、フェライト基板2を準備する工程(S11)と、第1回路基板3を準備する工程(S12)と、マグネット4を準備する工程(S13)と、第2回路基板を準備する工程(S14)と、磁性板6を準備する工程(S15)と、フェライト基板2と、第1回路基板3と、マグネット4と、第2回路基板5と、磁性板6とを接着する工程(S20)とを備える。
まず、フェライト基板2を準備する(工程(S11))。フェライト基板2は、第1の主面2Aと、第1の主面2Aの反対側に位置する第2の主面2Bとを有している。次に、第1の主面2A上に中心電極21および入出力端子22を、第2の主面2Bに接地用電極23をそれぞれ形成する。中心電極21、入出力端子22および接地用電極23は、それぞれ任意の方法により任意の膜構成で形成されることができるが、たとえばめっき法によりAg(0.2μm以上3.0μm以下)、Ni(0.2μm以上1.0μm以下)、Au(0.02μm以上0.1μm以下)が順に成膜される。
次に、第1回路基板3を準備する(工程(S12))。具体的には、配線パターン31と、導電体部材32と、誘電体からなるベース体とを含み、第3の主面3Aに第1凹部3Cが形成されている第1回路基板3を準備する。第1回路基板3は、たとえばセラミックス多層基板または樹脂基板であり、任意方法で準備され得る。たとえば、ベース体は、ドクターブレード法などによってシート状に成形されたセラミックグリーンシートを準備し、該セラミックグリーンシートに金型パンチングマシンなどにより開口部(ビアホール)を形成することにより準備される。次に、ベース体に対して、スクリーン印刷法などによって配線パターン31および導電体部材32を形成し、これを焼成することにより第1回路基板3が準備される。なお、多面付けで形成された基板をダイシングなどにより分割することで第1回路基板3が準備されてもよい。第1凹部3Cは、たとえば金型パンチングマシンなどによりビアホールの開口部を形成する際に、これと同時に設けられてもよい。
次に、マグネット4を準備する(工程(S13))。上述のように、マグネット4として、たとえば金属磁石を準備する。
次に、第2回路基板5を準備する(工程(S14))。具体的には、第2配線パターン51と、第3配線パターン52と、誘電体からなるベース体とを含む、第2回路基板5を準備する。第2回路基板5は、たとえば樹脂基板またはセラミック多層基板であり、任意の方法で準備され得る。第2回路基板5は、フェライト基板2の第1の主面2Aおよび第1回路基板3の第3の主面3Aと対向する第5の主面5Bと、第5の主面5Bの反対側に位置している第6の主面5Aとを含む。
次に、磁性板6を準備する(工程(S15))。上述のように、磁性板6として、たとえばFeを主成分とする金属材料が準備される。
次に、フェライト基板2と、第1回路基板3と、マグネット4と、第2回路基板5と、磁性板6とを接着する(工程(S20))。
まず、フェライト基板2と第1回路基板3とを接着する(工程(S21))。具体的には、図4を参照して、まず、接着剤転写用冶具11内に必要量の導電性接着剤7を準備しておき、導電性接着剤7にフェライト基板2の第2の主面2B上に形成されている接地用電極23の表面を浸すことにより、導電性接着剤7を転写塗布する。
次に、図5を参照して、第1回路基板3の第1凹部3C内において表出している配線パターン31上に、導電性接着剤7を介して接地用電極23を接着する。具体的には、たとえば第1回路基板3の第3の主面3Aを上にして配置した後、第1凹部3C内において表出している配線パターン31上の所定の位置に、フェライト基板2を接地用電極23を下にして配置する。その後、加熱処理を行って導電性接着剤7を硬化させることにより、フェライト基板2と第1回路基板3とを接着する。ここで、フェライト基板2が配置される所定の位置とは、平面視したときに、フェライト基板2の入出力端子22および第1回路基板3の導電体部材32が、第2回路基板5の第2配線パターン51および第3配線パターン52とそれぞれ重なる位置である。このようにして、フェライト基板2と第1回路基板3とが接着された非可逆回路素子部材10を得ることができる(図6参照)。非可逆回路素子部材10において、導電体部材32は、フェライト基板2を囲むように配置されている。
次に、先の工程(S21)において接着したフェライト基板2および第1回路基板3の一体物と、第2回路基板5とを接着する(工程(S22))。具体的には、図7を参照して、まずフェライト基板2の入出力端子22上および第1回路基板3の導電体部材32上に、スクリーン印刷法によりソルダペースト11が印刷されて、フラックスが供給される。次に、はんだボール搭載装置によりソルダペースト11上にはんだボール9が搭載される。次に、図8を参照して、はんだボール9が搭載された第1回路基板3およびフェライト基板2をリフロー炉に通すことにより、はんだボール9を溶融・固化し、各はんだボール9をそれぞれ入出力端子22および導電体部材32上に固定する。次に、フラックス残渣の洗浄および除去を実施する。次に、図9を参照して、はんだボール9を搭載する手順と同様に、スクリーン印刷法によるフラックス印刷・リフロー・フラックス洗浄工程を経て、フェライト基板2および第1回路基板3の一体物と、第2回路基板5とを接着する。
次に、マグネット4および磁性板6を、第1回路基板3および第2回路基板5にそれぞれ接着する(工程(S23))。具体的には、マグネット4において第4の主面3Bと背摘される面、および磁性板6において第6の主面5Aと接着される面に絶縁性接着剤8を塗布する。絶縁性接着剤8は、たとえば上述した導電性接着剤7と同様に転写工法を用いてマグネット4および磁性板6に転写塗布される。次に、図10を参照して、第1回路基板3の第4の主面3B上において、平面視したときにフェライト基板2と重なるように、絶縁性接着剤8を介して第1回路基板3とマグネット4とを接着する。以上により、本実施の形態に係る非可逆回路素子1を得ることができる。
本実施の形態に係る非可逆回路素子1の製造方法では、第1回路基板3を準備する工程(S12)において、多面付けで形成された基板をダイシングなどにより分割することで第1回路基板3を準備したが、これに限られるものでない。たとえば、多面付けで形成された第1回路基板3のそれぞれの第1凹部3C内にフェライト基板2を接着した後、当該ダイシングを実施してもよい。
次に、本実施の形態に係る非可逆回路素子および非可逆回路素子の製造方法についての作用効果について説明する。
本実施の形態に係る非可逆回路素子1は、第1回路基板3を介してフェライト基板2とマグネット4とが積層して構成されている。そのため、フェライト基板2とマグネット4との間に位置する第1回路基板3により、フェライト基板2の中心電極21の作る電磁界がマグネット4が配置されている側に漏洩することを抑制することができ、電気特性を向上させることができる。
従来の非可逆回路素子では、フェライト基板上に形成された中心電極の作る電磁界をマグネット側に漏洩することを抑制するために、フェライト基板とマグネットとの間に誘電体基板を挟み込む必要があった。一般に、誘電体基板は、セラミック等により構成され、誘電体基板の厚みは、0.1mm以上0.5mm以下程度である。
これに対し、本実施の形態に係る非可逆回路素子1では、従来の非可逆回路素子における誘電体基板を第1回路基板3によって代替することができる。つまり、従来の非可逆回路素子において誘電体基板が果たしている役割を、フェライト基板2とマグネット4とに挟まれている第1回路基板3(特に、図1中に示す領域A)が担うことができる。すなわち、第1回路基板3は、従来の非可逆回路素子における回路基板の役割に加えて、誘電体基板の役割を担うことができる。これにより、本実施の形態に係る非可逆回路素子1は、従来の非可逆回路素子と比べて構成部品の点数を減らすことができる。この結果、本実施の形態に係る非可逆回路素子1は、従来の非可逆回路素子と比べて小型化および軽量化することができる。また、構成部品の点数が少ないため、本実施の形態に係る非可逆回路素子は従来の非可逆回路素子と比べて少ない組立工数で製造することができる。
本実施の形態において、第1回路基板3は、第3の主面3Aに第1凹部3Cが形成されており、第1凹部3C内にフェライト基板2が配置されている。これにより、フェライト基板2は、第1回路基板3において第1凹部3Cの外周領域(厚肉部)に囲まれている。さらに、配線パターン31は、マグネット4とフェライト基板2との間に位置し、平面視においてフェライト基板2を覆うように形成されており、配線パターン31の外周部(第1凹部3Cの外周領域(厚肉部))においてフェライト基板2を囲むように配線パターン31から第3の主面3Aにまで到達する複数の導電体部材32が形成されている。これにより、各導電体部材32が第2回路基板5の第3配線パターン52と電気的に接続されることにより、配線パターン31、導電体部材32、はんだボール9、第2導電体部材54、および第3配線パターン52とが接地電位に接続される。そのため、配線パターン31、導電体部材32、はんだボール9、および第2導電体部材54は、フェライト基板2の周囲に電磁シールドを形成することができる。これにより、非可逆回路素子1の特性劣化を抑制することができる。また、本実施の形態においては、第2回路基板5はトリプレート構造を有しているため、第2回路基板5も電磁シールドを形成することができるため、より効果的に非可逆回路素子1の特性劣化を抑制することができる。
本実施の形態に係る非可逆回路素子1は、第1の主面2Aおよび第3の主面3Aと対向する第5の主面5Bと、第5の主面5Bの反対側に位置している第6の主面5Aとを含む第2回路基板5と、第6の主面5A上において、第2回路基板5を挟んでフェライト基板2と対向するように配置されている磁性板6とをさらに備えている。そのため、マグネット4からフェライト基板2に対して印加される直流磁場の直進性を維持することができ、非可逆回路素子1の特性を向上させることができる。
(実施の形態2)
次に、図11を参照して、実施の形態2に係る非可逆回路素子1およびその製造方法について説明する。実施の形態2に係る非可逆回路素子1およびその製造方法は、基本的には実施の形態1に係る非可逆回路素子1およびその製造方法と同様の構成を備えるが、第2回路基板5には第5の主面5Bに第3凹部5Cが形成されており、フェライト基板2は、第3凹部5C内に配置されている点で異なる。このようにすることで、実施の形態2に係る非可逆回路素子1は、実施の形態1に係る非可逆回路素子1と同様の効果を奏することができるとともに、マグネット4から磁性板6までの厚みを薄くすることができ、小型化(低背化)することができる。
(実施の形態3)
次に、図12を参照して、実施の形態3に係る非可逆回路素子1およびその製造方法について説明する。実施の形態3に係る非可逆回路素子1およびその製造方法は、基本的には実施の形態1に係る非可逆回路素子1およびその製造方法と同様の構成を備えるが、第1回路基板3には、第4の主面3Bに第2凹部3Dが形成されており、マグネット4は、第2凹部3D内に配置されている点で異なる。このようにすることで、実施の形態3に係る非可逆回路素子1は、実施の形態1に係る非可逆回路素子1と同様の効果を奏することができるとともに、マグネット4から磁性板6までの厚みを薄くすることができ、小型化(低背化)することができる。また、フェライト基板2と第1回路基板3とを接合させる前であれば、フェライト基板2とマグネット4とに挟まれている第1回路基板3の厚みをより精密に調整することができる。つまり、中心電極21が作る電磁界がマグネット4側に漏洩することを抑制するために必要な誘電体層としての必要十分な膜厚に精密に調整することができる。また、マグネット4は第2凹部3Dの内部に配置されることにより、マグネット4を接着する工程においてマグネット4の配置姿勢を安定化することができ、組立性を向上させることができる。
(実施の形態4)
次に、図13を参照して、実施の形態4に係る非可逆回路素子1およびその製造方法について説明する。実施の形態4に係る非可逆回路素子1およびその製造方法は、基本的には実施の形態1に係る非可逆回路素子1およびその製造方法と同様の構成を備えるが、第2回路基板5には第6の主面5Aに第4凹部5Dが形成されており、磁性板6は、第4凹部5D内に配置されている点で異なる。このようにすることで、実施の形態4に係る非可逆回路素子1は、実施の形態1に係る非可逆回路素子1と同様の効果を奏することができるとともに、マグネット4から磁性板6までの厚みを薄くすることができ、小型化(低背化)することができる。
(実施の形態5)
次に、図14を参照して、実施の形態5に係る非可逆回路素子1およびその製造方法について説明する。実施の形態3に係る非可逆回路素子1およびその製造方法は、基本的には実施の形態1に係る非可逆回路素子1およびその製造方法と同様の構成を備えるが、配線パターン31は第1回路基板3内に埋設されており、配線パターン31とフェライト基板2の接地用電極23とは、第1回路基板3において配線パターン31から第3の主面3Aにまで到達する開口部(ビア)の内部に形成された導電性プラグ33を介して電気的に接続されている。これにより、導電性プラグ33、配線パターン31、導電体部材32、はんだボール9、および第2導電体部材54は、フェライト基板2の周囲に電磁シールドを形成することができる。これにより、実施の形態5に係る非可逆回路素子1は、実施の形態1に係る非可逆回路素子1と同様の効果を奏することができるとともに、非可逆回路素子1の特性劣化を抑制することができる。また、本実施の形態に係る非可逆回路素子1では、第1回路基板3の第1凹部3Cの寸法に依らず、第1回路基板3の内部の所定の位置に配線パターン31、導電体部材32および導電性プラグ33を配設しておくことができる。これにより、たとえば第1回路基板3がフェライト基板2と接続する配線パターン31以外にも他のチップと接続する他の配線パターンを有している場合であっても、配線パターン31等によって当該他の配線パターンのレイアウトの自由度が制限されることを抑制することができ、第1回路基板3についての設計上の制約を少なくすることができる。
以上のように本発明の実施の形態について説明を行ったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
1 非可逆回路素子、2 フェライト基板、2A 第1の主面、2B 第2の主面、3 第1回路基板、3A 第3の主面、3B 第4の主面、3C 第1凹部、3D 第2凹部、4 マグネット、5 第2回路基板、5A 第6の主面、5B 第5の主面、5C 第3凹部、5D 第4凹部、6 磁性板、7 導電性接着剤、8 絶縁性接着剤、9 はんだボール、10 非可逆回路素子部材、11 ソルダペースト、21 中心電極、22 入出力端子、23 接地用電極、31 配線パターン、32 導電体部材、33 導電性プラグ、51 第2配線パターン、52 第3配線パターン、53 第4配線パターン、54 第2導電体部材。

Claims (9)

  1. フェライト基板と、第1回路基板と、マグネットとを備える非可逆回路素子であって、
    前記フェライト基板は、第1の主面と、前記第1の主面の反対側に位置する第2の主面とを含み、
    前記フェライト基板は、前記第1の主面上に形成された中心電極と、前記中心電極と電気的に接続されている入出力端子と、前記第2の主面上に形成された接地用電極とを含み、
    前記第1回路基板は、誘電体からなり第3の主面と前記第3の主面の反対側に位置する第4の主面を有するベース体と、前記ベース体に設けられている配線パターンとを含み、
    前記マグネットは、前記第4の主面上に配置され、
    前記フェライト基板は、前記第3の主面上に平面視において前記マグネットと重なるように配置されるとともに、前記接地用電極と前記配線パターンとが電気的に接続されている、非可逆回路素子。
  2. 前記第1回路基板は、前記第3の主面に第1凹部が形成されており、
    前記第1凹部内に前記フェライト基板が配置されており、
    前記配線パターンは、前記マグネットと前記フェライト基板との間に位置し、平面視において前記フェライト基板を覆うように形成され、
    前記第1回路基板は、前記配線パターンの外周部において前記フェライト基板を囲むように前記配線パターンから前記第3の主面にまで到達する複数の導電体部材を含む、請求項1に記載の非可逆回路素子。
  3. 前記配線パターンは、前記第1回路基板内に埋設されており、
    前記配線パターンと前記フェライト基板の前記接地用電極とは、前記第1回路基板において前記配線パターンから前記第3の主面にまで到達する開口部(ビア)の内部に形成された導電性プラグを介して電気的に接続されている、請求項2に記載の非可逆回路素子。
  4. 前記第1回路基板には、前記第4の主面に第2凹部が形成されており、
    前記マグネットは、前記第2凹部内に配置されている、請求項1〜請求項3のいずれか1項に記載の非可逆回路素子。
  5. 前記第1の主面および前記第3の主面と対向する第5の主面と、前記第5の主面の反対側に位置している第6の主面とを含む第2回路基板と、
    前記第6の主面上において、前記第2回路基板を挟んで前記フェライト基板と対向するように配置されている磁性板とをさらに備える、請求項1〜請求項4のいずれか1項に記載の非可逆回路素子。
  6. 前記第2回路基板には、前記第5の主面に第3凹部が形成されており、
    前記フェライト基板は、前記第3凹部内に配置されている、請求項5に記載の非可逆回路素子。
  7. 前記第2回路基板には、前記第6の主面に第4凹部が形成されており、
    前記磁性板は、前記第4凹部内に配置されている、請求項5または請求項6に記載の非可逆回路素子。
  8. フェライト基板を準備する工程を備え、
    前記フェライト基板は、第1の主面と、前記第1の主面の反対側に位置する第2の主面とを含み、前記第1の主面には、中心電極と、前記中心電極と電気的に接続されている入出力端子とが設けられており、前記第2の主面上には接地用電極が設けられており、さらに、
    誘電体からなり第3の主面と前記第3の主面の反対側に位置する第4の主面を有するベース体と、前記ベース体に設けられている配線パターンとを含む、第1回路基板を準備する工程と、
    マグネットを準備する工程と、
    前記フェライト基板と、前記第1回路基板と、前記マグネットとを積層する工程とを備え、
    前記積層する工程は、前記第1回路基板を介して前記フェライト基板と前記マグネットとが積層するように、前記第2の主面と前記第3の主面とが対向するように前記フェライト基板を前記第1回路基板に固定する工程と、前記第2の主面上に前記マグネットを固定する工程とを含む、非可逆回路素子の製造方法。
  9. 前記第1の主面および前記第3の主面と対向する第5の主面と、前記第5の主面の反対側に位置している第6の主面とを含む第2回路基板を準備する工程と、
    磁性板を準備する工程とをさらに備え、
    前記積層する工程は、前記第5の主面と前記第1の主面が対向するとともに、前記第5の主面と前記第3の主面3Aとが対向するように、前記第1回路基板と前記第2回路基板とで前記フェライト基板を挟み込んで固定する工程と、前記第2回路基板を挟んで前記フェライト基板と前記磁性板とが対向するように、前記第6の主面上に前記磁性板を固定する工程とをさらに含む、請求項8に記載の非可逆回路素子の製造方法。
JP2013215261A 2013-10-16 2013-10-16 非可逆回路素子およびその製造方法 Expired - Fee Related JP6104125B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013215261A JP6104125B2 (ja) 2013-10-16 2013-10-16 非可逆回路素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013215261A JP6104125B2 (ja) 2013-10-16 2013-10-16 非可逆回路素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015080056A true JP2015080056A (ja) 2015-04-23
JP6104125B2 JP6104125B2 (ja) 2017-03-29

Family

ID=53011163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013215261A Expired - Fee Related JP6104125B2 (ja) 2013-10-16 2013-10-16 非可逆回路素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP6104125B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018163888A1 (ja) * 2017-03-07 2018-09-13 三菱電機株式会社 非可逆回路素子およびその製造方法
WO2021124375A1 (ja) * 2019-12-16 2021-06-24 三菱電機株式会社 非可逆回路
WO2023162175A1 (ja) * 2022-02-25 2023-08-31 三菱電機株式会社 非可逆回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3733563A (en) * 1971-12-07 1973-05-15 Mini Of Defense Microstrip circulator wherein related microstrip patterns are disposed on opposing surfaces of dielectric substrate
JPS49138733U (ja) * 1973-03-27 1974-11-29
JPH04103703U (ja) * 1991-01-23 1992-09-07 日本電気エンジニアリング株式会社 サーキユレータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3733563A (en) * 1971-12-07 1973-05-15 Mini Of Defense Microstrip circulator wherein related microstrip patterns are disposed on opposing surfaces of dielectric substrate
JPS49138733U (ja) * 1973-03-27 1974-11-29
JPH04103703U (ja) * 1991-01-23 1992-09-07 日本電気エンジニアリング株式会社 サーキユレータ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018163888A1 (ja) * 2017-03-07 2018-09-13 三菱電機株式会社 非可逆回路素子およびその製造方法
GB2573895A (en) * 2017-03-07 2019-11-20 Mitsubishi Electric Corp Non-reciprocal circuit element and method for producing same
US11062832B2 (en) 2017-03-07 2021-07-13 Mitsubishi Electric Corporation Nonreciprocal circuit element and method of manufacturing the same
GB2573895B (en) * 2017-03-07 2021-12-08 Mitsubishi Electric Corp Nonreciprocal Circuit Element and Method of Manufacturing the Same
WO2021124375A1 (ja) * 2019-12-16 2021-06-24 三菱電機株式会社 非可逆回路
JPWO2021124375A1 (ja) * 2019-12-16 2021-06-24
JP6995261B2 (ja) 2019-12-16 2022-01-14 三菱電機株式会社 非可逆回路
WO2023162175A1 (ja) * 2022-02-25 2023-08-31 三菱電機株式会社 非可逆回路
JP7490158B2 (ja) 2022-02-25 2024-05-24 三菱電機株式会社 非可逆回路

Also Published As

Publication number Publication date
JP6104125B2 (ja) 2017-03-29

Similar Documents

Publication Publication Date Title
KR101434351B1 (ko) 코일 부품 및 그 제조 방법
JP2013251541A (ja) チップインダクタ
US11587711B2 (en) Electronic component
JP2016081980A (ja) 電子部品
CN101371399B (zh) 非可逆电路元件及其制造方法
JP2008198923A (ja) コイル部品
CN101663793B (zh) 非可逆电路元件
JP6104125B2 (ja) 非可逆回路素子およびその製造方法
US7808339B2 (en) Non-reciprocal circuit element
JP6406474B2 (ja) 表面実装型シールド部材及び回路モジュール
JP2010010805A (ja) フェライト・磁石素子、非可逆回路素子及び複合電子部品
JP5725264B2 (ja) 回路内蔵基板および複合モジュール
JP2003142903A (ja) 非可逆回路素子及び通信装置
JP3655583B2 (ja) 非可逆回路素子
JP2008092147A (ja) 非可逆回路素子、その製造方法及び通信装置
JP2016119596A (ja) サーキュレータおよびサーキュレータの製造方法
JP4208087B2 (ja) 非可逆回路素子及び通信機器
US11276908B2 (en) Non-reciprocal circuit element
JP2012257161A (ja) 電子部品モジュール
JP4012988B2 (ja) 非可逆回路素子及び通信装置
JP2007288297A (ja) 非可逆回路素子
US7859357B2 (en) Non-reciprocal circuit device
JP2012235418A (ja) 非可逆回路素子
US20180115038A1 (en) Non-reciprocal circuit element, high-frequency circuit and communication device
JP2019057762A (ja) 非可逆回路素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170228

R150 Certificate of patent or registration of utility model

Ref document number: 6104125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees