JP2015057891A - データ伝送方法及びデータ復元方法 - Google Patents
データ伝送方法及びデータ復元方法 Download PDFInfo
- Publication number
- JP2015057891A JP2015057891A JP2014205794A JP2014205794A JP2015057891A JP 2015057891 A JP2015057891 A JP 2015057891A JP 2014205794 A JP2014205794 A JP 2014205794A JP 2014205794 A JP2014205794 A JP 2014205794A JP 2015057891 A JP2015057891 A JP 2015057891A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- transition
- data
- transmission
- induction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0004—Initialisation of the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
Description
段階と、前記復元されたクロックを利用して前記遷移誘導パケットと遷移を含むデータパケットをサンプリングする段階と、前記サンプリングされた前記遷移誘導パケットと遷移を含むデータパケットで論理演算を行い、送信されたデータを復元する段階とを含む。
Locked Loop、PLL)を利用して行う。
loop)とに分離した二重ループ構造の位相固定ループを利用して行う。
単数の表現は、文脈上、明白に異なって意味しない限り、複数の表現を含むものと理解されなければならないし、「含む」または「有する」などの用語は、記述された特徴、数字、段階、動作、構成要素、部分品またはこれらを組み合わせたものが存在することを指定しようとするものであって、1つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部分品またはこれらを組み合わせたものの存在または付加可能性をあらかじめ排除しないものと理解されなければならない。
T2、…、T1440で形成することができる。他の例として、図2bに示されたように、総7200ビットのピクセルデータをディスプレイドライバーに伝送すれば、6bitを有する1200個の伝送準備パケットT1、T2、…、T1200で形成することができる。他の例として、伝送準備パケットのビット数でピクセルデータの総ビット数が割り切れないこともある。このような場合には、図2cに示されたように、必要な分だけのダミービット(dummy bit)を挿入し、伝送準備パケットを形成する。例えば、前述したように、ピクセルデータPDが総7200ビットであり、伝送準備パケットのビット数が7ビットなら、1028個の伝送準備パケットを形成することができ、伝送準備パケットを形成せず、4ビットが残る。このような場合、3ビットのダミービットを追加し、1029番目の伝送準備パケットT1029を形成することができる。追加されたダミービットの内容は、どんな内容でも無関係であり、101、110などのようにどんな形態でもよい。
パケットを示すものである。最初に伝送しようとする伝送準備パケットが000(1)なら、伝送パケットに遷移を形成するためには、これと同一または相補的な000及び111は、遷移誘導パケットとして使用することができない。二番目の伝送準備パケットが010(2)なら、同様に、010及び101は、遷移誘導パケットとして使用することができない。三番目の伝送準備パケットが110(3)なら、110及び001は、遷移誘導パケットとして使用することができない。次に、011が次の伝送準備パケット(4)なら、これと同一または相補的な011及び100を遷移誘導パケットとして使用することができないので、図示のように、3ビットのすべての遷移誘導パケットを使用することができない。したがって、互いに異なる3個の伝送準備パケットから少なくとも1つの3ビット遷移誘導パケットを得ることができ、反対に、1個の3ビット遷移誘導パケットで、最大3個の遷移を含むデータパケットを形成することができる。
うとするピクセルデータPDをあらかじめ定められたビット数で区分して伝送準備パケットを準備することができ、当該伝送準備パケットは、レジスタに格納されることができる。準備した伝送準備パケットと予備パケットが同一または相補的であるかを判断し(S230)、同一または相補的な予備パケットを除去する(S240)。伝送準備パケットと同一または相補的な予備パケットは、当該伝送準備パケットと論理演算を行っても、演算結果に遷移を形成することができないからである。
送する構成も可能である。但し、図6bに示された例は、1つの遷移誘導パケットEと31個の遷移を含むデータパケットDPを伝送することを例示したもので、1つの遷移誘導パケットE当たり31個を超えない個数(例えば30個)のデータパケットとともに伝送することができることは、前述した通りである。本実施例のように構成すれば、ピクセルデータ伝送領域に単にピクセルデータだけが伝送されるので、伝送効率は100%に近接する。他の実施例において、図示してはいないが、いずれか1つのチャネルのピクセルデータPDの伝送後、次のチャネルのピクセルデータPD伝送区間の前に当該チャネルの遷移誘導パケットまたは次のチャネルの遷移誘導パケットをすべて取り集めて伝送する構成も、また可能である。
力する局部発振器の出力信号XOを入力される第2位相固定ループPLL2を含む。第2位相固定ループPLL2は、位相周波数検出器PFDと、低域通過フィルタLPF2、電圧制御発振器VCO2を含み、N分周器Div−Nをさらに含むことができる。位相周波数検出器PFDは、局部発振器が出力する局部発振器の出力信号XOと電圧制御発振器VCO2が出力した信号の周波数差及び位相差を検出する。位相検出器PDが出力する信号は、位相差信号とともに、回路の動作と無関係な高域の信号を含んでいるので、低域通過フィルタLPF2を利用して周波数差及び位相差信号のみを得る。上記のように、低域通過フィルタLPF2が出力した位相差信号を電圧制御発振器VCO2に入力した後、N分周器Div−Nにより分周し、クロックの周波数を追跡する。
、前述したように、ピクセルデータPDを復旧するシード(seed)として活用される。これは、二進データAと他の二進データBの排他的論理和演算を行った演算結果物Cとさらに二進データBとの排他的論理和演算を行う場合、Aを得ることができるということに基盤する。サンプリングされたデータパケットDPは、伝送されるデータをあらかじめ定められたビット数で分割した伝送準備パケットTと同一のビット数を有する遷移誘導パケットEと排他的論理和演算を行った結果物なので、サンプリングされたデータパケットSDPと遷移誘導パケットSEで排他的論理和演算を行う場合、該当する部分のデータを復元することができる。すなわち、SE1とSDP1で論理演算を行う場合、T1を得ることができ、同様に、SE1とSDP2で論理演算を行う場合、T2を得ることができる。したがって、遷移誘導パケットとデータパケットとの論理演算を行う場合、ピクセルデータPDを復元することができる。
S500〜S800 本発明の実施例によるデータ復元方法の各段階
S210〜S260 本発明の実施例による遷移誘導パケット形成方法の各段階
T 伝送準備パケット
PD ピクセルデータ
E 遷移誘導パケット
DP 遷移を含むデータパケット
LB ラインブランク
Claims (21)
- 伝送するデータをあらかじめ定められたビット数(n、number of bits)
で区分し、複数の伝送準備パケットを形成する段階と、
前記ビット数を有し、前記伝送準備パケットと異なる遷移誘導パケット(transit
ion enducing packet)を形成する段階と、
前記遷移誘導パケットとそれぞれの前記伝送準備パケットで論理演算を行い、遷移を含む
データパケット(transition included transmission
packets)を形成する段階と、
前記遷移を含むデータパケット及び前記遷移誘導パケットを伝送する段階と、を含み、
前記遷移誘導パケットが、伝送準備パケットおよび相補的な伝送準備パケットとは異なり
、
前記遷移を含むデータパケットが、遷移を含むデータパケット内に少なくとも1つのデー
タ遷移を有する、
ことを特徴とするデータ伝送方法。 - 前記伝送準備パケットを形成する段階は、前記伝送するデータのビット数が前記あらかじ
め定められたビット数(n)で割り切れない場合、ダミービットを挿入し、伝送準備パケ
ットを形成して行う、請求項1に記載のデータ伝送方法。 - 前記遷移誘導パケットを形成する段階は、
前記ビット数で形成することができるすべてのデータを有する予備パケットを設定する段
階と、
前記予備パケットと前記伝送準備パケットを比較する段階と、
前記比較結果、前記伝送準備パケットと同一または相補的(complementary
)な予備パケットを除去する段階と、
除去されずに残っている前記予備パケットのうちいずれか1つを前記遷移誘導パケットと
して選択する段階と、を含む、請求項1に記載のデータ伝送方法。 - 前記予備パケットと前記伝送準備パケットを比較する段階は、あらかじめ定められた個数
の伝送準備パケットと前記予備パケットを比較して行う、請求項3に記載のデータ伝送方
法。 - 前記あらかじめ定められた個数の伝送準備パケットと前記予備パケットを比較する過程は
、1以上2^(n−1)−1以下個数の伝送準備パケットと前記予備パケットを比較して
行う、請求項4に記載のデータ伝送方法。 - 前記遷移誘導パケットを形成する段階は、前記遷移誘導パケットのうちあらかじめ設定さ
れた隣接する2つのビットで遷移が起きるように行う、請求項1に記載のデータ伝送方法
。 - 前記隣接する2つのビットで遷移が起きるように遷移誘導パケットを形成する段階は、最
上位ビットと隣接する1つのビットの間または最下位ビットと隣接する1つのビットのう
ちいずれか1つで遷移が起きるように行う、請求項6に記載のデータ伝送方法。 - 前記予備パケットと前記伝送準備パケットを比較する段階は、互いに異なる伝送準備パケ
ットと前記予備パケットを比較して行う、請求項3に記載のデータ伝送方法。 - 前記遷移を含むデータパケットを形成する段階は、
前記遷移誘導パケットとそれぞれの前記伝送準備パケットで排他的論理和演算を行うこと
によって行われる、請求項1に記載のデータ伝送方法。 - 前記遷移を含むデータパケットを形成する段階は、
1以上2^(n−1)−1以下個数の伝送準備パケットと前記遷移誘導パケットを排他的
論理和演算して行う、請求項1に記載のデータ伝送方法。 - 前記遷移を含むデータパケット及び前記遷移誘導パケットを伝送する段階は、ラインブラ
ンク区間(Line Blank Period)に前記遷移誘導パケットを伝送して行
う、請求項1に記載のデータ伝送方法。 - 前記遷移を含むデータパケット及び前記遷移誘導パケットを伝送する段階は、ピクセルデ
ータ伝送区間(Pixel Data Transmission Period)に前
記遷移を含むデータパケットと前記遷移誘導パケットを伝送する、請求項1に記載のデー
タ伝送方法。 - 前記遷移を含むデータパケット及び前記遷移誘導パケットを伝送する段階は、ピクセルデ
ータ伝送区間(Pixel Data Transmission Period)の後
に前記遷移誘導パケットを伝送する、請求項1に記載のデータ伝送方法。 - 前記遷移を含むデータパケット及び前記遷移誘導パケットを伝送する段階は、1つの前記
遷移誘導パケットを伝送した後、前記データパケットを伝送する、請求項1に記載のデー
タ伝送方法。 - あらかじめ定められたビット数(n)を備えた遷移誘導パケットとあらかじめ定められた
ビット数(n)を備えた遷移を含むデータパケット(transition inclu
deddata packet)を受信する段階と、
受信された前記遷移を含むデータパケットと遷移誘導パケットを利用してクロックを復元
する段階と、
前記復元されたクロックを利用して前記遷移誘導パケットと遷移を含むデータパケットを
サンプリングする段階と、
前記サンプリングされた前記遷移誘導パケットと遷移を含むデータパケットで論理演算を
行い、送信されたデータを復元する段階と、を含み、
前記遷移を含むデータパケットが、遷移を含むデータパケット内に少なくとも1つのデー
タ遷移を有する、
ことを特徴とするデータ復元方法。 - 前記論理演算を行う段階は、
前記サンプリングされた遷移誘導パケットと遷移を含むデータパケットを逆直列化(de
serialize)する段階と、
前記逆直列化された遷移誘導パケットと遷移を含むデータパケットでビットワイズ(bi
twise)論理演算を行う段階と、を含む、請求項15に記載のデータ復元方法。 - 前記論理演算を行う段階は、受信された前記遷移を含むデータパケットと遷移誘導パケッ
トで排他的論理和演算を行うことによって行われる、請求項15に記載のデータ復元方法
。 - 受信されたクロックを復元する段階は、位相固定ループ(Phase Locked L
oop、PLL)を利用して行う、請求項15に記載のデータ復元方法。 - 前記クロックを復元する段階の前に、クロックを追跡する段階をさらに含む、請求項15
に記載のデータ復元方法。 - 前記クロックを追跡する段階は、周波数追跡ループ(frequency tracki
ng loop)と位相追跡ループ(phase tracking loop)とに分
離した二重ループ構造の位相固定ループを利用して行う、請求項19に記載のデータ復元
方法。 - 前記クロックを追跡する段階は、位相固定ループ(Phase Locked Loop
、PLL)を利用して行う、請求項19に記載のデータ復元方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2012-0109243 | 2012-09-28 | ||
KR1020120109243A KR101235696B1 (ko) | 2012-09-28 | 2012-09-28 | 데이터 전송 방법 및 데이터 복원 방법 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013201241A Division JP5941029B2 (ja) | 2012-09-28 | 2013-09-27 | データ伝送方法及びデータ復元方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015057891A true JP2015057891A (ja) | 2015-03-26 |
JP6196203B2 JP6196203B2 (ja) | 2017-09-13 |
Family
ID=47899933
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013201241A Active JP5941029B2 (ja) | 2012-09-28 | 2013-09-27 | データ伝送方法及びデータ復元方法 |
JP2014205794A Active JP6196203B2 (ja) | 2012-09-28 | 2014-10-06 | データ伝送方法及びデータ復元方法 |
JP2016057130A Active JP6556650B2 (ja) | 2012-09-28 | 2016-03-22 | データ伝送方法及びデータ復元方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013201241A Active JP5941029B2 (ja) | 2012-09-28 | 2013-09-27 | データ伝送方法及びデータ復元方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016057130A Active JP6556650B2 (ja) | 2012-09-28 | 2016-03-22 | データ伝送方法及びデータ復元方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9166769B2 (ja) |
JP (3) | JP5941029B2 (ja) |
KR (1) | KR101235696B1 (ja) |
CN (1) | CN103716124B (ja) |
TW (1) | TWI499914B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11967973B2 (en) | 2021-05-06 | 2024-04-23 | Samsung Display Co., Ltd. | Low overhead transition encoding codes |
US11695429B2 (en) | 2021-07-29 | 2023-07-04 | Samsung Display Co., Ltd. | Systems and methods for transition encoding with protected key |
US11632127B2 (en) | 2021-08-04 | 2023-04-18 | Samsung Display Co., Ltd. | Near-optimal transition encoding codes |
US11764805B2 (en) | 2021-10-06 | 2023-09-19 | Samsung Display Co., Ltd. | System and method for transition encoding with reduced error propagation |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0296982A (ja) * | 1988-05-24 | 1990-04-09 | Sony Corp | Mスクランブル回路 |
JPH05109202A (ja) * | 1991-10-18 | 1993-04-30 | Sony Corp | デイジタル記録再生装置 |
JPH06112928A (ja) * | 1992-09-25 | 1994-04-22 | Nec Corp | フレーム同期回路 |
JP2002198805A (ja) * | 2000-12-22 | 2002-07-12 | Asahi Kasei Microsystems Kk | Pll回路 |
JP2006066971A (ja) * | 2004-08-24 | 2006-03-09 | Ricoh Co Ltd | クロックデータリカバリ回路 |
JP2006157269A (ja) * | 2004-11-26 | 2006-06-15 | Pioneer Electronic Corp | 送信装置および受信装置 |
JP2011155562A (ja) * | 2010-01-28 | 2011-08-11 | Nippon Telegr & Teleph Corp <Ntt> | Cdr回路 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01195736A (ja) * | 1988-01-30 | 1989-08-07 | Nippon Telegr & Teleph Corp <Ntt> | 通信システム |
JPH07115414A (ja) * | 1993-10-19 | 1995-05-02 | Matsushita Electric Ind Co Ltd | スクランブル伝送装置 |
US7088398B1 (en) * | 2001-12-24 | 2006-08-08 | Silicon Image, Inc. | Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data |
KR100463786B1 (ko) * | 2002-09-16 | 2004-12-29 | 주식회사 오픈솔루션 | 적응적 주파수 선택 방식을 이용한 무선 데이터 전송방법및 장치 |
KR100574938B1 (ko) * | 2003-02-20 | 2006-04-28 | 삼성전자주식회사 | 고속 직렬 링크에서 데이터 복원시 에러 발생을감소시키는 데이터 복원장치 및 그 복원방법 |
JP4349349B2 (ja) * | 2005-08-30 | 2009-10-21 | ソニー株式会社 | データ送受信システム、送信装置、受信装置及びデータ送受信方法 |
KR101157950B1 (ko) * | 2005-09-29 | 2012-06-25 | 엘지디스플레이 주식회사 | 화상 표시장치의 구동장치 및 구동방법 |
US7929549B1 (en) * | 2006-03-06 | 2011-04-19 | Advanced Micro Devices, Inc. | Method and apparatus for scrambling data for control of high-speed bidirectional signaling |
KR20080013130A (ko) * | 2006-08-07 | 2008-02-13 | 삼성전자주식회사 | 표시 장치의 구동 장치 및 구동 방법 |
JP5066121B2 (ja) * | 2008-03-20 | 2012-11-07 | アナパス・インコーポレーテッド | クロック情報とデータを伝送する装置及び方法 |
KR100868299B1 (ko) * | 2008-03-20 | 2008-11-11 | 주식회사 아나패스 | 클록 정보와 함께 데이터를 전송하는 방법 및 장치 |
TW201132076A (en) * | 2010-03-05 | 2011-09-16 | Giga Byte Tech Co Ltd | Network communication devices and data transmission methods |
KR101125504B1 (ko) * | 2010-04-05 | 2012-03-21 | 주식회사 실리콘웍스 | 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템 |
-
2012
- 2012-09-28 KR KR1020120109243A patent/KR101235696B1/ko active IP Right Grant
-
2013
- 2013-09-13 TW TW102133233A patent/TWI499914B/zh active
- 2013-09-25 US US14/036,107 patent/US9166769B2/en active Active
- 2013-09-27 CN CN201310451644.8A patent/CN103716124B/zh active Active
- 2013-09-27 JP JP2013201241A patent/JP5941029B2/ja active Active
-
2014
- 2014-10-06 JP JP2014205794A patent/JP6196203B2/ja active Active
-
2016
- 2016-03-22 JP JP2016057130A patent/JP6556650B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0296982A (ja) * | 1988-05-24 | 1990-04-09 | Sony Corp | Mスクランブル回路 |
US5122912A (en) * | 1988-05-24 | 1992-06-16 | Sony Corporation | Signal processing apparatus selecting a scrambled signal having a desired dc component from among a plurality of scrambled signal obtained by scrambling an input-data signal with respective pseudo-random signals |
JPH05109202A (ja) * | 1991-10-18 | 1993-04-30 | Sony Corp | デイジタル記録再生装置 |
JPH06112928A (ja) * | 1992-09-25 | 1994-04-22 | Nec Corp | フレーム同期回路 |
JP2002198805A (ja) * | 2000-12-22 | 2002-07-12 | Asahi Kasei Microsystems Kk | Pll回路 |
JP2006066971A (ja) * | 2004-08-24 | 2006-03-09 | Ricoh Co Ltd | クロックデータリカバリ回路 |
JP2006157269A (ja) * | 2004-11-26 | 2006-06-15 | Pioneer Electronic Corp | 送信装置および受信装置 |
JP2011155562A (ja) * | 2010-01-28 | 2011-08-11 | Nippon Telegr & Teleph Corp <Ntt> | Cdr回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2016140100A (ja) | 2016-08-04 |
CN103716124A (zh) | 2014-04-09 |
JP6196203B2 (ja) | 2017-09-13 |
TWI499914B (zh) | 2015-09-11 |
US20140092919A1 (en) | 2014-04-03 |
CN103716124B (zh) | 2017-05-03 |
TW201418994A (zh) | 2014-05-16 |
JP2014072897A (ja) | 2014-04-21 |
JP5941029B2 (ja) | 2016-06-29 |
US9166769B2 (en) | 2015-10-20 |
JP6556650B2 (ja) | 2019-08-07 |
KR101235696B1 (ko) | 2013-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7684531B2 (en) | Data recovery method and data recovery circuit | |
US7746971B2 (en) | Data recovery method, data recovery circuit, data transmitting/receiving apparatus and information processing apparatus | |
US8074125B2 (en) | Apparatus and method for transmitting and receiving data bits | |
JP6556650B2 (ja) | データ伝送方法及びデータ復元方法 | |
US6724328B1 (en) | Byte alignment for serial data receiver | |
US7978802B1 (en) | Method and apparatus for a mesochronous transmission system | |
US8588281B2 (en) | Transceiver having embedded clock interface and method of operating transceiver | |
US7626523B2 (en) | Deserializer, related method, and clock frequency divider | |
US7307558B1 (en) | Dual shift register data serializer | |
US7046174B1 (en) | Byte alignment for serial data receiver | |
US7369068B2 (en) | Method of recovering digital data from a clocked serial input signal and clocked data recovery circuit | |
US9729681B2 (en) | Data transmission method and data restoration method | |
JP5086014B2 (ja) | データリカバリ方法およびデータリカバリ回路 | |
JP5286845B2 (ja) | データリカバリ回路 | |
JP4672194B2 (ja) | 受信回路 | |
US11212074B2 (en) | Data reception device and data transmission/reception device | |
US10396803B2 (en) | Clock and data recovery of sub-rate data | |
JP5704988B2 (ja) | 通信装置 | |
KR100715701B1 (ko) | 4배속 오버 샘플링 방식 위상 검출기를 사용하는클럭/데이터 복원 회로 및 그 제어 방법 | |
KR20050008678A (ko) | 초기화 시퀀스를 갖는 클럭 복구용 pll | |
US10218491B2 (en) | Receiving circuit, integrated circuit, and receiving method | |
TWM540371U (zh) | 時脈與資料回復裝置 | |
JP2003174433A (ja) | バイフェーズデータエラー検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170502 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170814 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170817 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6196203 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |