JP2015053765A - Llc電流共振型スイッチング電源装置 - Google Patents
Llc電流共振型スイッチング電源装置 Download PDFInfo
- Publication number
- JP2015053765A JP2015053765A JP2013184195A JP2013184195A JP2015053765A JP 2015053765 A JP2015053765 A JP 2015053765A JP 2013184195 A JP2013184195 A JP 2013184195A JP 2013184195 A JP2013184195 A JP 2013184195A JP 2015053765 A JP2015053765 A JP 2015053765A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- llc
- supply device
- power supply
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】2つの電圧を出力でき、発振を防止できるLLC電流共振型スイッチング電源装置を提供する。【解決手段】第1のスイッチ素子と第2のスイッチ素子に接続された1次巻線と、2つの2次巻線とを有する変圧器と、第1及び第2のスイッチ素子を交互にオン/オフするように第1及び第2の駆動信号を発生するLLC制御回路を備える。LLC電流共振型スイッチング電源装置は、電流共振回路の共振動作によって2つの交流電圧を2つの2次巻線に誘起させた後第1及び第2の直流電圧に変換する。LLC制御回路は、第1の直流電圧に対応する第1のフィードバック信号に基づいて、第1及び第2の駆動信号の各スイッチング周波数を制御し、第2の直流電圧に対応する第2のフィードバック信号に基づいて、第1及び第2の駆動信号の各デューティ比を制御し、第1の直流電圧の一部を第2の直流電圧に印加する発振防止調整用可変抵抗を備える。【選択図】図1
Description
本発明は、DC/DCコンバータ装置などを含むLLC電流共振型スイッチング電源装置に関する。
近年、環境問題を鑑みて、家電製品及び事務機器等の電子機器における消費電力の低減が注目されている。それに伴い、電子機器に使用される電源装置の電力変換効率の向上が望まれている。また、家庭用機器の小型化にともなって電源装置の小型化も望まれている。また、電子機器に搭載される半導体集積回路が複数の電圧を使用するので、複数の電圧を出力できる電源装置が求められている。
このような事情から、スイッチング損失が少なく小型化に適したLLC電流共振型スイッチング電源装置に関する様々な技術が提案されている。例えば特許文献1には、互いに異なる2つの電圧を出力するLLC電流共振型スイッチング電源装置が提案されている。
2つの電圧を出力するLLC電流共振型スイッチング電源装置において、一方の出力電圧の制御が他方の出力電圧の制御に影響を及ぼすので、LLC電流共振型スイッチング電源装置が発振する場合があるという問題があった。
本発明の目的は、2つの電圧を出力でき、発振を防止できるLLC電流共振型スイッチング電源装置を提供することにある。
本発明に係るLLC電流共振型スイッチング電源装置は、入力直流電圧と接地電圧との間に設けられ、互いに直列に接続された第1及び第2のスイッチ素子と、
前記第1のスイッチ素子と前記第2のスイッチ素子との接続点に接続された1次巻線と、2つの2次巻線とを有する変圧器と、
前記2つの2次巻線にそれぞれ接続される一端を有する2つのダイオードと、
前記2つのダイオードの各他端にそれぞれ接続された2つの平滑用コンデンサと、
前記1次巻線に直列に接続して電流共振回路を構成するための共振コンデンサと、
前記第1及び第2のスイッチ素子を交互にオン/オフするように第1及び第2の駆動信号を発生して前記第1及び第2のスイッチ素子を制御する制御手段とを備え、
前記電流共振回路の共振動作によって所定の2つの交流電圧をそれぞれ前記2つの2次巻線に誘起させた後、前記2つのダイオード及び前記2つの平滑用コンデンサによりそれぞれ所定の第1及び第2の直流電圧に変換するLLC電流共振型スイッチング電源装置であって、
前記制御手段は、前記第1の直流電圧に対応する第1のフィードバック信号に基づいて、前記第1及び第2の駆動信号の各スイッチング周波数を制御し、前記第2の直流電圧に対応する第2のフィードバック信号に基づいて、前記第1及び第2の駆動信号の各デューティ比を制御することにより、前記第1及び第2の直流電圧をそれぞれ所定の第1及び第2の目標電圧となるように制御し、
前記LLC電流共振型スイッチング電源装置は、
前記第1の直流電圧の一部をバイアス電圧として前記第2の直流電圧に印加する発振防止調整用可変抵抗をさらに備えたことを特徴とする。
前記第1のスイッチ素子と前記第2のスイッチ素子との接続点に接続された1次巻線と、2つの2次巻線とを有する変圧器と、
前記2つの2次巻線にそれぞれ接続される一端を有する2つのダイオードと、
前記2つのダイオードの各他端にそれぞれ接続された2つの平滑用コンデンサと、
前記1次巻線に直列に接続して電流共振回路を構成するための共振コンデンサと、
前記第1及び第2のスイッチ素子を交互にオン/オフするように第1及び第2の駆動信号を発生して前記第1及び第2のスイッチ素子を制御する制御手段とを備え、
前記電流共振回路の共振動作によって所定の2つの交流電圧をそれぞれ前記2つの2次巻線に誘起させた後、前記2つのダイオード及び前記2つの平滑用コンデンサによりそれぞれ所定の第1及び第2の直流電圧に変換するLLC電流共振型スイッチング電源装置であって、
前記制御手段は、前記第1の直流電圧に対応する第1のフィードバック信号に基づいて、前記第1及び第2の駆動信号の各スイッチング周波数を制御し、前記第2の直流電圧に対応する第2のフィードバック信号に基づいて、前記第1及び第2の駆動信号の各デューティ比を制御することにより、前記第1及び第2の直流電圧をそれぞれ所定の第1及び第2の目標電圧となるように制御し、
前記LLC電流共振型スイッチング電源装置は、
前記第1の直流電圧の一部をバイアス電圧として前記第2の直流電圧に印加する発振防止調整用可変抵抗をさらに備えたことを特徴とする。
本発明によれば、2つの電圧を出力でき、発振を防止できるLLC電流共振型スイッチング電源装置を提供できる。
以下、適宜図面を参照しながら、本発明の実施形態に係るLLC電流共振型スイッチング電源装置について説明する。なお、同一の構成要素には同一の符号を付す。
図1は、実施形態に係るLLC電流共振型スイッチング電源装置(以下、LLC電源装置という。)100の構成を示す回路図である。図1に示すように、LLC電源装置100は、入力端子T1と、LLC制御回路10と、2つのnチャンネルMOS電界効果トランジスタ(以下、nMOSトランジスタという。)Q1,Q2とを備えて構成される。ここで、nMOSトランジスタQ1,Q2はそれぞれスイッチ素子を構成し、互いに直列に接続される。LLC電源装置100は、入力端子T1に入力される入力直流電圧を所定の直流の目標電圧Vt2,Vt3に変換してそれぞれ出力端子T2,T3を介して出力する。ここで、LLC電源装置100は、変圧器20と、共振コンデンサCrと、2つの整流ダイオードD1,D2と、2つの平滑用コンデンサCs1,Cs2と、出力端子T2,T3とを備えて構成される。さらに、LLC電源装置100は、分圧回路30と、2つのエラーアンプ41,45と、2つのフォトカプラ42,46と、定電圧源49とを備えて構成される。分圧回路30は、5つの抵抗R1〜R4と、可変抵抗R5を備えて構成される。本実施形態に係るコンデンサCs1,Cs2は電解コンデンサである。
図1において、入力電圧V1は、入力端子T1と、nMOSトランジスタQ1のドレインおよびソースと、nMOSトランジスタQ2のドレインおよびソースとを介して接地される。LLC制御回路10は、駆動信号である駆動電圧VG1,VG2をそれぞれnMOSトランジスタQ1,Q2の各ゲートに出力する。nMOSトランジスタQ1のソースは、漏れインダクタンスLrと、1次インダクタLpと、共振コンデンサCrとを介して接地される。漏れインダクタンスLrと、1次インダクタLpと、共振コンデンサCrとは電流共振回路を構成する。
変圧器20は、1次インダクタLpを有する1次巻線と、2つの2次インダクタLs1,Ls2を有する2次巻線とを備えて構成され、漏れインダクタンスLrを有する。2次インダクタLs1,Ls2は互いに直列に接続され、1次インダクタLpと、2次インダクタLs1,Ls2とは、同一の芯に、同一の極性で設けられる。2次インダクタLs1と2次インダクタLs2との接続点は接地される。1次インダクタLpの巻数は正の整数Nに設定され、2次インダクタLs1の巻数は正の整数Mに設定され、2次インダクタLs2の巻数は正の整数Sに設定される。変圧器20は、1次インダクタLpに印加される交流電圧に応じて、2次インダクタLs1,Ls2に交流電圧を発生して整流ダイオードD1,D2に出力する。
2次インダクタLs1の一端は、整流ダイオードD1を介して平滑用コンデンサCs1の陽極端子と出力端子T2とに接続され、抵抗R1,R2を介して接地される。平滑用コンデンサCs1の陰極端子は接地される。2次インダクタLs1から出力された交流電圧は出力電圧V2として、整流ダイオードD1及び平滑用コンデンサCs1を介して出力端子T2に出力される。2次インダクタLs2の一端は、整流ダイオードD2を介して平滑用コンデンサCs2の陽極端子と出力端子T3とに接続され、抵抗R3,R4を介して接地される。平滑用コンデンサCs2の陰極端子は接地される。2次インダクタLs2から出力された交流電圧は出力電圧V3として、整流ダイオードD2及び平滑用コンデンサCs2を介して出力端子T3に出力される。また、出力端子T2は可変抵抗R5を介して、抵抗R3と抵抗R4との間の接続点と、エラーアンプ45の反転入力端子とに接続される。抵抗R1と抵抗R2との間の接続点はエラーアンプ41の反転入力端子に接続される。
抵抗R1,R2からなる第1の分圧回路は出力電圧V2を分圧して、その分圧電圧をフィードバック電圧Vfb2としてエラーアンプ41の反転入力端子に出力する。抵抗R3,R4からなる第2の分圧回路は出力電圧V3を分圧して、その分圧電圧をフィードバック電圧Vfb3としてエラーアンプ45の反転入力端子に出力する。出力電圧V2は、可変抵抗R5を介して、抵抗R3と抵抗R4との接続点にバイアス電圧として印加される。定電圧源49は所定の基準電圧Vrefを生成して、エラーアンプ41,45の各非反転入力端子に印加する。
エラーアンプ41は、抵抗R1,R2からなる第1の分圧回路から入力されたフィードバック電圧Vfb2と基準電圧Vrefとの間の誤差信号に対応する周波数制御信号Sfを生成して、電気的絶縁用フォトカプラ42を介してLLC制御回路10に出力する。ここで、周波数制御信号SfはnMOSトランジスタQ1,Q2の各スイッチング周波数を制御するために設けられる。エラーアンプ45は、抵抗R3,R4からなる第2の分圧回路から入力されたフィードバック電圧Vfb3と基準電圧Vrefとの間の誤差信号に対応するデューティ比制御信号Sdを生成して電気的絶縁用フォトカプラ46を介してLLC制御回路10に出力する。ここで、デューティ比制御信号Sdは、駆動電圧VG1,VG2の各デューティ比を制御するために設けられる。駆動電圧VG1のデューティ比は、nMOSトランジスタQ1,Q2のスイッチング周期CYに対する、駆動信号VG1のハイレベル期間P1の比である。駆動電圧VG2のデューティ比は、スイッチング周期CYに対する、駆動信号VG2のハイレベル期間P2の比である(図2参照)。
LLC制御回路10は、駆動電圧VG1,VG2をそれぞれ、入力された周波数制御信号Sfに基づいて設定されるスイッチング周期CYで、nMOSトランジスタQ1,Q2の各ゲートに出力する。ここで、駆動電圧VG1,VG2の各デューティ比は、入力されたデューティ比制御信号Sdに基づいて設定される。
以上のように構成されたLLC電源装置100は、前記電流共振回路の共振動作によって所定の2つの交流電圧をそれぞれ2つの2次巻線に誘起させる。その後、誘起された所定の2つの交流電圧を2つの整流ダイオードD1,D2及び2つの平滑用コンデンサCs1,Cs2によりそれぞれ所定の出力電圧V2,V3に変換する。ここで、LLC電源装置100は帰還ループを含む第1及び第2の制御系を有する。第1の制御系は、LLC制御回路10と、nMOSトランジスタQ1,Q2と、変圧器20と、整流ダイオードD1と、抵抗R1,R2からなる第1の分圧回路と、エラーアンプ41と、フォトカプラ42とを備えて構成される。第2の制御系は、LLC制御回路10と、nMOSトランジスタQ1,Q2と、変圧器20と、整流ダイオードD2と、抵抗R3,R4からなる第2の分圧回路と、エラーアンプ45と、フォトカプラ46とを備えて構成される。第1の制御系はエラーアンプ41によって出力される誤差信号がゼロになるようにnMOSトランジスタQ1,Q2の各スイッチング周波数を制御する。ここで、誤差信号がゼロになるときに出力電圧V2が目標電圧Vt2となるように、抵抗R1,R2の抵抗値は予め設定される。一方、第2の制御系は、エラーアンプ45によって出力される誤差信号がゼロになるように、駆動電圧VG1,VG2の各デューティ比を制御する。ここで、誤差信号がゼロになるときに出力電圧V3が目標電圧Vt3となるように、抵抗R3,R4の抵抗値は予め設定される。
一般に、LLC電源装置100において、1次インダクタLpおよび漏れインダクタンスLrの両端電圧(VT−Vcr)と出力電圧V2と1次インダクタLpの巻数Nと2次インダクタLs1の巻数Mとの間に、(VT−Vcr)×M/N<V2の関係がある。また、1次インダクタLpおよび漏れインダクタンスLrの両端電圧(VT−Vcr)と出力電圧V3と1次インダクタLpの巻数Nと2次インダクタLs2の巻数Sとの間に、(VT−Vcr)×S/N<V3の関係がある。よって、本実施形態に係るLLC電源装置100においては、出力電圧V2,V3をそれぞれ互いに異なる所定の目標電圧Vt2,Vt3に維持するために、2次インダクタLs1の巻数Mを2次インダクタLs2の巻数Sと異ならせる。巻数M,Sは、目標電圧Vt2,Vt3に応じて設定される。また、可変抵抗R5の抵抗値は抵抗R3の抵抗値より充分大きくなるように設定される。
図2は、図1のLLC電源装置100の動作例を示すタイミングチャートである。図2(a)はnMOSトランジスタQ1の駆動電圧VG1の時間変化を示すグラフである。図2(b)はnMOSトランジスタQ2の駆動電圧VG2の時間変化を示すグラフである。図2(c)は、漏れインダクタンスLrと1次インダクタンスLrと共振コンデンサCrと両端電圧である中点電圧VTの時間変化を示すグラフである。図2(d)は、共振コンデンサCrの両端電圧Vcrの時間変化を示すグラフである。図2(e)は1次インダクタLp、つまり電流共振回路に流れる電流Icrの時間変化を示すグラフである。図2(f)は整流ダイオードD1が出力する電流Id1の時間変化を示すグラフである。図2(g)は整流ダイオードD2が出力する電流Id2の時間変化を示すグラフである。図2に示す動作例において、出力端子T2,T3に重負荷が接続されている。
図2に示すように、LLC制御回路10は、nMOSトランジスタQ1,Q2を周期CYで交互にオン/オフする。周期ごとに、nMOSトランジスタQ1は所定の期間P1の間オンされ、nMOSトランジスタQ2は所定の期間P2の間オンされる。LLC制御回路10は、nMOSトランジスタQ2をオフする時刻t1からnMOSトランジスタQ1をオンする時刻t3まで、nMOSトランジスタQ1,Q2の両方をオフするデッドタイムTd1を設ける。また、LLC制御回路10は、nMOSトランジスタQ1をオフする時刻t5からnMOSトランジスタQ1をオンする時刻t7まで、デッドタイムTd2を設ける。デッドタイム期間Td1中の変圧器20への電流供給は、nMOSトランジスタQ1のボティダイオードによって行われ、デッドタイム期間Td2中の変圧器20への電流供給は、nMOSトランジスタQ2のボティダイオードによって行われる。これにより中間電圧VTは入力電圧V1もしくは接地端子の接地電圧にクランプされる。このときnMOSトランジスタQ1またはnMOSトランジスタQ2のドレイン−ソース間電圧がボディダイオードの降下電圧VFになる。よって、デッドタイム期間Td1,Td2にそれぞれnMOSトランジスタQ1,Q2をオンすることにより、nMOSトランジスタQ1,Q2におけるスイッチング損失を非常に少なくすることができる。
また、漏れインダクタンスLr、1次インダクタLp及び共振コンデンサCrで構成される電流共振回路と、2次側出力回路の状態とによって、変圧器20及び共振コンデンサCrの共振状態が変化する。よって、電流Icrは図2(e)に示すように、変圧器20及び共振コンデンサCrの共振状態に応じて変化する。|VT−Vcr|>(V2+VF)×(N/M)のときに、基本成分である漏れインダクタンスLr及び共振コンデンサCrによる共振成分のエネルギーが2次インダクタンスLs1,Ls2に伝えられる。このため整流ダイオードD1,D2の電流Id1,Id2は正弦波の半波に近い状態になる。よって、整流ダイオードD1,D2の極性反転による損失も非常に少なくすることができる。また、電流波形が正弦波に近いことからノイズの発生を抑制できる。
図2(d)に示すように、nMOSトランジスタQ1のオン期間P1とnMOSトランジスタQ2のオン期間P2との比が1:1のとき、共振コンデンサCrの両端電圧Vcrの中心電圧は入力電圧V1の1/2の電圧となる。ここで、両端電圧Vcrの中心電圧は、共振コンデンサCrへの充電電流と共振コンデンサCrからの放電電流とがバランスされて互いに同じになるときの電圧である。斜線で示している期間E1,E2の間に、変圧器20の1次側から2次側へエネルギーが伝達される。変圧器20の1次側から2次側へエネルギーが伝達される条件は、変圧器20の1次側の両端電圧が変圧器20の2次側のLs1及びLs2の両端電圧に巻線比N/Mを乗じた値より大きくなることである。本実施形態では、負荷がゼロのときに電流が流れないように、VT−Vcr=V1/2>(V2+VF)×(N/M)と設定される。ここで、V1/2−(V2+VF)×(N/M)=αと定義すると、図2(d)において、電圧Vr1=V1/2+α、Vr2=V1/2−αとなる。
図3は、図1のLLC電源装置100の別の動作例を示すタイミングチャートである。図3の(a)〜(g)が示す各時間変化はそれぞれ図2の(a)〜(g)が示す各時間変化と同様である。図3に示す例においても、図2に示す例と同様に、出力端子T2,T3に重負荷が接続されている。
図3に示す例において、図2に示す例と比較して、nMOSトランジスタQ1,Q2のスイッチング周期CYは同じである。また、図3のnMOSトランジスタQ1のオン期間P1は図2のオン期間P1より短く、図3のnMOSトランジスタQ2のオン期間P2は図2のオン期間P2より長い。つまり、図3の駆動電圧VG1のデューティ比は図2の駆動電圧VG1のデューティ比より小さく、図3の駆動電圧VG2のデューティ比は図2の駆動電圧VG2のデューティ比より大きい。電圧Vcrの中心電圧は、オン期間P1に対するオン期間P2の比(P2/P1)に比例するので、入力電圧V1/2より小さくなる。ここで、エネルギー伝達の基準電圧は漏れインダクタンスLr及び1次インダクタLpの両端電圧と2次インダクタLs1,Ls2の両端電圧と巻線比N/Mによる固定値である。よって、変圧器20の1次側から2次側へエネルギーが伝達される期間E1,E2は図3(d)に示すようになる。つまり、図3の期間E1は図2の期間E1より長くなる一方、図3の期間E2は図2の期間E2より短くなる。よって、図3の電流Id1は図2の電流Id1より大きくなる一方、図3の電流Id2は図2の電流Id2より小さくなる。これにより、図3の出力電圧V2は図2の出力電圧V2より大きくなり、図3の出力電圧V3は図2の出力電圧V3より小さくなる。つまり、駆動電圧VG1のデューティ比を小さくすると共に駆動電圧VG2のデューティ比を大きくすることにより、出力電圧V2が大きくなると共に出力電圧V3が小さくなる。逆に、駆動電圧VG1のデューティ比を大きくすると共に駆動電圧VG2のデューティ比を小さくすることにより、出力電圧V2が小さくなると共に出力電圧V3が大きくなる。
また、一般に、LLC電源装置100において、通常動作範囲では、nMOSトランジスタQ1,Q2の各スイッチング周波数を低くすると出力電圧V2,V3が大きくなる一方、各スイッチング周波数を高くすると出力電圧V2,V3が小さくなる。
以上のように構成されたLLC電源装置100において、LLC制御回路10は、入力されたデューティ比制御信号Sdが正のとき、駆動電圧VG1のデューティ比を小さくすると共に駆動電圧VG2のデューティ比を大きくする。これにより、出力電圧V2を上げてフィードバック電圧Vfb2を上げると共に、出力電圧V3を下げてフィードバック電圧Vfb3を下げる。
一方、入力されたデューティ比制御信号Sdが負のとき、LLC制御回路10は、駆動電圧VG1のデューティ比を大きくすると共に駆動電圧VG2のデューティ比を小さくする。これにより、出力電圧V2を下げてフィードバック電圧Vfb2を下げると共に、出力電圧V3を上げてフィードバック電圧Vfb3を上げる。
また、LLC制御回路10は、入力された周波数制御信号Sfが正のとき、nMOSトランジスタQ1,Q2の各スイッチング周波数を低くする。これにより、出力電圧V2,V3を上げる。
一方、入力された周波数制御信号Sfが負のとき、LLC制御回路10は、nMOSトランジスタQ1,Q2の各スイッチング周波数を高くする。これにより、出力電圧V2,V3を下げる。
以上のように動作するLLC電源装置100において、出力電圧V2は抵抗R1,R2からなる第1の分圧回路により分圧されエラーアンプ41によって基準電圧Vrefと比較される。これにより、負荷変動による出力電圧V2の変動はLLC制御回路10のスイッチング周波数の可変制御によって一定に保たれる。また、出力電圧V3は、抵抗R3,R4からなる第2の分圧回路により分圧されエラーアンプ45によって基準電圧Vrefと比較され負荷変動による出力電圧V3の変動はLLC制御回路10によるデューティ比可変制御によって一定に保たれる。このとき、それぞれのスイッチング周波数の可変制御とデューティ比可変制御は出力電圧V2,V3それぞれに等価で影響するため、発振する可能性がある。
このような問題を解決するために、本実施形態に係るLLC電源装置100において、可変抵抗R5を、出力電圧V2をバイアス電圧として抵抗R3,R4の接続点に印加するように設けている。これにより、出力電圧V2の変動の一部が、第1の制御系により実行されるnMOSトランジスタQ1,Q2の各スイッチング周波数の制御のみならず、第2の制御系により実行される駆動電圧VG1,VG2の各デューティ比の制御にも寄与するように構成される。ここで、可変抵抗R5の抵抗値は、スイッチング周波数の変動時(つまり、出力電圧V2の変動時)に出力電圧V3の変動が少なくなるように調整される。これによりLLC電源装置100の発振を防止できる。すなわち、可変抵抗R5は発振防止調整用可変抵抗を構成する。
以上のように構成された本実施形態に係るLLC電源装置100において、第1の制御系は、出力電圧V2に応じてnMOSトランジスタQ1,Q2の各スイッチング周波数を制御することにより出力電圧V2を目標電圧Vt2に維持する。一方、第2の制御系は出力電圧V3に応じて駆動電圧VG1,VG2の各デューティ比を制御することにより出力電圧V3を目標電圧Vt3に維持する。これにより、LLC電源装置100は異なる2つの目標電圧Vt2,Vt3を出力できる。さらに、出力電圧V2を可変抵抗R5を介してバイアス電圧として抵抗R3と抵抗R4との接続点に印加し、可変抵抗R5の抵抗値を調整することにより、LLC電源装置100の発振を防止できる。
図4は、図1のLLC電源装置100に含まれる分圧回路30の変形例を示す回路図である。図4に示すように、分圧回路30Aは抵抗R1〜R4と、可変抵抗R5と、コンデンサC1とを備えて構成される。分圧回路30Aは、図1に示す分圧回路30と比べて、抵抗R4に並列接続された遅延素子であるコンデンサC1をさらに備えたことを特徴とする。これによって、出力電圧V3の制御を出力電圧V2の制御に比べて遅延させるので、LLC電源装置100の発振を防止できる。
図5は、図1のLLC電源装置100に含まれる分圧回路30の別の変形例を示す回路図である。図5に示すように、分圧回路30Bは抵抗R1〜R4と、可変抵抗R5と、コンデンサC2とを備えて構成される。分圧回路30Bは、図1に示す分圧回路30と比べて、抵抗R2に並列接続された遅延素子であるコンデンサC2をさらに備えたことを特徴とする。これによって、出力電圧V2の制御を出力電圧V3の制御に比べて遅延させるので、LLC電源装置100の発振を防止できる。
以上の実施形態においては、第1の制御系において、フィードバック電圧Vfb2を用いて周波数制御信号Sfを生成し、第2の制御系において、フィードバック電圧Vfb3を用いてデューティ比制御信号Sdを生成している。しかし本発明はこれに限らない。第1の制御系において、フィードバック電圧Vfb2に対応するフィードバック信号を用いて周波数制御信号Sfを生成し、第2の制御系において、フィードバック電圧Vfb3に対応するフィードバック信号を用いてデューティ比制御信号Sdを生成してもよい。
以上の実施形態においては、異なる2つの目標電圧Vt2,Vt3を出力しているが、本発明はこれに限らず、例えば2つの2次巻線の巻き数を同一にして同一の2つの目標電圧Vt2,Vt3を出力してもよい。
100:LLC電流共振型スイッチング電源
T1:入力端子
T2、T3:出力端子
10:LLC制御回路
20:変圧器
Lp:1次インダクタ
Lr:漏れインダクタンス
Ls1、Ls2:2次インダクタ
Cr:共振コンデンサ
Cs1、Cs2:平滑用コンデンサ
C1、C2:コンデンサ
30:分圧回路
R1〜R4:抵抗
R5:可変抵抗
41、45:エラーアンプ
42、46:フォトカプラ
49:定電圧源
D1、D2:整流ダイオード
T1:入力端子
T2、T3:出力端子
10:LLC制御回路
20:変圧器
Lp:1次インダクタ
Lr:漏れインダクタンス
Ls1、Ls2:2次インダクタ
Cr:共振コンデンサ
Cs1、Cs2:平滑用コンデンサ
C1、C2:コンデンサ
30:分圧回路
R1〜R4:抵抗
R5:可変抵抗
41、45:エラーアンプ
42、46:フォトカプラ
49:定電圧源
D1、D2:整流ダイオード
森田浩一著,「電源回路設計2009」,第7章「LLC共振コンバータの設計」,CQ出版,2009年5月1日発行,pp.191-204
Claims (4)
- 入力直流電圧と接地電圧との間に設けられ、互いに直列に接続された第1及び第2のスイッチ素子と、
前記第1のスイッチ素子と前記第2のスイッチ素子との接続点に接続された1次巻線と、2つの2次巻線とを有する変圧器と、
前記2つの2次巻線にそれぞれ接続される一端を有する2つのダイオードと、
前記2つのダイオードの各他端にそれぞれ接続された2つの平滑用コンデンサと、
前記1次巻線に直列に接続して電流共振回路を構成するための共振コンデンサと、
前記第1及び第2のスイッチ素子を交互にオン/オフするように第1及び第2の駆動信号を発生して前記第1及び第2のスイッチ素子を制御する制御手段とを備え、
前記電流共振回路の共振動作によって所定の2つの交流電圧をそれぞれ前記2つの2次巻線に誘起させた後、前記2つのダイオード及び前記2つの平滑用コンデンサによりそれぞれ所定の第1及び第2の直流電圧に変換するLLC電流共振型スイッチング電源装置であって、
前記制御手段は、前記第1の直流電圧に対応する第1のフィードバック信号に基づいて、前記第1及び第2の駆動信号の各スイッチング周波数を制御し、前記第2の直流電圧に対応する第2のフィードバック信号に基づいて、前記第1及び第2の駆動信号の各デューティ比を制御することにより、前記第1及び第2の直流電圧をそれぞれ所定の第1及び第2の目標電圧となるように制御し、
前記LLC電流共振型スイッチング電源装置は、
前記第1の直流電圧の一部をバイアス電圧として前記第2の直流電圧に印加する発振防止調整用可変抵抗をさらに備えたことを特徴とするLLC電流共振型スイッチング電源装置。 - 前記第1のフィードバック信号と前記第2のフィードバック信号のいずれか一方を遅延させる遅延素子をさらに備えたことを特徴とする請求項1記載のLLC電流共振型スイッチング電源装置。
- 前記第1の直流電圧を分圧して前記第1のフィードバック信号を生成する第1の分圧回路と、
前記第2の直流電圧を分圧して前記第2のフィードバック信号を生成する第2の分圧回路とを備えたことを特徴とする請求項1又は2記載のLLC電流共振型スイッチング電源装置。 - 前記第1の直流電圧を前記発振防止調整用可変抵抗を介して前記第2の分圧回路に印加することを特徴とする請求項3記載のLLC電流共振型スイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013184195A JP2015053765A (ja) | 2013-09-05 | 2013-09-05 | Llc電流共振型スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013184195A JP2015053765A (ja) | 2013-09-05 | 2013-09-05 | Llc電流共振型スイッチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015053765A true JP2015053765A (ja) | 2015-03-19 |
Family
ID=52702403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013184195A Pending JP2015053765A (ja) | 2013-09-05 | 2013-09-05 | Llc電流共振型スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015053765A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113726174A (zh) * | 2021-07-29 | 2021-11-30 | 矽力杰半导体技术(杭州)有限公司 | 控制电路及应用其的谐振变换器 |
-
2013
- 2013-09-05 JP JP2013184195A patent/JP2015053765A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113726174A (zh) * | 2021-07-29 | 2021-11-30 | 矽力杰半导体技术(杭州)有限公司 | 控制电路及应用其的谐振变换器 |
CN113726174B (zh) * | 2021-07-29 | 2024-03-22 | 矽力杰半导体技术(杭州)有限公司 | 控制电路及应用其的谐振变换器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10734905B2 (en) | Direct current-direct current converter | |
KR102193358B1 (ko) | 자기 발진 공진형 파워 컨버터 | |
TWI691156B (zh) | 電源供應系統、切換諧振轉換器以及電源供應方法 | |
US11641164B2 (en) | Power conversion circuit and power conversion apparatus with same | |
US7915757B2 (en) | Multi-output DC/DC converter | |
US9473036B2 (en) | Direct current voltage conversion device | |
JP3706852B2 (ja) | スイッチング電源装置 | |
US7940533B2 (en) | Step-down voltage converter | |
EP2638628A1 (en) | Voltage converter comprising a storage inductor with one winding and a storage inductor with two windings | |
US20020131286A1 (en) | Switching voltage converter | |
JP2015053765A (ja) | Llc電流共振型スイッチング電源装置 | |
JP2012175880A (ja) | 非接触給電装置 | |
WO2013021857A1 (ja) | スイッチング電源装置 | |
TWI586092B (zh) | 單級交流至直流轉換器 | |
KR100997545B1 (ko) | 전력 공급 장치 | |
JP2003259644A (ja) | スイッチングコンバータ回路 | |
US9958886B2 (en) | Tunable DC voltage generating circuit | |
CN113014112B (zh) | 控制电路、控制方法以及功率变换器 | |
JP2014150690A (ja) | 電流共振型スイッチング電源 | |
JP2010246314A (ja) | ハーフブリッジ型dc/dcコンバータ | |
JP5829970B2 (ja) | ステップダウン型電圧変換器 | |
JP5539850B2 (ja) | 磁気増幅器のための可飽和リアクトル制御回路 | |
JP2020022308A (ja) | 電源装置及び電源装置の制御方法 | |
JP2020022309A (ja) | 電源装置及び電源装置の制御方法 | |
JP2019161715A (ja) | コンバータ装置 |