JP2014150690A - 電流共振型スイッチング電源 - Google Patents

Abstract

【課題】２つのスイッチ素子のＯＮ時間の比を制御することで、２つの出力の電流差を抑制することができ、電力損失を低減することができる。
【解決手段】直流電圧源の入力端子とＧＮＤとの間に直列接続されたスイッチ素子Ｑ１、Ｑ２と、スイッチ素子Ｑ１、Ｑ２とが接続される中点からスイッチ素子Ｑ１、Ｑ２が交互にＯＮ／ＯＦＦすることで電流が供給されるトランスＴ２の１次巻線と、１次巻線にコンデンサＣｒを直列接続して構成される電流共振回路と、電流共振回路の共振動作によって電圧が誘起される２つの２次巻線と、１次巻線とコアが共通の２つの補助巻線と、２次巻線の出力を整流平滑する平滑回路とを備え、２つの２次巻線からの出力電流を夫々に検出する電流検出回路２２と、電流検出回路２２により検出された出力電流の差に応じてスイッチ素子Ｑ１、Ｑ２のＯＮ時間の比を制御するＬＬＣコントローラ２１とを備える。
【選択図】図４

Description

本発明は、家電製品や事務機器等の電子機器製品に用いる電源制御装置に好適な電流共振型スイッチング電源に関する。

近年、環境問題から家電製品や事務機器等の電子機器製品の低消費電力化が注目されている。これらに使用されている電源装置においても電力変換効率の高効率化の要求が強く、また、家電製品の小型化に伴って電源装置の小型化も進んでいる。
このような事情を背景にして、スイッチング損失が少なく小型化に適したＬＬＣ電流共振型スイッチング電源が多く普及してきている。
特許文献１には、直流電圧源の出力端子３０とＧＮＤ端子３１間に直列接続して設けられたＭＯＳＦＥＴ２、３と、その中点Ａから信号ＶＧ１、ＶＧ２により交互にＯＮ／ＯＦＦすることで電流が供給される漏れインダクタ４、励磁インダクタ５とそれらに直列接続した直列共振コンデンサ６と、共振動作によって電圧が誘起される２次側インダクタ７、８と、その出力を平滑する出力整流ダイオード９、１０及び出力平滑コンデンサ１１とを有した多重電流共振コンバータ５０であって、直流電圧源の出力端子３０とＭＯＳＦＥＴ２間にインダクタ１６を挿入し、インダクタ１６からの出力とＧＮＤ端子３１間にコンデンサ１４、１５を直列接続し、コンデンサ１４、１５の中点Ｂをコンデンサ６の一端に接続して構成される高調波用共振回路３３を備えている多重電流共振型コンバータ及び画像形成装置が開示されている。

特許文献１にあっては、実際にこのようなスイッチング電源を設計する上では、２つの出力整流ダイオード９、１０の夫々に流れる電流Ｉｄ１、Ｉｄ２が同じであればよりワッテージの低いダイオードが使用できる。しかし、電流量の差があるためにより高いワッテージのダイオードを使用する必用がある。
今後、トランスの小型化が進んでいき、導体の体積を小さくするために巻き数を少なくする構成になると考えられる。この場合、巻き数誤差が更に大きくなるため、出力電流量の差が更に大きくなることが懸念されるといった問題がある。
本発明は、上記に鑑みてなされたもので、その目的としては、２つのスイッチ素子のＯＮ時間の比を制御することで、２つの出力の電流差を抑制することができ、電力損失を低減することができることにある。

上記課題を解決するため、請求項１記載の発明は、直流電圧源の入力端子とＧＮＤとの間に直列接続された第１スイッチ素子及び第２スイッチ素子と、前記第１スイッチ素子と前記第２スイッチ素子とが直列接続される中点から前記第１スイッチ素子及び第２スイッチ素子が交互にＯＮ／ＯＦＦすることで電流が供給されるトランスの１次巻線と、前記トランスの１次巻線に直列共振コンデンサを直列接続して構成される電流共振回路と、前記電流共振回路の共振動作によって電圧が誘起される前記トランスの２つの２次巻線と、前記トランスの前記１次巻線とコアが共通の２つの補助巻線と、前記トランスの２次巻線の出力を整流平滑する平滑回路と、を備えた電流共振形コンバータであって、前記トランスの２つの補助巻線からの電流を夫々に検出する電流検出回路と、前記電流検出回路により検出された夫々の電流の差に応じて前記第１スイッチ素子及び第２スイッチ素子のＯＮ時間の比を制御する制御回路と、を備えることを特徴とする。

本発明によれば、トランスの２つの補助巻線からの電流の差に応じて第１スイッチ素子及び第２スイッチ素子のＯＮ時間の比を制御することで、２つの出力の電流差を抑制することができ、電力損失を低減することができる。

ＬＬＣ電流共振型スイッチング電源の前提となる基本的な回路構成を示す図である。 図１に示す回路構成における動作を説明するためのタイミングチャートである。 図２と比べてスイッチング周波数とデッドタイムは同じとして、ゲートドライブ信号ＶＧ１とＶＧ２のＯＮ時間の比をＶＧ１のＯＮ時間を短く、ＶＧ２のＯＮ時間を長くした場合を想定したタイミングチャートである。 本発明の第１実施形態に係るＬＬＣ電流共振型スイッチング電源２０の回路構成を示す図である。 本発明の第２実施形態に係るＬＬＣ電流共振型スイッチング電源３０の回路構成を示す図である。

本発明の実施形態では、出力電流監視手段を設け出力電流値の差に基づいて、ＬＬＣコントローラ１１からのゲートドライブ信号ＶＧ２とＶＧ２のＯＮ時間の比を制御する。すなわち、共振コンデンサＣｒの両端電圧の中心電位をずらして、１次側インダクタンスＬｍから２次側インダクタンスＬｓ１・Ｌｓ２へのエネルギ伝達量を調整することで出力電流差を制御することを特徴とする。

以下、本発明の実施形態について、図面を参照して説明する。
図１を参照して、ＬＬＣ電流共振型スイッチング電源の前提となる基本的な回路構成、図２を参照して、ＬＬＣ電流共振型スイッチング電源における動作説明のためのタイミングチャートについて説明する。
図１において、直流電圧源からの入力端子Ｖ１とＧＮＤとの間にスイッチＱ１（第１スイッチ素子）及びスイッチ素子Ｑ２（第２スイッチ素子）が直列接続されている。スイッチ素子Ｑ１及びスイッチ素子Ｑ２の中点からスイッチ素子Ｑ１及びスイッチ素子Ｑ２が交互にＯＮ／ＯＦＦすることで電流ＩｃｒがトランスＴ１の１次巻線に供給される。スイッチ素子Ｑ１及びスイッチ素子Ｑ２の中点からインダクタンスＬｒを介してトランスＴ１の１次巻線の一端に接続され、トランスＴ１の１次巻線の他端から第１コンデンサＣｒを直列接続して電流共振回路が構成される。なお、トランスＴ１の１次側巻線と２次側巻線との比はＮ：Ｍである。
電流共振回路の共振動作によってトランスＴ１の２つの２次巻線Ｌｓ１、Ｌｓ２に電圧が誘起される。２次巻線Ｌｓ１、Ｌｓ２のそれぞれの出力電流は２つのダイオードＤ１、Ｄ２により整流され、平滑用コンデンサＣｈにより平滑される。

両図において、ＶＧ１はスイッチ素子Ｑ１のゲート信号、ＶＧ２はスイッチ素子Ｑ２のゲート信号、ＶＴはトランスＴ１の１次側インダクタンスＬｒ＋Ｌｍと直列共振コンデンサＣｒの直列回路の両端電圧（以下、中点電圧ＶＴという）である。Ｉｃｒは直列回路に流れる電流、Ｉｄ１、Ｉｄ２は出力整流ダイオードＤ１、Ｄ２それぞれに流れる電流、ＶＴ２はトランスＴ１の２次側インダクタンスＬｓ１＋Ｌｓ２の両端電圧、Ｖｃｒは直列共振コンデンサＣｒの両端電圧である。
ＬＬＣ電流共振型スイッチング電源１０のスイッチング動作では、スイッチ素子Ｑ１、Ｑ２を交互にＯＮ／ＯＦＦし、このＯＮ／ＯＦＦを切り替える間には、スイッチ素子Ｑ１、Ｑ２が共にＯＦＦ期間となるデッドタイム（図２に示すｔ１、ｔ２の期間）が設けられる。
このデッドタイム期間中にトランスＴ１への電流供給は、スイッチ素子Ｑ１のボティダイオード（期間１）もしくはスイッチ素子Ｑ２のボディダイオード（期間２）によって行われる。中間電圧ＶＴは、入力端子Ｖ１もしくはＧＮＤにクランプされ、この状態（スイッチ素子Ｑ１もしくはＱ２のドレイン・ソース間電圧がボディダイオードのＶＦになっている）で、スイッチ素子Ｑ１またはＱ２がＯＮするので、スイッチ素子によるスイッチング損失は非常に少なくすることができる。

また、ＬＬＣ電流共振型スイッチング電源１０の電流Ｉｃｒは、図２に示すように、漏れインダクタンスＬｒ、励磁インダクタンスＬｍと直列共振コンデンサＣｒよる共振、及び２次側出力回路の状態によって共振状態が変化するものである。中点電圧ＶＴ、直列共振コンデンサＣｒの電圧出力電圧Ｖ２、ボディダイオードのＶＦにトランスＴ１の巻線比から、
｜ＶＴ−Ｖｃｒ｜＞（Ｖ２＋ＶＦ）×（ｎ／ｍ）
となるときに、基本成分である漏れインダクタンスＬｒと直流共振コンデンサＣｒによる共振成分が２次側インダクタンスＬｓ１、Ｌｓ２に伝達される。このため出力ダイオードＤ１、Ｄ２の電流Ｉｄ１、Ｉｄ２は正弦波の半波に近い状態になる。よって、ダイオードＤ１、Ｄ２の極性反転による損失も非常に少なくすることができる。
また、電流波形が正弦波に近いことから低ノイズ特性であることも注目される大きな要素である。

上述したように、ＬＬＣ電流共振スイッチング電源１０のトランスＴ１の１次側巻線から２次側巻線への電力の伝達は、
｜ＶＴ−Ｖｃｒ｜≧（Ｖ２＋ＶＦ）×（ｎ／ｍ）
のときに行なわれ、また出力ダイオードＤ１、Ｄ２の電流Ｉｄ１、Ｉｄ２は、漏れインダクタンスＬｒと直列共振コンデンサＣｒによるものである。
図１において、漏れインダクタンスＬｒは励磁インダクタンスＬｍとの直列回路として記載している。しかし、実際はトランスＴ１の１次側巻線から２次側のインダクタンスＬｓ１、Ｌｓ２へエネルギを伝達するときに寄与しない１次側インダクタンスの成分がある。このため、トランスＴ１の１次側巻線のインダクタンス対Ｌｓ１時の漏れインダクタンスＬｒとトランスＴ１の１次側巻線のインダクタンス対Ｌｓ２時の漏れインダクタンスＬｒは、インダクタンスＬｓ１とＬｓ２の巻き数差や巻き位置の差によって誤差を生じる。

また、出力ダイオードＤ１、Ｄ２やスイッチ素子Ｑ１、Ｑ２にも個体差があり、またＬＬＣコントローラ１１からスイッチ素子Ｑ１、Ｑ２のゲートに出力されるゲートドライブ信号においても誤差が生じる。このため、出力ダイオードＤ１、Ｄ２の電流Ｉｄ１、Ｉｄ２が異なり、出力ダイオードＤ１、Ｄ２のどちらか一方でのエネルギ損失が大きくなる。
実際にこのようなスイッチング電源を設計する上では、出力ダイオードＤ１、Ｄ２の電流Ｉｄ１、Ｉｄ２が同じであればよりワッテージの低いダイオードが使用できる。しかし、上記理由により両者には電流量の差があるためにより高いワッテージのダイオードを使用する必用がある。

図２では、ゲートドライブ信号ＶＧ１、ＶＧ２のＯＮ時間の比は１：１のときに、直列共振コンデンサＣｒへの充放電電流量がバランスされる（同じになる）Ｖｃｒの中心電圧は、入力電圧Ｖ１の１／２の電圧である。図２に示す斜線の期間がトランスＴ１の１次側巻線から２次側巻線へエネルギを伝達する期間である。
このトランスＴ１の１次側巻線から２次側巻線へエネルギを伝達する条件は、トランスＴ１の１次側巻線の両端電圧がトランスＴ１の２次側巻線のインダクタンスＬｓ１、Ｌｓ２の両端電圧に巻線比ｎ／ｍを乗じた値より大きくなる条件で、通常負荷が０の状態では電流が流れないように、
ＶＴ−Ｖｃｒ＝Ｖ１／２＞（Ｖ２＋ＶＦ）×（ｎ／ｍ）
として設定する。
図２に示すＶ３、Ｖ４の電圧は、
Ｖ１／２−（Ｖ２＋ＶＦ）×（ｎ／ｍ）＝α
としたとき、
Ｖ３＝Ｖ１／２＋α、Ｖ４＝Ｖ１／２−α
となる。

次に、図３に示すタイミングチャートを参照して、ＬＬＣ電流共振型スイッチング電源１０による動作について説明する。
図３は、図２と比べてスイッチング周波数とデッドタイムは同じとして、ゲートドライブ信号ＶＧ１、ＶＧ２のＯＮ時間の比をＶＧ１のＯＮ時間を短く、ＶＧ２のＯＮ時間を長くした場合を想定したタイムチャートである。
この状態において、直列共振コンデンサＣｒへの充放電電流量がバランスされる（同じになる）Ｖｃｒの中心電圧は、ゲートドライブ信号ＶＧ１、ＶＧ２のＯＮ時間の比に比例するのでＶ１／２より低い電圧になる。しかし、トランスＴ１の１次側巻線から２次側巻線へエネルギを伝達する期間は、その基準電圧がトランスＴ１の１次側巻線の両端電圧とトランスＴ１の２次側巻線のインダクタンスＬｓ１、Ｌｓ２の両端電圧と巻線比ｎ／ｍによる固定値である。このため、図２に示す斜線で示した期間となり、その結果、トランスＴ１の２次側巻線の出力電流Ｉｄ１、Ｉｄ２のバランスが変化する。
本実施形態は、このようゲートドライブ信号ＶＧ１のＯＮ時間、及びゲートドライブ信号ＶＧ２のＯＮ時間の比を制御することで、出力電流バランスを調整するものである。

次に、図４を参照して、本発明の第１実施形態に係るＬＬＣ電流共振型スイッチング電源２０の回路構成について説明する。
図４は、図１に示したＬＬＣ電流共振型スイッチング電源２０の構成に、出力電圧制御のためのエラーアンプ２４と、トランスＴ２の１次側巻線と２次側巻線の電気絶縁のためフォトカプラ２５と、電流検出部３２（電流検出回路）を加えた構成である。トランスＴ２は、１次巻線、２次巻線とコアが共通の２つの補助巻線Ｌｈ１、Ｌｈ２を備えている。トランスＴ２の２次巻線Ｌｓ１、Ｌｓ２の出力を整流平滑する平滑回路を備えている。

ここで、図４を参照して、本発明の第１実施形態に係るＬＬＣ電流共振型スイッチング電源２０の動作を説明する。
直流電圧源の入力端子Ｖ１とＧＮＤとの間にスイッチ素子Ｑ１及びスイッチ素子Ｑ２が直列接続されており、スイッチ素子Ｑ１とスイッチ素子Ｑ２とが直列接続される中点からスイッチ素子Ｑ１、Ｑ２が交互にＯＮ／ＯＦＦすることで電流がトランスＴ２の１次巻線Ｌｍに供給される。トランスＴ２の１次巻線に直列共振コンデンサＣｒを直列接続して電流共振回路が構成され、電流共振回路の共振動作によって電圧がトランスＴ２の２つの２次巻線Ｌｓ１、Ｌｓ２に誘起される。
電流検出部２２は、トランスＴ２の２つの補助巻線Ｌｈ１、Ｌｈ２からの電流を夫々に検出し、ＬＬＣコントローラ２１は電流検出部２２により検出された夫々の電流の差に応じてスイッチ素子Ｑ１、Ｑ２のＯＮ時間の比を制御する。
詳しくは、電流検出部３２は、２つの補助巻線からの出力電流を個々に検出する手段であり、１次巻線と２つの２次巻線とフェライトコアにより構成される絶縁トランスに補助巻線Ｌｈ１、Ｌｈ２を設けて、補助巻線Ｌｈ１、Ｌｈ２の出力電圧として得る。
出力電圧制御については設定値に対する誤差をエラーアンプ２４にて増幅して、フォトカプラ２５を介してＬＬＣコントローラ２１に伝達される。ＬＬＣコントローラ２１はその信号の大きさに応じてスイッチング周波数を制御する。

一方、電流検出部３２では、補助巻線Ｌｈ１、Ｌｈ２からの電流をダイオードＤ３、Ｄ４でそれぞれ整流してコンデンサＣ１、Ｃ２にそれぞれチャージする。このとき抵抗Ｒ１、Ｒ２の抵抗値が電源出力の負荷抵抗よりも十分大きい条件で、コンデンサＣ１の両端電圧はＩｄ１のピーク電流に比例した値であり、コンデンサＣ２の両端電圧はＩｄ２のピーク電流に比例した値となる。このそれぞれの電圧値から差動増幅器２３によって出力電流差としてＬＬＣコントローラ２１に伝達される。ＬＬＣコントローラ２１ではこの信号に基づいてゲートドライブ信号ＶＧ１、ＶＧ２のＯＮ時間の比を調整する。
このように、トランスＴ２の２つの補助巻線からの電流を電流検出部３２で夫々に検出し、ＬＬＣコントローラ２１で夫々の電流の差に応じてスイッチ素子Ｑ１及びスイッチ素子Ｑ２のＯＮ時間の比を制御する。これにより、２つのスイッチ素子のＯＮ時間の比を制御することで、２つの出力の電流差を抑制することができ、電力損失を低減することができる。
ＬＬＣコントローラ２１は、軽負荷では図３に示した出力電流Ｉｄ２が０になるまでスイッチ素子Ｑ１に印加するゲートドライブ信号ＶＧ１のＯＮ時間を狭め、スイッチ素子Ｑ２に印加するゲートドライブ信号ＶＧ２のＯＮ時間を延ばすように制御する。これにより、スイッチング周波数を低くすることができる。これにより、軽負荷でのスイッチング周波数を通常より低くすることができ、軽負荷での電力損失を低減することができる。

＜第２実施形態＞
次に、図５を参照して、本発明の第２実施形態に係るＬＬＣ電流共振型スイッチング電源３０の回路構成について説明する。
図５は、図１に示したＬＬＣ電流共振型スイッチング電源３０の構成に出力電圧制御のためのエラーアンプ３４と、トランスＴ３の１次側と２次側の電気絶縁のためフォトカプラ３５と、更に電流検出部３２を加えた構成である。トランスＴ２の２次巻線Ｌｓ１、Ｌｓ２の出力を整流平滑する平滑回路を備えている。

ここで、図５を参照して、本発明の第２実施形態に係るＬＬＣ電流共振型スイッチング電源３０の動作を説明する。
直流電圧源の入力端子Ｖ１とＧＮＤとの間にスイッチ素子Ｑ１及びスイッチ素子Ｑ２が直列接続されており、スイッチ素子Ｑ１とスイッチ素子Ｑ２とが直列接続される中点からスイッチ素子Ｑ１、Ｑ２が交互にＯＮ／ＯＦＦすることで電流がトランスＴ２の１次巻線Ｌｍに供給される。トランスＴ２の１次巻線に直列共振コンデンサＣｒを直列接続して電流共振回路が構成され、電流共振回路の共振動作によって電圧がトランスＴ２の２つの２次巻線Ｌｓ１、Ｌｓ２に誘起される。
電流検出部３２は、トランスＴ３の１次巻線Ｌｍと直列共振コンデンサＣｒとの接続点からコンデンサＣ３を介したカップリングにより正電流及び負電流を夫々に検出し、ＬＬＣコントローラ３１は電流検出部３２により検出された正電流と負電流との差に応じてスイッチ素子Ｑ１、Ｑ２のＯＮ時間の比を制御する。

詳しくは、電流検出部３２は、トランスＴ３の１次側インダクタンスＬｍと直列共振コンデンサＣｒの接続点からコンデンサＣ３を介したコンデンサカップリングによりインダクタンスＬｒとコンデンサＣｒの共振周波数成分を検出する回路である。ダイオードＤ３、Ｄ５で正電流の検出を行いコンデンサＣ１と抵抗Ｒ１で積分し、ダイオードＤ４、Ｄ６で負電流の検出を行いコンデンサＣ２と抵抗Ｒ２で積分して、正負それぞれの差電圧を加算器３３にて検出してＬＬＣコントローラ３１に伝達する。
さらに、ＬＬＣコントローラ３１では、この信号に応じてゲートドライブ信号ＶＧ１、ＶＧ２のＯＮ時間の比を調整する。
このように、トランスＴ３の１次巻線と直列共振コンデンサとの接続点からコンデンサＣ３を介したカップリングにより正電流及び負電流を電流検出部３２で夫々に検出し、ＬＬＣコントローラ３１で正電流と負電流との差に応じてスイッチ素子Ｑ１及びスイッチ素子Ｑ２のＯＮ時間の比を制御する。これにより、２つのスイッチ素子のＯＮ時間の比を制御することで、２つの出力の電流差を抑制することができ、電力損失を低減することができる。

またＬＬＣコントローラ３１は、トランスＴ３の２つの２次巻線からの出力電流をどちらか一方のみ出力側（コンデンサＣｈ）に通電するように制御する。すなわち、ＬＬＣコントローラ３１は、軽負荷では図３に示した出力電流Ｉｄ２が０になるまでスイッチ素子Ｑ１に印加するゲートドライブ信号ＶＧ１のＯＮ時間を狭めるように制御する。かつ、ＬＬＣコントローラ３１は、軽負荷ではスイッチ素子Ｑ２に印加するゲートドライブ信号ＶＧ２のＯＮ時間を延ばすように制御する。これにより、スイッチング周波数を低くすることができる。これにより、軽負荷でのスイッチング周波数を通常より低くすることができ、軽負荷での電力損失を低減することができる。

Ｌｒ…インダクタンス、ＶＴ…中点電圧、Ｌｓ１…インダクタンス、Ｃ１…コンデンサ、Ｑ１…スイッチ素子、Ｔ１…トランス、Ｃ１、Ｃ２…コンデンサ、Ｄ１、Ｄ２…ダイオード、Ｌｈ１、Ｌｈ２…補助巻線、Ｌｓ１、Ｌｓ２…２次巻線、Ｒ１、Ｒ２…抵抗、Ｑ２…スイッチ素子、Ｔ２…トランス、Ｒ２…抵抗Ｒ、１０、２０、３０…ＬＬＣ電流共振スイッチング電源、１１…ＬＬＣコントローラ、１１…出力平滑コンデンサ、２１…ＬＬＣコントローラ、２３…差動増幅器、２４…エラーアンプ、２５…フォトカプラ、Ｃ３…コンデンサ、Ｔ３…トランス、Ｄ３、Ｄ４…ダイオード、３１…ＬＬＣコントローラ、３２…電流検出部、３３…加算器、３３…高調波用共振回路、３４…エラーアンプ、３５…フォトカプラ

特開２０１１−１３９５８７公報

Claims (4)

1. 直流電圧源の入力端子とＧＮＤとの間に直列接続された第１スイッチ素子及び第２スイッチ素子と、
   前記第１スイッチ素子と前記第２スイッチ素子とが直列接続される中点から前記第１スイッチ素子及び第２スイッチ素子が交互にＯＮ／ＯＦＦすることで電流が供給されるトランスの１次巻線と、
   前記トランスの１次巻線に直列共振コンデンサを直列接続して構成される電流共振回路と、
   前記電流共振回路の共振動作によって電圧が誘起される前記トランスの２つの２次巻線と、
   前記トランスの前記１次巻線とコアが共通の２つの補助巻線と、
   前記トランスの２次巻線の出力を整流平滑する平滑回路と、を備えた電流共振形コンバータであって、
   前記トランスの２つの補助巻線からの電流を夫々に検出する電流検出回路と、
   前記電流検出回路により検出された夫々の電流の差に応じて前記第１スイッチ素子及び第２スイッチ素子のＯＮ時間の比を制御する制御回路と、を備えることを特徴とする電流共振型スイッチング電源。
2. 前記電流検出回路により検出される電流は前記補助巻線から出力されるピーク電流であることを特徴とする請求項１記載の電流共振型スイッチング電源。
3. 直流電圧源の入力端子とＧＮＤとの間に直列接続された第１スイッチ素子及び第２スイッチ素子と、
   前記第１スイッチ素子と前記第２スイッチ素子とが直列接続される中点から前記第１スイッチ素子及び第２スイッチ素子が交互にＯＮ／ＯＦＦすることで電流が供給されるトランスの１次巻線と、
   前記トランスの１次巻線に直列共振コンデンサを直列接続して構成される電流共振回路と、
   前記電流共振回路の共振動作によって電圧が誘起される前記トランスの２つの２次巻線と、
   前記トランスの２次巻線の出力を整流平滑する平滑回路と、を備えた電流共振形コンバータであって、
   前記トランスの１次巻線と前記直列共振コンデンサとの接続点からコンデンサを介したカップリングにより正電流及び負電流を夫々に検出する電流検出回路と、
   前記電流検出回路により検出された前記正電流と負電流との差に応じて前記第１スイッチ素子及び第２スイッチ素子のＯＮ時間の比を制御する制御回路と、を備えることを特徴とする電流共振型スイッチング電源。
4. 前記制御回路は、軽負荷時において前記第１スイッチ素子に印加するゲートドライブ信号のＯＮ時間を狭めるように制御し、かつ前記第２スイッチ素子に印加するゲートドライブ信号のＯＮ時間を延ばすように制御することを特徴とする請求項１又は３記載の電流共振型スイッチング電源。

Images