JP2015041008A - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP2015041008A
JP2015041008A JP2013172499A JP2013172499A JP2015041008A JP 2015041008 A JP2015041008 A JP 2015041008A JP 2013172499 A JP2013172499 A JP 2013172499A JP 2013172499 A JP2013172499 A JP 2013172499A JP 2015041008 A JP2015041008 A JP 2015041008A
Authority
JP
Japan
Prior art keywords
film
insulating film
hole
liquid crystal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013172499A
Other languages
English (en)
Other versions
JP6295543B2 (ja
Inventor
文弘 後藤
Fumihiro Goto
文弘 後藤
雄一 升谷
Yuichi Masutani
雄一 升谷
徹 竹口
Toru Takeguchi
徹 竹口
修 宮川
Osamu Miyagawa
修 宮川
青木 理
Osamu Aoki
理 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013172499A priority Critical patent/JP6295543B2/ja
Publication of JP2015041008A publication Critical patent/JP2015041008A/ja
Application granted granted Critical
Publication of JP6295543B2 publication Critical patent/JP6295543B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】高開口率、低コストの液晶表示装置を提供する。
【解決手段】透明基板上に形成されたゲート電極9と、それを覆う第1の絶縁膜10と、その上に順次積層された半導体膜11の一部、n+半導体膜17、第2の金属膜2、及び層間絶縁膜15とを貫通する第1の貫通口4と、第1の貫通口4の底面に表面が露出したチャネル領域14とからなる薄膜トランジスタ部と、層間絶縁膜15、第2の金属膜2、n+半導体膜17及び前記半導体膜の一部とを貫通した第2の貫通口6と、第2の貫通口6の底面に形成された接続領域18と、からなる画素コンタクトホール部と、画素コンタクトホール部の接続領域18を覆い、第2の貫通口6を経て層間絶縁膜15上に形成された第1の表示用電極3と、薄膜トランジスタ部のチャネル領域14を覆い、第1の貫通口4を経て第1の表示用電極3を覆う第2の絶縁膜16と、その上の第2の表示用電極5からなる表示部とを備える。
【選択図】図2

Description

この発明は、液晶表示装置及びその製造方法に関するものである。
近年、液晶表示装置には、高いコントラスト、非常に広い視野角特性等、優れた表示特性が求められ、それらを満足する液晶表示モードとしてFringe Field Switching(FFS)モードが提案されている。
通常の液晶表示装置は、液晶材料を2枚の透明電極基板で挟持した構造をしており、2枚の基板間に電圧を印加して液晶材料を応答させて表示を行う。一方、FFSモードの液晶表示装置では、同一基板上に絶縁膜を介して2層の電極を形成し、絶縁膜の下層の電極と、絶縁膜の上層に位置し、スリット形状の電極との間に電圧を印加して、スリット形状の電極の周縁部に集中する横方向の電界により、液晶材料を応答させ表示を行う。
このFFSモードの液晶表示装置に用いる透明基板の構成の一例を述べる。透明基板面に複数のゲート配線が形成され、第1の絶縁膜を介してゲート配線と直交する複数の信号配線が形成される。次にゲート配線と信号配線の交差部近傍にスイッチング素子として薄膜トランジスタが形成される。この薄膜トランジスタは、シリコンからなる半導体膜をエッチングして、電子の流れを制御するチャネル領域を形成して得られる。
その後全面に層間絶縁膜を形成し、薄膜トランジスタのチャネル領域に対応する位置に第1の貫通口とドレイン電極の接続領域に対応する位置に第2の貫通口を形成する。いずれの貫通口も、層間絶縁膜に貫通口を形成したものである点では共通するが、第1の貫通口は下層との電気的接続を保つものではなく、下層に位置するチャネル領域に保護膜等を形成するために用い、第2の貫通口は層間絶縁膜の下層のドレイン電極と上層の画素間で電気的に接続するために用いる。
第2の貫通口を介して層間絶縁膜上に、薄膜トランジスタのドレイン電極と電気的に接続した画素電極を形成し、さらに画素電極上に第2の絶縁膜を形成する。この第2の絶縁膜は画素電極上を覆い、最上層の共通電極との間の絶縁膜として機能するだけでなく、層間絶縁膜の第1の貫通口から露出した薄膜トランジスタのチャネル領域上にも形成し薄膜トランジスタの保護膜として用いる。最後に最上層に共通電極を形成する。このような構成の薄膜トランジスタ基板を用いたFFSモードの液晶表示装置が提案されている(例えば、特許文献1)。
特開2009−162981号公報
特許文献1に示した液晶表示装置に用いる薄膜トランジスタ基板は、エッチングにより半導体膜にチャネル領域を形成する工程と層間絶縁膜のチャネル領域に対応する位置に貫通口を形成する工程とは、別の工程である。したがって、層間絶縁膜に形成した第1の貫通口を介してチャネル領域に保護膜として第2の絶縁膜を形成する場合、第1の貫通口とチャネル領域の位置合わせが困難であり、位置ずれを考慮して、チャネル領域よりも貫通口を大きく形成する。つまり本来必要な大きさよりも貫通口を大きくする必要がある。そのため、画素領域の表示を行う面積が減少し、表示領域の全面積に対する表示を行う透過領域の面積の比である開口率を高くすることができず、この薄膜トランジスタ基板を用いた表示装置では表示が暗くなるという問題がある。
本発明はこのような課題を解決するためになされたもので、薄膜トランジスタ基板の層間絶縁膜に第1の貫通口を形成する工程と半導体膜にチャネル領域を形成する工程を一連の工程で行うことにより、第1の貫通口とチャネル領域の大きさずれ、位置ずれを考慮することなくチャネル領域に保護膜として絶縁膜の形成することができる。そのため画素の透過領域を無駄にすることがなく、この薄膜トランジスタ基板を用いた表示装置では、開口率が高く、明るい液晶表示装置を得ることができる。
本発明の液晶表示装置は、透明材料からなる透明基板と、透明基板上に形成された第1の金属膜よりなるゲート電極と、 ゲート電極を覆う第1の絶縁膜と、 第1の絶縁膜上で、かつゲート電極を覆う半導体膜と、半導体膜を覆うn+半導体膜と、n+半導体膜上を覆う第2の金属膜と、第2の金属膜を覆う層間絶縁膜と、層間絶縁膜、第2の金属膜、n+半導体膜及び半導体膜の一部とを貫通する第1の貫通口と、第1の貫通口の底面に表面が露出し、第1の絶縁膜を介してゲート電極と対向した半導体層のチャネル領域と、からなる薄膜トランジスタ部と、第1の絶縁膜上に形成された半導体膜と前記n+半導体膜とn+半導体膜を覆う第2の金属膜と第2の金属膜を覆う層間絶縁膜と、層間絶縁膜、第2の金属膜、n+半導体膜及び半導体膜の一部とを貫通した第2の貫通口と、第2の貫通口の底面に形成された接続領域と、からなる画素コンタクトホール部と、画素コンタクトホール部の接続領域を覆い、第2の貫通口を経て層間絶縁膜上に形成された第1の表示用電極と、薄膜トランジスタ部のチャネル領域を覆い、第1の貫通口を経て第1の表示用電極上を覆う第2の絶縁膜と、第2の絶縁膜を覆う第2の表示用電極と、からなる表示部とを備えるものである。
本発明の液晶表示装置では、薄膜トランジスタ基板の層間絶縁膜に形成する貫通口と、半導体膜に形成するチャネル領域がずれなく直結するため、層間絶縁膜の貫通口と薄膜トランジスタのチャネル領域の位置ずれ、大きさずれを考慮して、画素の透過領域を無駄にすることがなく、高開口率で明るい表示を得ることができる。
本発明の実施の形態1及び2に係る画素の平面図である。 本発明の実施の形態1に係る薄膜トランジスタ基板の断面模式図である。 本発明の実施の形態1に係る薄膜トランジスタ基板の工程図である。 本発明の実施の形態1に係る薄膜トランジスタ基板の工程図である。 本発明の実施の形態2に係る薄膜トランジスタ基板の断面模式図である。 本発明の実施の形態2に係る薄膜トランジスタ基板の工程図である。 本発明の実施の形態2に係る薄膜トランジスタ基板の工程図である。
実施の形態の説明及び各図において、同一の符号を付した部分は、同一又は相当する部分を示すものである。
実施の形態1.
<薄膜トランジスタ基板の構造>
以下、図を参照して本発明の実施の形態を説明する。まず本発明に係る液晶表示装置に用いる薄膜トランジスタ基板の構造を説明する。
図1は、本発明の実施の形態に係るFringe Field Switching(FFS)モードの液晶表示装置の画素部分を示す平面図であり、図2は図1のA-A線の薄膜トランジスタを形成した透明基板の断面図を模式的に示した断面模式図である。液晶表示装置を形成する場合、この薄膜トランジスタを形成した透明基板と対向基板としてカラーフィルタ等を形成した透明基板を用い、両基板表面に配向膜を形成して対向配置して液晶材料を挟持する構造とすることが必要である。
また、配向膜に液晶材料を配向させる機能を付与する配向処理を行うことも必要である。しかし本発明は液晶表示装置のうち、薄膜トランジスタ基板に特徴を有するものであるので、ここでは薄膜トランジスタ基板について詳細に説明し、液晶表示装置の構造等については概略を述べるのみとする。
なお、これらの図を始めとして、本明細書中の説明に用いる図面は、いずれも膜厚、長さ等を正確に示したものではなく、説明がわかりやすくなるように単純化して表したものもあり、また縦方向、横方向等の縮尺は必ずしも実際の構成、寸法を反映したものではない。
図2は図1のA-A線部分の断面模式図を示しており、図2の左から右にかけて、図1のA-A線の下から上に対応している。したがって、図2において、左がスイッチング素子である薄膜トランジスタ部であり、薄膜トランジスタ部の第1の貫通口4を示しており、中央がドレイン電極2の接続領域18と画素電極3を接続する第2の貫通口6を形成した画素コンタクトホール部、右側は最上層の共通電極5にスリット形状が形成された表示部を示している。また図2には示されていないが、図1に示したように、共通配線7は画素領域の上部に横方向に形成されており、スリット形状の共通電極5と画素上部の共通電極開口部8で電気的に接続している。
図2の断面模式図に示すように、ガラス基板上に第一の金属膜からなるゲート電極9が形成され、その上の全面に第1の絶縁膜であるゲート絶縁膜10が形成されている。ゲート電極9はMo/Al、ゲート絶縁膜10は窒化珪素を用いた。ゲート絶縁膜10上にはアモルファスシリコン(a−Si)層からなる半導体膜11とn+半導体膜17(n+a−Si層)を形成し、半導体膜の上層には信号配線12に接続したソース電極13と画素電極3に電圧を与えるドレイン電極2が形成される。
基板表面に感光性を有する有機材料である層間絶縁膜15を形成し、層間絶縁膜15を露光、現像して、チャネル領域14に対応する位置に第1の貫通口4、ドレイン電極2の接続領域18に対応する位置に第2の貫通口6、さらに図2には示されていないが共通配線7と共通電極5を接続するための共通電極開口部8が形成されている。
第1の貫通口4、第2の貫通口6をエッチングマスクとして、各々チャネル領域14、接続領域18を形成する。次に接続領域18から第2の貫通口6を介して層間絶縁膜15上に第1の電極(画素電極3)を形成し、第2の絶縁膜で覆う。このように層間絶縁膜15に第1の貫通口4を形成する工程と、半導体膜11等にチャネル領域14を形成する工程を一連に行うため、第1の貫通口4とチャネル領域14が同一径で貫通した構造とすることができる。
最上層には共通電極5が形成される。本実施の形態においては、共通電極5は複数の窓部が形成されたスリット形状として用いたが、櫛歯形状としても用いることができ、またスリット形状、櫛歯形状に限定されず、フリンジ電界を生じる形状であれば用いることができる。
液晶材料を駆動するための電圧は、画素電極3と共通電極5の間に印加され、共通電極5に形成した窓部を経てスリット形状電極の周縁部分にフリンジ電界が印加される。ここまでに説明した薄膜トランジスタ基板と、カラーフィルタ等を形成した対向基板とを用い液晶材料を挟持することで液晶表示装置を得ることができ、前記フリンジ電界により液晶材料を応答させ、表示を得ることができる。
<液晶表示装置の構成>
このように作製した薄膜トランジスタ基板と対向基板であるカラーフィルタ基板とを対向配置して、それぞれの基板の内面側に配向膜を形成し、所定の方向にラビング処理を行った後液晶材料を挟持して液晶表示装置を得た。この液晶表示装置は、FFSモードの表示を行うことができるため視野角が非常に広く、またチャネル領域14は第1の貫通口4を介して窒化珪素で覆って保護しているため信頼性が高い。またチャネル領域14と層間絶縁膜15の第1の貫通口4、ドレイン電極2の接続領域18と第2の貫通口6の形成を一連の工程で行うため位置合わせずれ、大きさずれを考慮する必要がなく、画素の透過領域を無駄にすることがないため、高開口率で明るい表示を得ることができる。
さらに従来の製造工程と比べ工程を削減することができるため低コストの液晶表示装置を得ることができた。加えて、層間絶縁膜15の第1の貫通口4とチャネル領域14の形成を一連の工程で行ったため、第1の貫通口4とチャネル領域14はずれなく直結し、境界部に段差、凹凸等がほとんどなくがなく、窒化珪素によるチャネル領域14の保護膜は密着性よく形成することができるため、通常の絶縁膜によるチャネル領域の保護と比べ、非常に高い信頼性を示した。
なお本実施の形態においては、画素電極3を下層とし、電極間絶縁膜16を介して共通電極5を上層に形成する構造を示した。しかし画素電極3と共通電極5の位置関係はこれに拘束されるものではなく、共通電極5を下層とし、画素電極3にスリット形状を形成して上層としても同様の効果を得ることができる。
<薄膜トランジスタ基板の製造>
図3(a)〜(e)、図4(f)〜(h)は、図2に示す薄膜トランジスタ基板の製造方法を示している。図3、図4に基づいて、薄膜トランジスタ基板の製造方法を順に追って説明する。
まず透明絶縁性基板であるガラス基板の一方の面にMo/Alの2層膜からなる第1の金属膜を成膜する。この第1の金属膜上に感光性樹脂からなるフォトレジストをスピンコートにより塗布後乾燥しフォトレジスト膜を形成し、露光、現像によりフォトレジストのパターニングを行う。このパターニングしたフォトレジストをエッチングマスクとして第1の金属膜のパターニングを行い、Mo/Alの2層膜からなるゲート電極9等を形成する(第1のフォトリソグラフィー工程:図3(a))。図3(a)には示していないが、共通電位に接続する共通配線7も同一工程で形成する。
次にゲート電極9等が形成されたガラス基板上を覆うように、プラズマCVD法により窒化珪素からなるゲート絶縁膜10とアモルファスシリコン(a−Si)からなる半導体膜11およびリンドープアモルファスシリコン(na−Si)膜からなるn+半導体膜17を順に連続して成膜する。この半導体膜11等を形成した上に感光性を有するフォトレジストをスピンコートによって塗布、乾燥し、さらに露光、現像してフォトレジスト膜のパターニングを行う。このパターニングしたフォトレジストをエッチングマスクとして半導体膜11等のエッチングを行う(第2のフォトリソグラフィー工程:図3(b))。
半導体膜11等のパターンを形成したガラス基板上を覆うように、スパッタリング法を用いてMo/Al/Moからなる3層の第2の金属膜を形成する。この第2の金属膜上に感光性を有するフォトレジスト膜を形成し、露光、現像を行いフォトレジスト膜のパターニングを行う。このパターニングしたフォトレジスト膜をエッチングマスクとして第2の金属膜のエッチングを行い、半導体膜11等の上にソース電極13、ドレイン電極2(この段階ではソース電極13とドレイン電極2は一体のままとなっている)が形成される(第3のフォトリソグラフィー工程:図3(c))。この工程では図には示していないが、同時に信号配線12を形成する。
ドレイン電極2(ソース電極13を含む)を形成したガラス基板上を覆うように、感光性を有するアクリル樹脂からなる平坦化膜(層間絶縁膜15)をスピンコートにより塗布し、乾燥する(図3(d))。さらに露光、現像を行い、半導体膜11に形成するチャネル領域14に対応した第1の貫通口4及びドレイン電極2に形成する接続部18に対応した第2の貫通口6を形成する。
層間絶縁膜15の第1の貫通口4及び第2の貫通口6を介して露出したドレイン電極2、n+半導体膜17(na−Si膜)及び半導体膜11をエッチングする(第4のフォトリソグラフィー工程:図3(e))。この工程では、図には示していないが、共通配線7部分にも共通電極開口部8を形成する。
層間絶縁膜15の第1の貫通口4を介して露出したチャネル領域14のエッチングについて詳細に述べる。この第1の貫通口4をエッチングマスクとしてドレイン電極2(ソース電極13を含む)をウエットエッチング法によりまずエッチングし、続いて半導体膜11等をドライエッチング法によりエッチングしてチャネル領域14を形成する。半導体層11等のドライエッチング工程において同時に第1の貫通口4の内壁がややエッチングされ、後退する。そのため第1の貫通口4内の層間絶縁膜15部分と半導体膜11上のドレイン電極2(ソース電極13を含む)の部分には、わずかに段差が形成される。
つまり、第1の貫通口4とチャネル領域14が接する部分では、第1の貫通口4の大きさの方が、チャネル領域14よりも大きくなる。しかし、その差はわずかであり、本発明の課題である第1の貫通口4とチャネル領域14の形成を別工程とした場合の位置ずれ、大きさずれと比較すると非常に小さく、開口率を変化させるほどのものではない。つまり、第1の貫通口4の大きさとチャネル領域14の大きさは、精密な測定を行えば差を見出すことができるが、本発明の目的の範囲では実質的に同じ大きさであると言える。
第2の貫通口6も同様に、第2の貫通口6をエッチングマスクとしてドレイン電極に接続領域18を形成し、ドレイン電極2の接続領域18と画素電極3とを接続しており、第2の貫通口6とドレイン電極2の接続領域18の大きさは、本発明の目的の範囲で実質的に同じ大きさである。
したがって、層間絶縁膜15の第1の貫通口4のチャネル方向の開口長さは、チャネル長と同一と言うことができ、第1の貫通口4のチャネル方向に垂直な方向の開口長さは、チャネル幅と同一と言うことができる。そのため位置ずれ等を考慮して、必要以上に大きな第1の貫通口4を形成することがなく、画素の透過領域を無駄にすることがないため、高い開口率の表示を得ることができる。
このドレイン電極2のエッチング及び半導体膜11のエッチングの工程において、アッシング工程を追加して行い、層間絶縁膜15をアッシングにより後退させ、ドレイン電極2の上表面を露出させる。第2の貫通口6をやや大きく開口させることで、次の工程で形成する、ドレイン電極2と接続する画素電極3を、ドレイン電極2に形成した接続領域18の端側面だけでなく、ドレイン電極2の上面部分とも接続させることができ、接触する面積を広くすることができるため、画素電極3の接続の信頼性を高めることができる。
層間絶縁膜15に第2の貫通口6等を形成した透明基板上全面を覆うように、スパッタリング法により第1の透明導電膜を形成する。透明導電膜材料はITO(Indium Tin Oxide)を用いた。IZO(Indium Zinc Oxide)等を用いることもできる。透明導電膜上に感光性のフォトレジストを塗布、乾燥後、露光、現像を行い、パターニングしたフォトレジストをエッチングマスクとして透明導電膜のエッチングを行う(第5のフォトリソグラフィー工程:図4(f))。この工程で画素電極3を形成することができる。
次に、透明導電膜からなる画素電極3を形成した透明基板上の全面を覆うようにプラズマCVD法により第2の絶縁膜を成膜する。この第2の絶縁膜は窒化珪素を用いた。第2の絶縁膜上に感光性フォトレジスト膜を形成し、露光、現像してパターニングしたエッチングマスクを形成し、第2の絶縁膜のパターニングを行った(第6のフォトリソグラフィー工程:図4(g))。この第2の絶縁膜は画素電極3と次の工程で形成する共通電極間の電極間絶縁膜16として機能するものであり、同時にチャネル領域14を覆ってチャネルの保護膜として信頼性を高める機能を有する。
次に、第2の絶縁膜を形成した透明基板上を覆うように、スパッタリング法により第2の透明導電層を形成した。この透明導電層もITOを使用した。第2の透明導電層上にフォトレジスト膜を形成し、露光、現像によってパターニングし、エッチングマスクを形成して第2の透明導電層のパターニングを行った(第7のフォトリソグラフィー工程:図4(h))。この工程により画素電極との間で電界を印加するスリット形状の共通電極5を形成する。
<液晶表示装置の作製>
このように作製した薄膜トランジスタ基板と対向基板であるカラーフィルタ基板とを対向配置して、それぞれの基板の内面側に配向膜を形成し、所定の方向にラビング処理を行った後液晶材料を挟持して液晶表示装置を得た。この液晶表示装置は、FFSモードの表示を行うことができるため視野角が非常に広く、またチャネル領域14を窒化珪素で覆い保護しているため信頼性が高い。
またチャネル領域14及び接続領域18の形成と層間絶縁膜15の第1の貫通口4、第2の貫通口6の形成を一連の工程で行い、また第1の貫通口4、第2の貫通口6をエッチングマスクとしてチャネル領域14、接続領域18を形成するため位置合わせのマージンを考慮する必要がなく、画素の透過領域を無駄にすることがないため、高開口率を達成することができる。さらに従来の製造工程と比べ工程を削減することができるため低コストの液晶表示装置を得ることができた。加えて、上記の窒化珪素によるチャネル領域14の保護は、層間絶縁膜15の第1の貫通口4とチャネル領域14の形成を一連の工程で行ったため、第1の貫通口4とチャネル領域14の境界部に段差、凹凸等がなく、保護膜を密着性よく形成することができるため、通常の絶縁膜によるチャネル領域の保護と比べ、非常に高い信頼性を示した。
実施の形態2.
図5は本実施の形態に係る薄膜トランジスタを形成した透明電極基板の断面図を模式的に示した断面模式図であり、図1に示した画素部分の平面図のA-A線部分を示したものである。図6(a)〜(e)、図7(f)〜(h)は図5に示した構造を得るための工程を示している。
本実施の形態に係る薄膜トランジスタ基板の断面模式図(図5)は、実施の形態1の薄膜トランジスタ基板の断面模式図(図2)と比較すると、ドレイン電極2と画素電極3の接続方法が異なっており、実施の形態1ではエッチングしたドレイン電極2の接続領域18に画素電極3を接続していたのに対し、本実施の形態においては、ドレイン電極2をそのまま残し、その上から画素電極3を形成しているので、電極間の接触面積を広くとることができ、安定した接続が可能となる。
以下、図6、図7にしたがって、本実施の形態の薄膜トランジスタ基板の製造工程を説明する。
透明基板上にゲート電極9、ゲート絶縁膜10を形成する工程は、実施の形態1と同じなので詳細は省略する。実施の形態1と同様に、透明基板上に第1の金属膜を形成し、第1のフォトリソグラフィー工程(図6(a))によりゲート電極9が形成される。ゲート電極9を形成した透明基板全面に窒化珪素からなるゲート絶縁膜10を形成し、さらにゲート絶縁膜10上に半導体膜11、n+半導体膜17及び第2の金属膜を形成する。なお、ここでn+半導体膜17とは、半導体膜11と第2の金属膜との間にショットキー障壁が生成するのを防止することにより良好な電気的接続を形成するために不純物を半導体膜に添加した膜であり、オーミックコンタクト膜ともいう。
感光性フォトレジストを用いてエッチングマスクを形成し、第2の金属膜、n+半導体膜17及び半導体膜11を同じ形状にエッチングし、半導体膜11、n+半導体膜17とその上のドレイン電極2とソース電極13となる第2の電極を形成する(第2のフォトリソグラフィー工程:図6(b))。
次に、透明基板上に全体を覆うように有機材料からなる感光性樹脂を均等に塗布し、層間絶縁膜15を形成し(図6(c))、この層間絶縁膜15に対して露光、現像を行い、薄膜トランジスタ部の第1の貫通口4、第2の貫通口6および図5には示していないが、共通配線7と共通電極5が電気的に接触するための共通電極貫通口部8を同時に形成する(第3のフォトリソグラフィー工程:図6(d))。
このフォトリソグラフィー工程において、第2の貫通口6に対しては、グレートーンマスクを用いて、露光が他の部分よりも進まないように制御して行う。この時、グレートーンマスクを用いた第2の貫通口6では、底部に層間絶縁膜が薄く残った状態となる。残った層間絶縁膜をアッシングにより取り除きドレイン電極2の表面を露出させる。第1の貫通口4は実施の形態1と同様の条件でエッチングを行い、第2の金属膜、n+半導体膜17を層間絶縁膜15の第1の貫通口4の作製と一連の工程で行う(図6(e))。
ここでグレートーンマスクとは、中間透過率を用いたマスクの総称であり、微細パターンで開口率を調整する方式、膜自体の透過率を調整したパターンを用いる方式等があり、一般にハーフトーン、スタックドレーヤーマスク、スリットマスク等と呼ばれるものを含むものである。
層間絶縁膜15の貫通口6等の作製と半導体層11のチャネル領域14の形成を一連の工程で行うため、第1の貫通口4とチャネル領域14の位置合わせが不要であり、位置ずれのマージンを考慮する必要がないため、画素の透過領域を無駄にすることがなく、開口率の高い表示が可能となる。
次に基板上の全面を覆うように、スパッタリング法により第1の透明電極膜を形成し、感光性フォトレジストを用いた第4のフォトリソグラフィー工程(図7(f))によりパターニングして画素電極3を形成した。ここで透明電極膜はITOを用いた。ドレイン電極2と画素電極3の接続面積は広く、電気的な信頼性を高めることができた。
画素電極3を形成した後の電極間絶縁膜16の形成(第5のフォトリソグラフィー工程:図7(g))、絶縁膜上の共通電極5の形成(第6のフォトリソグラフィー工程:図7(h))は実施の形態1と同じであるので省略する。
このように作製した薄膜トランジスタ基板と対向基板であるカラーフィルタ基板とを対向配置して、それぞれの基板の内面側に配向膜を形成し、所定の方向にラビング処理を行った後液晶材料を挟持して液晶表示装置を得た。この液晶表示装置は、FFSモードの表示を行うことができるため視野角が非常に広く、またチャネル領域を窒化珪素で覆い保護しているため信頼性が高い。また層間絶縁膜15の第1の貫通口4の形成とチャネル領域14の形成とを一連の同一工程で行うため位置合わせのマージンを考慮する必要がなく、画素の透過領域を無駄にすることがないため、高開口率を達成し、かつ従来の製造工程と比べ工程を削減することができるため低コストの液晶表示装置を得ることができる。
さらに本実施の形態で示した液晶表示装置では、ドレイン電極2と画素電極3の接続の信頼性が高く、高信頼性の液晶表示装置を得ることができた。加えて、上記の窒化珪素によるチャネル領域14の保護は、層間絶縁膜15の第1の貫通口4とチャネル領域14の形成を一連の工程で行ったため、第1の貫通口4とチャネル領域14の境界部に段差、凹凸等がなく、保護膜を密着性よく形成することができるため、通常の絶縁膜によるチャネル領域の保護と比べ、非常に高い信頼性を示した。
なお本実施の形態においては、画素電極3を下層とし、電極間絶縁膜16を介して共通電極5を上層に形成する構造を示した。しかし画素電極3と共通電極5の位置関係はこれに拘束されるものではなく、共通電極5を下層とし、画素電極3にスリット形状を形成して上層としても同様の効果を得ることができる。
本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変更、省略することができる。
1 薄膜トランジスタ(TFT)、2 ドレイン電極、3 画素電極、4 第1の貫通口、5 共通電極、6 第2の貫通口、7 共通配線、8 共通電極開口部、9 ゲート電極、10 ゲート絶縁膜、11 半導体膜、12 信号配線、13 ソース電極、14 チャネル領域、15 層間絶縁膜、16 電極間絶縁膜、17 n+半導体膜、18 接続領域、19 ゲート配線

Claims (18)

  1. 透明材料からなる透明基板と、
    透明基板上に形成された第1の金属膜よりなるゲート電極と、
    前記ゲート電極を覆う第1の絶縁膜と、
    前記第1の絶縁膜上で、かつ前記ゲート電極を覆う半導体膜と、
    前記半導体膜を覆うn+半導体膜と、
    前記n+半導体膜上を覆う第2の金属膜と、
    前記第2の金属膜を覆う層間絶縁膜と、
    前記層間絶縁膜、前記第2の金属膜、前記n+半導体膜及び前記半導体膜の一部とを貫通する第1の貫通口と、
    前記第1の貫通口の底面に表面が露出し、前記第1の絶縁膜を介して前記ゲート電極と対向した前記半導体層のチャネル領域と、からなる薄膜トランジスタ部と、
    前記第1の絶縁膜上に形成された前記半導体膜と前記n+半導体膜と
    前記n+半導体膜を覆う前記第2の金属膜と
    前記第2の金属膜を覆う層間絶縁膜と、
    前記層間絶縁膜、前記第2の金属膜、前記n+半導体膜及び前記半導体膜の一部とを貫通した第2の貫通口と、
    前記第2の貫通口の底面に形成された接続領域と、からなる画素コンタクトホール部と、
    前記画素コンタクトホール部の接続領域を覆い、前記第2の貫通口を経て前記層間絶縁膜上に形成された第1の表示用電極と、
    前記薄膜トランジスタ部の前記チャネル領域を覆い、前記第1の貫通口を経て前記第1の表示用電極上を覆う第2の絶縁膜と、
    前記第2の絶縁膜を覆う第2の表示用電極と、からなる表示部と
    を備える液晶表示装置。
  2. 前記第2の表示用電極が櫛歯形状を有することを特徴とする請求項1に記載の液晶表示装置。
  3. 前記第2の表示用電極がスリット形状を有することを特徴とする請求項1に記載の液晶表示装置。
  4. 前記層間絶縁膜が有機絶縁材料からなることを特徴とする請求項1乃至3のいずれか1項に記載の液晶表示装置。
  5. 前記有機絶縁材料が感光性を有することを特徴とする請求項4に記載の液晶表示装置。
  6. 前記第1の貫通口のチャネル方向の開口長さがチャネル長と同一であることを特徴とする請求項1乃至5のいずれか1項に記載の液晶表示装置。
  7. 前記第1の貫通口のうち、チャネル方向に垂直な方向の開口長さが、チャネル幅と同一であることを特徴とする請求項1乃至6のいずれか1項に記載の液晶表示装置。
  8. 前記第1の表示用電極と前記第2の表示用電極が透明導電材料からなることを特徴とする請求項1乃至7のいずれか1項に記載の液晶表示装置。
  9. 透明基板上に第1の金属膜を形成し、パターニングしてゲート電極を形成する工程と、
    前記ゲート電極を覆う第1の絶縁膜、半導体膜、n+半導体膜を順に形成し、前記半導体膜及び前記n+半導体膜をパターニングする工程と、
    第2の金属膜を形成してパターニングする工程と、
    前記第2の金属膜を覆う層間絶縁膜を形成する工程と、
    前記層間絶縁膜の前記薄膜トランジスタ部にチャネル領域を有する前記第1の貫通口を形成する工程と、
    前記画素コンタクトホール部に前記接続領域を有する前記第2の貫通口を形成する工程と、
    前記画素コンタクトホール部の接続領域を覆い、前記第2の貫通口を経て前記層間絶縁膜上に形成された第1の表示用電極を形成する工程と、
    前記薄膜トランジスタ部の前記チャネル領域を覆い、前記第1の貫通口を経て前記画素電極上を覆う第2の絶縁膜を形成する工程と、
    前記第2の絶縁膜を覆う第2の表示用電極を形成する工程と、からなる液晶表示装置の製造方法。
  10. 前記第2の表示用電極が櫛歯形状を形成することを特徴とする請求項9に記載の液晶表示装置の製造方法。
  11. 前記第2の表示用電極がスリット形状を形成することを特徴とする請求項9に記載の液晶表示装置の製造方法。
  12. 前記層間絶縁膜が感光性を有する有機絶縁材料からなることを特徴とする請求項10乃至11のいずれか1項に記載の液晶表示装置の製造方法。
  13. 前記第1の貫通口のチャネル方向の開口長さがチャネル長と同一であることを特徴とする請求項10乃至12のいずれか1項に記載の液晶表示装置の製造方法。
  14. 前記第1の貫通口のうち、チャネル方向に垂直な方向の開口長さが、チャネル幅と同一であることを特徴とする請求項10乃至13のいずれか1項に記載の液晶表示装置の製造方法。
  15. 前記第1の表示用電極と前記第2の表示用電極が透明導電材料を用いて形成されることを特徴とする請求項10乃至14のいずれか1項に記載の液晶表示装置の製造方法。
  16. 前記第2の貫通口を形成する工程が、露光にグレートーンマスクを用い、前記薄膜トランジスタの金属膜上にのみ薄膜状の層間絶縁膜を残し、前記薄膜状の層間絶縁膜をアッシングにより取り除く工程を備えることを特徴とする請求項10乃至15のいずれか1項に記載の液晶表示装置の製造方法。
  17. 前記薄膜トランジスタの形成工程が、前記信号配線の形成と同一工程であることを特徴とする請求項10乃至16のいずれか1項に記載の液晶表示装置の製造方法。
  18. 透明材料からなる透明基板と、
    透明基板上に形成された第1の金属膜よりなるゲート電極と、
    前記ゲート電極を覆う第1の絶縁膜と、
    前記第1の絶縁膜上で、かつ前記ゲート電極を覆う半導体膜と、
    前記半導体膜を覆うn+半導体膜と、
    前記n+半導体膜上を覆う第2の金属膜と、
    前記第2の金属膜を覆う層間絶縁膜と、
    前記層間絶縁膜、前記第2の金属膜、前記n+半導体膜及び前記半導体膜の一部とを貫通する第1の貫通口と、
    前記第1の貫通口の底面に表面が露出し、前記第1の絶縁膜を介して前記ゲート電極と対向した前記半導体層のチャネル領域と、からなる薄膜トランジスタ部と、
    前記第1の絶縁膜上に形成された前記半導体膜と前記n+半導体膜と
    前記n+半導体膜を覆う前記第2の金属膜と
    前記第2の金属膜を覆う層間絶縁膜と、
    前記層間絶縁膜を貫通して前記第2の金属膜まで到達した第2の貫通口と、
    前記第2の貫通口の底面に形成された接続領域と、からなる画素コンタクトホール部と、
    前記画素コンタクトホール部の接続領域を覆い、前記第2の貫通口を経て前記層間絶縁膜上に形成された第1の表示用電極と、
    前記薄膜トランジスタ部の前記チャネル領域を覆い、前記第1の貫通口を経て前記第1の表示用電極上を覆う第2の絶縁膜と、
    前記第2の絶縁膜を覆う第2の表示用電極と、からなる表示部と
    を備える液晶表示装置。
JP2013172499A 2013-08-22 2013-08-22 液晶表示装置及びその製造方法 Active JP6295543B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013172499A JP6295543B2 (ja) 2013-08-22 2013-08-22 液晶表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013172499A JP6295543B2 (ja) 2013-08-22 2013-08-22 液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015041008A true JP2015041008A (ja) 2015-03-02
JP6295543B2 JP6295543B2 (ja) 2018-03-20

Family

ID=52695193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013172499A Active JP6295543B2 (ja) 2013-08-22 2013-08-22 液晶表示装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6295543B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130548A (zh) * 2019-12-31 2021-07-16 三星显示有限公司 显示装置及其制造方法
CN113785402A (zh) * 2020-04-09 2021-12-10 京东方科技集团股份有限公司 显示面板及其制作方法、开孔精度检测方法和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051297A (ja) * 1999-08-06 2001-02-23 Toshiba Corp アレイ基板及びその製造方法
JP2005062889A (ja) * 2003-08-19 2005-03-10 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2006041161A (ja) * 2004-07-27 2006-02-09 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板及びその製造方法
JP2009162981A (ja) * 2008-01-07 2009-07-23 Epson Imaging Devices Corp 液晶表示装置及び液晶表示装置の製造方法
JP2011017887A (ja) * 2009-07-09 2011-01-27 Sony Corp 液晶表示パネル
JP2012118531A (ja) * 2010-12-02 2012-06-21 Samsung Electronics Co Ltd 表示装置及び表示装置の製造方法
US20130063673A1 (en) * 2011-09-09 2013-03-14 Lg Display Co., Ltd. Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051297A (ja) * 1999-08-06 2001-02-23 Toshiba Corp アレイ基板及びその製造方法
JP2005062889A (ja) * 2003-08-19 2005-03-10 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2006041161A (ja) * 2004-07-27 2006-02-09 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板及びその製造方法
JP2009162981A (ja) * 2008-01-07 2009-07-23 Epson Imaging Devices Corp 液晶表示装置及び液晶表示装置の製造方法
JP2011017887A (ja) * 2009-07-09 2011-01-27 Sony Corp 液晶表示パネル
JP2012118531A (ja) * 2010-12-02 2012-06-21 Samsung Electronics Co Ltd 表示装置及び表示装置の製造方法
US20130063673A1 (en) * 2011-09-09 2013-03-14 Lg Display Co., Ltd. Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130548A (zh) * 2019-12-31 2021-07-16 三星显示有限公司 显示装置及其制造方法
CN113785402A (zh) * 2020-04-09 2021-12-10 京东方科技集团股份有限公司 显示面板及其制作方法、开孔精度检测方法和显示装置

Also Published As

Publication number Publication date
JP6295543B2 (ja) 2018-03-20

Similar Documents

Publication Publication Date Title
US10083881B2 (en) Array substrate for display device and manufacturing method thereof
KR101258903B1 (ko) 액정표시장치 및 액정표시장치 제조방법
KR102241442B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
JP6184268B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
TWI440945B (zh) 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法
TWI559061B (zh) 液晶顯示器及其製造方法
US9640557B2 (en) TFT array substrate and method for producing the same
JP6382496B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
US11302718B2 (en) Active matrix substrate and production method therefor
JP6188793B2 (ja) Tftアレイ基板及びその製造方法、表示装置
JP2010128418A (ja) 液晶表示装置及びその製造方法
KR102221845B1 (ko) 표시 기판 및 그의 제조방법
JP2012018970A (ja) 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
JP2001144298A (ja) 薄膜トランジスタ基板およびその製造方法
US11695020B2 (en) Active matrix substrate and method for manufacturing same
US9595545B2 (en) Semiconductor device
JP6188473B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
KR102232258B1 (ko) 표시 기판 및 그의 제조방법
KR102227519B1 (ko) 표시 기판 및 그의 제조방법
JP6295543B2 (ja) 液晶表示装置及びその製造方法
TWI490615B (zh) 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法
US9075273B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20110135551A (ko) 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자
KR20140145785A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102188067B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180205

R151 Written notification of patent or utility model registration

Ref document number: 6295543

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250