CN113130548A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN113130548A
CN113130548A CN202011413435.0A CN202011413435A CN113130548A CN 113130548 A CN113130548 A CN 113130548A CN 202011413435 A CN202011413435 A CN 202011413435A CN 113130548 A CN113130548 A CN 113130548A
Authority
CN
China
Prior art keywords
layer
insulating film
interlayer insulating
display device
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011413435.0A
Other languages
English (en)
Inventor
赵炫珉
金湘甲
金泰圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113130548A publication Critical patent/CN113130548A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供显示装置及其制造方法。显示装置包括：下部金属层；缓冲层；第一半导体层；栅极绝缘膜；第一栅电极；层间绝缘膜，配置在第一栅电极上，覆盖第一栅电极；过孔层，配置在层间绝缘膜上；像素电极，配置在过孔层上，与第一半导体层的一部分连接；发光层，配置在像素电极上；以及共同电极，配置在发光层上，像素电极通过贯穿缓冲层和层间绝缘膜的第一接触孔以及贯穿所述过孔层的第一通孔与下部金属层连接，通过贯穿层间绝缘膜的第二接触孔以及贯穿过孔层的第二通孔与第一半导体层的一部分连接，层间绝缘膜包括在第一通孔与过孔层不重叠的第一上面，像素电极与第一通孔的内周面、层间绝缘膜的第一上面以及第一接触孔的内周面相接。

Description

显示装置及其制造方法
技术领域
本发明涉及显示装置及其制造方法。
背景技术
随着多媒体的发展，显示装置的重要性在增加。相应于此，液晶显示装置(LiquidCrystal Display,LCD)、有机发光显示装置(Organic Light Emitting Display,OLED)等之类的多种显示装置被使用。
其中，有机发光显示装置作为自行发光的自发光元件，具有响应速率快且发光效率、亮度以及视角大的优点。有机发光显示装置可以在单一面板包括多个像素。各个像素可以包括配置在形成有薄膜晶体管的基板上的有机发光二极管。
如上所述的显示装置可以通过多个掩膜工艺制造。掩膜工艺可以是为了图案化布线或者绝缘膜等而被使用，然而每增加一个掩膜工艺，则有可能降低工艺效率。
发明内容
本发明所要解决的课题为提供一种能够提高发光效率的显示装置。
另外，本发明所要解决的另一课题为提供一种能够提高工艺效率的显示装置的制造方法。
本发明的课题不限于以上所提及的课题，尚未提及的其他课题可通过以下记载供本领域技术人员明确理解。
为了解决所述课题，根据一实施例的显示装置可以包括：下部金属层，配置在基板上；缓冲层，配置在所述下部金属层上；第一半导体层，配置在所述缓冲层上；栅极绝缘膜，配置在所述第一半导体层上；第一栅电极，配置在与所述第一半导体层重叠的所述栅极绝缘膜上；层间绝缘膜，配置在所述第一栅电极上，覆盖所述第一栅电极；过孔层，配置在所述层间绝缘膜上；像素电极，配置在所述过孔层上，与所述第一半导体层的一部分连接；发光层，配置在所述像素电极上；以及共同电极，配置在所述发光层上，所述像素电极通过贯穿所述缓冲层和所述层间绝缘膜的第一接触孔以及贯穿所述过孔层的第一通孔与所述下部金属层连接，通过贯穿所述层间绝缘膜的第二接触孔以及贯穿所述过孔层的第二通孔与所述第一半导体层的一部分连接，所述层间绝缘膜包括在所述第一通孔与所述过孔层不重叠的第一上面，所述像素电极与所述第一通孔的内周面、所述层间绝缘膜的第一上面以及所述第一接触孔的内周面相接。
可以为，所述第一接触孔与所述第一通孔重叠，所述第二接触孔与所述第二通孔重叠。
所述第一通孔可以暴露围绕所述第一接触孔周围的所述层间绝缘膜的所述第一上面。
在与所述过孔层和所述层间绝缘膜相连的界面相同的平面上，所述第一通孔的直径可以大于所述第一接触孔的直径。
可以为，所述层间绝缘膜包括与所述过孔层相接的第二上面，所述第一通孔的内周面具有所述第一通孔的内周面和所述层间绝缘膜的第二上面之间的第一倾斜角度，所述第一接触孔的内周面具有所述第一接触孔的内周面和所述层间绝缘膜的第二上面之间的第二倾斜角度，所述第一倾斜角度小于所述第二倾斜角度。
所述第一倾斜角度可以为30度以上且不足60度。
所述过孔层的表面粗糙度可以为0.1至2nm。
所述显示装置还可以包括：数据线，在所述基板上配置在所述基板和所述缓冲层之间；以及第一桥接电极，配置在所述过孔层上。
所述显示装置还可以包括：第二半导体层，在所述缓冲层上与所述第一半导体层隔开；所述栅极绝缘膜，配置在所述第二半导体层上，与所述第二半导体层重叠；以及第二栅电极，配置在所述栅极绝缘膜上。
所述显示装置还可以包括：第三接触孔，贯穿所述缓冲层和所述层间绝缘膜，暴露所述数据线；第三通孔，贯穿所述过孔层，暴露所述第三接触孔；第四接触孔，贯穿所述层间绝缘膜，暴露所述第二半导体层的一部分；第四通孔，贯穿所述过孔层，暴露所述第四接触孔；以及第一桥接电极，配置在所述过孔层上。
可以为，所述第一桥接电极通过所述第三接触孔以及所述第三通孔与所述数据线连接，所述第一桥接电极通过所述第四接触孔以及所述第四通孔与所述第二半导体层的一部分连接。
所述显示装置还可以包括：第五接触孔，贯穿所述层间绝缘膜，暴露所述第二半导体层的另一部分；第五通孔，贯穿所述过孔层，暴露所述第五接触孔；第六接触孔，贯穿所述层间绝缘膜，暴露所述第一栅电极；第六通孔，贯穿所述过孔层，暴露所述第六接触孔；以及第二桥接电极，配置在所述过孔层上。
可以为，所述第二桥接电极通过所述第五接触孔以及所述第五通孔与所述第二半导体层的另一部分连接，通过所述第六接触孔以及所述第六通孔与所述第一栅电极连接。
可以为，所述像素电极、所述第一桥接电极以及所述第二桥接电极配置在同一层上，且包括相同的物质。
另外，根据一实施例的显示装置的制造方法可以包括：在基板上形成下部金属层的步骤；在所述下部金属层上形成缓冲层的步骤；在所述缓冲层上形成第一半导体层的步骤；在所述第一半导体层上形成图案化的栅极绝缘膜以及第一栅电极的步骤；在所述第一栅电极上形成层间绝缘膜的步骤；在所述层间绝缘膜上形成过孔层的步骤；在所述过孔层上形成图案化的硬掩膜层的步骤；将所述图案化的硬掩膜层用作蚀刻掩膜，蚀刻所述过孔层，形成第一通孔的步骤；在形成有所述图案化的硬掩膜层的状态下，蚀刻通过所述第一通孔暴露的所述层间绝缘膜的第一上面的一部分和形成在所述层间绝缘膜下部的所述缓冲层，形成第一接触孔的步骤；去除所述图案化的硬掩膜层的步骤；形成在所述过孔层上，形成与所述第一通孔的内周面、通过所述第一通孔暴露的所述层间绝缘膜的第一上面以及形成在所述层间绝缘膜的第一接触孔的内周面相接的像素电极的步骤；在所述像素电极上形成发光层的步骤；以及在所述发光层上形成共同电极的步骤。
蚀刻所述过孔层、所述层间绝缘膜以及所述缓冲层的步骤可以是利用所述图案化的硬掩膜层，通过干蚀刻工艺执行。
可以为，所述过孔层是通过各向同性干蚀刻工艺执行，所述层间绝缘膜和所述缓冲层是通过各向异性干蚀刻工艺执行。
所述各向同性干蚀刻工艺和所述各向异性干蚀刻工艺可以作为反应气体包括氟气(F)和氧气(O2)执行。
所述各向异性干蚀刻工艺相比所述各向同性干蚀刻工艺，可以通过增加氟气(F)的含量，降低氧气(O2)的含量来执行。
所述硬掩膜层可以形成为包括ITO、IZO、IGZO、AlOx、ZrOx或者HfOx。
其他实施例的具体事项包含在详细说明以及附图中。
发明效果
根据一实施例的显示装置，通过利用硬掩膜层或者光刻胶图案，从而无需用于形成多个通孔和多个接触孔的另外的掩膜工艺。因此，可以减少掩膜工艺，可以改善工艺效率。另外，通过利用硬掩膜层或者光刻胶图案，从而可以防止干蚀刻工艺时过孔层的表面粗糙度的增加，可以改善光效率。另外，通过在通孔和接触孔之间形成台阶或者使倾斜角形成为不同，从而在后续工艺中，容易沉积透明导电层，可以防止透明导电层发生短路。
根据实施例的效果不限于以上示例的内容，本说明书内包含更加多样的效果。
附图说明
图1是根据一实施例的显示装置的俯视图。
图2是根据一实施例的显示装置的截面图。
图3是根据一实施例的显示装置的第一显示基板的电路层的概略配置图。
图4是根据一实施例的显示装置的一像素的等效电路图。
图5是根据一实施例的显示装置的第一显示基板的截面图。
图6是从上面观察图5的A区域的放大俯视图。
图7是放大图5的A区域的截面图。
图8是根据另一实施例的显示装置的第一显示基板的截面图。
图9是放大图8的B区域的截面图。
图10是从上面观察图9的俯视图。
图11至图19是按照各个工艺示出图5的显示装置的制造方法的截面图。
图20至图24是图8的显示装置的制造方法的各个工艺的截面图。
附图标记：
110：基板，120：下部金属层，161：缓冲层，163：层间绝缘膜，165：过孔层，VIA1～VIA6：第一通孔至第六通孔，CNT1～CNT6：第一至第六接触孔
具体实施方式
本发明的优点、特征以及达成他们的方法会与附加的附图一起通过详细后述的实施例变得明确。然而，本发明并不限于以下公开的实施例，可以以彼此不同的多种形态实施，本实施例仅是用于使本发明的公开变得完整，用于向本发明所属技术领域中具有通常知识的人完整地告知发明的范围而提供的，本发明仅由权利要求范围而定义。
元件(elements)或者层被称为位于其他元件或者层的“上(on)”时，包括在其他元件紧上面或者在中间夹杂其他层或者其他元件的全部情况。在整个说明书中相同的附图标记指代相同的构成要件。为了说明实施例而在图中公开的形状、大小、比率、角度、数量等仅是示例，因此本发明不限于图示的事项。
以下，参考附图说明具体实施例。
图1是根据一实施例的显示装置的俯视图。
参考图1，根据一实施例的显示装置1可以用在智能手机、移动电话、平板个人计算机(PC)、PDA(Personal Digital Assistant；个人数字助理)、PMP(Portable MultimediaPlayer；便携式多媒体播放器)、电视、游戏机、手表型电子设备、头戴式显示器、个人计算机的显示器、笔记本计算机、汽车导航仪、汽车仪表盘、数码相机、便携式摄影机、外部广告牌、电光板、医疗装置、检查装置、电冰箱和洗衣机等之类的家用电器，或者物联网装置。本说明书中，作为显示装置的例子说明电视，电视可以具有HD、UHD、4K、8K等的高分辨率至超高分辨率。
另外，根据一实施例的显示装置1可以根据显示方式分类为多样。例如，显示装置的分类可以包括有机发光显示装置(OLED)、无机发光显示装置(inorganic EL)、量子点发光显示装置(QED)、微型LED显示装置(micro-LED)、纳米LED显示装置(nano-LED)、等离子体显示装置(PDP)、场发射显示装置(FED)、阴极射线显示装置(CRT)、液晶显示装置(LCD)、电泳显示装置(EPD)等。以下，作为显示装置列举有机发光显示装置进行说明，在不要求特别区分的情况下，将在实施例中使用的有机发光显示装置单纯简称为显示装置。然而，实施例不限于有机发光显示装置，在共享技术思想的范围内，还可以使用所述列举的或者在本技术领域中公知的其他显示装置。
根据一实施例的显示装置1在俯视图上可以具有正方形形状，例如，可以具有长方形形状。当显示装置1为电视时，配置为长边位于横向。然而，不限于此，长边可以位于竖向，也可以设置为可旋转，从而长边可变地位于横向或者竖向。
显示装置1可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以为完成影像的显示的活性区域。显示区域DPA可以与显示装置1的整体形状类似，在俯视图上具有长方形形状，然而不限于此。
显示区域DPA可以包括多个像素PX。多个像素PX可以朝行列方向排列。各个像素PX的形状在俯视图上可以为长方形或者正方形，然而不限于此，也可以是各个边相对于显示装置1的一边方向倾斜的菱形形状。多个像素PX可以包括多种颜色像素PX。例如，多个像素PX不限于此，可以包括红色的第一颜色像素PX、绿色的第二颜色像素PX以及蓝色的第三颜色像素PX。各个颜色像素PX可以以条纹类型或者波纹类型交替排列。
在显示区域DPA的周围可以配置非显示区域NDA。非显示区域NDA可以围绕显示区域DPA的全部或者一部分。可以是显示区域DPA为长方形，非显示区域NDA与显示区域DPA的四边邻接。非显示区域NDA可以构成显示装置1的边框。
在非显示区域NDA可以配置驱动显示区域DPA的驱动电路或者驱动元件。在一实施例中，可以在与显示装置1的第一长边(图1中为下边)邻接配置的第一非显示区域NDA和与第二长边(图1中为上边)邻接配置的第二非显示区域NDA中，在显示装置1的显示基板上设置有焊盘部，在所述焊盘部的焊盘电极上可以安装有外部装置EXD。作为所述外部装置EXD的例子，可以举出连接膜、印刷电路板、驱动芯片DIC、连接器、布线连接膜等。在与显示装置1的第一短边(图1中为左边)邻接配置的第三非显示区域NDA可以配置有直接形成在显示装置1的显示基板上的扫描驱动部SDR等。
图2是根据一实施例的显示装置的截面图。
图2中示出光L朝不是形成有发光层EML的第一基板110方向的相反方向(第二基板210方向)释放的顶部发光型(Top Emission Type)显示装置。然而，不限于此，也可以是朝形成有发光层EML的第一基板110方向释放的底部发光型(Bottom Emission Type)显示装置或者朝第一基板110方向和第二基板210方向两个方向释放光的两面发光型显示装置。
参考图2，显示装置1可以包括第一显示基板100、与第一显示基板100相对的第二显示基板200以及粘合它们的填充层300。
第一显示基板100可以包括第一基板110。第一基板110可以为绝缘基板。第一基板110可以包括透明的物质。例如，第一基板110可以包括玻璃、石英等之类的透明的绝缘物质。第一基板110可以为硬性(rigid)基板。然而，第一基板110不限于此，也可以包括聚酰亚胺等之类的塑料，也可以具有能够弯折、弯曲、折叠或者卷绕的柔性(flexible)特性。
在第一基板110上可以配置有多个像素电极PXE。多个像素电极PXE可以配置在每个像素PX。相邻的像素PX的像素电极PXE可以彼此分离。在第一基板110上可以配置有驱动像素PX的电路层CCL。电路层CCL可以配置在第一基板110和像素电极PXE之间。在后面叙述对电路层CCL的详细说明。
像素电极PXE可以为发光二极管的第一电极，例如阳极电极。像素电极PXE可以具有铟锡氧化物(Indium-Tin-Oxide:ITO)、铟锌氧化物(Indium-Zinc-Oxide:IZO)、氧化锌((Zinc Oxide:ZnO)、氧化铟(Induim Oxide:In2O3)的功函数高的物质层和银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或它们的混合物等之类的反射性物质层层叠的层叠膜结构。功函数高的物质层可以相比反射性物质层配置在上层，与发光层EML接近配置。像素电极PXE可以具有ITO/Mg、ITO/MgF、ITO/Ag、ITO/Ag/ITO的多层结构，然而不限于此。
在第一基板110的一面上可以沿着像素PX的边界配置有像素界定膜PDL。像素界定膜PDL配置在像素电极PXE上，可以包括暴露像素电极PXE的开口部。可以通过像素界定膜PDL及其开口部区分发光区域EMA和非发光区域NEM。像素界定膜PDL可以包括丙烯酸类树脂(polyacrylates resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺类树脂(polyamides resin)、聚酰亚胺类树脂(polyimides rein)、不饱和聚酯类树脂(unsaturated polyesters resin)、聚苯醚类树脂(poly phenylenethers resin)、聚苯硫醚类树脂(polyphenylenesulfides resin)或者苯并环丁烯(benzocyclobutene,BCB)等有机绝缘物质。像素界定膜PDL也可以包括无机物质。
在像素界定膜PDL暴露的像素电极PXE上可以配置有发光层EML。在显示装置1为有机发光显示装置的一实施例中，发光层EML可以包括包含有机物质的有机层。所述有机层包括有机发光层，根据情况，作为辅助发光的辅助层，还可以包括空穴注入层、空穴传输层、电子传输层以及电子注入层中的至少一个。在其他实施例中，当显示装置1为微型LED显示装置、纳米LED显示装置等的情况下，发光层EML可以包括无机半导体之类的无机物质。
在若干实施例中，发光层EML可以具有包括朝厚度方向重叠配置的多个有机发光层和在它们之间配置的电荷生成层的串联(tandem)结构。重叠配置的各个有机发光层也可以发出相同波长的光，也可以发出不同波长的光。各个像素PX的发光层EML中至少一部分层可以与相邻像素PX的同一层分离。
在一实施例中，各个发光层EML发出的光的波长可以按照各个颜色像素PX相同。例如，可以是各个颜色像素PX的发光层EML发出蓝光或者紫外线，后述的颜色控制构造物包括波长转换层WCL，由此按照各个像素PX显示颜色。
在其他实施例中，各个发光层EML发出的光的波长也可以按照各个颜色像素PX，发光波长不同。例如，也可以是第一颜色像素PX的发光层EML发出第一颜色，第二颜色像素PX的发光层EML发出第二颜色，第三颜色像素PX的发光层EML发出第三颜色。
在发光层EML上可以配置有共同电极CME。共同电极CME不仅与发光层EML相接，也可以与像素界定膜PDL的上面相接。
共同电极CME可以不区分各个像素PX进行连接。共同电极CME可以为不区分像素PX而全面配置的全面电极。共同电极CME可以为发光二极管的第二电极，例如阴极电极。
共同电极CME可以包括Li、Ca、LiF/Ca、LiF/Al、Al、Mg、Ag、Pt、Pd、Ni、Au、Nd、Ir、Cr、BaF、Ba或者它们的化合物或者混合物(例如，Ag和Mg的混合物等)之类的功函数小的物质层。共同电极CME还可以包括在所述功函数小的物质层上配置的透明金属氧化物层。
像素电极PXE、发光层EML以及共同电极CME可以构成发光元件(例如，有机发光元件)。在发光层EML发出的光可以通过共同电极CME朝上侧方向出射。
在共同电极CME上部可以配置有薄膜封装构造物170。薄膜封装构造物170可以包括至少一个薄膜封装层。例如，薄膜封装层可以包括第一无机膜171、有机膜172以及第二无机膜173。第一无机膜171以及第二无机膜173各自可以包括硅氮化物((SiNx)、硅氧化物(SiOx)或者硅氮氧化物(SiOxNy)等。有机膜172可以包括丙烯酸类树脂(polyacrylatesresin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺类树脂(polyamidesresin)、聚酰亚胺类树脂(polyimides rein)、不饱和聚酯类树脂(unsaturatedpolyesters resin)、聚苯醚类树脂(poly phenylenethers resin)、聚苯硫醚类树脂(polyphenylenesulfides resin)或者苯并环丁烯(benzocyclobutene,BCB)等有机绝缘物质。
第二显示基板200可以在薄膜封装构造物170上部与其相对地配置。第二显示基板200的第二基板210可以包括透明的物质。第二基板210可以包括玻璃、石英等之类的透明的绝缘物质。第二基板210可以为硬性基板。然而，第二基板210不限于此，第二基板210也可以包括聚酰亚胺等之类的塑料，也可以具有能够弯折、弯曲、折叠或者卷绕的柔性特性。
第二基板210也可以使用与第一基板110相同的基板，然而物质、厚度、透过率等可以不同。例如，第二基板210可以具有比第一基板110高的透过率。第二基板210也可以比第一基板110厚，也可以比第一基板110薄。
在朝向第一基板110的第二基板210的一面上可以沿着像素PX的边界配置有遮光部件BML。遮光部件BML可以与第一显示基板100的像素界定膜PDL重叠，位于非发光区域NEM。遮光部件BML可以包括暴露与发光区域EMA重叠的第二基板210的一面的开口部。遮光部件BML在俯视图上可以形成为格子形状。
遮光部件BML可以构成为包含有机物质。遮光部件BML可以通过吸收外光，降低因外光反射导致的颜色失真。另外，遮光部件BML可以起到防止由发光层EML释放的光侵犯邻接的像素PX的作用。
在一实施例中，遮光部件BML可以吸收全部的可视光波长。遮光部件BML可以包括吸光物质。例如，遮光部件BML可以由作为显示装置1的黑色矩阵使用的物质构成。
在其他实施例中，遮光部件BML也可以在可视光波长中吸收特定波长的光，使其他特定波长的光透过。例如，遮光部件BML可以包括与一个颜色过滤层CFL相同的物质。具体为，遮光部件BML可以由与蓝色颜色过滤层(参考“CFL3”)相同的物质构成。在若干实施例中，遮光部件BML也可以与蓝色颜色过滤层一体形成。另外，遮光部件BML也可以被省略。
在配置有遮光部件BML的第二基板210的一面上可以配置有颜色过滤层CFL。颜色过滤层CFL可以配置在通过遮光部件BML的开口部暴露的第二基板210的一面上。进一步地，颜色过滤层CFL也可以在邻接的遮光部件BML上配置一部分。
颜色过滤层CFL可以包括配置在第一颜色像素PX的第一颜色过滤层CFL1、配置在第二颜色像素PX的第二颜色过滤层CFL2以及配置在第三颜色像素PX的第三颜色过滤层CFL3。各个颜色过滤层CFL可以包括吸收相对应的颜色波长之外的波长的染料或者颜料之类的着色剂(colorant)。可以是第一颜色过滤层CFL1为红色颜色过滤层，第二颜色过滤层CFL2为绿色颜色过滤层，第三颜色过滤层CFL3为蓝色颜色过滤层。图中示出相邻的颜色过滤层CFL在遮光部件BML上彼此隔开配置的情况，然而相邻的颜色过滤层CFL也可以是在遮光部件BML上至少一部分重叠。
在颜色过滤层CFL上可以配置有第一封盖层220。第一封盖层220可以防止从外部侵入水分或者空气等杂质而损伤或者污染颜色过滤层CFL。另外，第一封盖层220可以防止颜色过滤层CFL的着色剂朝其他构成扩散。
第一封盖层220可以与颜色过滤层CFL的一面(图2中为下面)直接相接。第一封盖层220可以由无机物质构成。例如，第一封盖层220可以构成为包括硅氮化物、铝氮化物、锆氮化物、钛氮化物、铪氮化物、钽氮化物、硅氧化物、铝氧化物、钛氧化物、锡氧化物以及硅氮氧化物等。
在第一封盖层220上可以配置有隔壁PTL。隔壁PTL可以位于非发光区域NEM。隔壁PTL可以配置为与遮光部件BML重叠。隔壁PTL可以包括暴露颜色过滤层CFL的开口部。隔壁PTL可以构成为包括光敏性有机物质，然而不限于此。隔壁PTL也可以进一步包括遮光物质。
在隔壁PTL的开口部暴露的空间内可以配置有波长转换层WCL及/或透光层TPL。波长转换层WCL及透光层TPL可以通过将隔壁PTL用作堤岸(bank)的喷墨工艺形成，然而不限于此。
在各个像素PX的发光层EML发出第三颜色的一实施例中，波长转换层WCL可以包括配置在第一颜色像素PX的第一波长转换图案WCL1和配置在第二颜色像素PX的第二波长转换图案WCL2。在第三颜色像素PX可以配置有透光层TPL。
第一波长转换图案WCL1可以包括第一基体树脂BRS1以及配置在第一基体树脂BRS1内的第一波长转换物质WCP1。第二波长转换图案WCL2可以包括第二基体树脂BRS2以及配置在第二基体树脂BRS2内的第二波长转换物质WCP2。透光层TPL可以包括第三基体树脂BRS3以及配置在第三基体树脂BRS3内部的散射体SCP。
第一基体树脂至第三基体树脂BRS1、BRS2、BRS3可以包括透光性有机物质。例如，第一基体树脂至第三基体树脂BRS1、BRS2、BRS3可以构成为包括环氧树脂、丙烯酸类树脂、阳基环(cardo)类树脂或者酰亚胺类树脂等。第一基体树脂至第三基体树脂BRS1、BRS2、BRS3可以全部由相同的物质构成，然而不限于此。
散射体SCP可以为金属氧化物颗粒或者有机颗粒。作为所述金属氧化物，可以示例二氧化钛(TiO2)、二氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或者氧化锡(SnO2)等，作为所述有机颗粒材料，可以示例丙烯酸类树脂或者聚氨酯树脂等。
可以是第一波长转换物质WCP1为将第三颜色转换为第一颜色，第二波长转换物质WCP2为将第三颜色转换为第二颜色的物质。第一波长转换物质WCP1和第二波长转换物质WCP2可以为量子点、量子棒、荧光体等。所述量子点可以包括IV族纳米晶、II-VI族化合物纳米晶、III-V族化合物纳米晶、IV-VI族纳米晶或它们的组合。第一波长转换图案WCL1和第二波长转换图案WCL2还可以包括增加波长转换效率的散射体SCP。
配置在第三颜色像素PX的透光层TPL是在保持从发光层EML入射的第三颜色的光的波长的状态下发生透过。透光层TPL的散射体SCP可以起到调整通过透光层TPL出射的光的出射路径的作用。透光层TPL可以不包括波长转换物质。
在波长转换层WCL、透光层TPL以及隔壁PTL上可以配置有第二封盖层230。第二封盖层230可以由无机物质构成。第二封盖层230可以构成为包括从作为第一封盖层220的物质列举的物质中选择的物质。第二封盖层230和第一封盖层220可以由相同的物质构成，然而不限于此。
在第一显示基板100和第二显示基板200之间可以配置有填充层300。填充层300可以填充第一显示基板100和第二显示基板200之间的空间的同时，起到将它们相互粘合以及结合的作用。填充层300可以配置在第一显示基板100的薄膜封装构造物170和第二显示基板200的第二封盖层230之间。填充层300可以由Si类有机物质、环氧类有机物质等构成，然而不限于此。
以下，详细说明上述显示装置1的电路层CCL。
图3是根据一实施例的显示装置的第一显示基板的电路层的概略配置图。
参考图3，在第一基板110上配置有多个布线。多个布线可以包括扫描线SCL、感测信号线SSL、数据线DTL、基准电压线RVL、第一电源线ELVDL等。
扫描线SCL和感测信号线SSL可以朝第一方向DR1延长。扫描线SCL和感测信号线SSL可以与扫描驱动部SDR连接。扫描驱动部SDR可以包括由电路层CCL构成的驱动电路。扫描驱动部SDR可以配置在第一基板110上的第三非显示区域NDA，然而不限于此，也可以配置在第四非显示区域NDA，或者第三非显示区域NDA和第四非显示区域NDA全部。可以是扫描驱动部SDR与信号连接布线CWL连接，信号连接布线CWL的至少一端部在第一非显示区域NDA及/或第二非显示区域NDA上形成焊盘WPD_CW，与外部装置(图1的“EXD”)连接。
数据线DTL和基准电压线RVL可以朝与第一方向DR1交叉的第二方向DR2延长。第一电源线ELVDL可以包括朝第二方向DR2延长的部分。第一电源线ELVDL还可以包括朝第一方向DR1延长的部分。第一电源线ELVDL可以具有网格结构，然而不限于此。
在数据线DTL、基准电压线RVL和第一电源线ELVDL的至少一端部可以配置有布线焊盘WPD。各个布线焊盘WPD可以配置在非显示区域NDA的焊盘部PDA。在一实施例中，可以是数据线DTL的布线焊盘WPD_DT(以下，称为“数据焊盘”)配置在第一非显示区域NDA的焊盘部PDA，基准电压线RVL的布线焊盘WPD_RV(以下，称为“基准电压焊盘”)和第一电源线ELVDL的布线焊盘WPD_ELVD(以下，称为“第一电源焊盘”)配置在第二非显示区域NDA的焊盘部PDA。作为其他例，也可以是数据焊盘WPD_DT、基准电压焊盘WPD_RV和第一电源焊盘WPD_ELVD全部配置在相同的区域，例如可以配置在第一非显示区域NDA。如上所述，在布线焊盘WPD上可以安装有外部装置(图1的“EXD”)。外部装置EXD可以通过异方性导电膜、超声波接合等安装在布线焊盘WPD上。
第一基板110上的各个像素PX包括像素驱动电路。上述布线可以通过各个像素PX或者其周围，并向各个像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管和电容器。各个像素驱动电路的晶体管和电容器的数量可以变为多样。以下，将像素驱动电路包括三个晶体管和一个电容器的3T1C结构为例子说明像素驱动电路，然而不限于此，也可以应用2T1C结构、7T1C结构、6T1C结构等不同的多种变形像素PX结构。
图4是根据一实施例的显示装置的一像素的等效电路图。
参考图4，根据一实施例的显示装置的各个像素PX除了发光元件EMD之外，包括三个晶体管DTR、STR1、STR2和一个存储用电容器CST。
发光元件EMD通过由驱动晶体管DTR供应的电流发光。发光元件EMD可以由有机发光二极管(organic light emitting diode)、微型发光二极管、纳米发光二极管等构成。
可以是发光元件EMD的第一电极(即，阳极电极)与驱动晶体管DTR的源电极连接，第二电极(即，阴极电极)与供应比第一电源线ELVDL的高电位电压(第一电源电压)低的低电位电压(第二电源电压)的第二电源线ELVSL连接。
驱动晶体管DTR根据栅电极和源电极的电压差，调整从供应第一电源电压的第一电源线ELVDL向发光元件EMD流动的电流。可以是驱动晶体管DTR的栅电极与第一开关晶体管STR1的第一源/漏电极连接，源电极与发光元件EMD的第一电极连接，漏电极与施加第一电源电压的第一电源线ELVDL连接。
第一开关晶体管STR1通过扫描线SCL的扫描信号导通(turn-on)，将数据线DTL与驱动晶体管DTR的栅电极连接。可以是第一开关晶体管STR1的栅电极与扫描线SCL连接，第一源/漏电极与驱动晶体管DTR的栅电极连接，第二源/漏电极与数据线DTL连接。
第二开关晶体管STR2通过感测信号线SSL的感测信号导通，将基准电压线RVL与驱动晶体管DTR的源电极连接。可以是第二开关晶体管STR2的栅电极与感测信号线SSL连接，第一源/漏电极与基准电压线RVL连接，第二源/漏电极与驱动晶体管DTR的源电极连接。
在一实施例中，可以是第一开关晶体管STR1以及第二开关晶体管STR2各自的第一源/漏电极为源电极，第二源/漏电极为漏电极，然而不限于此，也可以是与此相反的情况。
电容器CST形成在驱动晶体管DTR的栅电极和源电极之间。存储用电容器CST存储驱动晶体管DTR的栅极电压和源极电压的差电压。
驱动晶体管DTR和第一开关晶体管STR1以及第二开关晶体管STR2可以由薄膜晶体管(thin film transistor)形成。另外，图3中将驱动晶体管DTR和第一开关晶体管STR1以及第二开关晶体STR2为N型MOSFET(Metal Oxide Semiconductor Field EffectTransistor；金属氧化物半导体场效应晶体管)的情况为中心进行了说明，然而不限于此。即，也可以是驱动晶体管DTR和第一开关晶体管STR1以及第二开关晶体管STR2为P型MOSFET，或者一部分为N型MOSFET，另一部分为P型MOSFET。
图5是根据一实施例的显示装置的第一显示基板的截面图，图6是从上面观察图5的A区域的放大俯视图，图7是放大图5的A区域的截面图。图5中示出显示区域DPA的一部分。作为显示区域DPA的截面，表示像素的晶体管区域TRR的截面。对于图5的晶体管区域TRR，示出配置有三个晶体管中第一开关晶体管STR1和驱动晶体管DTR的区域。图5中以第一显示基板100的电路层CCL为主，在层叠结构上仅示出到像素界定膜PDL为止。
参考图5，电路层CCL包括配置在第一基板110上的半导体层150a、150b、多个导电层以及多个绝缘层。半导体层150a、150b可以包括氧化物半导体。多个导电层可以包括下部金属层120、栅极导电层130以及像素电极PXE。多个绝缘层可以包括缓冲层161、栅极绝缘膜162、层间绝缘膜163、过孔层165以及像素界定膜PDL。
具体为，在第一基板110上可以配置有下部金属层120以及数据线DTL。下部金属层120可以为起到从外光保护驱动晶体管DTR的第一半导体层150a的作用的遮光层。下部金属层120具有图案化的形状。下部金属层120可以配置在晶体管区域TRR。作为一例，下部金属层120可以配置在驱动晶体管DTR的下部。下部金属层120可以配置为在下部至少覆盖上部的驱动晶体管DTR的第一半导体层150a的沟道区域，进一步地，可以配置为覆盖整个第一半导体层150a。下部金属层120可以通过第一接触孔CNT1、第二接触孔CNT2、第一通孔VIA1以及第二通孔VIA2与驱动晶体管DTR的第一半导体层150a电连接，从而起到抑制驱动晶体管DTR的电压改变的作用。
数据线DTL可以配置在晶体管区域TRR的外部。作为一例，数据线DTL可以与开关晶体管STR邻接配置。数据线DTL可以通过第三接触孔CNT3、第四接触孔CNT4、第三通孔VIA3以及第四通孔VIA4与开关晶体管STR的第二半导体层150b电连接，从而起到向开关晶体管STR传递数据信号的作用。下部金属层120和数据线DTL可以由钛层和铜层层叠的Ti/Cu双重膜构成，然而不限于此。
在下部金属层120和数据线DTL上可以配置有缓冲层161。缓冲层161可以配置为覆盖形成有下部金属层120和数据线DTL的第一基板110的全面。缓冲层161可以包括硅氮化物、硅氧化物或者硅氮氧化物等。在一实施例中，缓冲层161可以包括SiNx/SiOX的双重膜。
在缓冲层161上可以配置有第一半导体层150a以及第二半导体层150b。第一半导体层150a配置在晶体管区域TRR，构成驱动晶体管DTR的沟道，第二半导体层150b配置在晶体管区域TRR，构成开关晶体管STR的沟道。第一半导体层150a以及第二半导体层150b可以构成为包括氧化物半导体。所述氧化物半导体可以包括例如含有铟、锌、镓、锡、钛、铝、铪(Hf)、锆(Zr)、镁(Mg)等的二元化合物(ABx)、三元化合物(ABxCy)、四元化合物(ABxCyDz)。在一实施例中，第一半导体层150a以及第二半导体层150b可以构成为包括IGZO(Indiumtin zinc oxide；铟锡锌氧化物)。
在第一半导体层150a以及第二半导体层150b上可以配置有栅极绝缘膜162。栅极绝缘膜162可以形成为与后述的栅极导电层130相同的图案。栅极绝缘膜162的侧壁可以与栅极导电层130的侧壁大体上整齐排列，然而不限于此。栅极绝缘膜162可以包括硅化合物、金属氧化物等。例如，栅极绝缘膜162可以包括硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等。在一实施例中，栅极绝缘膜162可以构成为包括SiOx膜。
在栅极绝缘膜162上可以配置有栅极导电层130。驱动晶体管DTR的第一栅电极131以及开关晶体管STR的第二栅电极132可以由栅极导电层130构成。除此之外，上述扫描线SCL可以由栅极导电层130构成。
栅极导电层130也可以由单层膜构成，也可以由多层膜构成。例如，栅极导电层130除了栅极主金属层131a之外，还可以包括配置在栅极主金属层131a下部的栅极基底层131b。栅极基底层131b以及栅极主金属层131a可以全部由导电性物质构成。栅极基底层131b以及栅极主金属层131a可以通过一个掩膜工艺完成图案化。在一实施例中，所述各个构成层的侧壁可以彼此整齐排列。在若干实施例中，在构成栅极导电层130的层中，位于上部的层相比位于下部的层，其侧壁可以不朝外侧突出。即，栅极导电层130可以不包括上部层突出的尖端结构。在如上所述实施例中，位于栅极导电层130的下部的层的侧壁相对于位于上部的层的侧壁，可以具有整齐排列或者朝外侧突出的关系。在朝厚度方向重叠的栅极导电层130的各个构成层之间可以不夹杂绝缘层。
栅极基底层131b可以起到有助于栅极主金属层131a的粘附力之类的成膜性，或者防止反应性物质从下部的栅极绝缘膜162进入到栅极主金属层131a的作用。另外，可以防止构成栅极主金属层131a的物质(例如，铜)向邻接的下部膜侧扩散。栅极基底层131b可以包括钛(Ti)、钽(Ta)、钙(Ca)、铬(Cr)、镁(Mg)、镍(Ni)等物质，然而不限于此。
栅极主金属层131a起到传递信号的主要作用，可以由低电阻物质构成。栅极主金属层131a可以具有比栅极基底层131b更厚的厚度，由更低电阻的物质构成。栅极主金属层131a可以包括铜(Cu)、钼(Mo)、铝(Al)、银(Ag)等物质，然而不限于此。
在一实施例中，栅极导电层130可以包括含有钛的栅极基底层131b以及含有铜的栅极主金属层131a。即，栅极导电层130可以包括Ti/Cu双重膜。
在栅极导电层130上可以配置有层间绝缘膜163。层间绝缘膜163可以包括硅氧化物、硅氮化物、硅氮氧化物、铪氧化物、铝氧化物、钛氧化物、钽氧化物、锌氧化物等无机绝缘物质。在一实施例中，层间绝缘膜163可以构成为包括SiON。为了方便说明，图中示例了层间绝缘膜163的上面为平坦的情况，由无机物质构成的层间绝缘膜163也可以具有反映下部的台阶的表面形状。
在层间绝缘膜163可以配置有暴露下部金属层120的第一接触孔CNT1、暴露第一半导体层150a的一部分的第二接触孔CNT2、暴露数据线DTL的第三接触孔CNT3、暴露第二半导体层150b的一部分的第四接触孔CNT4、暴露第二半导体层150b的另一部分的第五接触孔CNT5以及暴露第一栅电极131的第六接触孔CNT6。可以是第一接触孔CNT1贯穿配置在层间绝缘膜163下部的缓冲层161暴露下部金属层120，第六接触孔CNT6贯穿配置在层间绝缘膜163下部的缓冲层161暴露数据线DTL。
在层间绝缘膜163上可以配置有过孔层165。过孔层165可以配置为覆盖层间绝缘膜163的上面。过孔层165可以包括丙烯酸类树脂(polyacrylates resin)、环氧树脂(epoxyresin)、酚醛树脂(phenolic resin)、聚酰胺类树脂(polyamides resin)、聚酰亚胺类树脂(polyimides rein)、不饱和聚酯类树脂(unsaturated polyesters resin)、聚苯醚类树脂(poly phenylenethers resin)、聚苯硫醚类树脂(polyphenylenesulfides resin)或者苯并环丁烯(benzocyclobutene,BCB)等有机绝缘物质。过孔层165还可以包括光敏性物质，然而不限于此。在一实施例中，过孔层165可以构成为包括聚酰亚胺。
在过孔层165可以配置有暴露第一接触孔CNT1的第一通孔VIA1、暴露第二接触孔CNT2的第二通孔VIA2、暴露第三接触孔CNT3的第三通孔VIA3、暴露第四接触孔CNT4的第四通孔VIA4、暴露第五接触孔CNT5的第五通孔VIA5以及暴露第六接触孔CNT6的第六通孔VIA6。
第一接触孔CNT1至第六接触孔CNT6各自可以与第一通孔VIA1至第六通孔VIA6各自重叠。具体为，第一通孔VIA1可以与第一接触孔CNT1重叠。第一接触孔CNT1可以完全重叠在第一通孔VIA1。第二通孔VIA2可以与第二接触孔CNT2重叠。第二接触孔CNT2可以完全重叠在第二通孔VIA2。第三通孔VIA3可以与第三接触孔CNT3重叠。第三接触孔CNT3可以完全重叠在第三通孔VIA3。第四通孔VIA4可以与第四接触孔CNT4重叠。第四接触孔CNT4可以完全重叠在第四通孔VIA4。第五通孔VIA5可以与第五接触孔CNT5重叠。第五接触孔CNT5可以完全重叠在第五通孔VIA5。第六通孔VIA6可以与第六接触孔CNT6重叠。第六接触孔CNT6可以完全重叠在第六通孔VIA6。
其中，第一接触孔CNT1至第六接触孔CNT6各自完全重叠在第一通孔VIA1至第六通孔VIA6可以是围绕被重叠各个通孔的各个接触孔周围的层间绝缘膜163的上面被暴露的结构。
具体为，参考图6以及图7，可以在过孔层165配置第一通孔VIA1，在层间绝缘膜163配置第一接触孔CNT1。与第一通孔VIA1重叠的第一接触孔CNT1可以通过第一通孔VIA1暴露。层间绝缘膜163可以包括通过第一通孔VIA1暴露且与过孔层165相对的第一上面SF1。围绕第一接触孔CNT1周围的层间绝缘膜163的第一上面SF1和第一接触孔CNT1可以通过第一通孔VIA1暴露。
另外，第一通孔VIA1的内周面INS1和第一接触孔CNT1的内周面INS2可以彼此不相接而彼此隔开配置。在第一通孔VIA1的内周面INS1和第一接触孔CNT1的内周面INS2之间可以配置有层间绝缘膜163的第一上面SF1。层间绝缘膜163的第一上面SF1可以为第一通孔VIA1中与过孔层165不重叠的一面。层间绝缘膜163可以包括与过孔层165相接的第二上面SFF1。在第一通孔VIA1和第一接触孔CNT1重叠的区域中，可以在过孔层165和层间绝缘膜163之间形成台阶。
在过孔层165和层间绝缘膜163彼此接触的界面，即层间绝缘膜163的第一上面SF1中，可以形成为第一通孔VIA1的直径d1大于第一接触孔CNT1的直径d2。在第一通孔VIA1和第一接触孔CNT1重叠的结构中，在与过孔层165和层间绝缘膜163彼此接触的界面相同的平面上，可以形成为第一通孔VIA1的直径d1大于第一接触孔CNT1的直径d2，由此配置为在平面上第一接触孔CNT1完全重叠在第一通孔VIA1内。
像素电极PXE可以与过孔层165的上面、第一通孔VIA1的内周面INS1、层间绝缘膜163的第一上面SF1、第一接触孔CNT1的内周面INS2相接配置。即，像素电极PXE与由第一通孔VIA1暴露的层间绝缘膜163的第一上面SF1相接，由此沿着第一通孔VIA1和第一接触孔CNT1形成的像素电极PXE的台阶覆盖率(step coverage)形成为良好，可以防止发生短路。
第一通孔VIA1的内周面INS1可以具有与层间绝缘膜163的第二上面SFF1所构成的第一倾斜角度θ1。第一接触孔CNT1的内周面INS2可以具有与缓冲层161的上面SF2所构成的第二倾斜角度θ2。其中，第一倾斜角度θ1可以小于第二倾斜角度θ2。由此，沿着第一通孔VIA1和第一接触孔CNT1形成的像素电极PXE的台阶覆盖率形成为良好，可以防止发生短路。第一倾斜角度θ1可以为30度以上且不足60度，第二倾斜角度θ2可以为60度以上且80度以下。
上述图6以及图7中举出第一通孔VIA1和与第一通孔VIA1重叠的第一接触孔CNT1进行了说明，然而一实施例不限于此。一实施例也可以在第二通孔VIA2和与第二通孔VIA2重叠的第二接触孔CNT2之间呈现上述结构，不限于此，也可以在第三通孔VIA3和与第三通孔VIA3重叠的第三接触孔CNT3、第四通孔VIA4和与第四通孔VIA4重叠的第四接触孔CNT4、第五通孔VIA5和与第五通孔VIA5重叠的第五接触孔CNT5以及第六通孔VIA6和与第六通孔VIA6重叠的第六接触孔CNT6之间呈现相同的结构。
一方面，过孔层165可以具有0.1至2nm的表面粗糙度。在过孔层165紧上面可以配置有上述像素电极PXE。如果过孔层165具有表面粗糙度，则由于形成在其表面的像素电极PXE也沿着过孔层165的表面形成，因此像素电极PXE的表面粗糙度也变大。像素电极PXE的表面粗糙度变大，则光被反射及/或扩散而可以降低光效率。因此，通过过孔层165具有0.1至2nm的表面粗糙度，从而可以防止光效率降低。
再次参考图5，在过孔层165上可以配置有透明导电层190。像素电极PXE、第一桥接电极BRE1以及第二桥接电极BRE2可以由透明导电层190构成。构成像素电极PXE、第一桥接电极BRE1以及第二桥接电极BRE2的物质如参考图2所述。在一实施例中，像素电极PXE、第一桥接电极BRE1以及第二桥接电极BRE2可以构成为包括ITO/Ag/ITO三重膜。
像素电极PXE可以与晶体管区域TRR重叠，然而不限于此。像素电极PXE可以通过贯穿过孔层165的第一通孔VIA1以及贯穿层间绝缘膜163和缓冲层161的第一接触孔CNT1与下部金属层120连接，通过贯穿过孔层165的第二通孔VIA2以及贯穿层间绝缘膜163的第二接触孔CNT2与驱动晶体管DTR的第一半导体层150a的一部分连接。
第一桥接电极BRE1可以与像素电极PXE隔开而一部分与晶体管区域TRR重叠，另一部分与晶体管区域TRR不重叠。第一桥接电极BRE1可以通过贯穿过孔层165的第三通孔VIA3以及贯穿层间绝缘膜163和缓冲层161的第三接触孔CNT3与数据线DTL连接，通过贯穿过孔层165的第四通孔VIA4以及贯穿层间绝缘膜163的第四接触孔CNT4与开关晶体管STR的第二半导体层150b的一部分连接。可以是与第三通孔VIA3重叠的第一桥接电极BRE1的一部分与晶体管区域TRR不重叠，与第四通孔VIA4重叠的第一桥接电极BRE1的另一部分与晶体管区域TRR重叠。
第二桥接电极BRE2可以与像素电极PXE以及第一桥接电极BRE1隔开而与晶体管区域TRR重叠配置。第二桥接电极BRE2可以通过贯穿过孔层165的第五通孔VIA5以及贯穿层间绝缘膜163的第五接触孔CNT5与开关晶体管STR的第二半导体层150b的另一部分连接，通过贯穿过孔层165的第六通孔VIA6以及贯穿层间绝缘膜163的第六接触孔CNT6与驱动晶体管DTR的第一栅电极131连接。
在像素电极PXE上可以配置有像素界定膜PDL。构成像素界定膜PDL的物质如参考图2所述。在一实施例中，像素界定膜PDL可以构成为包括聚酰亚胺。
像素界定膜PDL可以配置为与像素电极PXE的边缘部位重叠。像素界定膜PDL可以重叠在第一通孔VIA1至第六通孔VIA6上配置。像素界定膜PDL可以完全填充第一通孔VIA1至第六通孔VIA6的内部空间。像素界定膜PDL也可以配置在没有形成有像素电极PXE的过孔层165上。
在像素电极PXE上可以配置有发光层EML。在发光层EML上可以配置有共同电极CME。对于发光层EML和共同电极CME的说明与上述图2相同，因此省略重复的说明。
如上所述，根据一实施例的显示装置，通过利用硬掩膜层，从而无需用于形成多个通孔和多个接触孔的另外的掩膜工艺。因此，可以减少掩膜工艺，可以改善工艺效率。另外，通过利用硬掩膜层，从而可以防止干蚀刻工艺时过孔层的表面粗糙度增加，可以改善光效率。另外，通过在通孔和接触孔之间形成台阶或者使倾斜角形成为不同，从而在后续工艺中，容易沉积透明导电层，可以防止透明导电层发生短路。
图8是根据另一实施例的显示装置的第一显示基板的截面图，图9是放大图8的B区域的截面图，图10是从上面观察图9的俯视图。以下对与上述图5至图7中说明的一实施例有差异的通孔和接触孔重叠的区域的过孔层和层间绝缘膜进行说明，对于剩余的相同的构成，省略说明。
参考图8至图10，第一接触孔CNT1至第六接触孔CNT6各自可以与第一通孔VIA1至第六通孔VIA6重叠，可以完全重叠。
具体为，可以在过孔层165配置有第一通孔VIA1，在层间绝缘膜163配置有第一接触孔CNT1。与第一通孔VIA1重叠的第一接触孔CNT1可以通过第一通孔VIA1暴露。第一通孔VIA1的内周面INS1和第一接触孔CNT1的内周面INS2可以彼此相接。在与过孔层165和层间绝缘膜163彼此接触的界面相同的平面上，可以形成为第一通孔VIA1的直径d1与第一接触孔CNT1的直径d2相同。
另外，第一通孔VIA1的内周面INS1的第一倾斜角度θ1可以小于第一接触孔CNT1的内周面INS2的第二倾斜角度θ2。第一倾斜角度θ1可以为30度以上且不足60度，第二倾斜角度θ2可以为60度以上且80度以下。
如上所述，可以形成为第一通孔VIA1的内周面INS1和第一接触孔CNT1的内周面INS2彼此相接，第一通孔VIA1的内周面INS1的第一倾斜角度θ1小于第一接触孔CNT1的内周面INS2的第二倾斜角度θ2。因此，像素电极PXE可以与第一通孔VIA1的内周面INS1和第一接触孔CNT1的内周面INS2相接而台阶覆盖率形成为良好，可以防止发生短路。
上述图9以及图10中举出第一通孔VIA1和与第一通孔VIA1重叠的第一接触孔CNT1进行了说明，然而其他实施例不限于此。其他实施例也可以在第二通孔VIA2和与第二通孔VIA2重叠的第二接触孔CNT2之间呈现上述结构，不限于此，也可以在第三通孔VIA3和与第三通孔VIA3重叠的第三接触孔CNT3、第四通孔VIA4和与第四通孔VIA4重叠的第四接触孔CNT4、第五通孔VIA5和与第五通孔VIA5重叠的第五接触孔CNT5以及第六通孔VIA6和与第六通孔VIA6重叠的第六接触孔CNT6之间呈现相同的结构。
另外，过孔层165可以具有0.1至2nm的表面粗糙度。在过孔层165紧上面可以配置有上述像素电极PXE。如果过孔层165具有表面粗糙度，则由于形成在其表面的像素电极PXE也沿着过孔层165的表面形成，因此像素电极PXE的表面粗糙度也变大。像素电极PXE的表面粗糙度变大，则光被反射及/或扩散而可能降低光效率。因此，通过过孔层165具有0.1至2nm的表面粗糙度，从而可以防止光效率降低。
以下，说明所述显示装置的制造方法。
图11至图19是按照各个工艺示出图5的显示装置的制造方法的截面图。
参考图11，首先在第一基板110上形成图案化的下部金属层120以及数据线DTL。图案化的下部金属层120以及数据线DTL可以通过掩膜工艺形成。例如，可以在第一基板110上全面沉积下部金属层用物质层之后，通过光刻工艺形成图案，从而如图11所示，形成下部金属层120以及数据线DTL。
接着，参考图12，在形成有下部金属层120以及数据线DTL的第一基板110的全面形成缓冲层161。接着，在缓冲层161上形成第一半导体层150a以及第二半导体层150b。第一半导体层150a以及第二半导体层150b可以通过掩膜工艺形成。例如，可以在缓冲层161上全面沉积氧化物半导体之后，通过光刻工艺形成图案，从而如图12所示，形成第一半导体层150a以及第二半导体层150b。
接着，参考图13，在形成有第一半导体层150a以及第二半导体层150b的缓冲层161上形成图案化的栅极绝缘膜162和图案化的栅极导电层130。图案化的栅极导电层130包括与第一半导体层150a重叠的第一栅电极131以及与第二半导体层150b重叠的第二栅电极132。图案化的栅极绝缘膜162和栅极导电层130可以通过一个掩膜工艺形成。具体为，在形成有第一半导体层150a以及第二半导体层150b的缓冲层161上全面沉积栅极绝缘膜用物质层。接着，在栅极绝缘膜用物质层上沉积第一栅极导电金属层用物质层以及第二栅极导电金属层用物质层。接着，在第二栅极导电金属层用物质层上涂布光刻胶层，通过曝光以及显影形成光刻胶图案之后，将其用作蚀刻掩膜依次蚀刻第一栅极导电金属层用物质层、第二栅极导电金属层用物质层以及栅极绝缘膜用物质层。然后，将光刻胶图案利用剥离或者灰化工艺进行去除。以上示例出到图案化栅极绝缘膜162为止，将光刻胶图案用作蚀刻掩膜的情况，然而也可以是图案化的上级层作为用于蚀刻下级层的硬掩模来使用。该情况下，光刻胶图案可以与硬掩模一起用作蚀刻掩膜。作为其他例，也可以是形成硬掩模之后，去除光刻胶图案，将所述硬掩模用作蚀刻掩膜，蚀刻下级层。
接着，参考图14，在形成有栅极导电层130的缓冲层161上依次层叠层间绝缘膜163以及过孔层165。然后，在过孔层165上形成图案化的硬掩模层HDM。图案化的硬掩模层HDM可以通过掩膜工艺形成。例如，可以在过孔层165上全面沉积硬掩模用物质层之后，通过光刻工艺形成图案，从而如图14所示，形成图案化的硬掩模层HDM。在一实施例中，硬掩模层HDM可以包括铟锡氧化物(Indium-Tin-Oxide:ITO)、铟锌氧化物(Indium-Zinc-Oxide:IZO)、铟镓锌氧化物(Indium-Gallium-Zinc-Oxide,IGZO)、氧化铝(Aluminum Oxide:AlOx)、氧化锆(Zirconium Oxide:ZrOx)、氧化铪(Hafnuim Oxide:HfOx)等金属氧化物。然而，硬掩模层HDM在过孔层、层间绝缘膜及/或缓冲层的蚀刻工艺时，只要是蚀刻率低的材料就可以使用。在一实施例中，硬掩模层HDM可以由IZO形成。
接着，参考图15，将图案化的硬掩模层HDM用作蚀刻掩膜，在过孔层165形成第一通孔VIA1至第六通孔VIA6。第一通孔VIA1至第六通孔VIA6可以是将图案化的硬掩模层HDM用作蚀刻掩膜并通过干蚀刻(dry etching)工艺形成。例如，将形成有图案化的硬掩模层HDM的过孔层165干蚀刻，从而形成各自暴露下部的层间绝缘膜163的一部分的第一通孔VIA1至第六通孔VIA6。干蚀刻工艺可以是各向同性蚀刻，通过在反应气体中包括氟气(F)和氧气(O2)来执行。第一通孔VIA1至第六通孔VIA6各自可以通过各向同性蚀刻形成为朝图案化的硬掩模层HDM下部具有底切(undercut)形状。底切程度，即通孔的内周面从硬掩模层HDM的一侧隔开的距离可以通过调整干蚀刻工艺的压力和功率而形成为不同。因此，可以形成图15所示的第一通孔VIA1至第六通孔VIA6。
在本步骤中，图案化的硬掩模层HDM从干蚀刻工艺中保护过孔层165，从而可以防止过孔层165的表面粗糙度增加。
接着，参考图16，在将图案化的硬掩模层HDM用作蚀刻掩膜并通过第一通孔VIA1至第六通孔VIA6暴露的层间绝缘膜163形成第一接触孔CNT1至第六接触孔CNT6。具体为，第一接触孔CNT1可以是通过蚀刻由第一通孔VIA1暴露的层间绝缘膜163以及缓冲层161来形成，暴露下部金属层120。第二接触孔CNT2可以是通过蚀刻由第二通孔VIA2暴露的层间绝缘膜163来形成，暴露第一半导体层150a的一部分。第三接触孔CNT3可以是通过蚀刻由第三通孔VIA3暴露的层间绝缘膜163以及缓冲层161来形成，暴露数据线DTL。第四接触孔CNT4可以是通过蚀刻由第四通孔VIA4暴露的层间绝缘膜163来形成，暴露第二半导体层150b的一部分。第五接触孔CNT5可以是通过蚀刻由第五通孔VIA5暴露的层间绝缘膜163来形成，暴露第二半导体层150b的另一部分。第六接触孔CNT6可以是通过蚀刻由第六通孔VIA6暴露的层间绝缘膜163来形成，暴露第一栅电极131。
上述第一接触孔CNT1至第六接触孔CNT6可以是将图案化的硬掩模层HDM用作蚀刻掩膜并通过干蚀刻工艺形成。例如，通过将朝图案化的硬掩模层HDM下部暴露的层间绝缘膜163及/或缓冲层161进行干蚀刻，从而形成第一接触孔CNT1至第六接触孔CNT6。干蚀刻工艺是各向异性蚀刻，通过在反应气体中增加氟气(F)的含量，降低氧气(O2)的含量来执行。第一接触孔CNT1至第六接触孔CNT6各自可以是通过调整蚀刻工艺条件，例如各向异性蚀刻、反应气体、压力、功率等，从而蚀刻层间绝缘膜163及/或缓冲层161。
由于上述各向异性蚀刻的特性，第一接触孔CNT1至第六接触孔CNT6是蚀刻与硬掩模层HDM的一侧整齐排列的层间绝缘膜163的区域。因此，如图16所示，第一通孔VIA1的内周面INS1和第一接触孔CNT1的内周面INS2可以彼此不相接而彼此隔开配置。即，可以在第一通孔VIA1和第一接触孔CNT1重叠的区域中，在过孔层165和层间绝缘膜163之间形成台阶。另外，在与过孔层165和层间绝缘膜163彼此接触的界面相同的平面上，可以形成为第一通孔VIA1的直径大于第一接触孔CNT1的直径。由于过孔层165和层间绝缘膜163的阶梯式台阶，在后续工艺中沉积透明导电层时，可以提高台阶覆盖率(step coverage)。
另外，可以通过形成第一通孔VIA1至第六通孔VIA6以及第一接触孔CNT1至第六接触孔CNT6的步骤，将第一通孔VIA1的内周面INS1的第一倾斜角度θ1形成为小于第一接触孔CNT1的内周面INS2的第二倾斜角度θ2，由此提高后续工艺中沉积的透明导电层的台阶覆盖率。
在本步骤中，图案化的硬掩模层HDM从干蚀刻工艺中保护过孔层165，从而可以防止过孔层165生成表面粗糙度。
接着，参考图17，将图案化的硬掩模层HDM进行剥离来去除。图案化的硬掩模层HDM可以通过湿蚀刻或者干蚀刻工艺来去除。
在本实施例中，利用硬掩模层HDM形成贯穿过孔层165、层间绝缘膜163以及缓冲层161的第一通孔VIA1至第六通孔VIA6以及第一接触孔CNT1至第六接触孔CNT6，从而无需进一步的掩膜工艺，因此可以改善工艺效率。
接着，参考图18，在过孔层165上形成图案化的像素电极PXE、第一桥接电极BRE1以及第二桥接电极BRE2。图案化的像素电极PXE、第一桥接电极BRE1以及第二桥接电极BRE2可以通过掩膜工艺形成。例如，在过孔层165上全面沉积透明导电层用物质层。在所述沉积过程中，透明导电层用物质层可以沉积至第一通孔VIA1至第六通孔VIA6以及第一接触孔CNT1至第六接触孔CNT6内部，从而各自与下部金属层120、第一半导体层150a、第一栅电极131、第二半导体层150b以及数据线DTL连接。
具体为，像素电极PXE可以通过第一通孔VIA1以及第一接触孔CNT1与下部金属层120连接，通过第二通孔VIA2以及第二接触孔CNT2与第一半导体层150a的一部分连接。第一桥接电极BRE1可以通过第三通孔VIA3以及第三接触孔CNT3与数据线DTL连接，通过第四通孔VIA4以及第四接触孔CNT4与第二半导体层150b的一部分连接。第二桥接电极BRE2可以通过第五通孔VIA5以及第五接触孔CNT5与第二半导体层150b的另一部分连接，通过第六通孔VIA6以及第六接触孔CNT6与第一栅电极131连接。
接着，在透明导电层用物质层上涂布光刻胶层，通过曝光以及显影形成光刻胶图案之后，将其用作蚀刻掩膜来蚀刻透明导电层用物质层。然后，将光刻胶图案利用剥离或者灰化工艺进行去除，从而完成图18所示的图案化的像素电极PXE、第一桥接电极BRE1以及第二桥接电极BRE2。
接着，参考图19，在形成有像素电极PXE、第一桥接电极BRE1以及第二桥接电极BRE2的过孔层165上形成图案化的像素界定膜PDL。像素界定膜PDL可以构成为包括例如含有光敏性物质的有机物质。该情况下，图案化的像素界定膜PDL可以是涂布像素界定膜PDL用有机物质层之后，通过曝光以及显影来形成。
接着，在形成有像素界定膜PDL的第一基板110上形成发光层EML。发光层EML可以是利用精细金属掩膜(Fine Metal Mask,FMM)形成为图案形状。在形成有发光层EML的第一基板110上形成共同电极CME。共同电极CME可以形成为通过开放式掩膜(Open Mask)至少覆盖第一基板110的显示区域。
如上所述，根据本实施例，通过利用硬掩膜层HDM，从而无需用于形成多个通孔和多个接触孔的另外的掩膜工艺。因此，可以减少掩膜工艺，可以改善工艺效率。另外，通过利用硬掩膜层HDM，从而可以防止干蚀刻工艺时过孔层165的表面粗糙度增加，可以改善光效率。
以下说明其他实施例。在以下实施例中，对于与之前已经说明过的相同的构成，省略重复说明或者进行简单化，并以差异点为主进行说明。
图20至图24是图8的显示装置的制造方法的各个工艺的截面图。
在第一基板110上形成图案化的下部金属层120、图案化的数据线DTL、缓冲层161、图案化的第一半导体层150a和第二半导体层150b、图案化的栅极绝缘膜162、图案化的第一栅电极131和第二栅电极132、层间绝缘膜163以及过孔层165的过程与图11至图14的实施例相同。
接着，参考图20，在过孔层165上形成光刻胶图案PR。本实施例的光刻胶图案PR在代替图14的硬掩模层HDM的点上不同。
接着，参考图21，将光刻胶图案PR用作蚀刻掩膜，在过孔层165形成第一通孔VIA1至第六通孔VIA6。在本实施例中，为了形成第一通孔VIA1至第六通孔VIA6而进行干蚀刻工艺时，将光刻胶图案PR和过孔层165的选择比调整为约0.8至1，执行各向异性蚀刻。由此，光刻胶图案PR的一侧可以与形成有通孔VIA1～VIA6的过孔层165的一侧相接。通过干蚀刻工艺而光刻胶图案PR的大小变小。
接着，参考图22，将光刻胶图案PR用作蚀刻掩膜，在层间绝缘膜163及/或缓冲层161形成第一接触孔CNT1至第六接触孔CNT6。在本实施例中，为了形成第一接触孔CNT1至第六接触孔CNT6而进行干蚀刻工艺时，将光刻胶图案PR和过孔层165的选择比调整为约0.7至1.3，执行各向异性蚀刻。由此，通孔VIA1～VIA6的内周面可以与接触孔CNT1～CNT6的内周面相接。通过干蚀刻工艺而光刻胶图案PR的大小变小。
接着，参考图23，将光刻胶图案PR通过剥离或者灰化工艺去除。
通过上述工艺，如图9所示，第一通孔VIA1的内周面INS1和第一接触孔CNT1的内周面INS2可以彼此相接。另外，通过将第一通孔VIA1的内周面INS1的第一倾斜角度θ1形成为小于第一接触孔CNT1的内周面INS2的第二倾斜角度θ2，从而可以在第一通孔VIA1和第一接触孔CNT1容易沉积像素电极PXE。
然后，参考图24，与上述实施例相同，在过孔层165上形成像素电极PXE、第一桥接电极BRE1、第二桥接电极BRE2、像素界定膜PDL。接着，在像素电极PXE上形成发光层EML，在发光层EML以及像素界定膜PDL上形成共同电极CME。
如上所述，根据本实施例，通过利用光刻胶图案PR，从而无需用于形成多个通孔和多个接触孔的另外的掩膜工艺。因此，可以减少掩膜工艺，可以改善工艺效率。另外，通过利用光刻胶图案PR，从而可以防止干蚀刻工艺时过孔层165的表面粗糙度增加，可以改善光效率。另外，通过在通孔和接触孔之间形成台阶或者使倾斜角形成为不同，从而在后续工艺中，容易沉积透明导电层，可以防止发生短路。
以上参考附图说明了本发明的实施例，然而本发明所属技术领域中具有通常知识的人应理解在不改变本发明的技术思想或者必要特征的情况下可以实施为其他具体形态。因此，应理解以上叙述的实施例在所有面上属于示例，并不用于限定。

Claims (20)

1.一种显示装置，其中，包括：
下部金属层，配置在基板上；
缓冲层，配置在所述下部金属层上；
第一半导体层，配置在所述缓冲层上；
栅极绝缘膜，配置在所述第一半导体层上；
第一栅电极，配置在与所述第一半导体层重叠的所述栅极绝缘膜上；
层间绝缘膜，配置在所述第一栅电极上，覆盖所述第一栅电极；
过孔层，配置在所述层间绝缘膜上；
像素电极，配置在所述过孔层上，与所述第一半导体层的一部分连接；
发光层，配置在所述像素电极上；以及
共同电极，配置在所述发光层上，
所述像素电极通过贯穿所述缓冲层和所述层间绝缘膜的第一接触孔以及贯穿所述过孔层的第一通孔与所述下部金属层连接，通过贯穿所述层间绝缘膜的第二接触孔以及贯穿所述过孔层的第二通孔与所述第一半导体层的一部分连接，
所述层间绝缘膜包括在所述第一通孔与所述过孔层不重叠的第一上面，
所述像素电极与所述第一通孔的内周面、所述层间绝缘膜的第一上面以及所述第一接触孔的内周面相接。
2.根据权利要求1所述的显示装置，其中，
所述第一接触孔与所述第一通孔重叠，所述第二接触孔与所述第二通孔重叠。
3.根据权利要求2所述的显示装置，其中，
所述第一通孔暴露围绕所述第一接触孔周围的所述层间绝缘膜的所述第一上面。
4.根据权利要求3所述的显示装置，其中，
在与所述过孔层和所述层间绝缘膜相连的界面相同的平面上，所述第一通孔的直径大于所述第一接触孔的直径。
5.根据权利要求1所述的显示装置，其中，
所述层间绝缘膜包括与所述过孔层相接的第二上面，
所述第一通孔的内周面具有所述第一通孔的内周面和所述层间绝缘膜的所述第二上面之间的第一倾斜角度，
所述第一接触孔的内周面具有所述第一接触孔的内周面和所述层间绝缘膜的所述第二上面之间的第二倾斜角度，
所述第一倾斜角度小于所述第二倾斜角度。
6.根据权利要求5所述的显示装置，其中，
所述第一倾斜角度为30度以上且不足60度。
7.根据权利要求1所述的显示装置，其中，
所述过孔层的表面粗糙度为0.1至2nm。
8.根据权利要求1所述的显示装置，其中，所述显示装置还包括：
数据线，在所述基板上配置在所述基板和所述缓冲层之间；以及
第一桥接电极，配置在所述过孔层上。
9.根据权利要求8所述的显示装置，其中，所述显示装置还包括：
第二半导体层，在所述缓冲层上与所述第一半导体层隔开；
所述栅极绝缘膜，配置在所述第二半导体层上，与所述第二半导体层重叠；以及
第二栅电极，配置在所述栅极绝缘膜上。
10.根据权利要求9所述的显示装置，其中，所述显示装置还包括：
第三接触孔，贯穿所述缓冲层和所述层间绝缘膜，暴露所述数据线；
第三通孔，贯穿所述过孔层，暴露所述第三接触孔；
第四接触孔，贯穿所述层间绝缘膜，暴露所述第二半导体层的一部分；
第四通孔，贯穿所述过孔层，暴露所述第四接触孔；以及
第一桥接电极，配置在所述过孔层上。
11.根据权利要求10所述的显示装置，其中，
所述第一桥接电极通过所述第三接触孔以及所述第三通孔与所述数据线连接，所述第一桥接电极通过所述第四接触孔以及所述第四通孔与所述第二半导体层的一部分连接。
12.根据权利要求10所述的显示装置，其中，所述显示装置还包括：
第五接触孔，贯穿所述层间绝缘膜，暴露所述第二半导体层的另一部分；
第五通孔，贯穿所述过孔层，暴露所述第五接触孔；
第六接触孔，贯穿所述层间绝缘膜，暴露所述第一栅电极；
第六通孔，贯穿所述过孔层，暴露所述第六接触孔；以及
第二桥接电极，配置在所述过孔层上。
13.根据权利要求12所述的显示装置，其中，
所述第二桥接电极通过所述第五接触孔以及所述第五通孔与所述第二半导体层的所述另一部分连接，通过所述第六接触孔以及所述第六通孔与所述第一栅电极连接。
14.根据权利要求12所述的显示装置，其中，
所述像素电极、所述第一桥接电极以及所述第二桥接电极配置在同一层上，且包括相同的物质。
15.一种显示装置的制造方法，其中，包括：
在基板上形成下部金属层的步骤；
在所述下部金属层上形成缓冲层的步骤；
在所述缓冲层上形成第一半导体层的步骤；
在所述第一半导体层上形成图案化的栅极绝缘膜以及第一栅电极的步骤；
在所述第一栅电极上形成层间绝缘膜的步骤；
在所述层间绝缘膜上形成过孔层的步骤；
在所述过孔层上形成图案化的硬掩膜层的步骤；
将所述图案化的硬掩膜层用作蚀刻掩膜，蚀刻所述过孔层，形成第一通孔的步骤；
在形成有所述图案化的硬掩膜层的状态下，蚀刻通过所述第一通孔暴露的所述层间绝缘膜的第一上面的一部分和形成在所述层间绝缘膜下部的所述缓冲层，形成第一接触孔的步骤；
去除所述图案化的硬掩膜层的步骤；
形成在所述过孔层上，形成与所述第一通孔的内周面、通过所述第一通孔暴露的所述层间绝缘膜的所述第一上面以及形成在所述层间绝缘膜的第一接触孔的内周面相接的像素电极的步骤；
在所述像素电极上形成发光层的步骤；以及
在所述发光层上形成共同电极的步骤。
16.根据权利要求15所述的显示装置的制造方法，其中，
蚀刻所述过孔层、所述层间绝缘膜以及所述缓冲层的步骤是利用所述图案化的硬掩膜层，通过干蚀刻工艺执行。
17.根据权利要求16所述的显示装置的制造方法，其中，
所述过孔层是通过各向同性干蚀刻工艺执行，所述层间绝缘膜和所述缓冲层是通过各向异性干蚀刻工艺执行。
18.根据权利要求17所述的显示装置的制造方法，其中，
所述各向同性干蚀刻工艺和所述各向异性干蚀刻工艺是作为反应气体包括氟气和氧气来执行。
19.根据权利要求18所述的显示装置的制造方法，其中，
所述各向异性干蚀刻工艺相比所述各向同性干蚀刻工艺，通过增加所述氟气的含量，降低所述氧气的含量来执行。
20.根据权利要求15所述的显示装置的制造方法，其中，
所述硬掩膜层形成为包括ITO、IZO、IGZO、AlOx、ZrOx或者HfOx。
CN202011413435.0A 2019-12-31 2020-12-03 显示装置及其制造方法 Pending CN113130548A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0179846 2019-12-31
KR1020190179846A KR20210086898A (ko) 2019-12-31 2019-12-31 표시 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
CN113130548A true CN113130548A (zh) 2021-07-16

Family

ID=76547266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011413435.0A Pending CN113130548A (zh) 2019-12-31 2020-12-03 显示装置及其制造方法

Country Status (3)

Country Link
US (1) US11411066B2 (zh)
KR (1) KR20210086898A (zh)
CN (1) CN113130548A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200106589A (ko) 2019-03-04 2020-09-15 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
KR20210043776A (ko) * 2019-10-11 2021-04-22 삼성디스플레이 주식회사 색 변환 기판, 이를 포함하는 표시 장치 및 그 제조 방법
US11557635B2 (en) 2019-12-10 2023-01-17 Samsung Display Co., Ltd. Display device, mask assembly, and apparatus for manufacturing the display device
KR20220049065A (ko) * 2020-10-13 2022-04-21 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법
KR20240100595A (ko) * 2022-12-22 2024-07-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150014387A (ko) * 2013-07-29 2015-02-06 도쿄엘렉트론가부시키가이샤 금속화 패턴 프로파일링을 위한 건식 에칭 방법
JP2015041008A (ja) * 2013-08-22 2015-03-02 三菱電機株式会社 液晶表示装置及びその製造方法
JP2016167591A (ja) * 2015-03-03 2016-09-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、ならびに電子機器
KR20180036818A (ko) * 2016-09-30 2018-04-10 삼성디스플레이 주식회사 트랜지스터 기판, 표시 장치, 및 트랜지스터 기판 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
KR100768715B1 (ko) 2006-06-29 2007-10-19 주식회사 대우일렉트로닉스 유기 전계 발광 소자 및 그 제조방법
KR20110050122A (ko) 2009-11-06 2011-05-13 하이디스 테크놀로지 주식회사 유기전계발광 표시장치의 제조방법
KR102415753B1 (ko) * 2015-05-04 2022-07-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102550520B1 (ko) * 2018-10-08 2023-07-04 삼성디스플레이 주식회사 표시 장치
KR102593534B1 (ko) * 2018-10-10 2023-10-25 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150014387A (ko) * 2013-07-29 2015-02-06 도쿄엘렉트론가부시키가이샤 금속화 패턴 프로파일링을 위한 건식 에칭 방법
JP2015041008A (ja) * 2013-08-22 2015-03-02 三菱電機株式会社 液晶表示装置及びその製造方法
JP2016167591A (ja) * 2015-03-03 2016-09-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、ならびに電子機器
KR20180036818A (ko) * 2016-09-30 2018-04-10 삼성디스플레이 주식회사 트랜지스터 기판, 표시 장치, 및 트랜지스터 기판 제조 방법

Also Published As

Publication number Publication date
KR20210086898A (ko) 2021-07-09
US11411066B2 (en) 2022-08-09
US20210202653A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US9666829B2 (en) Organic electroluminescent display device
CN113130548A (zh) 显示装置及其制造方法
US11424312B2 (en) Display device
US11574970B2 (en) Display device with gate conductive layer forming wire pad in pad area and method of fabricating the same
CN112542087B (zh) 显示装置
EP4050654A1 (en) Display device
US12041830B2 (en) Method of fabricating conductive pattern, display device, and method of fabricating display device
KR20210009486A (ko) 표시 장치
KR20220019198A (ko) 표시 장치
KR20220007788A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230033058A (ko) 표시 장치 및 표시 장치의 제조 방법
US20230284486A1 (en) Display panel, method of manufacturing the same, and electronic device including the same
US20230053184A1 (en) Display device and method of fabricating the same
US20220199713A1 (en) Display device
US20230060667A1 (en) Display device and manufacturing method thereof
KR20230165925A (ko) 표시 장치
CN117881233A (zh) 显示装置和制造其的方法
KR20240062151A (ko) 표시 장치 및 이의 제조 방법
KR20230108773A (ko) 표시 패널
KR20230143218A (ko) 표시 장치 및 그 제조 방법
KR20240053703A (ko) 표시 장치 및 이의 제조 방법
KR20240007844A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination