KR20240062151A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20240062151A
KR20240062151A KR1020220138042A KR20220138042A KR20240062151A KR 20240062151 A KR20240062151 A KR 20240062151A KR 1020220138042 A KR1020220138042 A KR 1020220138042A KR 20220138042 A KR20220138042 A KR 20220138042A KR 20240062151 A KR20240062151 A KR 20240062151A
Authority
KR
South Korea
Prior art keywords
pattern
light
metal
layer
light transmission
Prior art date
Application number
KR1020220138042A
Other languages
English (en)
Inventor
강승배
김성준
문성훈
추병권
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220138042A priority Critical patent/KR20240062151A/ko
Priority to US18/195,944 priority patent/US20240136480A1/en
Priority to CN202321648984.5U priority patent/CN220402275U/zh
Publication of KR20240062151A publication Critical patent/KR20240062151A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 기판, 기판 상에 배치되는 발광 소자, 발광 소자를 커버하는 봉지층, 및 봉지층 상에 배치되고, 복수의 광 제어 패턴들을 포함하는 광 제어 필름을 포함하고, 광 제어 패턴들 각각은 봉지층 상에 배치되는 제1 금속 패턴, 제1 금속 패턴 상에 배치되는 제1 광 투과 패턴, 제1 광 투과 패턴 상에 배치되고, 제1 금속 패턴과 평면 상에서 중첩하는 제2 금속 패턴, 제2 금속 패턴 상에 배치되고, 제1 광 투과 패턴과 중첩하는 제2 광 투과 패턴, 제1 금속 패턴과 동일한 층에 배치되고, 제1 광 투과 패턴과 중첩하는 제1 차광 패턴, 및 제2 금속 패턴과 동일한 층에 배치되고, 제2 광 투과 패턴과 중첩하는 제2 차광 패턴을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다. 더욱 상세하게는, 본 발명은 시각 정보를 제공하는 표시 장치 및 이의 제조 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시 장치의 중요성이 부각되고 있다. 이에 따라, 액정 표시 장치(liquid crystal display device), 유기 발광 표시 장치(organic light emitting display device), 플라즈마 표시 장치(plasma display device) 등과 같은 표시 장치의 사용이 증가하고 있다.
한편, 표시 장치는 광시야각을 갖는 영상을 표시하거나, 보안상 또는 상 비침 현상을 개선하기 위해 표시 장치에서 표시되는 영상의 시야각이 제한될 수 있다.
본 발명의 목적은 효과적으로 시야각을 제한할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 발광 소자, 상기 발광 소자를 커버하는 봉지층, 및 상기 봉지층 상에 배치되고, 복수의 광 제어 패턴들을 포함하는 광 제어 필름을 포함하고, 상기 광 제어 패턴들 각각은, 상기 봉지층 상에 배치되는 제1 금속 패턴, 상기 제1 금속 패턴 상에 배치되는 제1 광 투과 패턴, 상기 제1 광 투과 패턴 상에 배치되고, 상기 제1 금속 패턴과 평면 상에서 중첩하는 제2 금속 패턴, 상기 제2 금속 패턴 상에 배치되고, 상기 제1 광 투과 패턴과 중첩하는 제2 광 투과 패턴, 상기 제1 금속 패턴과 동일한 층에 배치되고, 상기 제1 광 투과 패턴과 중첩하는 제1 차광 패턴, 및 상기 제2 금속 패턴과 동일한 층에 배치되고, 상기 제2 광 투과 패턴과 중첩하는 제2 차광 패턴을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 차광 패턴은 상기 제1 금속 패턴 및 상기 제1 광 투과 패턴에 의해 정의된 제1 언더컷 형상 내부에 배치되고, 상기 제2 차광 패턴은 상기 제2 금속 패턴 및 상기 제2 광 투과 패턴에 의해 정의된 제2 언더컷 형상 내부에 배치될 수 있다.
일 실시예에 있어서, 대략 380nm 내지 대략 780nm 파장 대역의 광에 대한 상기 제1 광 투과 패턴 및 상기 제2 광 투과 패턴 각각의 굴절률은 대략 1 내지 대략 2일 수 있다.
일 실시예에 있어서, 서로 인접한 상기 광 제어 패턴들 사이의 간격은 대략 5um 내지 대략 10um일 수 있다.
일 실시예에 있어서, 상기 제1 차광 패턴 및 상기 제2 차광 패턴 각각의 폭은 대략 1um 내지 대략 2um일 수 있다.
일 실시예에 있어서, 동일한 식각 공정에 대한 상기 제2 금속 패턴의 식각률은 상기 제1 금속 패턴의 식각률보다 낮을 수 있다.
일 실시예에 있어서, 상기 제1 금속 패턴 및 상기 제2 금속 패턴은 투명 전도성 산화물을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 광 투과 패턴 및 상기 제2 광 투과 패턴은 투명한 유기 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 차광 패턴 및 상기 제2 차광 패턴은 평면 상에서 중첩할 수 있다.
일 실시예에 있어서, 상기 광 제어 필름은, 인접한 상기 광 제어 패턴들 사이마다 배치되고, 투명한 유기 물질을 포함하는 적어도 하나의 충진 패턴을 더 포함할 수 있다.
일 실시예에 있어서, 상기 광 제어 패턴들 각각은, 상기 제1 광 투과 패턴, 상기 제2 광 투과 패턴, 상기 제1 차광 패턴, 및 상기 제2 차광 패턴의 측면을 커버하는 차광 격벽을 더 포함할 수 있다.
일 실시예에 있어서, 상기 차광 격벽은 상기 제1 차광 패턴 및 상기 제2 차광 패턴과 일체로 형성될 수 있다.
일 실시예에 있어서, 상기 광 제어 패턴들 중 적어도 하나는 상기 광 제어 패턴을 관통하는 관통홀을 가지고, 상기 관통홀은 상기 제1 차광 패턴 및 상기 제2 차광 패턴과 동일한 물질로 채워질 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 기판 상에 발광 소자를 형성하는 단계, 상기 발광 소자를 커버하는 봉지층을 형성하는 단계, 및 상기 봉지층 상에 복수의 광 제어 패턴들을 포함하는 광 제어 필름을 형성하는 단계를 포함하고, 상기 광 제어 필름을 형성하는 단계는 상기 광 제어 패턴들을 형성하는 단계를 포함하며, 상기 광 제어 패턴들을 형성하는 단계는, 제1 금속층, 제1 절연층, 제2 금속층 및 제2 절연층이 순차적으로 적층된 예비 광 제어층을 형성하는 단계, 상기 예비 광 제어층 상에 마스크 패턴을 형성하는 단계, 제1 식각 공정을 통해 상기 마스크 패턴으로부터 노출된 상기 제2 절연층의 일부를 제거하여 제2 광 투과 패턴을 형성하는 단계, 제2 식각 공정을 통해 상기 제2 광 투과 패턴으로부터 노출된 상기 제2 금속층의 일부, 및 상기 제2 광 투과 패턴의 일부와 중첩하는 상기 제2 금속층의 일부를 제거하여 제2 금속 패턴을 형성하는 단계, 상기 마스크 패턴을 마스크로 하여, 상기 제1 식각 공정을 통해 상기 제1 절연층의 일부를 제거하여 제1 광 투과 패턴을 형성하는 단계, 상기 제2 식각 공정을 통해 상기 제1 광 투과 패턴으로부터 노출된 상기 제1 금속층의 일부, 및 상기 제1 광 투과 패턴의 일부와 중첩하는 상기 제1 금속층의 일부를 제거하여 제1 금속 패턴을 형성하는 단계, 상기 제1 금속 패턴, 상기 제1 광 투과 패턴, 상기 제2 금속 패턴, 및 상기 제2 광 투과 패턴을 커버하는 예비 차광층을 형성하는 단계, 및 상기 예비 차광층의 일부를 제거하여, 상기 제1 금속층과 동일한 층에 배치되는 제1 차광 패턴 및 상기 제2 금속층과 동일한 층에 배치되는 제2 차광 패턴을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 금속층의 상기 제1 식각 공정에 대한 식각률은 상기 제1 절연층의 상기 제1 식각 공정에 대한 식각률보다 낮고, 상기 제2 금속층의 상기 제1 식각 공정에 대한 식각률은 상기 제2 절연층의 상기 제1 식각 공정에 대한 식각률보다 낮으며, 상기 제1 금속층의 상기 제2 식각 공정에 대한 식각률은 상기 제1 절연층의 상기 제2 식각 공정에 대한 식각률보다 높고, 상기 제2 금속층의 상기 제2 식각 공정에 대한 식각률은 상기 제2 절연층의 상기 제2 식각 공정에 대한 식각률보다 높을 수 있다.
일 실시예에 있어서, 상기 마스크 패턴의 상기 제2 식각 공정에 대한 식각률은 상기 제1 금속층 및 상기 제2 금속층 각각의 상기 제2 식각 공정에 대한 식각률보다 낮을 수 있다.
일 실시예에 있어서, 상기 제2 금속층의 상기 제2 식각 공정에 대한 식각률은 상기 제1 금속층의 상기 제2 식각 공정에 대한 식각률보다 낮을 수 있다.
일 실시예에 있어서, 상기 광 제어 필름을 형성하는 단계는, 상기 광 제어 패턴들을 형성한 이후에, 인접한 상기 광 제어 패턴들 사이에 배치되고, 투명한 유기 물질을 포함하는 충진 패턴을 형성하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 차광 패턴 및 상기 제2 차광 패턴을 형성하는 단계에서, 전면 애싱 공정을 통해 상기 예비 차광층의 일부를 제거할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 광 제어 필름을 포함할 수 있다. 또한, 상기 광 제어 필름은 제1 방향으로 연장하고, 상기 제1 방향과 수직인 제2 방향을 따라 서로 이격되는 제1 차광 패턴, 및 상기 제1 차광 패턴 상에 배치되고, 상기 제1 방향으로 연장하며, 상기 제2 방향을 따라 서로 이격되는 제2 차광 패턴을 포함할 수 있다. 즉, 상기 광 제어 필름의 차광 패턴들은 다단 구조를 가질 수 있다. 이에 따라, 차광 패턴들 각각의 높이를 크게 가져가지 않는 경우에도, 시야각 제어에 적합한 광 제어 필름을 용이하게 형성할 수 있다. 따라서, 상기 광 제어 필름을 제조하는 공정의 효율성이 향상될 수 있다.
다만, 본 발명의 효과가 상기 효과들로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 표시 장치의 표시 영역의 일부를 확대 도시한 평면도이다.
도 3은 도 2의 I-I’ 라인을 따라 자른 단면도이다.
도 4는 도 3의 A 영역의 일 예를 확대 도시한 단면도이다.
도 5 내지 도 14는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 15 내지 도 20은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 표시 영역(DA) 및 주변 영역(PA)을 포함할 수 있다.
표시 영역(DA)에는 복수의 화소들(PX)이 배치될 수 있다. 복수의 화소들(PX) 각각은 광을 방출할 수 있다. 복수의 화소들(PX)은 제1 화소(PX1) 및 제2 화소(PX2)를 포함할 수 있다. 예를 들어, 제1 화소(PX1) 및 제2 화소(PX2)는 동시에 광을 방출할 수 있다. 선택적으로, 제1 화소(PX1)가 광을 방출하는 경우, 제2 화소(PX2)는 광을 방출하지 않을 수도 있다. 선택적으로, 제1 화소(PX1)가 광을 방출하지 않는 경우, 제2 화소(PX2)는 광을 방출할 수도 있다. 복수의 화소들(PX) 각각이 광을 방출함에 따라, 표시 영역(DA)은 영상을 표시할 수 있다.
복수의 화소들(PX)은 평면 상에서 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 반복적으로 배열될 수 있다. 예를 들어, 제2 화소(PX2)는 제1 화소(PX1)와 인접할 수 있다. 구체적으로, 제2 화소(PX2)는 제1 화소(PX1)에서 제2 방향(DR2)으로 인접할 수 있다.
주변 영역(PA)은 표시 영역(DA)의 주변에 위치할 수 있다. 예를 들어, 주변 영역(PA)은 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다. 주변 영역(PA)에는 구동부가 배치될 수 있다. 상기 구동부는 복수의 화소들(PX)에 신호 및/또는 전압을 제공할 수 있다. 예를 들어, 상기 구동부는 데이터 구동부, 게이트 구동부 등을 포함할 수 있다. 주변 영역(PA)은 영상을 표시하지 않을 수 있다.
본 명세서에서, 제1 방향(DR1) 및 제2 방향(DR2)으로 평면이 정의될 수 있다. 예를 들어, 제1 방향(DR1)은 제2 방향(DR2)과 수직일 수 있다.
본 발명의 표시 장치(DD)는 유기 발광 표시 장치(organic light emitting display device, OLED), 액정 표시 장치(liquid crystal display device, LCD), 전계 방출 표시 장치(field emission display device, FED), 플라즈마 표시 장치(plasma display device, PDP), 전기 영동 표시 장치(electrophoretic display device, EPD) 또는 무기 발광 표시 장치(inorganic light emitting display device, ILED)를 포함할 수도 있다.
도 2는 도 1의 표시 장치의 표시 영역의 일부를 확대 도시한 평면도이다.
도 1 및 도 2를 참조하면, 상술한 바와 같이, 표시 장치(DD)는 표시 영역(DA) 및 주변 영역(PA)을 포함하고, 표시 영역(DA)에는 복수의 화소들(PX)이 배치될 수 있다. 복수의 화소들(PX)은 제1 화소(PX1) 및 제2 화소(PX2)를 포함할 수 있다.
제1 화소(PX1) 및 제2 화소(PX2) 각각은 제1 발광 영역(LA1), 제2 발광 영역(LA2), 제3 발광 영역(LA3) 및 비발광 영역(NLA)을 포함할 수 있다.
제1 발광 영역(LA1)은 제1 색의 광을 방출하고, 제2 발광 영역(LA2)은 제2 색의 광을 방출하며, 제3 발광 영역(LA3)은 제3 색의 광을 방출할 수 있다. 일 실시예에 있어서, 상기 제1 색은 적색이고, 상기 제2 색은 청색이며, 상기 제3 색은 녹색일 수 있다. 상기 제1 색의 광, 상기 제2 색의 광 및 상기 제3 색의 광이 조합됨에 따라, 제1 화소(PX1) 및 제2 화소(PX2) 각각은 다양한 색의 광을 방출할 수 있다. 비발광 영역(NLA)은 광을 방출하지 않을 수 있다.
일 실시예에 있어서, 표시 장치(DD)는 복수의 차광 패턴들(LP)을 포함할 수 있다. 복수의 차광 패턴들(LP)은 각각은 제1 방향(DR1)으로 연장될 수 있다. 복수의 차광 패턴들(LP)은 서로 평행할 수 있다. 또한, 복수의 차광 패턴들(LP) 중 일부는 제1 내지 제3 발광 영역들(LA1, LA2, LA3)과 중첩하고, 복수의 차광 패턴들(LP) 중 다른 일부는 비발광 영역(NLA)과 중첩할 수 있다
도 3은 도 2의 I-I’ 라인을 따라 자른 단면도이다. 도 4는 도 3의 A 영역의 일 예를 확대 도시한 단면도이다. 한편, 도 3에서는 설명의 편의를 위하여 제1 발광 영역(LA1) 및 제2 발광 영역(LA2)의 단면 구조만을 도시하였다. 제2 발광 영역(LA3)의 단면 구조는 제1 발광 영역(LA1) 및 제2 발광 영역(LA2)의 상기 단면 구조와 실질적으로 동일할 수 있다.
도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 기판(SUB), 버퍼층(BFR), 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 게이트 절연층(GI), 층간 절연층(ILD), 비아 절연층(VIA), 화소 정의막(PDL), 제1 발광 소자(LED1), 제2 발광 소자(LED2), 봉지층(TFE), 및 광 제어 필름(LCF)을 포함할 수 있다.
여기서, 제1 트랜지스터(TR1)는 제1 액티브 패턴(ACT1), 제1 게이트 전극(GAT1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함하고, 제2 트랜지스터(TR2)는 제2 액티브 패턴(ACT2), 제2 게이트 전극(GAT2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함할 수 있다.
또한, 제1 발광 소자(LED1)는 제1 화소 전극(PE1), 제1 발광층(EL1) 및 공통 전극(CE)을 포함하고, 제2 발광 소자(LED2)는 제2 화소 전극(PE2), 제2 발광층(EL2) 및 공통 전극(CE)을 포함할 수 있다.
또한, 광 제어 필름(LCF)은 복수의 광 제어 패턴들(LCP) 및 적어도 하나의 충진 패턴(FP)을 포함할 수 있다. 또한, 광 제어 패턴들(LCP) 각각은 제1 금속 패턴(MP1), 제1 광 투과 패턴(LTP1), 제2 금속 패턴(MP2), 제2 광 투과 패턴(LTP2), 제1 차광 패턴(LP1) 및 제2 차광 패턴(LP2)을 포함할 수 있다. 광 제어 패턴들(LCP)은 제2 방향(DR2)을 따라 서로 이격되어 배열될 수 있다. 충진 패턴(FP)은 서로 인접한 광 제어 패턴들(LCP) 사이에 배치될 수 있다.
기판(SUB)은 투명한 물질 또는 불투명한 물질을 포함할 수 있다. 기판(SUB)은 투명 수지 기판으로 이루어질 수 있다. 상기 투명 수지 기판의 예로는, 폴리이미드 기판 등을 들 수 있다. 이러한 경우, 상기 폴리이미드 기판은 제1 유기층, 제1 배리어층, 제2 유기층 등을 포함할 수 있다. 선택적으로, 기판(SUB)은 석영(quartz) 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘(calcium fluoride) 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임 유리(sodalime) 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수도 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
기판(SUB) 상에 버퍼층(BFR)이 배치될 수 있다. 버퍼층(BFR)은 기판(SUB)으로부터 금속 원자들이나 불순물들이 제1 내지 제3 트랜지스터들(TR1, TR2, TR3)로 확산되는 현상을 방지할 수 있다. 또한, 버퍼층(BFR)은 기판(SUB)의 표면이 균일하지 않을 경우, 기판(SUB)의 표면의 평탄도를 향상시킬 수 있다. 예를 들어, 버퍼층(BFR)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
버퍼층(BFR) 상에 제1 액티브 패턴(ACT1) 및 제2 액티브 패턴(ACT2)이 배치될 수 있다. 제1 액티브 패턴(ACT1) 및 제2 액티브 패턴(ACT2) 각각은 금속 산화물 반도체, 무기물 반도체(예를 들어, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)), 또는 유기물 반도체 등을 포함할 수 있다. 제1 액티브 패턴(ACT1) 및 제2 액티브 패턴(ACT2) 각각은 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이에 위치하는 채널 영역을 포함할 수 있다. 제1 액티브 패턴(ACT1) 및 제2 액티브 패턴(ACT2)은 동일한 공정을 통해 형성되고, 동일한 물질을 포함할 수 있다.
버퍼층(BFR) 상에 게이트 절연층(GI)이 배치될 수 있다. 게이트 절연층(GI)은 제1 액티브 패턴(ACT1) 및 제2 액티브 패턴(ACT2)을 충분히 덮을 수 있으며, 제1 액티브 패턴(ACT1) 및 제2 액티브 패턴(ACT2)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연층(GI)은 제1 액티브 패턴(ACT1) 및 제2 액티브 패턴(ACT2)을 덮으며, 균일한 두께로 제 제1 액티브 패턴(ACT1) 및 제2 액티브 패턴(ACT2) 각각의 프로파일을 따라 배치될 수도 있다. 예를 들어, 게이트 절연층(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 탄화물(SiCx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy) 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
게이트 절연층(GI) 상에 제1 게이트 전극(GAT1) 및 제2 게이트 전극(GAT2)이 배치될 수 있다. 제1 게이트 전극(GAT1)은 제1 액티브 패턴(ACT1)의 상기 채널 영역과 중첩하고, 제2 게이트 전극(GAT2)은 제2 액티브 패턴(ACT2)의 상기 채널 영역과 중첩할 수 있다.
제1 게이트 전극(GAT1) 및 제2 게이트 전극(GAT2) 각각은 금속, 합금 금속 질화물, 도전성 금속 산화물, 투면 도전성 물질 등을 포함할 수 있다. 제1 게이트 전극(GAT1) 및 제2 게이트 전극(GAT2)으로 사용될 수 있는 금속의 예로는, 은(Ag), 몰리브데늄(Mo), 알루미늄(Al), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc) 등을 들 수 있다. 상기 도전성 금속 산화물의 예로는, 인듐 주석 산화물, 인듐 아연 산화물 등을 들 수 있다. 또한, 상기 금속 질화물의 예로는, 알루미늄 질화물(AlNx), 텅스텐 질화물(WNx), 크롬 질화물(CrNx) 등을 들 수 있다. 이들은 각각 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 게이트 전극(GAT1) 및 제2 게이트 전극(GAT2)은 동일한 공정을 통해 형성되고, 동일한 물질을 포함할 수 있다.
게이트 절연층(GI) 상에 층간 절연층(ILD)이 배치될 수 있다. 층간 절연층(ILD)은 제1 게이트 전극(GAT1) 및 제2 게이트 전극(GAT2)을 충분히 덮을 수 있으며, 제1 게이트 전극(GAT1) 및 제2 게이트 전극(GAT2)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연층(ILD)은 제1 게이트 전극(GAT1) 및 제2 게이트 전극(GAT2)을 덮으며, 균일한 두께로 제1 게이트 전극(GAT1) 및 제2 게이트 전극(GAT2) 각각의 프로파일을 따라 배치될 수도 있다. 예를 들어, 층간 절연층(ILD)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 실리콘 산질화물, 실리콘 산탄화물 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
층간 절연층(ILD) 상에 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제1 드레인 전극(DE1), 및 제2 드레인 전극(DE2)이 배치될 수 있다. 제1 소스 전극(SE1)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 콘택홀을 통해 제1 액티브 패턴(ACT1)의 상기 소스 영역에 접속될 수 있다. 제2 소스 전극(SE2)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 콘택홀을 통해 제2 액티브 패턴(ACT2)의 상기 소스 영역에 접속될 수 있다. 제1 드레인 전극(DE1)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 콘택홀을 통해 제1 액티브 패턴(ACT1)의 상기 드레인 영역에 접속될 수 있다. 제2 드레인 전극(DE2)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 콘택홀을 통해 제2 액티브 패턴(ACT2)의 상기 드레인 영역에 접속될 수 있다.
예를 들어, 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제1 드레인 전극(DE1), 및 제2 드레인 전극(DE2) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제1 드레인 전극(DE1), 및 제2 드레인 전극(DE2)은 동일한 공정을 통해 형성되고, 동일한 물질을 포함할 수 있다.
이에 따라, 제1 액티브 패턴(ACT1), 제1 게이트 전극(GAT1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함하는 제1 트랜지스터(TR1)가 기판(SUB) 상에 배치되고, 제2 액티브 패턴(ACT2), 제2 게이트 전극(GAT2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함하는 제2 트랜지스터(TR2)가 기판(SUB) 상에 배치될 수 있다.
층간 절연층(ILD) 상에 비아 절연층(VIA)이 배치될 수 있다. 비아 절연층(VIA)은 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제1 드레인 전극(DE1), 및 제2 드레인 전극(DE2)을 충분히 커버할 수 있다. 비아 절연층(VIA)은 유기 물질을 포함할 수 있다. 예를 들어, 비아 절연층(VIA)으로 사용될 수 있는 유기 물질의 예로는 페놀 수지(phenolic resin), 아크릴 수지(polyacrylates resin), 폴리이미드 수지(polyimides rein), 폴리아미드 수지(polyamides resin), 실록산 수지(siloxane resin), 에폭시 수지(epoxy resin) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
비아 절연층(VIA) 상에 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)이 배치될 수 있다. 제1 화소 전극(PE1)은 제1 발광 영역(LA1)과 중첩하고, 제2 화소 전극(PE2)은 제2 발광 영역(LA2)과 중첩할 수 있다. 제1 화소 전극(PE1)은 비아 절연층(VIA)을 관통하는 콘택홀을 통해 제1 드레인 전극(DE1)에 접속되고, 제2 화소 전극(PE2)은 비아 절연층(VIA)을 관통하는 콘택홀을 제2 드레인 전극(DE2)에 접속될 수 있다.
예를 들어, 제1 화소 전극(PE1) 및 제2 화소 전극(PE2) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 일 실시예에 있어서, 제1 화소 전극(PE1) 및 제2 화소 전극(PE2) 각각은 ITO/Ag/ITO를 포함하는 적층 구조를 가질 수 있다. 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)은 동일한 공정을 통해 형성되고, 동일한 물질을 포함할 수 있다. 예를 들어, 제1 화소 전극(PE1) 및 제2 화소 전극(PE2) 각각은 애노드(anode)로 작동할 수 있다.
비아 절연층(VIA) 상에 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 비발광 영역(NLA)과 중첩할 수 있다. 화소 정의막(PDL)은 제1 화소 전극(PE1) 및 제2 화소 전극(PE2) 각각의 양측부를 덮을 수 있다. 또한, 화소 정의막(PDL)에는 제1 화소 전극(PE1) 및 제2 화소 전극(PE2) 각각의 상면의 일부를 노출시키는 화소 개구가 정의될 수 있다. 예를 들어, 화소 정의막(PDL)은 무기 물질 또는 유기 물질을 포함할 수 있다. 일 실시예에 있어서, 화소 정의막(PDL)은 에폭시 수지, 실록산 수지 등과 같은 유기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 실시예에 있어서, 화소 정의막(PDL)은 블랙 안료, 블랙 염료 등을 함유하는 차광 물질을 더 포함할 수도 있다.
제1 화소 전극(PE1) 상에 제1 발광층(EL1)이 배치되고, 제2 화소 전극(PE2) 상에 제2 발광층이 배치될 수 있다. 제1 발광층(EL1) 및 제2 발광층(EL2) 각각은 기 설정된 색의 광을 방출하는 유기물을 포함할 수 있다. 예를 들어, 제1 발광층(EL1)은 적색의 광을 방출하는 유기물을 포함하고, 제2 발광층(EL2)은 청색의 광을 방출하는 유기물을 포함할 수 있다.
제1 발광층(EL1), 제2 발광층(EL2), 및 화소 정의막(PDL) 상에 공통 전극(CE)이 배치될 수 있다. 공통 전극(CE)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예를 들어, 공통 전극(CE)은 캐소드(cathode)로 작동할 수 있다.
이에 따라, 제1 화소 전극(PE1), 제1 발광층(EL1) 및 공통 전극(CE)을 포함하는 제1 발광 소자(LED1)가 기판(SUB) 상의 제1 발광 영역(LA1)에 배치되고, 제2 화소 전극(PE2), 제2 발광층(EL2) 및 공통 전극(CE)을 포함하는 제2 발광 소자(LED2)가 기판(SUB) 상의 제2 발광 영역(LA2)에 배치될 수 있다.
공통 전극(CE) 상에 봉지층(TFE)이 배치될 수 있다. 봉지층(TFE)은 외부로부터 제1 발광 소자(LED1) 및 제2 발광 소자(LED2)에 불순물, 수분, 외기 등이 침투하는 것을 방지할 수 있다. 봉지층(TFE)은 적어도 하나의 무기 봉지층 및 적어도 하나의 유기 봉지층을 포함할 수 있다. 예를 들어, 상기 무기 봉지층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용 수 있다. 상기 유기 봉지층은 폴리아크릴레이트 등과 같은 고분자 경화물을 포함할 수 있다.
봉지층(TFE) 상에 광 제어 필름(LCF)이 배치될 수 있다. 광 제어 필름(LCF)은 복수의 광 제어 패턴들(LCP) 및 적어도 하나의 충진 패턴(FP)을 포함할 수 있다.
광 제어 패턴들(LCP)은 제2 방향(DR2)을 따라 서로 이격되어 배열될 수 있다. 광 제어 패턴들(LCP)은 서로 동일한 단면 구조를 가질 수 있다. 일 실시예에 있어서, 광 제어 패턴들(LCP) 각각은 제1 금속 패턴(MP1), 제1 광 투과 패턴(LTP1), 제2 금속 패턴(MP2), 제2 광 투과 패턴(LTP2), 제1 차광 패턴(LP1), 및 제2 차광 패턴(LP2)을 포함할 수 있다.
제1 금속 패턴(MP1)은 봉지층(TFE) 상에 배치될 수 있다. 발광 소자들(LED1, LED2)에서 방출된 광은 제1 금속 패턴(MP1)을 통과할 수 있다. 일 실시예에 있어서, 제1 금속 패턴(MP1)은 투명 전도성 산화물(Transparent Conductive Oxide, TCO)을 포함할 수 있다. 제1 금속 패턴(MP1)으로 사용되는 투명 전도성 산화물(TCO)의 예로는 인듐 주석 산화물(Indium Tin Oxide ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 아연 산화물(Zinc Oxide, ZnO), 인듐산화물(Indium Oxide, In2O3), 인듐 갈륨 산화물(Indium Ggallium Oxide, IGO), 및 알루미늄 아연 산화물(Aluminum Zinc Oxide, AZO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 바람직하게는, 제1 금속 패턴(MP1)은 인듐 주석 산화물(Indium Tin Oxide ITO) 또는 인듐 아연 산화물(Indium Zinc Oxide, IZO)을 포함할 수 있다.
제1 광 투과 패턴(LTP1)은 제1 금속 패턴(MP1) 상에 배치될 수 있다. 발광 소자들(LED1, LED2)에서 방출된 광은 제1 광 투과 패턴(LTP1)을 통과할 수 있다. 일 실시예에 있어서, 제1 광 투과 패턴(LTP1)은 투명한 유기 물질을 포함할 수 있다. 제1 광 투과 패턴(LTP1)으로 사용될 수 있는 유기 물질의 예로는, 에폭시 수지, 실록산 수지, 폴리이미드 수지, 및 포토레지스트 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 일 실시예에 있어서, 대략 380nm 내지 대략 780nm 파장 대역의 광에 대한 제1 광 투과 패턴(LTP1)의 굴절률은 1 내지 2일 수 있다. 보다 구체적으로는, 제1 광 투과 패턴(LTP1)의 상기 굴절률은 1.3 내지 1.7일 수 있다.
일 실시예에 있어서, 제1 광 투과 패턴(LTP1)은 제1 금속 패턴(MP1)과 부분적으로 중첩할 수 있다. 예를 들어, 제1 광 투과 패턴(LTP1)은 제1 금속 패턴(MP1)과 중첩하는 중앙부 및 제1 금속 패턴(MP1)과 중첩하지 않는 양 측부들을 가질 수 있다. 이에 따라, 제1 광 투과 패턴(LTP1)은 제1 금속 패턴(MP1)의 양 단부들에 대하여 언더컷 형상을 가질 수 있다. 즉, 제1 금속 패턴(MP1)과 제1 광 투과 패턴(LTP1)은 한 쌍의 제1 언더컷 형상들(UC1)을 정의할 수 있다.
제2 금속 패턴(MP2)은 제1 광 투과 패턴(LTP1) 상에 배치될 수 있다. 일 실시예에 있어서, 제2 금속 패턴(MP2)은 제1 금속 패턴(MP1)과 평면 상에서 중첩할 수 있다. 발광 소자들(LED1, LED2)에서 방출된 광은 제1 금속 패턴(MP1)을 통과할 수 있다. 제2 금속 패턴(MP2)은 투명 전도성 산화물(Transparent Conductive Oxide, TCO)을 포함할 수 있다. 제2 금속 패턴(MP2)으로 사용되는 투명 전도성 산화물(TCO)의 예로는 인듐 주석 산화물(Indium Tin Oxide ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 아연 산화물(Zinc Oxide, ZnO), 인듐산화물(Indium Oxide, In2O3), 인듐 갈륨 산화물(Indium Ggallium Oxide, IGO), 및 알루미늄 아연 산화물(Aluminum Zinc Oxide, AZO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 바람직하게는, 제2 금속 패턴(MP2)은 인듐 주석 산화물(Indium Tin Oxide ITO) 또는 인듐 아연 산화물(Indium Zinc Oxide, IZO)을 포함할 수 있다.
일 실시예에 있어서, 제1 금속 패턴(MP1)과 제2 금속 패턴(MP2)은 서로 동일한 물질을 포함할 수 있다. 예를 들어, 제1 금속 패턴(MP1) 및 제2 금속 패턴(MP2)은 모두 인듐 아연 산화물(Indium Zinc Oxide, IZO) 또는 인듐 주석 산화물(Indium Tin Oxide ITO)을 포함할 수 있다. 다만, 본 발명이 반드시 이에 한정되는 것은 아니다. 예를 들어, 다른 실시예에 있어서, 제1 금속 패턴(MP1)과 제2 금속 패턴(MP2)은 서로 동일한 물질을 포함할 수도 있다. 이에 대해서는 도 18을 참조하여 보다 자세히 후술한다.
제2 광 투과 패턴(LTP2)은 제2 금속 패턴(MP2) 상에 배치될 수 있다. 일 실시예에 있어서, 제2 광 투과 패턴(LTP2)은 제1 광 투과 패턴(LTP1)과 평면 상에서 중첩할 수 있다. 발광 소자들(LED1, LED2)에서 방출된 광은 제2 광 투과 패턴(LTP2)을 통과할 수 있다. 일 실시예에 있어서, 제2 광 투과 패턴(LTP2)은 투명한 유기 물질을 포함할 수 있다. 제2 광 투과 패턴(LTP2)으로 사용될 수 있는 유기 물질의 예로는, 에폭시 수지, 실록산 수지, 폴리이미드 수지, 및 포토레지스트 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 일 실시예에 있어서, 제2 광 투과 패턴(LTP2)은 제1 광 투과 패턴(LTP1)과 동일한 물질을 포함할 수 있다. 일 실시예에 있어서, 대략 380nm 내지 대략 780nm 파장 대역의 광에 대한 제2 광 투과 패턴(LTP2)의 굴절률은 1 내지 2일 수 있다. 보다 구체적으로는, 제2 광 투과 패턴(LTP2)의 상기 굴절률은 1.3 내지 1.7일 수 있다.
일 실시예에 있어서, 제2 광 투과 패턴(LTP2)은 제2 금속 패턴(MP2)과 부분적으로 중첩할 수 있다. 예를 들어, 제2 광 투과 패턴(LTP2)은 제2 금속 패턴(MP2)과 중첩하는 중앙부 및 제2 금속 패턴(MP2)과 중첩하지 않는 양 측부들을 가질 수 있다.
이에 따라, 제2 광 투과 패턴(LTP2)은 제2 금속 패턴(MP2)의 양 단부들에 대하여 언더컷 형상을 가질 수 있다. 즉, 제2 금속 패턴(MP2)과 제2 광 투과 패턴(LTP2)은 한 쌍의 제2 언더컷 형상들(UC2)을 정의할 수 있다.
일 실시예에 있어서, 도 5 내지 도 9에 도시된 바와 같이, 표시 장치(DD)의 제조 과정에서 제1 식각 공정(예컨대, 플라즈마를 이용한 건식 식각 공정)을 통해 제1 절연층(예컨대, 도 8의 IL1)의 일부를 제거하여 제1 광 투과 패턴(LTP1)을 형성하고, 제2 절연층(예컨대, 도 6의 IL2)의 일부를 제거하여 제2 광 투과 패턴(LTP2)을 형성할 수 있다. 또한, 제2 식각 공정(예컨대, 식각액을 이용한 습식 식각 공정)을 통해 제1 금속층(예컨대, 도 9의 ML1)의 일부를 제거하여 제1 금속 패턴(MP1)을 형성하고, 제2 금속층(예컨대, 도 7의 ML2)의 일부를 제거하여 제2 금속 패턴(MP2)을 형성할 수 있다.
일 실시예에 있어서, 제1 금속층(ML1)의 상기 제1 식각 공정에 대한 식각률은 제1 절연층(IL1)의 상기 제1 식각 공정에 대한 식각률보다 낮을 수 있다. 또한, 제2 금속층(ML2)의 상기 제1 식각 공정에 대한 식각률은 제2 절연층(IL2)의 상기 제1 식각 공정에 대한 식각률보다 낮을 수 있다.
다시 말하면, 제1 금속 패턴(MP1)의 상기 제1 식각 공정에 대한 식각률은 제1 광 투과 패턴(LTP1)의 상기 제1 식각 공정에 대한 식각률보다 낮고, 제2 금속 패턴(MP2)의 상기 제1 식각 공정에 대한 식각률은 제2 광 투과 패턴(LTP2)의 상기 제1 식각 공정에 대한 식각률보다 낮을 수 있다.
즉, 상기 제1 식각 공정에 의하면, 제1 금속층(ML1)보다 제1 절연층(IL1)이 상대적으로 더 많이 식각되고, 제2 금속층(ML2)보다 제2 절연층(IL2)이 상대적으로 더 많이 식각될 수 있다. 예를 들어, 상기 제1 식각 공정에 의하면, 제1 절연층(IL1)만 식각되고, 제1 금속층(ML1)은 식각되지 않을 수 있다. 또한, 상기 제1 식각 공정에 의하면, 제2 절연층(IL2)만 식각되고, 제2 금속층(ML2)은 식각되지 않을 수 있다.
일 실시예에 있어서, 제1 금속층(ML1)의 상기 제2 식각 공정에 대한 식각률은 제1 절연층(IL1)의 상기 제2 식각 공정에 대한 식각률보다 높을 수 있다. 또한, 제2 금속층(ML2)의 상기 제2 식각 공정에 대한 식각률은 제2 절연층(IL2)의 상기 제2 식각 공정에 대한 식각률보다 높을 수 있다.
다시 말하면, 제1 금속 패턴(MP1)의 상기 제2 식각 공정에 대한 식각률은 제1 광 투과 패턴(LTP1)의 상기 제2 식각 공정에 대한 식각률보다 높고, 제2 금속 패턴(MP2)의 상기 제2 식각 공정에 대한 식각률은 제2 광 투과 패턴(LTP2)의 상기 제2 식각 공정에 대한 식각률보다 높을 수 있다.
즉, 상기 제2 식각 공정에 의하면, 제1 절연층(IL1) 보다 제1 금속층(ML1)이 상대적으로 더 많이 식각되고, 제2 절연층(IL2)보다 제2 금속층(ML2)이 상대적으로 더 많이 식각될 수 있다. 예를 들어, 상기 제2 식각 공정에 의하면, 제1 금속층(ML1)만 식각되고, 제1 절연층(IL1)은 식각되지 않을 수 있다. 또한, 상기 제2 식각 공정에 의하면, 제2 금속층(ML2)만 식각되고, 제2 절연층(IL2)은 식각되지 않을 수 있다.
따라서, 제1 금속층(ML1), 제1 절연층(IL1), 제2 금속층(ML2), 및 제2 절연층(IL2)이 순차적으로 적층된 적층체에 대하여 상기 제1 식각 공정 및 상기 제2 식각 공정을 반복적으로 수행함으로써, 한 쌍의 제1 언더컷 형상들(UC1)을 정의하는 제1 금속 패턴(MP1) 및 제1 광 투과 패턴(LTP1), 및 한 쌍의 제2 언더컷 형상들(UC2)을 정의하는 제2 금속 패턴(MP2) 및 제2 광 투과 패턴(LTP2)이 형성될 수 있다. 이에 대하여는, 도 5 내지 도 9를 참조하여 보다 자세히 후술한다.
제1 차광 패턴(LP1)은 제1 금속 패턴(MP1)과 동일한 층에 배치될 수 있다. 예를 들어, 제1 차광 패턴(LP1)은 봉지층(TFE) 상에 배치될 수 있다. 일 실시예에 있어서, 제1 차광 패턴(LP1)은 제1 광 투과 패턴(LTP1)과 중첩할 수 있다. 예를 들어, 제1 차광 패턴(LP1)은 제1 광 투과 패턴(LTP1) 중 제1 금속 패턴(MP1)과 중첩하지 않는 부분과 중첩할 수 있다.다시 말하면, 제1 차광 패턴(LP1)은 제1 금속 패턴(MP1) 및 제1 광 투과 패턴(LTP1)에 의해 정의되는 제1 언더컷 형상(UC1) 내부에 배치될 수 있다. 즉, 광 제어 패턴들(LCP) 각각은 한 쌍의 제1 차광 패턴들(LP1)을 포함할 수 있다. 한 쌍의 제1 차광 패턴들(LP1) 각각은 제1 방향(DR1)을 따라 연장하고, 제2 방향(DR2)으로 서로 이격될 수 있다.
일 실시예에 있어서, 제1 차광 패턴(LP1)은 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 텅스텐(W), 은(Ag), 구리(Cu), 금(Au), 블랙 안료, 블랙 염료, 몰리브덴-탄탈륨 산화물 중 적어도 하나를 포함할 수 있다. 발광 소자들(LED1, LED2)에서 방출되는 광 중 제1 차광 패턴(LP1)에 입사된 광은 제1 차광 패턴(LP1)에서 반사되거나, 제1 차광 패턴(LP1)을 투과하거나, 제1 차광 패턴(LP1)에 흡수될 수 있다. 일 실시예에 있어서, 제1 차광 패턴(LP1)에 입사된 광의 대부분은 제1 차광 패턴(LP1)에 흡수될 수 있다. 이에 따라, 제1 차광 패턴(LP1)은 표시 장치(DD)의 시야각을 제어할 수 있다.
일 실시예에서, 제1 차광 패턴(LP1)의 제2 방향(DR2)으로의 폭(W1)은 대략 1um 내지 대략 2um, 보다 구체적으로는 대략 1.5um 내지 대략 2um일 수 있다. 제1 차광 패턴(LP1)의 폭(W1)이 상기 범위를 만족하는 경우, 제1 차광 패턴(LP1)을 통한 시야각 제어 효과가 더욱 향상될 수 있다.
제2 차광 패턴(LP1)은 제2 금속 패턴(MP2)과 동일한 층에 배치될 수 있다. 예를 들어, 제2 차광 패턴(LP2)은 제1 광 투과 패턴(LTP1) 상에 배치될 수 있다. 일 실시예에 있어서, 제2 차광 패턴(LP2)은 제2 광 투과 패턴(LTP2)과 중첩할 수 있다. 예를 들어, 제2 차광 패턴(LP2)은 제2 광 투과 패턴(LTP2) 중 제2 금속 패턴(MP2)과 중첩하지 않는 부분과 중첩할 수 있다.다시 말하면, 제2 차광 패턴(LP2)은 제2 금속 패턴(MP2) 및 제2 광 투과 패턴(LTP2)에 의해 정의되는 제2 언더컷 형상(UC2) 내부에 배치될 수 있다. 즉, 광 제어 패턴들(LCP) 각각은 한 쌍의 제2 차광 패턴들(LP2)을 포함할 수 있다. 한 쌍의 제2 차광 패턴들(LP2) 각각은 제1 방향(DR1)을 따라 연장하고, 제2 방향(DR2)으로 서로 이격될 수 있다. 일 실시예에 있어서, 제2 차광 패턴(LP2)은 제1 차광 패턴(LP1)과 평면 상에서 중첩할 수 있다.
일 실시예에 있어서, 제2 차광 패턴(LP2)은 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 텅스텐(W), 은(Ag), 구리(Cu), 금(Au), 블랙 안료, 블랙 염료, 몰리브덴-탄탈륨 산화물 중 적어도 하나를 포함할 수 있다. 발광 소자들(LED1, LED2)에서 방출되는 광 중 제2 차광 패턴(LP2)에 입사된 광은 제2 차광 패턴(LP2)에서 반사되거나, 제2 차광 패턴(LP2)을 투과하거나, 제2 차광 패턴(LP2)에 흡수될 수 있다. 일 실시예에 있어서, 제2 차광 패턴(LP2)에 입사된 광의 대부분은 제2 차광 패턴(LP2)에 흡수될 수 있다. 이에 따라, 제2 차광 패턴(LP2)은 표시 장치(DD)의 시야각을 제어할 수 있다.
일 실시예에서, 제2 차광 패턴(LP2)의 제2 방향(DR2)으로의 폭(W2)은 대략 1um 내지 대략 2um, 보다 구체적으로는 대략 1.5um 내지 대략 2um일 수 있다. 제2 차광 패턴(LP2)의 폭(W2)이 상기 범위를 만족하는 경우, 제2 차광 패턴(LP2)을 통한 시야각 제어 효과가 더욱 향상될 수 있다.
일 실시예에 있어서, 서로 인접한 광 제어 패턴들(LCP) 사이의 간격(S)은 대략 5um 내지 대략 10um, 보다 구체적으로는 대략 6um 내지 대략 8um일 수 있다. 일 실시예에 있어서, 광 제어 패턴들(LCP) 각각의 높이(H)는 대략 10um 내지 대략 30um, 보다 구체적으로는 대략 15um 내지 대략 30um일 수 있다. 광 제어 패턴들(LCP)이 상기 범위들을 만족하는 경우, 광 제어 패턴들(LCP)을 통한 시야각 제어 효과가 더욱 향상될 수 있다.
충진 패턴(FP)은 봉지층(TFE) 상에 배치되고, 서로 인접한 광 제어 패턴들(LCP) 사이마다 배치될 수 있다. 일 실시예에 있어서, 충진 패턴(FP)의 상면의 높이는 광 제어 패턴(LCP)의 상면의 높이와 실질적으로 동일할 수 있다. 이에 따라, 광 제어 필름(LCF)은 실질적으로 평탄한 상면을 가질 수 있다.
발광 소자들(LED1, LED2)에서 방출된 광은 충진 패턴(FP)을 통과할 수 있다. 일 실시예에 있어서, 충진 패턴(FP)은 투명한 유기 물질을 포함할 수 있다. 충진 패턴(FP)으로 사용될 수 있는 유기 물질의 예로는, 에폭시 수지, 실록산 수지, 폴리이미드 수지, 및 포토레지스트 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 일 실시예에 있어서, 충진 패턴(FP)은 제1 광 투과 패턴(LTP1) 및/또는 제2 광 투과 패턴(LTP2)과 동일한 물질을 포함할 수 있다.
한편, 도 3 및 도 4에서는 광 제어 패턴들(LCP) 각각이 두 개의 금속 패턴들(MP1, MP2) 및 두 개의 광 투과 패턴들(LTP1, LTP2)을 포함하고, 이에 따라, 광 제어 필름(LCF)의 상기 차광 패턴들이 2단 구조를 가지는 것으로 도시되었으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 다른 실시예에 있어서, 광 제어 패턴들(LCP) 각각은 세 개 이상의 금속 패턴들, 및 세 개 이상의 광 투과 패턴들을 포함할 수도 있다. 이 경우, 광 제어 필름(LCF)의 상기 차광 패턴들은 3단 이상의 다단 구조를 가질 수도 있다.
실시예들에 의하면, 광 제어 필름(LCF)은 제1 방향(DR1)으로 연장하고, 제2 방향(DR2)을 따라 서로 이격되는 제1 차광 패턴들(LP1) 및 제1 차광 패턴들(LP1) 상에 배치되고, 제1 방향(DR1)으로 연장하며, 제2 방향(DR2)을 따라 서로 이격되는 제2 차광 패턴들(LP2)을 포함할 수 있다. 즉, 광 제어 필름(LCF)의 차광 패턴들은 다단 구조를 가질 수 있다. 이에 따라, 상기 차광 패턴들 각각의 높이를 크게 가져가지 않는 경우에도, 시야각 제어에 적합한 광 제어 필름(LCF)을 용이하게 형성할 수 있다. 따라서, 광 제어 필름(LCF)을 제조하는 공정의 효율성이 향상될 수 있다.
도 5 내지 도 14는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다. 구체적으로, 도 5 내지 도 14는 도 3의 표시 장치(DD)에 포함된 광 제어 필름(LCF)의 제조 방법의 일 예를 나타내는 단면도들이다.
도 3을 참조하면, 기판(SUB) 상에 버퍼층(BFR), 제1 및 제2 액티브 패턴들(ACT1, ACT2), 게이트 절연층(GI), 제1 및 제2 게이트 전극들(GAT1, GAT2), 층간 절연층(ILD), 제1 및 제2 소스 전극들(SE1, SE2), 제1 및 제2 드레인 전극들(DE1, DE2), 비아 절연층(VIA), 제1 및 제2 화소 전극들(PE1, PE2), 화소 정의막(PDL), 제1 및 제2 발광층들(EL1, EL2), 공통 전극(CE) 및 봉지층(TFE)이 순차적으로 형성될 수 있다.
즉, 기판(SUB) 상에 제1 및 제2 발광 소자들(LED1, LED2)이 형성되고, 제1 및 제2 발광 소자들(LED1, LED2)을 커버하는 봉지층(TFE)이 형성될 수 있다.
이후, 봉지층(TFE) 상에 광 제어 필름(LCF)이 형성될 수 있다. 일 실시예에 있어서, 광 제어 필름(LCF)은 별도의 캐리어 필름 상에 후술하는 도 5 내지 도 14의 공정을 진행하여 형성될 수 있다. 이 경우, 광 제어 필름(LCF)은 별도의 접착제 등을 통해 봉지층(TFE)과 결합될 수 있다. 다만 본 발명이 반드시 이에 한정되는 것은 아니며, 다른 실시예에 있어서, 광 제어 필름(LCF)은 봉지층(TFE) 상에 후술하는 도 5 내지 도 14의 공정을 바로 진행하여 형성될 수도 있다.
이하에서는 도 5 내지 도 14를 참조하여, 광 제어 필름(LCF)을 형성하는 과정에 대해 보다 자세히 설명한다.
도 5를 참조하면, 제1 금속층(ML1), 제1 절연층(IL1), 제2 금속층(ML2) 및 제2 절연층(IL2)이 순차적으로 적층된 예비 광 제어층(PLCL)을 형성할 수 있다. 예를 들어, 광 제어 필름(LCF)이 상기 캐리어 필름 상에서 형성된 후, 봉지층(TFE) 상에 결합되는 실시예의 경우, 예비 광 제어층(PLCL)은 상기 캐리어 필름 상에 형성될 수 있다. 선택적으로, 광 제어 필름(LCF)이 봉지층(TFE) 상에 바로 형성되는 실시예의 경우, 예비 광 제어층(PLCL)은 봉지층(TFE) 상에 형성될 수 있다.
일 실시예에 있어서, 제1 금속층(ML1)은 상기 제1 식각 공정(예컨대, 플라즈마 등을 이용한 건식 식각 공정)에 대하여, 제1 절연층(IL1)의 식각률보다 낮은 식각률을 갖는 물질을 사용하여 형성될 수 있다. 또한, 제2 금속층(ML2)은 상기 제1 식각 공정에 대하여, 제2 절연층(IL2)의 식각률보다 낮은 식각률을 갖는 물질을 사용하여 형성될 수 있다.
즉, 도 6에 도시된 상기 제1 식각 공정에서 제2 금속층(ML2)보다 제2 절연층(IL2)이 상대적으로 더 많이 식각될 수 있다. 예를 들어, 도 6에 도시된 상기 제1 식각 공정에서 제2 절연층(IL2)이 식각되는 동안, 제2 금속층(ML2)은 식각되지 않을 수 있다. 또한, 도 8에 도시된 상기 제1 식각 공정에서 제1 금속층(ML1)보다 제1 절연층(IL1)이 상대적으로 더 많이 식각될 수 있다. 예를 들어, 도 8에 도시된 상기 제1 식각 공정에서 제1 절연층(IL1)이 식각되는 동안, 제1 금속층(ML1)은 식각되지 않을 수 있다.
반면, 제1 금속층(ML1)은 상기 제2 식각 공정(예컨대, 식각액을 이용한 습식 식각 공정)에 대하여, 제1 절연층(IL1)의 식각률보다 높은 식각률을 갖는 물질을 사용하여 형성될 수 있다. 또한, 제2 금속층(ML2)은 상기 제2 식각 공정에 대하여, 제2 절연층(IL2)의 식각률보다 높은 식각률을 갖는 물질을 사용하여 형성될 수 있다.
즉, 도 7에 도시된 상기 제2 식각 공정에서 제2 절연층(IL2)으로부터 형성된 제2 광 투과 패턴(LTP2)보다 제2 금속층(ML2)이 상대적으로 더 많이 식각될 수 있다. 예를 들어, 도 7에 도시된 상기 제2 식각 공정에서 제2 금속층(ML2)이 식각되는 동안, 제2 광 투과 패턴(LTP2)은 식각되지 않을 수 있다. 또한, 도 9에 도시된 상기 제2 식각 공정에서 제1 절연층(IL1)으로부터 형성된 제1 광 투과 패턴(LTP1)보다 제1 금속층(ML1)이 상대적으로 더 많이 식각될 수 있다. 예를 들어, 도 9에 도시된 상기 제2 식각 공정에서, 제1 금속층(ML1)이 식각되는 동안, 제1 광 투과 패턴(LTP1)은 식각되지 않을 수 있다.
일 실시예에 있어서, 제1 금속층(ML1) 및 제2 금속층(ML2) 각각은 인듐 주석 산화물(Indium Tin Oxide ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 아연 산화물(Zinc Oxide, ZnO), 인듐산화물(Indium Oxide, In2O3), 인듐 갈륨 산화물(Indium Ggallium Oxide, IGO), 및 알루미늄 아연 산화물(Aluminum Zinc Oxide, AZO) 등의 투명 전도성 산화물로 형성될 수 있다.
일 실시예에 있어서, 제1 절연층(IL1) 및 제2 절연층(IL2) 각각은 페놀 수지(phenolic resin), 아크릴 수지(polyacrylates resin), 폴리이미드 수지(polyimides rein), 폴리아미드 수지(polyamides resin), 실록산 수지(siloxane resin), 에폭시 수지(epoxy resin) 등으로 형성될 수 있다.
도 6을 참조하면, 예비 광 제어층(PLCL) 상에 마스크 패턴(MSP)을 형성할 수 있다. 즉, 제2 절연층(IL2) 상에 마스크 패턴(MSP)을 형성할 수 있다. 마스크 패턴(MSP)은 예비 광 제어층(PCLC)의 일부를 노출시킬 수 있다. 즉, 마스크 패턴(MSP)은 제2 절연층(IL2)의 일부를 노출시킬 수 있다.
일 실시예에 있어서 마스크 패턴(MSP)은 상기 제2 식각 공정(예컨대, 식각액을 이용한 습식 식각 공정)에 대하여, 제1 금속층(ML1) 및 제2 금속층(ML2) 각각의 식각률보다 낮은 식각률을 갖는 물질을 사용하여 형성될 수 있다. 예를 들어, 도 7에 도시된 상기 제2 식각 공정에서 제2 금속층(ML2)이 식각되는 동안, 마스크 패턴(MSP)은 식각되지 않을 수 있다. 또한, 도 9에 도시된 상기 제2 식각 공정에서, 제1 금속층(ML1)이 식각되는 동안, 마스크 패턴(MSP)은 식각되지 않을 수 있다.
일 실시예에 있어서, 마스크 패턴(MSP)은 금속 물질 또는 무기 절연 물질 등을 포함할 수 있다. 마스크 패턴(MSP)으로 사용될 수 있는 상기 금속 물질의 예로는 알루미늄(Al), 몰리브덴(Mo), 알루미늄을 함유하는 합금, 몰리브덴을 함유하는 합금 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
도 7을 더 참조하면, 상기 제1 식각 공정을 통해 마스크 패턴(MSP)으로부터 노출된 제2 절연층(IL2)의 일부를 제거하여 제2 광 투과 패턴(LTP2)이 형성될 수 있다. 즉, 제2 절연층(IL2) 중 마스크 패턴(MSP)과 중첩하지 않는 부분은 제거되고, 마스크 패턴(MSP)과 중첩하는 부분은 잔존하여 제2 광 투과 패턴(LTP2)이 형성될 수 있다. 상술한 바와 같이, 일 실시예에 있어서, 제2 절연층(IL2)이 식각되는 동안, 제2 금속층(ML2)은 식각되지 않을 수 있다.
도 8을 더 참조하면, 상기 제2 식각 공정을 통해 제2 광 투과 패턴(LTP2)으로부터 노출된 제2 금속층(ML2)의 일부를 제거하여 제2 금속 패턴(MP2)이 형성될 수 있다. 즉, 제2 금속층(ML2) 중 제2 광 투과 패턴(LTP2)과 중첩하지 않는 부분은 제거될 수 있다. 이때, 제2 금속층(ML2) 중 제2 광 투과 패턴(LTP2)의 일부와 중첩하는 일 부분도 함께 제거될 수 있다. 이에 따라, 제2 광 투과 패턴(LTP2)은 제2 금속 패턴(MP2)의 양 단부들에 대하여 언더컷 형상을 가질 수 있다. 즉, 제2 금속 패턴(MP2)과 제2 광 투과 패턴(LTP2)은 한 쌍의 제2 언더컷 형상들(UC2)을 정의할 수 있다. 이때, 상술한 바와 같이, 일 실시예에 있어서, 제2 금속층(ML2)이 식각되는 동안, 제2 광 투과 패턴(LPT2)은 식각되지 않을 수 있다. 또한, 일 실시예에 있어서, 제2 금속층(ML2)이 식각되는 동안, 제1 절연층(IL1)도 식각되지 않을 수 있다.
도 9를 더 참조하면, 마스크 패턴(MSP)을 마스크로 하여, 상기 제1 식각 공정을 통해 제1 절연층(IL1)의 일부를 제거하여 제1 광 투과 패턴(LTP1)이 형성될 수 있다. 즉, 제1 절연층(IL1) 중 마스크 패턴(MSP)과 중첩하지 않는 부분은 제거되고, 마스크 패턴(MSP)과 중첩하는 부분은 잔존하여 제1 광 투과 패턴(LTP1)이 형성될 수 있다. 상술한 바와 같이, 일 실시예에 있어서, 제1 절연층(IL1)이 식각되는 동안, 제1 금속층(ML1)은 식각되지 않을 수 있다. 또한, 일 실시예에 있어서, 제1 절연층(IL1)이 식각되는 동안, 제2 금속 패턴(MP2)도 식각되지 않을 수 있다.
도 10을 더 참조하면, 상기 제2 식각 공정을 통해 제1 광 투과 패턴(LTP1)으로부터 노출된 제1 금속층(ML1)의 일부를 제거하여 제1 금속 패턴(MP1)이 형성될 수 있다. 즉, 제1 금속층(ML1) 중 제1 광 투과 패턴(LTP1)과 중첩하지 않는 부분은 제거될 수 있다. 이때, 제1 금속층(ML1) 중 제1 광 투과 패턴(LTP1)의 일부와 중첩하는 일 부분도 함께 제거될 수 있다. 이에 따라, 제1 광 투과 패턴(LTP1)은 제1 금속 패턴(MP1)의 양 단부들에 대하여 언더컷 형상을 가질 수 있다. 즉, 제1 금속 패턴(MP1)과 제1 광 투과 패턴(LTP1)은 한 쌍의 제1 언더컷 형상들(UC1)을 정의할 수 있다. 이때, 상술한 바와 같이, 일 실시예에 있어서, 제1 금속층(ML1)이 식각되는 동안, 제1 광 투과 패턴(LPT1)은 식각되지 않을 수 있다.
도 11을 참조하면, 제1 금속 패턴(MP1), 제1 광 투과 패턴(LTP1), 제2 금속 패턴(MP2), 및 제2 광 투과 패턴(LTP2)을 커버하는 예비 차광층(PLBL)을 형성할 수 있다. 이때, 예비 차광층(PLBL) 중 일부는 제1 금속 패턴(MP1)과 제1 광 투과 패턴(LTP1)이 정의하는 제1 언더컷 형상(UC1) 내부 및 제2 금속 패턴(MP2)과 제2 광 투과 패턴(LTP2)이 정의하는 제2 언더컷 형상(UC2) 내부에 위치할 수 있다. 일 실시예에 있어서, 예비 차광층(PLBL)은 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 텅스텐(W), 은(Ag), 구리(Cu), 금(Au), 블랙 안료, 블랙 염료, 몰리브덴-탄탈륨 산화물 중 적어도 하나를 포함하는 물질로 형성될 수 있다.
도 12를 참조하면, 전면 애싱(Ashing) 공정을 통해 예비 차광층(PLBL)의 일부를 제거하여 제1 차광 패턴(LP1) 및 제2 차광 패턴(LP2)이 형성될 수 있다. 예를 들어, 예비 차광층(PLBL) 중 제1 광 투과 패턴(LTP1)에 의해 커버되는 부분은 잔존하여 제1 차광 패턴(LP1)이 형성되고, 제2 광 투과 패턴(LTP2)에 의해 커버되는 부분은 잔존하여 제2 차광 패턴(LP2)이 형성되며, 이외의 부분은 제거될 수 있다. 즉, 제1 차광 패턴(LP1)은 제1 금속 패턴(MP1)과 동일한 층에 배치될 수 있다. 또한, 제1 차광 패턴(LP1)은 제1 광 투과 패턴(LTP1)과 평면 상에서 중첩할 수 있다. 제2 차광 패턴(LP2)은 제2 금속 패턴(MP2)과 동일한 층에 배치될 수 있다. 또한, 제2 차광 패턴(LP2)은 제2 광 투과 패턴(LTP2)과 평면 상에서 중첩할 수 있다.
다시 말하면, 제1 차광 패턴(LP1)은 제1 금속 패턴(MP1)과 제1 광 투과 패턴(LTP1)이 정의하는 제1 언더컷 형상(UC1) 내부에 배치되고, 제2 차광 패턴(LP2)은 제2 금속 패턴(MP2)과 제2 광 투과 패턴(LTP2)이 정의하는 제2 언더컷 형상(UC2) 내부에 배치될 수 있다.
이에 따라, 제1 금속 패턴(MP1), 제1 광 투과 패턴(LTP1), 제2 금속 패턴(MP2), 제2 광 투과 패턴(LTP2), 제1 차광 패턴(LP1) 및 제2 차광 패턴(LP2)을 포함하는 광 제어 패턴(LCP)이 형성될 수 있다. 실시예들에 의하면, 광 제어 패턴(LCP)은 복수 개 형성될 수 있으며, 복수 개의 광 제어 패턴들(LCP)은 동일한 구조를 가질 수 있다.
도 13을 참조하면, 광 제어 패턴들(LCP)이 형성된 이후에, 인접한 광 제어 패턴들(LCP) 사이에 충진 패턴(FP)이 형성될 수 있다. 즉, 충진 패턴(FP)은 인접한 광 제어 패턴들(LCP) 사이마다 형성될 수 있다. 일 실시예에 있어서, 충진 패턴(FP)은 페놀 수지(phenolic resin), 아크릴 수지(polyacrylates resin), 폴리이미드 수지(polyimides rein), 폴리아미드 수지(polyamides resin), 실록산 수지(siloxane resin), 에폭시 수지(epoxy resin) 등으로 형성될 수 있다. 일 실시예에 있어서, 충진 패턴(LCP)은 상면의 높이가 광 제어 패턴(LCP)의 상면의 높이와 실질적으로 동일하도록 형성될 수 있다.
도 14를 참조하면, 마스크 패턴(MSP)이 제거될 수 있다. 선택적으로, 마스크 패턴(MSP)은 제거되지 않을 수도 있다. 이 경우, 마스크 패턴(MSP)은 투명 전도성 물질(TCO)을 사용하여 형성될 수 있다.
한편, 도 5 내지 도 14에서는 두 개의 금속층들 및 두 개의 절연층들을 포함하는 예비 광 제어층에 대해 상기 제1 식각 공정을 두 번 진행하고, 상기 제2 식각 공정을 두 번 진행하여 광 제어 패턴들(LCP)을 형성하고, 이에 따라, 광 제어 필름(LCF)의 상기 차광 패턴들이 2단 구조를 가지도록 형성되는 것으로 도시되었으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 다른 실시예에 있어서, 세 개 이상의 금속층들 및 세 개 이상의 절연층들을 포함하는 예비 광 제어층에 대해 상기 제1 식각 공정을 세 번 이상 진행하고, 상기 제2 식각 공정을 세 번 이상 진행하여 광 제어 패턴들(LCP)을 형성하고, 이에 따라, 광 제어 필름(LCF)의 상기 차광 패턴들이 3단 이상의 다단 구조를 가지도록 형성될 수도 있다.
도 15 내지 도 20은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면들이다.
예를 들어, 도 15 내지 도 19 각각은 도 3의 단면도와 대응될 수 있고, 도 20은 도 2의 평면도와 대응될 수 있다. 이하에서는, 도 1 내지 도 4를 참조하여 설명한 표시 장치(DD)와의 차이점을 중심으로 설명하며, 중복되는 설명은 생략하거나 간략화하기로 한다.
도 15를 참조하면, 일 실시예에 있어서, 충진 패턴(FP)은 생략될 수 있다. 이 경우, 광 제어 필름(LCF)은 복수의 광 제어 패턴들(LCP)의 집합일 수 있다. 충진 패턴(FP)이 생략되는 경우, 광 제어 필름(LCF) 사이로 입사하는 광의 투과율이 더욱 향상될 수 있다.
도 16을 참조하면, 일 실시예에 있어서, 광 제어 패턴들(LCP) 각각은 차광 격벽(LB)을 더 포함할 수 있다. 예를 들어, 광 제어 패턴들(LCP) 각각은 한 쌍의 차광 격벽들(LB)을 더 포함할 수 있다. 차광 격벽(LB)은 제1 차광 패턴(LP1), 제1 광 투과 패턴(LTP1), 제2 차광 패턴(LP2), 및 제2 광 투과 패턴(LTP2)의 측면을 커버할 수 있다.
일 실시예에 있어서, 차광 격벽(LB)은 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 텅스텐(W), 은(Ag), 구리(Cu), 금(Au), 블랙 안료, 블랙 염료, 몰리브덴-탄탈륨 산화물 중 적어도 하나를 포함할 수 있다. 발광 소자들(LED1, LED2)에서 방출되는 광 중 차광 격벽(LB)에 입사된 광은 차광 격벽(LB)에서 반사되거나, 차광 격벽(LB)을 투과하거나, 차광 격벽(LB)에 흡수될 수 있다. 일 실시예에 있어서, 차광 격벽(LB)에 입사된 광의 대부분은 차광 격벽(LB)에 흡수될 수 있다. 이에 따라, 차광 격벽(LB)은 표시 장치(DD)의 시야각을 제어할 수 있다.
일 실시예에 있어서, 차광 격벽(LB)은 제1 차광 패턴(LP1) 및 제2 차광 패턴(LP2)과 동일한 공정으로 형성될 수 있다. 다시 말하면, 차광 격벽(LB)은 제1 차광 패턴(LP1) 및 제2 차광 패턴(LP2)과 동일한 물질을 포함할 수 있다. 일 실시예에 있어서, 차광 격벽(LB)은 제1 차광 패턴(LP1) 및 제2 차광 패턴(LP2)과 일체로 형성될 수 있다. 다른 실시예에 있어서, 차광 격벽(LB)은 제1 차광 패턴(LP1) 및 제2 차광 패턴(LP2) 상이한 별개의 공정으로 형성될 수도 있다.
실시예들에 의하면, 광 제어 패턴(LCP)이 차광 격벽(LB)을 더 포함함에 따라, 표시 장치(DD)의 시야각을 더욱 효과적으로 제어할 수 있다.
도 17을 참조하면, 일 실시예에 있어서, 광 제어 패턴들(LCP) 각각은 광 제어 패턴(LCP)을 관통하는 적어도 하나의 관통홀(TH)을 가질 수 있다. 일 실시예에 있어서, 관통홀(TH)은 제1 금속 패턴(MP1)과 제1 광 투과 패턴(LTP1)이 정의하는 제1 언더컷 형상(UC1) 및 제2 금속 패턴(MP2)과 제2 광 투과 패턴(LTP2)이 정의하는 제2 언더컷 형상(UC2)과 공간적으로 연결될 수 있다.
일 실시예에 있어서, 관통홀(TH)은 제1 차광 패턴(LP1) 및/또는 제2 차광 패턴(LP2)과 동일한 물질로 채워질 수 있다. 예를 들어, 관통홀(TH)은 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 텅스텐(W), 은(Ag), 구리(Cu), 금(Au), 블랙 안료, 블랙 염료, 몰리브덴-탄탈륨 산화물 중 적어도 하나를 포함하는 물질로 채워질 수 있다.
실시예들에 의하면, 광 제어 패턴(LCP)에 관통홀(TH)이 정의됨에 따라, 제1 차광 패턴(LP1) 및 제2 차광 패턴(LP2)이 형성되는 과정에서, 기포 발생이 최소화될 수 있다. 이에 따라, 제1 차광 패턴(LP1) 및 제2 차광 패턴(LP2)이 형성된 이후에, 빈 공간의 발생이 최소화될 수 있다. 따라서, 표시 장치(DD)의 시야각을 더욱 효과적으로 제어할 수 있다.
도 18을 참조하면, 일 실시예에 있어서, 제1 금속 패턴(MP1)과 제2 금속 패턴(MP2)은 서로 상이한 물질을 포함할 수 있다.
일 실시예에 있어서, 제2 금속 패턴(MP2)의 상기 제2 식각 공정(예컨대, 식각액에 의한 습식 공정)에 대한 식각률은 제1 금속 패턴(MP1)의 상기 제2 식각 공정에 대한 식각률보다 낮을 수 있다.
즉, 상기 제2 식각 공정에 의하면, 제2 금속층(예컨대, 도 5의 ML2)보다 제1 금속층(예컨대, 도 5의 ML1)이 상대적으로 더 많이 식각될 수 있다. 예를 들어, 상기 제2 식각 공정에 의하면, 제1 절연층(IL1)만 식각되고, 제1 금속층(ML1)은 식각되지 않을 수 있다. 또한, 상기 제1 식각 공정에 의하면, 제2 절연층(IL2)만 식각되고, 제2 금속층(ML2)은 식각되지 않을 수 있다.
일 실시예에 있어서, 제1 금속 패턴(MP1)은 인듐 아연 산화물(Indium Zinc Oxide, IZO)을 포함하고, 제2 금속 패턴(MP2)은 인듐 주석 산화물(Indium Tin Oxide ITO)을 포함할 수 있다.
실시예들에 의하면, 제1 금속 패턴(MP1)과 제2 금속 패턴(MP2)이 서로 상이한 식각률을 가지는 물질을 포함함으로써, 식각 공정이 반복되는 경우에도, 상부에 위치하는 금속 패턴의 마모가 최소화되거나 방지될 수 있다. 이에 따라, 제1 금속 패턴(MP1)의 양 단부와 제2 금속 패턴(MP2)의 양 단부 각각이 실질적으로 동일한 선상에 정렬될 수 있다.
도 19를 참조하면, 일 실시예에 있어서, 표시 장치(DD)는 센싱층(SL)을 더 포함할 수 있다. 센싱층(SL)은 봉지층(TFE) 상에 배치될 수 있다. 이 경우, 광 제어 필름(LCF)은 센싱층(SL) 상에 배치될 수 있다.
일 실시예에 있어서, 센싱층(SL)은 제1 터치 전극(TE1), 제1 터치 전극(TE1) 상에 배치되는 제1 터치 절연층(TIL1), 제1 터치 절연층(TIL1) 상에 배치되는 제2 터치 전극(TE2) 및 제2 터치 전극(TE2) 상에 배치되는 제2 터치 절연층(TIL2)을 포함할 수 있다. 제2 터치 절연층(TIL1)은 실질적으로 평탄한 상면을 가질 수 있다. 제2 터치 전극(TE2)은 제1 터치 절연층(TIL1)을 관통하는 콘택홀을 통해 제1 터치 전극(TE1)에 접속될 수 있다. 센싱층(SL)은 상기 표시 장치의 입력 수단으로 기능할 수 있다.
도 20을 참조하면, 일 실시예에 있어서, 차광 패턴들(LP) 각각은 비발광 영역(NLA)과 중첩할 수 있다. 다만, 차광 패턴들(LP) 각각은 제1 발광 영역(LA1), 제2 발광 영역(LA2) 및 제3 발광 영역(LA3)과 중첩하지 않을 수 있다. 차광 패턴들(LP) 각각이 제1 발광 영역(LA1), 제2 발광 영역(LA2) 및 제3 발광 영역(LA3)과 중첩하지 않는 경우, 표시 장치(DD)의 투과율이 더욱 향상될 수 있다.
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
DD: 표시 장치 SUB: 기판
LED1, LED2: 제1 및 제2 발광 소자들
TFE: 봉지층 LCF: 광 제어 필름
LCP: 광 제어 패턴 MP1: 제1 금속 패턴
MP2: 제2 금속 패턴 LTP1: 제1 광 투과 패턴
LTP2: 제2 광 투과 패턴 LP1: 제1 차광 패턴
LP2: 제2 차광 패턴 UC1: 제1 언더컷 형상
UC2: 제2 언더컷 형상 FP: 충진 패턴
LB: 차광 격벽 TH: 관통홀
ML1: 제1 금속층 ML2: 제2 금속층
IL1: 제1 절연층 IL2: 제2 절연층
PLCL: 예비 광 제어층 MSP: 마스크 패턴
PLBL: 예비 차광층

Claims (20)

  1. 기판;
    상기 기판 상에 배치되는 발광 소자;
    상기 발광 소자를 커버하는 봉지층; 및
    상기 봉지층 상에 배치되고, 복수의 광 제어 패턴들을 포함하는 광 제어 필름을 포함하고,
    상기 광 제어 패턴들 각각은,
    상기 봉지층 상에 배치되는 제1 금속 패턴;
    상기 제1 금속 패턴 상에 배치되는 제1 광 투과 패턴;
    상기 제1 광 투과 패턴 상에 배치되고, 상기 제1 금속 패턴과 평면 상에서 중첩하는 제2 금속 패턴;
    상기 제2 금속 패턴 상에 배치되고, 상기 제1 광 투과 패턴과 중첩하는 제2 광 투과 패턴;
    상기 제1 금속 패턴과 동일한 층에 배치되고, 상기 제1 광 투과 패턴과 중첩하는 제1 차광 패턴; 및
    상기 제2 금속 패턴과 동일한 층에 배치되고, 상기 제2 광 투과 패턴과 중첩하는 제2 차광 패턴을 포함하는 표시 장치.
  2. 제1 항에 있어서, 상기 제1 차광 패턴은 상기 제1 금속 패턴 및 상기 제1 광 투과 패턴에 의해 정의된 제1 언더컷 형상 내부에 배치되고,
    상기 제2 차광 패턴은 상기 제2 금속 패턴 및 상기 제2 광 투과 패턴에 의해 정의된 제2 언더컷 형상 내부에 배치되는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서, 380nm 내지 780nm 파장 대역의 광에 대한 상기 제1 광 투과 패턴 및 상기 제2 광 투과 패턴 각각의 굴절률은 1 내지 2인 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서, 서로 인접한 상기 광 제어 패턴들 사이의 간격은 5um 내지 10um인 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서, 상기 광 제어 패턴들 각각의 높이는 10um 내지 30um인 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서, 상기 제1 차광 패턴 및 상기 제2 차광 패턴 각각의 폭은 1um 내지 2um인 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서, 동일한 식각 공정에 대한 상기 제2 금속 패턴의 식각률은 상기 제1 금속 패턴의 식각률보다 낮은 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서, 상기 제1 금속 패턴 및 상기 제2 금속 패턴은 투명 전도성 산화물을 포함하는 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서, 상기 제1 광 투과 패턴 및 상기 제2 광 투과 패턴은 투명한 유기 물질을 포함하는 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서, 상기 제1 차광 패턴 및 상기 제2 차광 패턴은 평면 상에서 중첩하는 것을 특징으로 하는 표시 장치.
  11. 제1 항에 있어서, 상기 광 제어 필름은,
    인접한 상기 광 제어 패턴들 사이마다 배치되고, 투명한 유기 물질을 포함하는 적어도 하나의 충진 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  12. 제1 항에 있어서, 상기 광 제어 패턴들 각각은,
    상기 제1 광 투과 패턴, 상기 제2 광 투과 패턴, 상기 제1 차광 패턴, 및 상기 제2 차광 패턴의 측면을 커버하는 차광 격벽을 더 포함하는 것을 특징으로 하는 표시 장치.
  13. 제12 항에 있어서, 상기 차광 격벽은 상기 제1 차광 패턴 및 상기 제2 차광 패턴과 일체로 형성되는 것을 특징으로 하는 표시 장치.
  14. 제1 항에 있어서, 상기 광 제어 패턴들 중 적어도 하나는 상기 광 제어 패턴을 관통하는 관통홀을 가지고,
    상기 관통홀은 상기 제1 차광 패턴 및 상기 제2 차광 패턴과 동일한 물질로 채워지는 것을 특징으로 하는 표시 장치.
  15. 기판 상에 발광 소자를 형성하는 단계;
    상기 발광 소자를 커버하는 봉지층을 형성하는 단계; 및
    상기 봉지층 상에 복수의 광 제어 패턴들을 포함하는 광 제어 필름을 형성하는 단계를 포함하고,
    상기 광 제어 필름을 형성하는 단계는 상기 광 제어 패턴들을 형성하는 단계를 포함하며,
    상기 광 제어 패턴들을 형성하는 단계는,
    제1 금속층, 제1 절연층, 제2 금속층 및 제2 절연층이 순차적으로 적층된 예비 광 제어층을 형성하는 단계;
    상기 예비 광 제어층 상에 마스크 패턴을 형성하는 단계;
    제1 식각 공정을 통해 상기 마스크 패턴으로부터 노출된 상기 제2 절연층의 일부를 제거하여 제2 광 투과 패턴을 형성하는 단계;
    제2 식각 공정을 통해 상기 제2 광 투과 패턴으로부터 노출된 상기 제2 금속층의 일부, 및 상기 제2 광 투과 패턴의 일부와 중첩하는 상기 제2 금속층의 일부를 제거하여 제2 금속 패턴을 형성하는 단계;
    상기 마스크 패턴을 마스크로 하여, 상기 제1 식각 공정을 통해 상기 제1 절연층의 일부를 제거하여 제1 광 투과 패턴을 형성하는 단계;
    상기 제2 식각 공정을 통해 상기 제1 광 투과 패턴으로부터 노출된 상기 제1 금속층의 일부, 및 상기 제1 광 투과 패턴의 일부와 중첩하는 상기 제1 금속층의 일부를 제거하여 제1 금속 패턴을 형성하는 단계;
    상기 제1 금속 패턴, 상기 제1 광 투과 패턴, 상기 제2 금속 패턴, 및 상기 제2 광 투과 패턴을 커버하는 예비 차광층을 형성하는 단계; 및
    상기 예비 차광층의 일부를 제거하여, 상기 제1 금속층과 동일한 층에 배치되는 제1 차광 패턴 및 상기 제2 금속층과 동일한 층에 배치되는 제2 차광 패턴을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서, 상기 제1 금속층의 상기 제1 식각 공정에 대한 식각률은 상기 제1 절연층의 상기 제1 식각 공정에 대한 식각률보다 낮고,
    상기 제2 금속층의 상기 제1 식각 공정에 대한 식각률은 상기 제2 절연층의 상기 제1 식각 공정에 대한 식각률보다 낮으며,
    상기 제1 금속층의 상기 제2 식각 공정에 대한 식각률은 상기 제1 절연층의 상기 제2 식각 공정에 대한 식각률보다 높고,
    상기 제2 금속층의 상기 제2 식각 공정에 대한 식각률은 상기 제2 절연층의 상기 제2 식각 공정에 대한 식각률보다 높은 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제16 항에 있어서, 상기 마스크 패턴의 상기 제2 식각 공정에 대한 식각률은 상기 제1 금속층 및 상기 제2 금속층 각각의 상기 제2 식각 공정에 대한 식각률보다 낮은 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제16 항에 있어서, 상기 제2 금속층의 상기 제2 식각 공정에 대한 식각률은 상기 제1 금속층의 상기 제2 식각 공정에 대한 식각률보다 낮은 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제15 항에 있어서, 상기 광 제어 필름을 형성하는 단계는,
    상기 광 제어 패턴들을 형성한 이후에, 인접한 상기 광 제어 패턴들 사이에 배치되고, 투명한 유기 물질을 포함하는 충진 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제15 항에 있어서, 상기 제1 차광 패턴 및 상기 제2 차광 패턴을 형성하는 단계에서, 전면 애싱 공정을 통해 상기 예비 차광층의 일부를 제거하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020220138042A 2022-10-24 2022-10-25 표시 장치 및 이의 제조 방법 KR20240062151A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220138042A KR20240062151A (ko) 2022-10-25 2022-10-25 표시 장치 및 이의 제조 방법
US18/195,944 US20240136480A1 (en) 2022-10-24 2023-05-10 Display device and method of manufacturing the same
CN202321648984.5U CN220402275U (zh) 2022-10-25 2023-06-27 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220138042A KR20240062151A (ko) 2022-10-25 2022-10-25 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240062151A true KR20240062151A (ko) 2024-05-09

Family

ID=89597364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220138042A KR20240062151A (ko) 2022-10-24 2022-10-25 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20240136480A1 (ko)
KR (1) KR20240062151A (ko)
CN (1) CN220402275U (ko)

Also Published As

Publication number Publication date
US20240136480A1 (en) 2024-04-25
CN220402275U (zh) 2024-01-26

Similar Documents

Publication Publication Date Title
US9601554B2 (en) Transparent display device and method of manufacturing the same
JP6733203B2 (ja) 電気光学装置、電子機器
KR20160061540A (ko) 유기 발광 표시 장치 및 그 제조 방법
US20210096669A1 (en) Touch structure and method of manufacturing the same, touch substrate and touch display device
KR102568756B1 (ko) 표시 장치
KR20210106606A (ko) 표시 장치
WO2018119784A1 (zh) 底发光型oled显示单元及其制作方法
CN113130548A (zh) 显示装置及其制造方法
CN114497143A (zh) 显示装置
WO2024017343A1 (zh) 显示面板及其制作方法、显示装置
KR20240062151A (ko) 표시 장치 및 이의 제조 방법
KR20220063774A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220088598A (ko) 표시 장치 및 표시 장치의 제조방법
KR20220007788A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20210145887A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20240042321A (ko) 표시 장치 및 이의 제조 방법
KR20240099552A (ko) 표시 장치 및 이의 제조 방법
US20240206236A1 (en) Display device and method of manufacturing the same
US20240215416A1 (en) Display device and method of manufacturing the same
KR20240024408A (ko) 표시 장치 및 이의 제조 방법
US20230284486A1 (en) Display panel, method of manufacturing the same, and electronic device including the same
KR20240055205A (ko) 표시 장치
KR20240094208A (ko) 표시 장치 및 이의 제조방법
KR20240054461A (ko) 표시 장치
KR20240021337A (ko) 표시 장치