KR20220049065A - 표시 장치와 그의 제조 방법 - Google Patents

표시 장치와 그의 제조 방법 Download PDF

Info

Publication number
KR20220049065A
KR20220049065A KR1020200131685A KR20200131685A KR20220049065A KR 20220049065 A KR20220049065 A KR 20220049065A KR 1020200131685 A KR1020200131685 A KR 1020200131685A KR 20200131685 A KR20200131685 A KR 20200131685A KR 20220049065 A KR20220049065 A KR 20220049065A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
disposed
substrate
barrier ribs
Prior art date
Application number
KR1020200131685A
Other languages
English (en)
Inventor
전형일
김민우
송대호
양병춘
최진우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200131685A priority Critical patent/KR20220049065A/ko
Priority to US17/471,602 priority patent/US20220115564A1/en
Priority to CN202111180178.5A priority patent/CN114361194A/zh
Priority to EP21202233.9A priority patent/EP3985722A1/en
Publication of KR20220049065A publication Critical patent/KR20220049065A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B2027/0178—Eyeglass type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

본 발명은 발광 다이오드 소자들 사이의 격벽의 제조를 용이하게 할 수 있는 표시 장치 및 그의 제조 방법에 관한 것이다. 일 실시예에 표시 장치는 기판, 상기 기판 상에 배치되는 화소 전극들, 상기 화소 전극들 상에 각각 배치되는 발광 다이오드 소자들, 상기 화소 전극들 각각의 적어도 일 측면과 상기 발광 다이오드 소자들 각각의 적어도 일 측면 상에 배치되는 절연막, 상기 절연막 상에 배치되는 격벽들, 및 상기 격벽들과 상기 발광 다이오드 소자들 상에 배치되는 공통 전극을 구비한다.

Description

표시 장치와 그의 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 표시 장치와 그의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 발광 표시 패널(Light Emitting Display) 등과 같은 평판 표시 장치일 수 있다. 발광 표시 장치는 발광 소자로서 유기 발광 다이오드 소자를 포함하는 유기 발광 표시 장치, 발광 소자로서 무기 반도체 소자를 포함하는 무기 발광 표시 장치, 발광 소자로서 마이크로 발광 다이오드 소자(micro light emitting diode element)를 포함하는 초소형 발광 다이오드 표시 장치 중 어느 하나일 수 있다.
최근에는 발광 표시 장치를 포함한 헤드 장착형 디스플레이(head mounted display)가 개발되고 있다. 헤드 장착형 디스플레이(Head Mounted Display, HMD)는 안경이나 헬멧 형태로 착용하여 사용자의 눈앞 가까운 거리에 초점이 형성되는 가상현실(Virtual Reality, VR) 또는 증강현실(Augmented Reality)의 안경형 모니터 장치이다.
헤드 장착형 디스플레이에는 마이크로 발광 다이오드 소자를 포함하는 고해상도의 초소형 발광 다이오드 표시 패널이 적용된다. 마이크로 발광 다이오드 소자로부터 발광된 광이 그에 인접한 다른 마이크로 발광 다이오드 소자로부터 발광된 광과 혼합되는 것을 방지하기 위해, 마이크로 발광 다이오드 소자들 사이에는 격벽이 배치될 수 있다. 하지만, 마이크로 발광 다이오드 소자들의 집적도가 높아 격벽의 폭이 얇아야 하므로, 격벽의 제조가 어려울 수 있다.
본 발명이 해결하고자 하는 과제는 발광 다이오드 소자들 사이의 격벽의 제조를 용이하게 할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 발광 다이오드 소자들 사이의 격벽의 제조를 용이하게 할 수 있는 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 표시 장치는 기판, 상기 기판 상에 배치되는 화소 전극들, 상기 화소 전극들 상에 각각 배치되는 발광 다이오드 소자들, 상기 화소 전극들 각각의 적어도 일 측면과 상기 발광 다이오드 소자들 각각의 적어도 일 측면 상에 배치되는 절연막, 상기 절연막 상에 배치되는 격벽들, 및 상기 격벽들과 상기 발광 다이오드 소자들 상에 배치되는 공통 전극을 구비한다.
상기 다른 과제를 해결하기 위한 일 실시예에 표시 장치의 제조 방법은 제1 기판의 화소 전극들과 제2 기판의 발광 다이오드 소자들을 접합하는 단계, 상기 발광 다이오드 소자들과 상기 제2 기판을 분리하는 단계, 상기 발광 다이오드 소자들 상에 절연막을 형성하는 단계, 상기 절연막 상에 격벽 물질을 형성하고, 연마 공정을 통해 상기 발광 다이오드 소자들의 제1 전극들을 노출하도록 상기 격벽 물질을 평탄화하여 격벽들을 형성하는 단계, 및 상기 격벽들과 상기 발광 다이오드 소자들 상에 공통 전극을 형성하는 단계를 포함한다.
상기 다른 과제를 해결하기 위한 또 다른 실시예에 표시 장치의 제조 방법은 제1 기판의 화소 전극들과 제2 기판의 발광 다이오드 소자들을 접합하는 단계, 상기 발광 다이오드 소자들과 상기 제2 기판을 분리하는 단계, 상기 발광 다이오드 소자들 상에 절연막을 형성하는 단계, 상기 절연막 상에 격벽 물질을 형성하고, 포토 리소그래피 공정을 통해 상기 발광 다이오드 소자들의 제1 전극들을 노출하도록 격벽들을 형성하는 단계, 및 상기 격벽들과 상기 발광 다이오드 소자들 상에 공통 전극을 형성하는 단계를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치와 그의 제조 방법에 의하면, 발광 다이오드 소자들 각각이 제3 방향(Z축 방향)으로 길게 연장되는 수직 발광 다이오드 소자이므로, 발광 다이오드 소자들 사이에 채워지도록 격벽 물질을 형성하고, CMP(Chemical Mechanical Polishing) 공정과 같은 연마 공정을 통해 발광 다이오드 소자들의 상면들이 노출되도록 할 수 있다. 그러므로, 포토 리소그래피 공정 등을 이용하여 격벽의 폭을 얇게 형성할 필요가 없으므로, 발광 다이오드 소자들 사이의 격벽의 제조를 용이하게 할 수 있다.
또한, 실시예들에 따른 표시 장치와 그의 제조 방법에 의하면, 격벽들이 반사율이 높은 금속 물질을 포함하므로, 발광 다이오드 소자들의 측면 방향으로 발광한 광은 격벽들에서 반사되어 발광 다이오드 소자들의 상부로 출력될 수 있다. 그러므로, 격벽들로 인해 발광 다이오드 소자들의 출광 효율은 높아질 수 있다.
또한, 실시예들에 따른 표시 장치와 그의 제조 방법에 의하면, 격벽들 상에 공통 전극이 배치되므로, 공통 전은 격벽들과 전기적으로 연결될 수 있다. 이로 인해, 공통 전극의 저항을 낮출 수 있으므로, 공통 전극에 인가되는 공통 전압의 전압이 저항에 의해 낮아지는 것을 줄이거나 방지할 수 있다.
또한, 실시예들에 따른 표시 장치와 그의 제조 방법에 의하면, 격벽의 높이를 발광 다이오드 소자들 각각의 높이보다 높게 형성함으로써, 격벽들 사이에서 발광 다이오드 소자들 상에 존재하는 공간에 파장 변환층을 배치할 수 있다. 이로 인해, 표시 장치의 화질을 높일 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 예시 도면이다.
도 2는 도 1의 표시 장치의 발광 소자층의 발광 영역들을 보여주는 레이 아웃도이다.
도 3은 도 2의 Ⅰ-Ⅰ’과 Ⅱ-Ⅱ’를 따라 절단한 표시 장치의 일 예를 보여주는 단면도이다.
도 4는 도 3의 발광 소자를 상세히 보여주는 일 예시 도면이다.
도 5는 도 2의 Ⅰ-Ⅰ’를 따라 절단한 표시 장치의 또 다른 예를 보여주는 단면도이다.
도 6은 도 2의 Ⅰ-Ⅰ’를 따라 절단한 표시 장치의 또 다른 예를 보여주는 단면도이다.
도 7은 일 실시예에 따른 표시 장치의 제조 방법을 보여주는 흐름도이다.
도 8 내지 도 14는 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 15는 또 다른 실시예에 따른 표시 장치의 제조 방법을 보여주는 흐름도이다.
도 16 내지 도 20은 또 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 21은 일 실시예에 따른 표시 장치를 포함하는 가상 현실 장치를 보여주는 예시 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 예시 도면이다.
도 1을 참조하면, 일 실시예에 따른 표시 장치(10)는 반도체 회로부(110), 및 발광 소자층(120)을 포함한다.
도 1에서는 일 실시예에 따른 표시 장치가 발광 다이오드 소자들을 포함하는 초소형 발광 다이오드 표시 장치인 것을 중심으로 설명하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 또한, 도 1에서는 일 실시예에 따른 표시 장치가 반도체 공정을 이용하여 형성된 반도체 회로부(110) 상에 발광 다이오드 소자들을 배치한 LEDoS(Light Emitting Diode on Silicon)인 것을 중심으로 설명하였으나, 본 명세서의 실시예는 이에 한정되지 않음에 주의하여야 한다.
반도체 회로부(110)는 반도체 공정을 이용하여 형성된 실리콘 웨이퍼 기판일 수 있다. 반도체 회로부(110)는 사각형의 평면 형태를 갖는 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 반도체 회로부(110)는 사각형 이외의 다른 다각형, 원형, 타원형 또는 비정형의 평면 형태를 가질 수 있다.
반도체 회로부(110)는 스캔 배선들, 데이터 배선들, 화소 회로부들, 스캔 구동부(111), 데이터 구동부(112), 패드부(113)를 포함한다.
스캔 배선들은 제1 방향(X축 방향)으로 연장되고, 데이터 배선들은 제2 방향으로 연장될 수 있다. 스캔 배선들과 데이터 배선들은 화소 회로부들에 연결될 수 있다. 화소 회로부들 각각은 스캔 배선과 데이터 배선에 연결되는 적어도 하나의 트랜지스터를 포함할 수 있다. 화소 회로부들 각각은 스캔 배선에 스캔 신호가 인가되는 경우, 데이터 배선의 데이터 전압을 공급받을 수 있다. 화소 회로부들 각각은 데이터 전압에 따라 발광 다이오드 소자가 소정의 밝기로 발광하도록 구동 전류 또는 구동 전압을 발광 다이오드 소자에 인가할 수 있다. 반도체 회로부(110)의 스캔 배선들, 데이터 배선들, 및 화소 회로부들에 대한 설명은 도 3을 결부하여 후술한다.
스캔 구동부(111)는 데이터 구동부(112) 또는 패드부(113)로부터 스캔 타이밍 신호를 입력받을 수 있다. 스캔 구동부(111)는 스캔 타이밍 신호에 따라 스캔 신호들을 생성하고, 스캔 배선들에 스캔 신호들을 출력할 수 있다. 스캔 구동부(111)는 복수의 트랜지스터들을 포함할 수 있다.
데이터 구동부(112)는 패드부(113)로부터 디지털 비디오 데이터를 입력 받을 수 있다. 데이터 구동부(112)는 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 배선들에 출력할 수 있다. 데이터 구동부(112)는 복수의 트랜지스터들을 포함할 수 있다.
패드부(113)는 외부의 회로 보드와 연결되기 위한 패드들을 포함한다. 패드들은 스캔 구동부(111) 및 데이터 구동부(112)와 전기적으로 연결될 수 있다.
외부의 회로 보드는 이방성 도전 필름(anisotropic conductive film)이나 SAP(Self Assembly Anisotropic Conductive Paste)과 같은 저저항(低抵抗) 고신뢰성 소재를 이용하여 패드부(113)의 패드들에 연결될 수 있다. 또는, 회로 보드는 초음파 접합 방식을 이용하여 패드부(113)의 패드들에 연결될 수 있다. 회로 보드는 연성 인쇄 회로 기판(flexible printed circuit board, FPCB), 인쇄 회로 기판(printed circuit board, PCB), 연성 인쇄 회로(flexible printed circuit, FPC) 또는 칩온 필름(chip on film, COF)과 같은 연성 필름(flexible film)일 수 있다.
발광 소자층(120)은 반도체 회로부(110) 상에 배치될 수 있다. 발광 소자층(120)의 면적은 반도체 회로부(110)의 면적보다 작을 수 있다. 발광 소자층(120)은 제3 방향(Z축 방향)에서 반도체 회로부(110)의 화소 회로부들과 중첩할 수 있다. 발광 소자층(120)은 제3 방향(Z축 방향)에서 반도체 회로부(110)의 스캔 구동부(111), 데이터 구동부(112), 및 패드부(113)와 중첩하지 않을 수 있다.
발광 소자층(120)은 발광 다이오드 소자들이 배치되어 광을 발광하는 발광 영역들을 포함할 수 있다. 발광 영역들 각각은 발광 다이오드 소자를 포함할 수 있다. 발광 영역들 각각의 발광 다이오드 소자는 반도체 회로부(110)의 화소 회로부의 트랜지스터와 전기적으로 연결될 수 있다. 발광 영역들 각각의 발광 다이오드 소자는 반도체 회로부(110)의 화소 회로부로부터 구동 전압 또는 구동 전류를 공급받을 수 있다. 발광 영역들 각각의 발광 다이오드 소자는 구동 전압 또는 구동 전류에 따라 소정의 휘도로 발광할 수 있다.
도 2는 도 1의 표시 장치의 발광 소자층의 발광 영역들과 공통 전극 연결부를 보여주는 레이 아웃도이다.
도 2를 참조하면, 발광 소자층(EML)은 제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 제3 발광 영역(EA3)들, 및 공통 전극 연결부(CNT)를 포함한다.
제1 발광 영역(EA1)들 각각은 제1 광을 발광하는 영역을 가리킨다. 제1 발광 영역(EA1)들 각각에는 제1 광을 발광하는 제1 발광 다이오드 소자(LDC1)가 배치될 수 있다. 제1 광은 적색 파장 대역의 광일 수 있다. 적색 파장 대역은 대략 600㎚ 내지 750㎚일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제2 발광 영역(EA2)들 각각은 제2 광을 발광하는 영역을 가리킨다. 제2 발광 영역(EA2)들 각각에는 제2 광을 발광하는 제2 발광 다이오드 소자(LDC2)가 배치될 수 있다. 제2 광은 녹색 파장 대역의 광일 수 있다. 녹색 파장 대역은 대략 480㎚ 내지 560㎚일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제3 발광 영역(EA3)들 각각은 제3 광을 발광하는 영역을 가리킨다. 제3 발광 영역(EA3)들 각각에는 제3 광을 발광하는 제3 발광 다이오드 소자(LDC3)가 배치될 수 있다. 제3 광은 청색 파장 대역의 광일 수 있다. 청색 파장 대역은 대략 370㎚ 내지 460㎚일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제1 발광 영역(EA1)들은 제2 방향(Y축 방향)으로 배열될 수 있다. 제2 발광 영역(EA2)들은 제2 방향(Y축 방향)으로 배열될 수 있다. 제3 발광 영역(EA3)들은 제2 방향(Y축 방향)으로 배열될 수 있다.
제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 제3 발광 영역(EA3)들은 제1 방향(X축 방향)에서 교번하여 배치될 수 있다. 예를 들어, 제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 제3 발광 영역(EA3)들은 제1 방향(X축 방향)에서 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)의 순서로 배치될 수 있다.
제1 방향(X축 방향)으로 배열된 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)은 하나의 화소(PX)로 정의된 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 화소(PX)는 화이트 계조를 표현할 수 있는 최소 발광 단위로 정의될 수 있다.
공통 전압 연결부(CNT)는 공통 전극과 공통 연결 전극을 연결하는 콘택홀일 수 있다. 공통 전극은 패드부(113)에 전기적으로 연결되는 공통 연결 전극을 통해 공통 전압을 공급받을 수 있다.
제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 및 제3 발광 영역(EA3)들은 제3 방향(Z축 방향)에서 화소 회로부들과 중첩하는 반면에, 공통 전압 연결부(CNT)는 제3 방향(Z축 방향)에서 화소 회로부들과 중첩하지 않을 수 있다.
도 3은 도 2의 Ⅰ-Ⅰ’과 Ⅱ-Ⅱ’를 따라 절단한 표시 장치의 일 예를 보여주는 단면도이다.
도 3을 참조하면, 반도체 회로부(110)는 제1 기판(SUB1), 및 적어도 하나의 트랜지스터(TR)와 화소 전극(PXE)을 각각 포함하는 화소 회로부(PXC)들을 포함한다. 트랜지스터(TR)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함한다.
제1 기판(SUB1)은 실리콘 기판으로, p 타입의 기판(p-Substrate)이거나, n 타입의 기판(n-Substrate)일 수 있다.
제1 기판(SUB1)의 상면에는 채널 영역(CH), 소스 접속부(SC), 및 드레인 접속부(DC)를 각각 포함하는 액티브층(ACT)들이 배치될 수 있다. 채널 영역(CH)은 반도체 영역이고, 소스 접속부(SC)와 드레인 접속부(DC)는 도전 영역일 수 있다. 소스 접속부(SC)와 드레인 접속부(DC)는 불순물이 도핑된 영역일 수 있다.
제1 기판(SUB1) 상에는 절연층(ISO)이 배치될 수 있다. 절연층(ISO) 내에는 게이트 전극(GE)들, 소스 전극(SE)들, 드레인 전극(DE)들이 배치될 수 있다.
게이트 전극(GE)들 각각은 제3 방향(Z축 방향)에서 채널 영역(CH)과 중첩하고, 소스 전극(SE)들 각각은 제3 방향(Z축 방향)에서 소스 접속부(SC)와 중첩하며, 드레인 전극(DE)들 각각은 제3 방향(Z축 방향)에서 드레인 접속부(DC)와 중첩할 수 있다. 소스 전극(SE)들 각각은 제1 금속 홀(MH1)을 통해 소스 접속부(SC)에 연결될 수 있다. 제1 금속 홀(MH1)은 소스 전극(SE)과 소스 접속부(SC) 사이에서 절연층(ISO)이 제거되고 금속이 채워진 영역을 가리킨다. 드레인 전극(DE)들 각각은 제2 금속 홀(MH2)을 통해 드레인 접속부(DC)에 연결될 수 있다. 제2 금속 홀(MH2)은 드레인 전극(DE)과 드레인 접속부(DC) 사이에서 절연층(ISO)이 제거되고 금속이 채워진 영역을 가리킨다.
화소 전극(PXE)들은 절연층(ISO) 상에 배치될 수 있다. 화소 전극(PXE)들 각각은 제3 방향(Z축 방향)에서 드레인 전극(DE)과 중첩할 수 있다. 화소 전극(PXE)들 각각은 제4 금속 홀(MH4)을 통해 드레인 전극(DE)에 연결될 수 있다. 제4 금속 홀(MH4)은 화소 전극(PXE)과 드레인 전극(DE) 사이에서 절연층(ISO)이 제거되고 금속이 채워진 영역을 가리킨다. 화소 전극(PXE)들은 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 화소 전극(PXE)들은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 구리(Cu) 등과 같이 불투명한 금속 물질을 포함할 수 있다. 또는, 화소 전극(PXE)들은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질을 포함할 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
화소 전극(PXE)들 상에는 발광 다이오드 소자들(LDC)이 일대일로 배치될 수 있다. 발광 다이오드 소자들(LDC)은 제1 발광 다이오드 소자(LDC1), 제2 발광 다이오드 소자(LDC2), 및 제3 발광 다이오드 소자(LDC3)를 포함할 수 있다.
제1 발광 다이오드 소자(LDC1), 제2 발광 다이오드 소자(LDC2), 및 제3 발광 다이오드 소자(LDC3) 각각은 제3 방향(Z축 방향)으로 길게 연장되는 수직 발광 다이오드 소자일 수 있다. 예를 들어, 제1 발광 다이오드 소자(LDC1), 제2 발광 다이오드 소자(LDC2), 및 제3 발광 다이오드 소자(LDC3) 각각은 제3 방향(Z축 방향)의 길이가 수평 방향의 길이보다 길 수 있다. 수평 방향의 길이는 제1 방향(X축 방향)의 길이 또는 제2 방향(Y축 방향)의 길이를 가리킨다.
제1 발광 다이오드 소자(LDC1), 제2 발광 다이오드 소자(LDC2), 및 제3 발광 다이오드 소자(LDC3) 각각은 마이크로 발광 다이오드 소자일 수 있다. 예를 들어, 제1 발광 다이오드 소자(LDC1), 제2 발광 다이오드 소자(LDC2), 및 제3 발광 다이오드 소자(LDC3) 각각의 제3 방향(Z축 방향)의 길이는 대략 10㎛일 수 있다. 예를 들어, 제1 발광 다이오드 소자(LDC1), 제2 발광 다이오드 소자(LDC2), 및 제3 발광 다이오드 소자(LDC3) 각각의 수평 방향의 길이는 대략 5㎛일 수 있다.
제1 발광 다이오드 소자(LDC1)는 도 4와 같이 제3 방향(Z축 방향)에서 p형 전극(PE), p형 질화갈륨계 반도체층(PSEM), 활성층(MQW), n형 질화갈륨계 반도체층(NSEM), 및 n형 전극(NE)을 포함한다. p형 전극(PE)은 제1 전극이고, n형 전극(NE)은 제2 전극일 수 있다.
p형 전극(PE), p형 질화갈륨계 반도체층(PSEM), 활성층(MQW), n형 질화갈륨계 반도체층(NSEM), 및 n형 전극(NE)은 제3 방향(Z축 방향)으로 순차적으로 적층될 수 있다.
p형 전극(PE)은 고반사 전극으로 Ag 또는 Ag 합금(Ag alloy)을 포함할 수 있다. p형 전극(PE)은 활성층(MQW)에서 방출된 광을 n형 질화갈륨계 화합물 반도체층(NSEM) 방향으로 반사한다. P형 전극(PE)은 화소 전극(PXE)에 연결될 수 있다.
p형 질화갈륨계 반도체층(PSEM)은 p형 전극(PE) 상에 배치될 수 있다. p형 질화갈륨계 반도체층(PSEM)은 질화갈륨(GaN)층에 p 형 불순물이 도핑된 반도체층일 수 있다.
활성층(MQW)은 p형 질화갈륨계 반도체층(PSEM) 상에 배치될 수 있다. 활성층(MQW)은 n형 질화갈륨계 반도체층(NSEM)에서 주입되는 전자와 p형 질화갈륨계 반도체층(PSEM)에서 주입되는 정공이 결합한다. 활성층(MQW)은 활성층(MQW)의 형성 물질에 따르는 밴드 갭(Band Gap) 차이에 대응하는 파장의 빛을 방출한다. 활성층(MQW)은 이중 이종 구조(double heterostructure), 단일 양자 우물(single quantμm well), 또는 다중 양자 우물(multiple quantμm wells)일 수 있다. 예를 들어, 제1 발광 다이오드 소자(LDC1)가 청색 또는 녹색 광을 발광하는 경우, 다중 양자 우물은 InGaN/GaN 구조를 가질 수 있다. 제1 발광 다이오드 소자(LDC1)가 자외선 광을 발광하는 경우, 다중 양자 우물은 AlGaN/InGaN 구조를 가질 수 있다.
n형 질화갈륨계 반도체층(NSEM)은 활성층(MQW) 상에 배치될 수 있다. n형 질화갈륨계 반도체층(NSEM)은 질화갈륨(GaN)층에 n형 도전형 불순물이 도핑된 반도체층일 수 있다.
n형 전극(NE)은 n형 질화갈륨계 반도체층(NSEM) 상에 배치될 수 있다. n형 전극(NE)은 n형 질화갈륨계 반도체층(NSEM)과 오믹 접합(Ohmic Contact)된다. n형 전극(NE)은 Ni, Cr 또는 Au를 포함할 수 있다. 예를 들어, n형 전극(NE)은 Ti/Al, Ti/Al/Ni/Au, Cr/Al, Cr/Al/Ni/Au와 같이 Ti 또는 Cr 기반의 다층구조일 수 있다. n형 전극(NE)은 공통 전극(CE)에 연결될 수 있다.
제2 발광 다이오드 소자(LDC2), 및 제3 발광 다이오드 소자(LDC3) 각각은 도 4를 결부하여 설명한 제1 발광 다이오드 소자(LDC1)와 실질적으로 동일하거나 유사하게 형성될 수 있다.
절연막(INS)은 발광 다이오드 소자들(LDC) 상에 배치될 수 있다. 절연막(INS)은 제1 발광 다이오드 소자(LDC1)의 측면들, 제2 발광 다이오드 소자(LDC2)의 측면들, 또는 제3 발광 다이오드 소자(LDC3)의 측면들 상에 배치될 수 있다. 절연막(INS)은 화소 전극(PXE)의 측면들 상에 배치될 수 있다.
절연막(INS)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 알루미늄옥사이드층 등의 무기막으로 형성될 수 있다. 또는, 절연막(INS)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
격벽(PT)들은 발광 다이오드 소자들(LDC) 사이에 배치될 수 있다. 격벽(PT)들은 제1 발광 다이오드 소자(LDC1)와 제2 발광 다이오드 소자(LDC2) 사이, 제2 발광 다이오드 소자(LDC2)와 제3 발광 다이오드 소자(LDC3) 사이, 및 제1 발광 다이오드 소자(LDC1)와 제3 발광 다이오드 소자(LDC3) 사이에 배치될 수 있다. 격벽(PT)들은 절연막(INS) 상에 배치될 수 있다. 격벽(PT)의 하면과 측면들은 절연막(INS)과 접촉할 수 있다.
격벽(PT)들은 도전성을 갖는 물질을 포함할 수 있다. 또한, 격벽(PT)들은 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 격벽(PT)들은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 구리(Cu) 등과 같이 불투명한 금속 물질을 포함할 수 있다. 이 경우, 발광 다이오드 소자(LDC)로부터 발광된 광은 화소 전극(PXE)과 격벽(PT)들에서 반사되어 발광 다이오드 소자(LDC)의 상부로 출력될 수 있다. 그러므로, 격벽(PT)들로 인해 발광 다이오드 소자들(LDC)의 출광 효율은 높아질 수 있다.
발광 다이오드 소자들(LDC)의 상면들, 절연막(INS)의 상면, 및 격벽(PT)들의 상면은 CMP(Chemical Mechanical Polishing) 공정과 같은 연마 공정을 통해 평탄하게 형성될 수 있다.
발광 다이오드 소자들(LDC)의 상면들, 절연막(INS)의 상면, 및 격벽(PT)들의 상면 상에는 공통 전극(CE)이 배치될 수 있다. 공통 전극(CE)은 투명한 도전 물질을 포함할 수 있다. 예를 들어, 공통 전극(CE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 도전 산화물(Transparent Conductive Oxide, TCO)을 포함할 수 있다.
공통 전극(CE)은 격벽(PT)들과 전기적으로 연결될 수 있다. 그러므로, 공통 전극(CE)의 저항을 낮출 수 있으므로, 공통 전극(CE)에 인가되는 공통 전압의 전압이 저항에 의해 낮아지는 것을 줄이거나 방지할 수 있다.
공통 전극 연결부(CNT)에는 격벽(PT)이 배치되지 않는다. 그러므로, 공통 전극(CE)은 절연막(INS)을 관통하는 공통 전극 연결부(CNT)를 통해 공통 연결 전극(CBE)에 연결될 수 있다. 공통 연결 전극(CBE)은 절연층(ISO) 상에 배치될 수 있다. 공통 연결 전극(CBE)은 화소 전극(PXE)과 동일한 층에 배치되고, 동일한 물질을 포함할 수 있다. 공통 연결 전극(CBE)은 금속 홀을 통해 절연층(ISO) 내에 배치되는 전극 또는 배선을 통해 패드부(113)에 연결될 수 있다. 그러므로, 공통 연결 전극(CBE)은 외부의 회로 보드로부터 공통 전압을 공급받을 수 있다.
공통 전극(CE) 상에는 블랙 매트릭스(BM)가 배치될 수 있다. 블랙 매트릭스(BM)는 제3 방향(Z축 방향)에서 격벽(PT)들과 중첩할 수 있다. 블랙 매트릭스(BM)는 광을 차단할 수 있는 감광성 수지로 형성될 수 있다. 예를 들어, 블랙 매트릭스(BM)는 카본 블랙 등의 무기 흑색 안료나 유기 흑색 안료(organic black pigment)를 포함할 수 있다. 블랙 매트릭스(BM)로 인하여, 발광 다이오드 소자들(LDC) 중에서 서로 인접한 발광 다이오드 소자들로부터 발광한 광이 서로 혼합되는 것을 방지할 수 있다.
공통 전극(CE)과 블랙 매트릭스(BM) 상에는 평탄화막(PLA)이 배치될 수 있다. 평탄화막(PLA)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
도 3과 같이, 발광 다이오드 소자(LDC)들 각각이 제3 방향(Z축 방향)으로 길게 연장되는 수직 발광 다이오드 소자이므로, 발광 다이오드 소자(LDC)들 사이의 공간에 격벽(PT)들을 형성할 수 있다. 그러므로, 격벽(PT)의 제조 공정이 용이할 수 있다.
또한, 격벽(PT)들이 반사율이 높은 금속 물질을 포함하므로, 발광 다이오드 소자들(LDC)의 측면 방향으로 발광한 광은 격벽(PT)들에서 반사되어 발광 다이오드 소자들(LDC)의 상부로 출력될 수 있다. 그러므로, 격벽(PT)들로 인해 발광 다이오드 소자들(LDC)의 출광 효율은 높아질 수 있다.
또한, 격벽(PT)들 상에 공통 전극(CE)이 배치되므로, 공통 전극(CE)은 격벽(PT)들과 전기적으로 연결될 수 있다. 이로 인해, 공통 전극(CE)의 저항을 낮출 수 있으므로, 공통 전극(CE)에 인가되는 공통 전압의 전압이 저항에 의해 낮아지는 것을 줄이거나 방지할 수 있다.
도 5는 도 2의 Ⅰ-Ⅰ’를 따라 절단한 표시 장치의 또 다른 예를 보여주는 단면도이다.
도 5의 실시예는 격벽(PT’)이 반사율이 높은 금속 물질 대신에 광을 차단할 수 있는 감광성 수지로 형성되며, 이로 인해 블랙 매트릭스(BM)가 삭제된 것에서 도 3의 실시예와 차이가 있다. 도 5에서는 도 3의 실시예와 차이점 위주로 설명한다.
도 5를 참조하면, 격벽(PT’)은 카본 블랙 등의 무기 흑색 안료나 유기 흑색 안료(organic black pigment)를 포함할 수 있다. 격벽(PT’)으로 인하여, 제 발광 다이오드 소자들(LDC) 중에서 서로 인접한 발광 다이오드 소자들로부터 발광한 광이 서로 혼합되는 것을 방지할 수 있다. 도 3에 도시된 블랙 매트릭스(BM)의 역할은 도 5에 도시된 격벽(PT’)의 역할과 실질적으로 동일하므로, 도 5에서는 삭제될 수 있다.
도 6은 도 2의 Ⅰ-Ⅰ’를 따라 절단한 표시 장치의 또 다른 예를 보여주는 단면도이다.
도 6의 실시예는 발광 다이오드 소자(LDC)들 상에 파장 변환층(QDL)이 배치되는 것에서 도 3의 실시예와 차이가 있다. 도 6에서는 도 3의 실시예와 차이점 위주로 설명한다.
도 6을 참조하면, 격벽(PT)들 각각의 높이가 발광 다이오드 소자들(LDC) 각각의 높이보다 높을 수 있다. 구체적으로, 격벽(PT)의 높이는 제1 발광 다이오드 소자(LDC1)의 높이, 제2 발광 다이오드 소자(LDC2)의 높이, 및 제3 발광 다이오드 소자(LDC3)의 높이보다 높을 수 있다. 격벽(PT)의 높이는 제3 방향(Z축 방향)에서 격벽(PT)의 최대 길이로 정의될 수 있다. 제1 발광 다이오드 소자(LDC1)의 높이는 제3 방향(Z축 방향)에서 제1 발광 다이오드 소자(LDC1)의 최대 길이로 정의될 수 있다. 제2 발광 다이오드 소자(LDC2)의 높이는 제3 방향(Z축 방향)에서 제2 발광 다이오드 소자(LDC2)의 최대 길이로 정의될 수 있다. 제3 발광 다이오드 소자(LDC3)의 높이는 제3 방향(Z축 방향)에서 제3 발광 다이오드 소자(LDC3)의 최대 길이로 정의될 수 있다.
공통 전극(CE)은 발광 다이오드 소자들(LDC)의 상면들, 절연막(INS)의 상면, 격벽(PT)들의 상면과 측면들의 일부 상에 배치될 수 있다. 격벽(PT)의 높이가 발광 다이오드 소자들(LDC) 각각의 높이보다 높기 때문에, 발광 다이오드 소자들(LDC)보다 돌출된 격벽(PT)들의 측면들에는 공통 전극(CE)이 배치될 수 있다.
격벽(PT)의 높이가 발광 다이오드 소자들(LDC) 각각의 높이보다 높기 때문에, 격벽(PT)들 사이에서 발광 다이오드 소자들(LDC) 상에는 공간이 존재할 수 있다. 상기 공간은 홀과 유사한 형태를 가질 수 있다.
제1 발광 다이오드 소자(LDC1) 상에 형성된 공간에는 제1 파장 변환층(QD1)이 배치될 수 있다. 제1 파장 변환층(QD1)은 제3 방향(Z축 방향)에서 제1 발광 다이오드 소자(LDC1)와 중첩할 수 있다. 제2 발광 다이오드 소자(LDC2) 상에 형성된 공간에는 제2 파장 변환층(QD2)이 배치될 수 있다. 제2 파장 변환층(QD2)은 제3 방향(Z축 방향)에서 제2 발광 다이오드 소자(LDC2)와 중첩할 수 있다. 제3 발광 다이오드 소자(LDC3) 상에 형성된 공간에는 투명 절연막(TINS)이 배치될 수 있다. 투명 절연막(TINS)은 제3 방향(Z축 방향)에서 제3 발광 다이오드 소자(LDC3)와 중첩할 수 있다.
제1 파장 변환층(QD1), 제2 파장 변환층(QD2), 및 투명 절연막(TINS)은 공통 전극(CE) 상에 배치될 수 있다. 제1 파장 변환층(QD1)의 하면과 측면들은 공통 전극(CE)과 접촉할 수 있다. 제2 파장 변환층(QD2)의 하면과 측면들은 공통 전극(CE)과 접촉할 수 있다. 투명 절연막(TINS)의 하면과 측면들은 공통 전극(CE)과 접촉할 수 있다.
제1 발광 다이오드 소자(LDC1), 제2 발광 다이오드 소자(LDC2), 및 제3 발광 다이오드 소자(LDC3)는 청색 광 또는 자외선 광과 같은 단파장의 광을 발광할 수 있다. 단파장의 광의 파장 대역은 대략 370㎚ 내지 460㎚일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제1 파장 변환층(QD1)은 단파장의 광을 제1 광으로 변환할 수 있다. 제1 광은 적색 파장 대역의 광일 수 있다. 적색 파장 대역은 대략 600㎚ 내지 750㎚일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제2 파장 변환층(QD2)은 단파장의 광을 제2 광으로 변환할 수 있다. 제2 광은 녹색 파장 대역의 광일 수 있다. 녹색 파장 대역은 대략 600㎚ 내지 750㎚일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제1 파장 변환층(QD1)과 제2 파장 변환층(QD2) 각각은 베이스 수지, 파장 시프터(shifter), 및 산란체를 포함할 수 있다.
베이스 수지는 광 투과율이 높고, 파장 시프터와 산란체에 대한 분산 특성이 우수한 재료일 수 있다. 예를 들어, 베이스 수지는 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등의 유기 재료를 포함할 수 있다.
파장 시프터는 입사 광의 파장 범위를 변환 또는 시프트할 수 있다. 파장 시프터는 양자점(quantum dot), 양자 막대, 또는 형광체일 수 있다. 제1 파장 변환층(QD1)의 양자점의 크기와 제2 파장 변환층(QD2)의 양자점의 크기는 상이할 수 있다.
산란체는 제1 파장 변환층(QD1) 또는 제2 파장 변환층(QD2)을 통과하는 광의 파장을 실질적으로 변환시키지 않으면서 입사광을 랜덤한 방향으로 산란시킬 수 있다. 이를 통해, 제1 파장 변환층(QD1) 또는 제2 파장 변환층(QD2)을 통과하는 광의 경로 길이를 증가시킬 수 있으므로, 파장 시프터에 의한 색 변환 효율을 증가시킬 수 있다. 산란체는 광 산란 입자일 수 있다. 예를 들어, 산란체는 산화 티타늄(TiO2), 산화 규소(SiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등과 같은 금속 산화물 입자일 수 있다. 또는, 산란체는 아크릴계 수지 또는 우레탄계 수지와 같은 유기 입자일 수 있다.
투명 절연막(TINS)은 청색 광 또는 자외선 광과 같은 단파장의 광을 그대로 통과시킬 수 있다. 투명 절연막(TINS)은 투과율이 높은 유기막으로 형성될 수 있다.
제1 파장 변환층(QD1) 상에는 제1 컬러필터(CF1)가 배치될 수 있다. 제1 컬러필터(CF1)는 제1 광, 예를 들어 적색 파장 대역의 광을 투과시킬 수 있다. 그러므로, 제1 발광 다이오드 소자(LDC1)로부터 발광된 단파장의 광 중에서 제1 광으로 변환되지 않은 광은 제1 컬러필터(CF1)를 투과하지 못할 수 있다. 이에 비해, 제1 파장 변환층(QD1)에 의해 변환된 제1 광은 제1 컬러필터(CF1)를 투과할 수 있다.
제2 파장 변환층(QD2) 상에는 제2 컬러필터(CF2)가 배치될 수 있다. 제2 컬러필터(CF2)는 제2 광, 예를 들어 녹색 파장 대역의 광을 투과시킬 수 있다. 그러므로, 제2 발광 다이오드 소자(LDC2)로부터 발광된 단파장의 광 중에서 제2 광으로 변환되지 않은 광은 제2 컬러필터(CF2)를 투과하지 못할 수 있다. 이에 비해, 제2 파장 변환층(352)에 의해 변환된 제2 광은 제2 컬러필터(CF2)를 투과할 수 있다.
투명 절연막(TINS) 상에는 제3 컬러필터(CF3)가 배치될 수 있다. 제3 컬러필터(CF3)는 제3 광, 예를 들어 청색 파장 대역의 광을 투과시킬 수 있다. 그러므로, 제3 발광 다이오드 소자(LDC3)로부터 발광된 단파장의 광은 제3 컬러필터(CF3)를 투과할 수 있다.
블랙 매트릭스(BM)는 공통 전극(CE) 상에 배치될 수 있다. 블랙 매트릭스(BM)는 제3 방향(Z축 방향)에서 격벽(PT)들과 중첩할 수 있다.
도 6과 같이, 격벽(PT)의 높이를 발광 다이오드 소자들(LDC) 각각의 높이보다 높게 형성함으로써, 격벽(PT)들 사이에서 발광 다이오드 소자들(LDC) 상에 존재하는 공간에 파장 변환층을 배치할 수 있다. 이로 인해, 표시 장치(10)의 화질을 높일 수 있다.
도 7은 일 실시예에 따른 표시 장치의 제조 방법을 보여주는 흐름도이다. 도 8 내지 도 14는 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 8 내지 도 14에는 도 2의 Ⅰ-Ⅰ’를 따라 절단한 표시 장치의 단면도들이 나타나 있다.
이하에서는, 도 7 내지 도 14를 결부하여 일 실시예에 따른 표시 장치의 제조 방법을 상세히 설명한다.
첫 번째로, 도 8과 같이 제1 기판(SUB1)의 화소 전극(PXE)들과 제2 기판(SUB2)의 발광 다이오드 소자들(LDC)을 접합한다. (도 7의 S110)
구체적으로, 제1 기판(SUB1) 상에 반도체 공정으로 트랜지스터(TR)와 화소 전극(PXE)을 각각 포함하는 화소 회로부(PXC)들을 형성한다. 이 경우, 제1 기판(SUB1)은 실리콘 기판으로, p 타입의 기판(p-Substrate)이거나, n 타입의 기판(n-Substrate)일 수 있다.
한편, 발광 다이오드 소자들(LDC) 각각은 제3 방향(Z축 방향)으로 길게 연장되는 수직 발광 다이오드 소자로서, 다음과 같이 형성될 수 있다.
발광 다이오드 소자들(LDC) 각각은 단결정 성장용 기판에 n형 전극(NE)을 형성하고, n형 질화갈륨계 반도체층(NSEM), 활성층(MQW), p형 질화갈륨계 반도체층(PSEM)을 순차적으로 성장시킨다. 단결정 성장용 기판은 사파이어 기판일 수 있다. n형 질화갈륨계 반도체층(NSEM), 활성층(MQW), p형 질화갈륨계 반도체층(PSEM)은 유기금속화학기상증착(Metal-Organic Chemical Vapour Deposition; MOCVD), 분자선 에피택시(Molecular Beam Epitaxy; MBE), 또는 수소화물 기상 에피택시(Hydride Vapor Phase Epitaxy; HVPE)와 같은 증착 공정을 이용하여 성장될 수 있다. 그리고 나서, p형 질화갈륨계 반도체층(PSEM) 상에 p형 전극(PE)를 증착하고, 레이저 리프트-오프(Laser Lift Off, LLO) 공정을 이용하여 단결정 성장용 기판을 n형 질화갈륨계 반도체층(NSEM)으로부터 분리할 수 있다.
단결정 성장용 기판으로부터 분리된 발광 다이오드 소자들(LDC) 각각은 제2 기판(SUB2)에 옮겨져 접착될 수 있다. 제2 기판(SUB2)은 유리 또는 플라스틱일 수 있다.
제2 기판(SUB2)의 발광 다이오드 소자들(LDC) 각각을 제1 기판(SUB1)의 화소 전극(PXE)들 각각에 접합한다. 제2 기판(SUB2)의 발광 다이오드 소자들(LDC) 각각의 p형 전극(PE)은 열 압착 공정(thermal compress process) 또는 레이저 공정 등을 이용하여 제1 기판(SUB1)의 화소 전극(PXE)들 각각에 접합될 수 있다.
두 번째로, 도 9와 같이 제2 기판(SUB2)을 발광 다이오드 소자들(LDC)로부터 분리할 수 있다. (도 7의 S120)
제2 기판(SUB2)을 발광 다이오드 소자들(LDC)로부터 쉽게 분리하기 위해서, 발광 다이오드 소자들(LDC)과 제2 기판(SUB2) 사이의 접착력은 발광 다이오드 소자들(LDC)과 화소 전극(PXE)들 사이의 접착력보다 약할 수 있다. 또한, 레이저를 이용하여 제2 기판(SUB2)과 발광 다이오드 소자들(LDC) 사이의 접착력을 약화시킨 후, 제2 기판(SUB2)을 발광 다이오드 소자들(LDC)로부터 분리할 수 있다.
세 번째로, 도 10과 같이 발광 다이오드 소자들(LDC) 상에 절연막(INS)을 형성한다. (도 7의 S130)
절연막(INS)은 반도체 회로부(110) 상에 전면적으로 증착될 수 있다. 그러므로, 절연막(INS)은 발광 다이오드 소자들(LDC)과 절연층(ISO) 상에 증착될 수 있다. 절연막(INS)은 제1 발광 다이오드 소자(LDC1)의 측면들, 제2 발광 다이오드 소자(LDC2)의 측면들, 또는 제3 발광 다이오드 소자(LDC3)의 측면들과 화소 전극(PXE)의 측면들 상에 형성될 수 있다.
네 번째로, 도 11과 같이 절연막(INS) 상에 격벽 물질(PTM)을 형성한다. 그리고 나서, 도 12와 같이 연마 공정을 통해 발광 다이오드 소자들(LDC)의 상면들을 노출하도록 격벽 물질(PTM)을 평탄화하여 격벽(PT)들을 형성한다. (도 7의 S140)
구체적으로, 격벽 물질(PTM)은 전기 도금(electro-plating)으로 형성될 수 있다. 격벽 물질(PTM)의 높이는 발광 다이오드 소자들(LDC)의 높이보다 높을 수 있다. 그러므로, 발광 다이오드 소자들(LDC)의 상면은 격벽 물질(PTM)에 의해 덮일 수 있다.
격벽 물질(PTM)은 도전성을 갖는 물질이거나 광을 차단할 수 있는 감광성 수지일 수 있다. 격벽 물질(PTM)이 도전성을 갖는 물질인 경우, 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 격벽 물질(PTM)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 구리(Cu) 등과 같이 불투명한 금속 물질을 포함할 수 있다. 격벽 물질(PTM)이 감광성 수지인 경우, 카본 블랙 등의 무기 흑색 안료나 유기 흑색 안료(organic black pigment)를 포함할 수 있다.
그리고 나서, CMP(Chemical Mechanical Polishing) 공정과 같은 연마 공정을 통해 격벽 물질(PTM)의 상부를 제거하여 격벽(PT)들을 형성한다. 이로 인해, 발광 다이오드 소자들(LDC)의 상면들과 절연막(INS)의 상면은 격벽(PT)들에 의해 덮이지 않고 노출될 수 있다. 또한, 발광 다이오드 소자들(LDC)의 상면들, 절연막(INS)의 상면, 및 격벽(PT)들의 상면은 평탄하게 형성될 수 있다.
다섯 번째로, 도 13과 같이 격벽(PT)들과 발광 다이오드 소자들(LDC) 상에 공통 전극(CE)을 형성한다. (도 7의 S150)
공통 전극(CE)은 발광 다이오드 소자들(LDC)의 상면들, 절연막(INS)의 상면, 및 격벽(PT)들의 상면 상에 증착될 수 있다. 공통 전극 연결부(CNT)에는 격벽(PT)이 배치되지 않으므로, 공통 전극(CE)은 절연막(INS)을 관통하는 공통 전극 연결부(CNT)를 통해 공통 연결 전극(CBE)에 연결될 수 있다. 공통 연결 전극(CBE)은 절연층(ISO) 상에 배치될 수 있다. 공통 전극(CE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 도전 산화물(Transparent Conductive Oxide, TCO)을 포함할 수 있다.
여섯 번째로, 도 14와 같이 공통 전극(CE) 상에 블랙 매트릭스(BM)가 형성될 수 있다. (도 7의 S160)
블랙 매트릭스(BM)는 포토 리소그래피 공정을 통해 제3 방향(Z축 방향)에서 격벽(PT)들과 중첩하도록 형성될 수 있다. 블랙 매트릭스(BM)는 광을 차단할 수 있는 감광성 수지로 형성될 수 있다. 예를 들어, 블랙 매트릭스(BM)는 카본 블랙 등의 무기 흑색 안료나 유기 흑색 안료(organic black pigment)를 포함할 수 있다.
한편, 격벽(PT)들이 광을 차단할 수 있는 감광성 수지로 형성되는 경우, 블랙 매트릭스(BM)는 생략될 수 있다.
공통 전극(CE)과 블랙 매트릭스(BM) 상에는 유기 물질을 증착하여 평탄화막(PLA)을 형성할 수 있다. 평탄화막(PLA)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
도 8 내지 도 14와 같이, 발광 다이오드 소자들(LDC) 각각이 제3 방향(Z축 방향)으로 길게 연장되는 수직 발광 다이오드 소자이므로, 발광 다이오드 소자들(LDC) 사이에 채워지도록 격벽 물질(PTM)을 형성하고, CMP(Chemical Mechanical Polishing) 공정과 같은 연마 공정을 통해 발광 다이오드 소자들(LDC)의 상면들이 노출되도록 할 수 있다. 그러므로, 포토 리소그래피 공정 등을 이용하여 격벽의 폭을 얇게 형성할 필요가 없으므로, 발광 다이오드 소자들 사이의 격벽의 제조를 용이하게 할 수 있다.
도 15는 또 다른 실시예에 따른 표시 장치의 제조 방법을 보여주는 흐름도이다. 도 16 내지 도 20은 또 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 16 내지 도 20에는 도 2의 Ⅰ-Ⅰ’를 따라 절단한 표시 장치의 단면도들이 나타나 있다.
도 15의 S210, S220, 및 S230은 도 7을 결부하여 설명한 S110, S120, 및 S130과 실질적으로 동일하므로, 도 15의 S210, S220, 및 S230에 대한 설명은 생략한다.
도 16과 같이, 절연막(INS) 상에 격벽 물질(PTM)을 형성한다. 그리고 나서, 도 17과 같이 포토 리소그래피 공정을 이용하여 발광 다이오드 소자들(LDC)의 상면들을 노출하도록 격벽 물질(PTM)을 식각하여 격벽(PT)들을 형성한다. (도 15의 S240)
구체적으로, 격벽 물질(PTM)은 전기 도금(electro-plating)으로 형성될 수 있다. 격벽 물질(PTM)의 높이는 발광 다이오드 소자들(LDC)의 높이보다 높을 수 있다. 그러므로, 발광 다이오드 소자들(LDC)의 상면은 격벽 물질(PTM)에 의해 덮일 수 있다.
격벽 물질(PTM)은 도전성을 갖는 물질일 수 있다. 예를 들어, 격벽 물질(PTM)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 구리(Cu) 등과 같이 불투명한 금속 물질을 포함할 수 있다.
그리고 나서, 포토 리소그래피 공정을 이용하여 격벽 물질(PTM)의 일부를 제거하여 격벽(PT)들을 형성한다. 발광 다이오드 소자들(LDC)의 상면들과 절연막(INS)의 상면은 격벽(PT)들에 의해 덮이지 않고 노출될 수 있다. 격벽(PT)의 높이는 발광 다이오드 소자들(LDC) 각각의 높이보다 높을 수 있으며, 이로 인해 격벽(PT)들 사이에서 발광 다이오드 소자들(LDC) 상에는 공간이 존재할 수 있다. 상기 공간은 홀과 유사한 형태를 가질 수 있다.
그리고 나서, 도 18과 같이 격벽(PT)들과 발광 다이오드 소자들(LDC) 상에 공통 전극(CE)을 형성한다. (도 15의 S250)
공통 전극(CE)은 발광 다이오드 소자들(LDC)의 상면들, 절연막(INS)의 상면, 및 격벽(PT)들의 상면과 측면들 일부 상에 증착될 수 있다. 격벽(PT)의 높이가 발광 다이오드 소자들(LDC) 각각의 높이보다 높기 때문에, 발광 다이오드 소자들(LDC)보다 돌출된 격벽(PT)들의 측면들에는 공통 전극(CE)이 배치될 수 있다.
공통 전극(CE)은 절연막(INS)과 격벽(PT)들을 관통하는 공통 전극 연결부(CNT)를 통해 공통 연결 전극(CBE)에 연결될 수 있다. 공통 연결 전극(CBE)은 절연층(ISO) 상에 배치될 수 있다. 공통 전극(CE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 도전 산화물(Transparent Conductive Oxide, TCO)을 포함할 수 있다.
그리고 나서, 도 19와 같이 발광 다이오드 소자들(LDC) 중에서 제1 발광 다이오드 소자(LDC1) 상에 제1 파장 변환층(QD1)을 형성하고, 제2 발광 다이오드 소자(LDC2) 상에 제2 파장 변환층(QD2)을 형성하며, 제3 발광 다이오드 소자(LDC3) 상에 투명 절연막(TINS)을 형성한다. (도 15의 S260)
제1 파장 변환층(QD1), 제2 파장 변환층(QD2), 및 투명 절연막(TINS)은 공통 전극(CE) 상에 배치될 수 있다. 제1 파장 변환층(QD1)의 하면과 측면들은 공통 전극(CE)과 접촉할 수 있다. 제2 파장 변환층(QD2)의 하면과 측면들은 공통 전극(CE)과 접촉할 수 있다. 투명 절연막(TINS)의 하면과 측면들은 공통 전극(CE)과 접촉할 수 있다.
제1 파장 변환층(QD1)과 제2 파장 변환층(QD2) 각각은 베이스 수지, 파장 시프터(shifter), 및 산란체를 포함할 수 있다. 투명 절연막(TINS)은 투과율이 높은 유기막으로 형성될 수 있다.
제1 파장 변환층(QD1)은 제3 방향(Z축 방향)에서 제1 발광 다이오드 소자(LDC1)와 중첩할 수 있다. 제2 파장 변환층(QD2)은 제3 방향(Z축 방향)에서 제2 발광 다이오드 소자(LDC2)와 중첩할 수 있다. 투명 절연막(TINS)은 제3 방향(Z축 방향)에서 제3 발광 다이오드 소자(LDC3)와 중첩할 수 있다.
그리고 나서, 제1 파장 변환층(QD1) 상에 제1 컬러필터(CF1)를 형성하고, 제2 파장 변환층(QD2) 상에 제2 컬러필터(CF2)를 형성하며, 투명 절연막(TINS) 상에 제3 컬러필터(CF3)를 형성하고, 격벽(PT)들 상에 블랙 매트릭스(BM)를 형성한다. (도 15의 S270)
제1 파장 변환층(QD1) 상에는 포토 리소그래피 공정을 통해 제1 컬러필터(CF1)가 형성될 수 있다. 제1 컬러필터(CF1)는 제1 광, 예를 들어 적색 파장 대역의 광을 투과시키는 적색 컬러필터일 수 있다.
제2 파장 변환층(QD2) 상에는 포토 리소그래피 공정을 통해 제2 컬러필터(CF2)가 형성될 수 있다. 제2 컬러필터(CF2)는 제2 광, 예를 들어 녹색 파장 대역의 광을 투과시키는 녹색 컬러필터일 수 있다.
투명 절연막(TINS) 상에는 포토 리소그래피 공정을 통해 제3 컬러필터(CF3)가 형성될 수 있다. 제3 컬러필터(CF3)는 제3 광, 예를 들어 청색 파장 대역의 광을 투과시키는 청색 컬러필터일 수 있다.
격벽(PT)들 상에는 포토 리소그래피 공정을 통해 블랙 매트릭스(BM)가 형성될 수 있다. 블랙 매트릭스(BM)는 광을 차단할 수 있는 감광성 수지로 형성될 수 있다. 예를 들어, 블랙 매트릭스(BM)는 카본 블랙 등의 무기 흑색 안료나 유기 흑색 안료(organic black pigment)를 포함할 수 있다.
공통 전극(CE)과 블랙 매트릭스(BM) 상에는 유기 물질을 증착하여 평탄화막(PLA)을 형성할 수 있다. 평탄화막(PLA)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
도 15 내지 도 20과 같이, 격벽(PT)의 높이를 발광 다이오드 소자들(LDC) 각각의 높이보다 높게 형성함으로써, 격벽(PT)들 사이에서 발광 다이오드 소자들(LDC) 상에 존재하는 공간에 파장 변환층을 배치할 수 있다. 이로 인해, 표시 장치(10)의 화질을 높일 수 있다.
도 21은 일 실시예에 따른 표시 장치를 포함하는 가상 현실 장치를 보여주는 예시 도면이다. 도 21에는 일 실시예에 따른 표시 장치(10)가 적용된 가상 현실 장치(1)가 나타나 있다.
도 21을 참조하면, 일 실시예에 따른 가상 현실 장치(1)는 안경 형태의 장치일 수 있다. 일 실시예에 따른 가상 현실 장치(1)는 표시 장치(10), 좌안 렌즈(10a), 우안 렌즈(10b), 지지 프레임(20), 안경테 다리들(30a, 30b), 반사 부재(40), 및 표시 장치 수납부(50)를 구비할 수 있다.
도 21에서는 안경테 다리들(30a, 30b)을 포함하는 가상 현실 장치(1)를 예시하였으나, 일 실시예에 따른 가상 현실 장치(1)는 안경테 다리들(30a, 30b) 대신에 머리에 장착할 수 있는 머리 장착 밴드를 포함하는 헤드 장착형 디스플레이(head mounted display)에 적용될 수도 있다. 즉, 일 실시예에 따른 가상 현실 장치(1)는 도 21에 도시된 것에 한정되지 않으며, 그 밖에 다양한 전자 장치에서 다양한 형태로 적용 가능하다.
지지 프레임(20)은 좌안 렌즈(10a)와 우안 렌즈(10b)를 지지하는 역할을 한다. 지지 프레임(20)은 좌안 렌즈(10a)의 상면과 우안 렌즈(10b)의 상면 상에 배치될 수 있다. 지지 프레임(20)은 우안 렌즈(110)의 폭 방향(X축 방향)으로 길게 형성될 수 있다.
제1 안경테 다리(30a)는 지지 프레임(20)의 좌측 끝단에 고정될 수 있다. 제2 안경테 다리(30b)는 지지 프레임(20)의 우측 끝단에 고정될 수 있다.
제1 안경테 다리(30a)와 제2 안경테 다리(30b) 각각은 스크루(screw)와 같은 고정 부재에 의해 지지 프레임(20)에 고정될 수 있다. 또는, 지지 프레임(20), 제1 안경테 다리(30a), 및 제2 안경테 다리(30b)은 일체로 형성될 수 있다. 지지 프레임(20), 제1 안경테 다리(30a), 및 제2 안경테 다리(30b) 각각은 플라스틱, 금속, 또는 플라스틱과 금속을 모두 포함할 수 있다.
좌안 렌즈(10a)와 우안 렌즈(10b) 각각은 유리(glass) 또는 플라스틱(plastic)으로 투명 또는 반투명하게 형성될 수 있다. 이로 인해, 사용자는 좌안 렌즈(10a)와 우안 렌즈(10b)를 통해 현실의 이미지를 볼 수 있다. 좌안 렌즈(10a)와 우안 렌즈(10b)는 사용자의 시력을 고려하여 굴절력을 가질 수 있다.
좌안 렌즈(10a)와 우안 렌즈(10b) 각각은 6 개의 사각형의 평면들로 이루어진 육면체로 형성될 수도 있다. 좌안 렌즈(10a)는 사용자의 좌안(LE)과 마주보도록 배치되고, 우안 렌즈(10b)는 사용자의 우안(RE)과 마주보도록 배치될 수 있다. 좌안 렌즈(10a)와 우안 렌즈(10b) 각각은 도 21에 도시된 바에 한정되지 않으며, 사각형 이외의 다각형의 평면들로 다면체로 형성될 수 있다. 또한, 좌안 렌즈(10a)와 우안 렌즈(10b) 각각은 다면체 이외에 원기둥, 타원기둥, 반원기둥, 반타원기둥, 찌그러진 원기둥, 또는 찌그러진 반원기둥과 같이 다른 형태로 형성될 수도 있다. 찌그러진 원기둥과 반원기둥은 지름이 일정하지 않은 원기둥과 반원기둥을 가리킨다.
표시 장치 수납부(50)는 지지 프레임(20)의 우측 끝단에 배치될 수 있다. 표시 장치 수납부(50)는 지지 프레임(20)의 전면(前面) 상에 배치될 수 있다. 표시 장치(10)와 반사 부재(40)는 표시 장치 수납부(50)에 수납될 수 있다.
표시 장치(10)에 표시되는 화상은 반사 부재(40)에서 반사되어 우안 렌즈(10b)를 통해 사용자의 우안에 제공될 수 있다. 이로 인해, 사용자는 우안을 통해 표시 장치(10)에 표시되는 가상 현실 영상을 시청할 수 있다.
도 21에서는 표시 장치 수납부(50)가 지지 프레임(20)의 우측 끝단에 배치된 것만을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 표시 장치 수납부(50)는 지지 프레임(20)의 좌측 끝단에 배치될 수 있으며, 이 경우 표시 장치(10)에 표시되는 화상은 반사 부재(40)에서 반사되어 좌안 렌즈(10a)를 통해 사용자의 좌안에 제공될 수 있다. 이로 인해, 사용자는 좌안을 통해 표시 장치(10)에 표시되는 가상 현실 영상을 시청할 수 있다. 또는, 표시 장치 수납부(50)는 지지 프레임(20)의 좌측 끝단과 우측 끝단에 모두 배치될 ㅅ 있으며, 이 경우 사용자는 좌안과 우안 모두를 통해 표시 장치(10)에 표시되는 가상 현실 영상을 시청할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 SUB1: 제1 기판
PXE: 화소 전극 LDC: 발광 다이오드 소자들
LDC1: 제1 발광 다이오드 소자 LDC2: 제2 발광 다이오드 소자
LDC3: 제3 발광 다이오드 소자 INS: 절연막
PT: 격벽 CE: 공통 전극
PE: p형 전극 MQW: 발광층
NE: n형 전극 QD1: 제1 파장 변환층
QD2: 제2 파장 변환층 TINS: 투명 절연막
CF1: 제1 컬러필터 CF2: 제2 컬러필터
CF3: 제3 컬러필터 BM: 블랙 매트릭스
PLA: 평탄화막 CNT: 공통 전극 연결부
CBE: 공통 연결 전극 PTM: 격벽 물질

Claims (20)

  1. 기판;
    상기 기판 상에 배치되는 화소 전극들;
    상기 화소 전극들 상에 각각 배치되는 발광 다이오드 소자들;
    상기 화소 전극들 각각의 적어도 일 측면과 상기 발광 다이오드 소자들 각각의 적어도 일 측면 상에 배치되는 절연막;
    상기 절연막 상에 배치되는 격벽들; 및
    상기 격벽들과 상기 발광 다이오드 소자들 상에 배치되는 공통 전극을 구비하는 표시 장치.
  2. 제1 항에 있어서,
    상기 발광 다이오드 소자들 각각은 상기 기판의 두께 방향에서 순차적으로 적층된 제1 전극, 발광층, 및 제2 전극을 포함하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 전극은 상기 화소 전극들 중 어느 한 화소 전극과 접촉하고, 상기 제2 전극은 상기 공통 전극과 접촉하는 표시 장치.
  4. 제1 항에 있어서,
    상기 공통 전극은 투명한 도전 물질을 포함하는 표시 장치.
  5. 제1 항에 있어서,
    상기 격벽들은 도전성을 갖는 표시 장치.
  6. 제5 항에 있어서,
    상기 격벽들은 불투명한 금속 물질을 포함하는 표시 장치.
  7. 제5 항에 있어서,
    상기 격벽들은 상기 공통 전극에 전기적으로 연결되는 표시 장치.
  8. 제5 항에 있어서,
    상기 공통 전극 상에 배치되고, 상기 기판의 두께 방향에서 상기 격벽들과 중첩하는 블랙 매트릭스를 더 구비하는 표시 장치.
  9. 제1 항에 있어서,
    상기 격벽들은 광을 차단하는 감광성 수지를 포함하는 표시 장치.
  10. 제1 항에 있어서,
    상기 격벽들 중 어느 한 격벽의 높이는 상기 발광 다이오드 소자들 중 어느 한 발광 다이오드 소자의 높이보다 높은 표시 장치.
  11. 제10 항에 있어서,
    상기 공통 전극은 상기 격벽의 적어도 하나의 측면에 배치되는 표시 장치.
  12. 제10 항에 있어서,
    상기 발광 다이오드 소자들 중에서 제1 발광 영역의 발광 다이오드 소자와 상기 기판의 두께 방향에서 중첩하는 제1 파장 변환층;
    상기 발광 다이오드 소자들 중에서 제2 발광 영역의 발광 다이오드 소자와 상기 기판의 두께 방향에서 중첩하는 제2 파장 변환층; 및
    상기 발광 다이오드 소자들 중에서 제3 발광 영역의 발광 다이오드 소자와 상기 기판의 두께 방향에서 중첩하는 투명 절연막을 더 구비하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 파장 변환층, 상기 제2 파장 변환층, 및 상기 투명 절연막은 상기 공통 전극 상에 배치되는 표시 장치.
  14. 제12 항에 있어서,
    상기 제1 파장 변환층, 상기 제2 파장 변환층, 및 상기 상기 투명 절연막은 상기 격벽들 사이의 공간들에 배치되는 표시 장치.
  15. 제12 항에 있어서,
    상기 제1 파장 변환층 상에 배치되는 제1 컬러필터;
    상기 제2 파장 변환층 상에 배치되는 제2 컬러필터; 및
    상기 투명 절연막 상에 배치되는 제3 컬러필터를 더 구비하는 표시 장치.
  16. 제1 항에 있어서,
    상기 공통 전극은 상기 절연막을 관통하는 공통 전극 연결부를 통해 상기 기판 상에 배치되는 공통 연결 전극에 연결되는 표시 장치.
  17. 제1 기판의 화소 전극들과 제2 기판의 발광 다이오드 소자들을 접합하는 단계;
    상기 발광 다이오드 소자들과 상기 제2 기판을 분리하는 단계;
    상기 발광 다이오드 소자들 상에 절연막을 형성하는 단계;
    상기 절연막 상에 격벽 물질을 형성하고, 연마 공정을 통해 상기 발광 다이오드 소자들의 제1 전극들을 노출하도록 상기 격벽 물질을 평탄화하여 격벽들을 형성하는 단계; 및
    상기 격벽들과 상기 발광 다이오드 소자들 상에 공통 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 발광 다이오드 소자들 각각은 상기 제1 기판의 두께 방향에서 순차적으로 적층된 제1 전극, 발광층, 및 제2 전극을 포함하는 표시 장치의 제조 방법.
  19. 제1 기판의 화소 전극들과 제2 기판의 발광 다이오드 소자들을 접합하는 단계;
    상기 발광 다이오드 소자들과 상기 제2 기판을 분리하는 단계;
    상기 발광 다이오드 소자들 상에 절연막을 형성하는 단계;
    상기 절연막 상에 격벽 물질을 형성하고, 포토 리소그래피 공정을 통해 상기 발광 다이오드 소자들의 제1 전극들을 노출하도록 격벽들을 형성하는 단계; 및
    상기 격벽들과 상기 발광 다이오드 소자들 상에 공통 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 발광 다이오드 소자들 중에서 제1 발광 다이오드 소자 상에 제1 파장 변환층들을 형성하고, 제2 발광 다이오드 소자 상에 제2 파장 변환층을 형성하며, 제3 발광 다이오드 소자 상에 투명 절연막을 형성하는 단계; 및
    상기 제1 파장 변환층 상에 제1 컬러필터를 형성하고, 상기 제2 파장 변환층 상에 제2 컬러필터를 형성하며, 상기 투명 절연막 상에 제3 컬러필터를 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020200131685A 2020-10-13 2020-10-13 표시 장치와 그의 제조 방법 KR20220049065A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200131685A KR20220049065A (ko) 2020-10-13 2020-10-13 표시 장치와 그의 제조 방법
US17/471,602 US20220115564A1 (en) 2020-10-13 2021-09-10 Display device and method of manufacturing the same
CN202111180178.5A CN114361194A (zh) 2020-10-13 2021-10-11 显示设备及制造其的方法
EP21202233.9A EP3985722A1 (en) 2020-10-13 2021-10-12 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200131685A KR20220049065A (ko) 2020-10-13 2020-10-13 표시 장치와 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220049065A true KR20220049065A (ko) 2022-04-21

Family

ID=78414201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200131685A KR20220049065A (ko) 2020-10-13 2020-10-13 표시 장치와 그의 제조 방법

Country Status (4)

Country Link
US (1) US20220115564A1 (ko)
EP (1) EP3985722A1 (ko)
KR (1) KR20220049065A (ko)
CN (1) CN114361194A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3798716A1 (en) * 2019-09-27 2021-03-31 Schott AG Waveguide device comprising optical elements of selected refractive index
KR20230053028A (ko) 2021-10-13 2023-04-21 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101947643B1 (ko) * 2016-12-02 2019-02-13 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
US11393963B2 (en) * 2017-09-13 2022-07-19 Sharp Kabushiki Kaisha LED unit, image display element, and method of manufacturing the same
KR102597018B1 (ko) * 2018-08-23 2023-10-31 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20200079817A (ko) * 2018-12-26 2020-07-06 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220115564A1 (en) 2022-04-14
EP3985722A1 (en) 2022-04-20
CN114361194A (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
US10079265B1 (en) Micro light-emitting diode apparatus and display panel
KR101947643B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
CN111048544A (zh) 发光装置的制造方法及发光装置
US20150362165A1 (en) Light Engine Array
US11949047B2 (en) Display device using semiconductor light emitting element
KR20220049065A (ko) 표시 장치와 그의 제조 방법
JP2023504666A (ja) 表示装置
KR102309092B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
JP2023510810A (ja) 表示装置
CN116096148A (zh) 显示装置
KR20220149853A (ko) 표시 장치와 그의 제조 방법
US20230053037A1 (en) Display device and method for fabrication thereof
KR102235292B1 (ko) 광원 모듈, 디스플레이 패널 및 이를 구비한 디스플레이 장치
WO2022239354A1 (ja) 発光装置および画像表示装置
US20230069296A1 (en) Display device
KR20180127846A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20230030112A (ko) 표시 장치
KR20230106767A (ko) 표시 장치와 그의 제조 방법
KR20220149860A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20210038512A (ko) 광원 모듈, 디스플레이 패널 및 이를 구비한 디스플레이 장치
KR20240009547A (ko) 표시 장치 및 이의 제조 방법
KR20230033080A (ko) 표시 장치 및 이의 제조 방법
CN115274743A (zh) 显示装置
CN117440731A (zh) 显示装置和制造显示装置的方法
KR20230085243A (ko) 표시 장치