JP2015037286A - 可変利得増幅器 - Google Patents

Abstract

【課題】増幅信号のゲインが時間的に変化する場合に、ゲインの変化の連続性を保つ可変利得増幅器を提供する。【解決手段】複数の減衰信号Ｉｐ、Ｉｎを生成する抵抗型減衰器１、抵抗型減衰器１から出力された複数の減衰信号Ｉｐ、Ｉｎの一部をそれぞれ入力し、減衰信号Ｉｐ、Ｉｎに応じた信号Ｏｐ、Ｏｎを出力する複数のトランスコンダクタンス増幅段２ａ〜２ｉ、外部から供給される制御電圧ＶＧに基づいて、トランスコンダクタンス増幅段２ａ〜２ｉの各々の動作及び停止を制御する第１ゲイン制御ブロック３、トランスコンダクタンス増幅段２ａ〜２ｉにおいて行われるゲインの増減を、トランスコンダクタンス増幅段２ａ〜２ｉ毎に制御する第２ゲイン制御ブロック４と、を設ける。【選択図】 図１

Description

本発明は、可変利得増幅器に関する。

可変利得増幅器は、入力制御電圧が変動しても出力信号のゲインを一定に保つことが可能な増幅器として様々な用途に使用されている。このような可変利得増幅器の従来技術としては、例えば、特許文献１に記載の電圧制御可変利得増幅器がある。
特許文献１に記載の電圧制御可変利得増幅器は、複数の増幅段で構成されている。各増幅段は、各々の基準電圧と入力制御電圧とを比較する比較器を備え、比較器から出力される信号を増幅段のオン、オフ信号に使用している。各増幅段から出力される信号は１つに加算され、各増幅段の増幅率は制御電圧に応じて変化させることが可能である。

米国特許７２５９６２０号明細書

しかしながら、上記特許文献１記載の発明は、複数の増幅段が同時に動作することがない。また、増幅段が比較器の出力にしたがってオン、オフすることから、増幅段が切替わる際の増幅率（ゲイン）の連続性を保つことができなくなる。
即ち、増幅段の製造上のばらつきがない理想的な電圧制御可変利得増幅器においては、静的（ＤＣ的）なゲインの高い線形性を実現できる可能性がある。しかし、制御電圧を時間的に変化させる場合、増幅段が切替わるタイミングにおいて、隣り合う増幅段の一方がオフし、連続した他方がオンする。このため、電圧制御可変利得増幅回路のゲインが瞬間的に変動し、ゲインの連続性が損なわれることがある。

本発明は、上記した点に鑑みてなされたものであり、増幅信号を出力し、この増幅信号のゲインが時間的に変化する場合に、ゲインの変化の連続性を保つことが可能な可変利得増幅器を提供することを目的とする。

以上の課題を解決するため、本発明の一態様の可変利得増幅器は、複数の減衰信号を生成する減衰器（例えば図１に示した抵抗型減衰器１）と、前記減衰器から出力された前記複数の減衰信号の一部をそれぞれ入力し、前記減衰信号に応じた増幅信号を出力する複数の増幅回路（例えば図１に示したトランスコンダクタンス増幅段２ａ〜２ｉ）と、外部から供給される制御電圧（ＶＧ）に基づいて、複数の前記増幅回路の各々の動作及び停止を制御する第１制御回路（例えば図１に示した第１ゲイン制御ブロック３）と、前記複数の増幅回路において行われるゲインの増減を、前記増幅回路毎に制御する第２制御回路（例えば図１に示した第１ゲイン制御ブロック４）と、を有することを特徴とする。

また、本発明の一態様の可変利得増幅器は、上記発明において、前記増幅回路の各々は、増幅回路の動作開始時に曲線的に増加し、増幅回路の動作終了時に向けて曲線的に減少する前記増幅信号を出力することが望ましい。
また、本発明の一態様の可変利得増幅器は、上記発明において、前記増幅回路の各々が、前記減衰信号に応じた信号を出力する増幅段（例えば図２に示した増幅段２Ａ）と、該増幅段から出力された前記信号の値を、前記動作開始時及び前記動作停止時に前記動作開始時と前記動作停止時との間よりも小さくするゲイン制御段（例えば図２に示したゲイン制御段２Ｂ）と、を含むことが望ましい。

また、本発明の一態様の可変利得増幅器は、上記発明において、前記増幅段が、入力されるバイアス電流に応じて増幅回路をオンまたはオフする第１トランジスタ対（例えば図２に示したＭＯＳトランジスタ２０３、２０４）と、該第１トランジスタ対から出力された電流の値を、前記減衰信号に応じて変化させる第２トランジスタ対（例えば図２に示したバイポーラトランジスタ２０１、バイポーラトランジスタ２０２）を含み、前記ゲイン制御段は、前記第２トランジスタ対から出力された電流を前記制御電圧に応じて変化させる第３トランジスタ対（例えば図２に示したバイポーラトランジスタ２０５、２０８）及び第４トランジスタ対（例えば図２に示したバイポーラトランジスタ２０６、２０７）を含むことが望ましい。

また、本発明の一態様の可変利得増幅器は、上記発明において、前記第１制御回路は、複数の前記増幅回路の各々にバイアス電流を入力することによって複数の前記増幅回路の各々の動作及び停止を制御し、前記バイアス電流の立ち上り時または立ち下り時における値を曲線的に変化させるバイアス回路を含むことが望ましい。
また、本発明の一態様の可変利得増幅器は、上記発明において、前記バイアス回路が、前記制御電圧に基づいて作成される内部ゲイン制御電圧と、予め設定されている内部基準電圧との差分に基づいて前記バイアス電流の値を決定する回路を含むことが望ましい。

また、本発明の一態様の可変利得増幅器は、上記発明において、前記バイアス回路が、前記内部制御電圧と前記基準電圧との差分に基づく値の電流を出力する第５トランジスタ対（例えば図３に示したバイポーラトランジスタ３０１、３０２）と、該第５トランジスタ対を構成する２つのトランジスタの出力に各々ダイオード接続され、前記第５トランジスタ対を構成する各トランジスタから出力された電流が各々流れるトランジスタでなる第６トランジスタ対（例えば図３に示したＭＯＳトランジスタ３０５、３０６）と、該第６トランジスタ対の一方を流れる電流のミラー電流を前記バイアス電流として出力するトランジスタ（例えば図３に示したＭＯＳトランジスタ３０７）と、を含むことが望ましい。

本発明によれば、増幅信号を出力し、この増幅信号のゲインが時間的に変化する場合に、ゲインの変化の連続性を保つことが可能になる。

本発明の第１実施形態の可変利得増幅器の回路構成を説明するための図である。 図１に示したトランスコンダクタンス増幅段の構成を説明するための回路図である。 図１に示した第１ゲイン制御ブロックに含まれるバイアス回路を説明するための回路図である。 図１に示した第１ゲイン制御ブロックに含まれる他の回路を説明するための回路図である。 図３に示した回路から出力されるバイアス電流と外部ゲイン制御電圧ＶＧとの関係を示す図である。 本発明の外部ゲイン制御電圧とゲイン制御信号との関係を説明するための図である。 図２に示したトランスコンダクタンス増幅段から出力される信号のゲインと、可変利得増幅器から出力信号のゲインとの関係を説明するための図である。 外部ゲイン制御電圧と可変利得増幅器の出力信号のゲインとの関係を説明するための図である。 本発明の変形例１の回路を説明するための図である。 図９に示した回路から出力されるバイアス電流と外部ゲイン制御電圧との関係を示す図である。 本発明の変形例２の回路を説明するための図である。 図１１に示した回路から出力されるバイアス電流と外部ゲイン制御電圧との関係を示す図である。 本発明の第２実施形態の可変利得増幅器を説明するための図である。

以下、本発明の可変利得増幅器の第１実施形態及び第２実施形態について説明する。
［第１実施形態］
１ 回路
図１は、第１実施形態の可変利得増幅器の回路構成を説明するための図である。なお、図１に示した可変利得増幅器は全差動型の可変利得増幅器であるが、第１実施形態の可変利得増幅器はこのような構成に限定されるものでなく、シングル型の可変利得増幅器であってもよい。

図１に示した可変利得増幅器は、抵抗型減衰器１と、複数のトランスコンダクタンス増幅段２ａ〜２ｉと、第１ゲイン制御ブロック３及び第２ゲイン制御ブロック４と、電流／電圧変換部５と、を備えている。以下、このような各回路について説明する。
１．１ 抵抗型減衰器
抵抗型減衰器１は、Π型と呼ばれる構成の減衰器である。抵抗型減衰器１は、入力端子１０１、１０２と、抵抗素子１０３ａ〜１０３ｈ、抵抗素子１０４ａ〜１０４ｈ、抵抗素子１０５ａ〜１０５ｈ、抵抗素子１０６ａ〜１０６ｈを有している。図１に示した抵抗型減衰器１では、抵抗素子１０３ａ〜１０３ｈ及び抵抗素子１０６ａ〜１０６ｈの抵抗値をＲ、抵抗素子１０４ａ〜１０４ｈ及び抵抗素子１０５ａ〜１０５ｈの抵抗値を２Ｒとする。

入力端子１０１、１０２からは入力信号が入力される。入力端子１０１、抵抗素子１０３ａ間の接点（タップ）と、直列に接続された抵抗素子１０３ｂ〜１０３ｈ間のタップ及び抵抗素子１０３ｈの一端からは減衰信号が複数出力される。また、入力端子１０２、抵抗素子１０６ａ間のタップと、直列に接続された抵抗素子１０６ｂ〜１０６ｈ間のタップ及び抵抗素子１０６ｈの一端からは減衰信号が複数出力される。複数の減衰信号のレベルは、出力されるタップ等の位置と入力端子１０１または１０２との距離が長くなるほど小さくなる。

１．２ トランスコンダクタンス増幅器
図２は、図１に示したトランスコンダクタンス増幅段２ａ〜２ｉの構成を説明するための回路図であって、トランスコンダクタンス増幅段２ａ〜２ｉは全て同一の構成を有するものとする。
トランスコンダクタンス増幅段２ａ〜２ｉは、増幅段２Ａと、ゲイン制御段２Ｂと、を有している。増幅段２Ａは、バイポーラトランジスタ２０１、２０２、ＭＯＳトランジスタ２０３、２０４及び抵抗素子２０９を有している。増幅段２Ａのバイポーラトランジスタ２０１、２０２はバイポーラトランジスタ差動対を成す。

可変利得増幅器から出力された減衰信号Ｉｐ、Ｉｎは、増幅段２Ａのバイポーラトランジスタ２０１、２０２にベース電流として入力される。減衰信号Ｉｐ、Ｉｎの値に応じてバイポーラトランジスタ２０１、２０２のエミッタ、コレクタ間に電流が流れる。バイポーラトランジスタ２０１、２０２のエミッタ、コレクタ間に流れる電流は、減衰信号Ｉｐ、Ｉｎの値が大きいほど大きくなる。

また、ＭＯＳトランジスタ２０３、２０４のゲート端子には、後述するバイアス電流Ｉｂが入力され、バイアス電流Ｉｂの値に応じた電圧が印加される。バイアス電流Ｉｂが入力されない場合、トランスコンダクタンス増幅段は動作することがない。このような増幅段２Ａは、トランスコンダクタンス増幅段２ａ〜２ｉのうち、動作するトランスコンダクタンス増幅段を選択する。

ゲイン制御段２Ｂのバイポーラトランジスタ２０５、２０６はバイポーラトランジスタ差動対を成し、バイポーラトランジスタ２０７、２０８はバイポーラトランジスタ差動対を成す。バイポーラトランジスタ２０５、２０８のベース端子には後述するゲイン制御信号Ｖｃｐが入力される。バイポーラトランジスタ２０６、２０７のベース端子には後述するゲイン制御信号Ｖｃｎが入力される。バイポーラトランジスタ２０５、２０８のエミッタ、コレクタ間を流れる電流はゲイン制御信号Ｖｃｐとゲイン制御信号Ｖｃｎとの差分に応じて変化する。このようなゲイン制御段２Ｂは、外部ゲイン制御電圧の変化に応じて可変利得増幅器の出力信号のゲインが直線的に変化するように制御する。

なお、図２に示したトランスコンダクタンス増幅段２ａ〜２ｉは、バイポーラトランジスタを含んでいるが、第１実施形態はこのような構成に限定されるものでなく、全てＭＯＳトランジスタで構成されるものであってもよい。また、トランスコンダクタンス増幅段２ａ〜２ｉの増幅段２Ａは、その回路性能への要求レベルによっては抵抗素子２０９を含まないものであってもよい。

１．３ 第１ゲイン制御ブロック
図３は、第１ゲイン制御ブロック３を説明するための回路図である。第１ゲイン制御ブロック３は、図３に示したバイアス回路及び図４に示す回路３２を複数含んでいて、複数のバイアス回路及び回路３２は、各々がトランスコンダクタンス増幅段２ａ〜２ｉの各々と１対１に対応している。バイアス回路３１は、バイポーラトランジスタとＭＯＳトランジスタとによって構成されている。ただし、バイアス回路は、このような構成に限定されるものでなく、ＭＯＳトランジスタのみによって構成することも可能である。

バイアス回路は、バイポーラトランジスタ差動対を成すバイポーラトランジスタ３０１、バイポーラトランジスタ３０２及びバイポーラトランジスタ３０３、３０４を備えている。また、バイアス回路は、バイポーラトランジスタ３０３、３０４のエミッタとグランドとの間に接続された電流源３０８を有している。バイポーラトランジスタ３０１のベース端子には内部ゲイン制御電圧ＶＧＨが印加され、バイポーラトランジスタ３０２のベース端子には内部基準電圧ＶＨが印加される。バイポーラトランジスタ３０１、３０２は、それぞれ内部ゲイン制御電圧ＶＧＨ、内部基準電圧ＶＨの電圧レベルに応じてオンする。

また、バイポーラトランジスタ３０３のベース端子には内部ゲイン制御電圧ＶＧＬが印加され、バイポーラトランジスタ３０４のベース端子には内部基準電圧ＶＬが印加される。バイポーラトランジスタ３０３、３０４は、それぞれ内部ゲイン制御電圧ＶＧＬ、内部基準電圧ＶＬの電圧レベルに応じてオンする。
内部ゲイン制御電圧ＶＧＬが内部基準電圧ＶＬより十分高くなると電流源３０８の電流はすべてバイポーラ３０３に流れるようになる。かつ内部制御電圧ＶＧＨが内部基準電圧ＶＨより十分低い時、電流源３０８の電流はＭＯＳトランジスタ３０６に流れる。このとき、ＭＯＳ３０６とゲート端子同士が接続されたＭＯＳ３０７に電流が流れ、ＭＯＳ３０７からバイアス電流Ｉｂがトランスコンダクタンス増幅段２ａ〜２１に出力される。バイアス電流Ｉｂは、トランスコンダクタンス増幅段２ａ〜２ｉに動作及び動作の停止を指示する信号である。

図４は、第１ゲイン制御ブロック３のうち、内部ゲイン制御電圧ＶＧＨ、ＶＧＬを生成するための回路３２を説明するための図である。回路３２は、反転増幅器３１１、反転増幅器３２１、反転増幅器３３１を有している。図１に示したように、第１ゲイン制御ブロック３、第２ゲイン制御ブロック４には、外部ゲイン制御電圧ＶＧが入力されている。反転増幅器３１１において、外部ゲイン制御電圧ＶＧは反転増幅器３１１の反転入力端子に入力される。反転増幅器３１１の非反転入力端子は電圧Ｖ１の電源に接続されている。外部ゲイン制御電圧ＶＧは反転増幅器３１１によって増幅され、出力端子から出力される。反転増幅器３１１から出力された信号は、それぞれ反転増幅器３２１、反転増幅器３３１の反転入力端子に入力され、反転増幅器３２１の出力端子からは内部ゲイン制御電圧ＶＧＨが出力される。また、反転増幅器３３１の出力端子からは内部ゲイン制御電圧ＶＧＬが出力される。

回路３２において、反転増幅器３１１、３２１、３３１に含まれる抵抗素子の抵抗値Ｒは任意に設定可能であり、第１実施形態では全ての抵抗素子の抵抗値Ｒが等しいものとする。このとき、以下の式（１）、（２）、（３）の関係が成立する。なお、式（１）、（２）、（３）中のＶ１は反転増幅器３１１の非反転端子に印加される電圧、Ｖ２は反転増幅器３２１の非反転端子に印加される電圧、Ｖ３は反転増幅器３３１の非反転端子に印加される電圧である。また、オフセット電圧は、０より大きい一定の値である。
ＶＧＨ＝ＶＧ＋２Ｖ２−Ｖ１ …式（１）
ＶＧＬ＝ＶＧ＋２Ｖ３−Ｖ１ …式（２）
ＶＧＨ−ＶＧＬ＝オフセット電圧 …式（３）

式（１）〜（３）によれば、回路３２のオフセット電圧は、以下の式（４）によって表される。ただし、式（４）において、Ｖ２＞Ｖ３の関係があるものとする。
オフセット電圧＝２（Ｖ２−Ｖ３） …式（４）
また、内部基準電圧ＶＨ及び内部基準電圧ＶＬは、以下の式（５）で表される関係となるように設定される。
ＶＨ＞ＶＬ＋オフセット電圧 …式（５）

以上説明したバイアス回路、３２によれば、内部ゲイン制御電圧ＶＧＨ、ＶＧＬ、内部基準電圧ＶＨ、ＶＬ及びバイアス電流Ｉｂとの間に、以下の関係が成立する。
ＶＧＬ＜ＶＬ かつ ＶＧＨ＜ＶＨ ：Ｉｂ 出力されない
ＶＬ＜ＶＧＬ かつ ＶＧＨ＜ＶＨ ：Ｉｂ 出力される
ＶＬ＜ＶＧＬ かつ ＶＨ＜ＶＧＨ ：Ｉｂ 出力されない

図５は、図３に示したバイアス回路から出力されるバイアス電流Ｉｂと外部ゲイン制御電圧ＶＧとの関係を示す図である。図５の縦軸はバイアス電流Ｉｂ（Ａ）、横軸は外部ゲイン制御電圧ＶＧ（Ｖ）を示している。図５によれば、バイアス電流Ｉｂは、外部ゲイン制御電圧ＶＧが所定の範囲（以下、「バイアス電流出力範囲」と記す：図５中に矢線Ｃで示す）にあるときに出力されることが分かる。図５においては、外部ゲイン制御電圧ＶＧが「ＶＧ１」になるとバイアス電流Ｉｂが出力される（立ち上がる）。バイアス電流Ｉｂは、外部ゲイン制御電圧ＶＧが「ＶＧ２」から「ＶＧ３」の間で最大値をとり、外部ゲイン制御電圧ＶＧが「ＶＧ４」になると出力されなくなる（立ち下がる）。

上記した内部ゲイン制御電圧ＶＧＨ、ＶＧＬ、内部基準電圧ＶＨ、ＶＬ及びバイアス電流Ｉｂの関係により、第１実施形態は、複数のバイアス回路３２のバイアス電流出力範囲Ｃを独立に設定することが可能である。また、バイアス回路３２及び回路３１によれば、内部ゲイン制御電圧ＶＧＨ、ＶＧＬの値は外部ゲイン制御電圧ＶＧに応じて変化することが明らかである。このため、第１実施形態による可変利得増幅器は、外部ゲイン制御電圧ＶＧを制御してバイアス電流Ｉｂを出力するバイアス回路を選択し、このバイアス電流Ｉｂの入力の有無により動作または停止するトランスコンダクタンス増幅段の選択を制御することが可能になる。

１．４ 第２ゲイン制御ブロック
第２ゲイン制御ブロック４は、外部から外部ゲイン制御電圧ＶＧを入力し、外部ゲイン制御電圧ＶＧに応じてトランスコンダクタンス増幅段２ａ〜２ｉのゲインの増減を制御するゲイン制御信号Ｖｃｐ、Ｖｃｎをトランスコンダクタンス増幅段２ａ〜２ｉに出力する。図２に示したトランスコンダクタンス増幅段２ａ〜２ｉの各々において、ゲイン制御信号Ｖｃｐは、図２に示したゲイン制御段２Ｂのバイポーラトランジスタ２０５、２０８にベース電流を供給する。また、ゲイン制御信号Ｖｃｎは、図２に示したゲイン制御段２Ｂのバイポーラトランジスタ２０６、２０７にベース電流を供給する。

図６は、外部ゲイン制御電圧ＶＧとゲイン制御段２Ｂに入力されるゲイン制御信号Ｖｃｐ、Ｖｃｎとの関係を説明するための図である。図６の横軸は外部ゲイン制御電圧ＶＧ（Ｖ）を示し、縦軸はゲイン制御信号Ｖｃｐ−Ｖｃｎ（Ｖ）を示している。図６の説明では、７つのトランスコンダクタンス増幅段（図中に「ＴＣ」と記す）のうちの３つのトランスコンダクタンス増幅段が同時に動作するものとする。なお、第１実施形態において、同時に動作するトランスコンダクタンス増幅段の数は任意であり、３つに限定されるものではない。

第１実施形態では、外部ゲイン制御電圧ＶＧが低い値からより高い値に変化する場合、可変利得増幅器の出力ゲインも低い値からより高い値に変化する。このとき、同時に動作する３つのトランスコンダクタンス増幅段のうち、入力される減衰信号の値が最も小さいトランスコンダクタンス増幅段（ＴＣ３とする）が動作状態から停止状態になる。ＴＣ３の停止と同時に、動作中のトランスコンダクタンス増幅段のうちの入力される減衰信号の値が最も大きいトランスコンダクタンス増幅段（ＴＣ５とする）よりも１段階大きい減衰信号が入力されるトランスコンダクタンス増幅段（ＴＣ６とする）が停止状態から動作状態になる。

第２ゲイン制御ブロック４は、図６に示したゲイン制御信号Ｖｃｐを図２に示したバイポーラトランジスタ２０５、２０８のベース端子に入力する。また、第２ゲイン制御ブロック４は、図６に示したゲイン制御信号Ｖｃｎを図２に示したバイポーラトランジスタ２０６、２０７のベース端子に入力する。

１．５ 電流／電圧変換部
図１に戻り、電流／電圧変換部５は、抵抗素子を使ってトランスコンダクタンス増幅段２ａ〜２ｉから出力された電流の信号Ｏｐ、Ｏｎを加算した出力電流を電圧信号に変換する。電圧信号は、出力端子１０７または出力端子１０８から出力される。

２ 動作
次に、第１実施形態の可変利得増幅器の動作について説明する。図１に示した可変利得増幅器では、抵抗型減衰器１から各々異なる値の減衰信号Ｉｐ、Ｉｎが出力され、トランスコンダクタンス増幅段２ａ〜２ｉに入力される。減衰信号Ｉｐ、Ｉｎの値は、入力端子１０１、１０２から入力信号の流れ方向に沿って小さくなる。トランスコンダクタンス増幅段２ａ〜２ｉは、各々入力された減衰信号Ｉｐ、Ｉｎに基づいて信号Ｏｐ、Ｏｎを出力する。トランスコンダクタンス増幅段２ａ〜２ｉから出力された信号Ｏｐは、加算された後に電圧に変換されて出力端子１０７から出力される。また、トランスコンダクタンス増幅段２ａ〜２ｉから出力された信号Ｏｎは、加算された後に電圧に変換されて出力端子１０８から出力される。

図２により、トランスコンダクタンス増幅段２ａ〜２ｉが信号Ｏｐ、Ｏｎを出力する動作を説明する。第１ゲイン制御ブロック３は、図５に示したように、外部ゲイン制御電圧ＶＧに応じてバイアス電流Ｉｂを出力する。図５に示した例では、外部ゲイン制御電圧ＶＧがＶＧ１以上、ＶＧ４以下である場合にバイアス電流Ｉｂが第１ゲイン制御ブロック３からトランスコンダクタンス増幅段２ａ〜２ｉに出力される。バイアス電流Ｉｂが入力された場合にトランスコンダクタンス増幅段２ａ〜２ｉは動作するから、第１実施形態の可変利得増幅器は、外部ゲイン制御電圧ＶＧによってトランスコンダクタンス増幅段２ａ〜２ｉの動作、停止を制御することができる。

トランスコンダクタンス増幅段２ａ〜２ｉにおけるゲインの調整は、２段階で行われる。第１段階では、外部ゲイン制御電圧ＶＧによって動作するトランスコンダクタンス増幅段を選択する。なお、第１実施形態では、バイアス電流Ｉｂが入力され、信号Ｏｐ、Ｏｎを出力する状態にあるトランスコンダクタンス増幅段を「動作している」という。
即ち、バイアス電流Ｉｂの値は図５で説明したように変化するので、トランスコンダクタンス増幅段２ａ〜２ｉは、外部ゲイン制御電圧ＶＧが「ＶＧ１」に近づくにしたがって動作を開始し、「ＶＧ２」を超えると完全に動作状態になる。また、トランスコンダクタンス増幅段２ａ〜２ｉは、図３に示した外部ゲイン制御電圧ＶＧが「ＶＧ３」より小さくなると停止状態に入り、「ＶＧ４」を超えると完全に停止状態になる。

このような構成によれば、トランスコンダクタンス増幅段の切替えが緩やかに行われるようになり、トランスコンダクタンス増幅段切替えの際に生じる信号Ｏｐ、Ｏｎの不連続性が、トランスコンダクタンス増幅段をデジタル的に切り替えた場合よりも小さくなる。
また、図２に示したトランスコンダクタンス増幅段２ａ〜２ｉにおいては、減衰信号Ｉｐ、Ｉｎがバイポーラトランジスタ２０１、２０２のゲート端子に入力される。バイポーラトランジスタ２０１、２０２から出力される電流の値は、減衰信号Ｉｐ、Ｉｎの値が大きいほど大きくなる。減衰信号Ｉｐ、Ｉｎの値は、減衰信号Ｉｐ、Ｉｎが出力される抵抗型減衰器１におけるタップによって決定し、第１実施形態では、図１に示した入力端子１０１、１０２に近いタップから出力される減衰信号Ｉｐ、Ｉｎほど大きな値を有している。このため、図１においては、トランスコンダクタンス増幅段２ａのバイポーラトランジスタ２０１、２０２から出力される電流の値が最も大きく、トランスコンダクタンス増幅段２ｉのバイポーラトランジスタ２０１、２０２から出力される電流の値が最も小さくなる。

ゲイン調整の第２段階は、ゲイン制御信号Ｖｃｐ、Ｖｃｎを図２に示したバイポーラトランジスタ２０５〜２０８のベース端子に入力することによって行われる。バイポーラトランジスタ２０５、２０８は、増幅段２Ａから出力された電流をゲイン制御信号Ｖｃｐ、Ｖｃｎの値に応じてコレクタ側に流す。バイポーラトランジスタ２０５、２０８のコレクタに流れた電流は信号Ｏｐ、Ｏｎとなる。信号Ｏｐ、Ｏｎは全て加算され、出力信号となる。

図６に示したように、ゲイン制御信号Ｖｃｐ、Ｖｃｎは、１つのトランスコンダクタンス増幅段の動作の開始時と終了時とに最低値をとり、動作開始から終了までの期間の間に最高値をとる。このようにすれば、信号Ｏｐ、Ｏｎの各々のゲインは、各トランスコンダクタンス増幅段の動作開始時に曲線的に増加し、動作終了時に向けて曲線的に減少する。つまり、各トランスコンダクタンス増幅段から出力される信号Ｏｐ、Ｏｎは、トランスコンダクタンス増幅段の動作開始から終了の間に緩やかなピークを持つ放物線を描くように変化する。

図７は、７つのトランスコンダクタンス増幅段から出力された信号Ｏｐ、Ｏｎのゲインｇ１〜ｇ７と、ゲインｇ１〜ｇ７を加算して得られる出力信号の最終出力ゲインとを示した図である。図７の横軸は外部ゲイン制御電圧ＶＧ（Ｖ）を示し、縦軸はゲインｇ１〜ｇ７を示している。図７に示したように、各トランスコンダクタンス増幅段から出力される信号Ｏｐ、Ｏｎのゲインｇ１〜ｇ７が重ね合わされることにより、可変利得増幅器からはトランスコンダクタンス増幅段の切替え時のゲインが不連続にならず、外部ゲイン制御電圧ＶＧを変化させた場合にも線形性の高い最終出力ゲインが得られる。

図８は、外部ゲイン制御電圧ＶＧと可変利得増幅器の出力信号のゲインとの関係を説明するための図である。図８の横軸は外部ゲイン制御電圧ＶＧ（Ｖ）を示し、縦軸は出力信号のゲイン（ｄＢ）を示している。図８に示したように、第１実施形態は、外部ゲイン制御電圧ＶＧを変化させた場合にもゲインが高い線形性を有する出力信号を得ることができる。

なお、以上説明した第１実施形態において、トランスコンダクタンス増幅段２ａ〜２ｉは一段ずつ選択するものであってもよい。ただし、より線形性の高い出力信号を得るためには連続する複数のトランスコンダクタンス増幅段を同時に選択するようにしてもよい。
複数のトランスコンダクタンス増幅段２ａ〜２ｉを動作させる場合、第１実施形態では、必ず隣り合う連続したトランスコンダクタンス増幅段を動作させている。すなわち、トランスコンダクタンス増幅段２a〜２iは、図１に示したように、抵抗素子１０３a〜１０３ｈ及び抵抗素子１０６a〜１０６ｈの接続方向に沿って一列に配列されている。「隣り合う連続したトランスコンダクタンス増幅段」とは、例えば、トランスコンダクタンス増幅段２a、２ｂ、２ｃ、あるいはトランスコンダクタンス増幅段２ｇ、２ｇ、２ｈというように、物理的な配列において連続する一群のトランスコンダクタンス増幅段をいう。

前記したように、各トランスコンダクタンス増幅段２a〜２iのオン、オフは、制御電圧ＶＧに応じて制御される。また、トランスコンダクタンス増幅段２ａ〜２ｉの各々には、減衰信号が入力される。第１実施形態では、トランスコンダクタンス増幅段２ａ〜２ｉの各々に入力される減衰信号の値（レベル）が各々異なっている。このため、減衰信号のレベルによってトランスコンダクタンス増幅段２ａ〜２ｉの各々が出力する信号Ｏｐ、Ｏｎの大きさが変化する。

図１から明らかなように、トランスコンダクタンス増幅段２ａ〜２ｅには、２ａ、２ｂ、…２ｈ、２ｉの順番で大きな値の減衰信号が入力される。このため、可変利得増幅器の出力信号のゲインを次第に高くする場合に、第１ゲイン制御ブロック３は、連続するトランスコンダクタンス増幅段のうち、小さな値の減衰信号が入力されるトランスコンダクタンス増幅段２ｉから順にオン、オフさせる。また、このとき、第１実施形態では、同時に動作する期間を有する一群のトランスコンダクタンス増幅段（以下、「トランスコンダクタンス増幅段群」と記す）のうち、最も小さい値の減衰信号が入力されるトランスコンダクタンス増幅段がオフする。このとき、オフされるトランスコンダクタンス増幅段は、トランスコンダクタンス増幅段群の端部に配列されているトランスコンダクタンス増幅段となる。第１ゲイン制御ブロック３は、端部のトランスコンダクタンス増幅段のオフと同時に、トランスコンダクタンス増幅段群のうち、オフしたトランスコンダクタンス増幅段とは反対の端部に配列されているトランスコンダクタンス増幅段をオンさせる。

また、反対に、可変利得増幅器の出力信号のゲインを次第に小さくする場合に、第１ゲイン制御ブロック３は、連続するトランスコンダクタンス増幅段のうち、大きな値の減衰信号が入力されるトランスコンダクタンス増幅段２ａから順にオン、オフさせる。また、このとき、第１実施形態では、トランスコンダクタンス増幅段群のうち、最も大きい値の減衰信号が入力されるトランスコンダクタンス増幅段がオフする。このとき、オフされるトランスコンダクタンス増幅段は、トランスコンダクタンス増幅段群の端部に配列されているトランスコンダクタンス増幅段となる。第１ゲイン制御ブロック３は、端部のトランスコンダクタンス増幅段のオフと同時に、トランスコンダクタンス増幅段群において、オフしたトランスコンダクタンス増幅段とは反対の端部に配列されているトランスコンダクタンス増幅段をオンさせる。

［変形例］
次に、以上説明した第１実施形態の変形例を説明する。ここで説明する変形例１、変形例２は、図３に示した第１実施形態のバイアス回路の他の構成例である。
１ 変形例１
図９は、変形例１の回路９１を説明するための図である。回路９１は、バイポーラ差動対を成すバイポーラトランジスタ９０１、９０２と、ダイオード接続されたＭＯＳトランジスタ９０５、９０６と、ＭＯＳトランジスタ９０６とゲート端子同士が接続されたＭＯＳトランジスタ９０７と、を有している。回路９１は、バイアス回路と比較して、バイポーラトランジスタ３０３、３０４がなく、電流源９０８がバイポーラトランジスタ３０１、３０１のエミッタ端子に接続されている点で相違する。また、回路９１では、バイポーラトランジスタ９０１のベース端子に内部基準電圧が印加され、バイポーラトランジスタ９０２のベース端子に内部ゲイン制御電圧が印加されている。

図１０は、図９に示した回路９１から出力されるバイアス電流Ｉｂと外部ゲイン制御電圧ＶＧとの関係を示す図である。図１０の縦軸はバイアス電流Ｉｂ（Ａ）、横軸は外部ゲイン制御電圧ＶＧ（Ｖ）を示している。図１０によれば、バイアス電流Ｉｂは、外部ゲイン制御電圧ＶＧが「ＶＧ５」の値であるとき立ち上り、外部ゲイン制御電圧ＶＧが「ＶＧ６」以上の値であれば最大値をとることが分かる。
なお、図１０に示したバイアス電流Ｉｂは、図３に示したバイアス回路を、常に以下の条件で使用することによっても得られる。
内部ゲイン制御電圧ＶＧＬ＞内部基準電圧ＶＬ

２ 変形例２
図１１は、変形例２の回路１１１を説明するための図である。回路１１１は、回路構成が回路９１と同様であり、バイポーラトランジスタ９０１のベース端子に内部ゲイン制御電圧が印加され、バイポーラトランジスタ９０２のベース端子に内部基準電圧が印加される点で回路９１と相違する。

図１２は、図１１に示した回路１１１から出力されるバイアス電流Ｉｂと外部ゲイン制御電圧ＶＧとの関係を示す図である。図１２の縦軸はバイアス電流Ｉｂ（Ａ）、横軸は外部ゲイン制御電圧ＶＧ（Ｖ）を示している。図１２によれば、バイアス電流Ｉｂは、外部ゲイン制御電圧ＶＧが「ＶＧ７」の値になるまで最大値をとり、外部ゲイン制御電圧ＶＧがＶＧ８以上の値になると立ち下り、出力されないことが分かる。
なお、図１２に示したバイアス電流Ｉｂは、図３に示したバイアス回路を、常に以下の条件で使用することによっても得られる。
内部ゲイン制御電圧ＶＧＨ＜内部基準電圧ＶＨ

［第２実施形態］
次に、本発明の第２実施形態について説明する。
図１３は、第２実施形態の可変利得増幅器を説明するための図である。第２実施形態の可変利得増幅器は、図１に示した第１実施形態の可変利得増幅器と同様の構成を有している。図１３では、図１に示した構成と同様の構成については同様の符号を付して説明を一部略すものとする。

第２実施形態の可変利得増幅器は、抵抗型減衰器１、トランスコンダクタンス増幅段２ａ〜２ｉ、第１ゲイン制御ブロック３、第２ゲイン制御ブロック４を有している。第２実施形態の可変利得増幅器は、トランスコンダクタンス増幅段２ａ〜２ｉから出力された信号Ｏｐ、Ｏｎが加算されるノードに、図１に示した電流／電圧変換部５に代えて、反転増幅型オペアンプ６を用いる点で第１実施形態と相違する。加算された信号Ｏｐ、Ｏｎは反転増幅型オペアンプ６の抵抗素子ＲＦによって電流から電圧に変換される。

また、第２実施形態は、反転増幅型オペアンプ６の後段にバッファ７をさらに設けている。第２実施形態は、バッファ７を設けたことによって出力信号のインピーダンスを低下させることができる。

本発明の可変利得増幅器は、出力信号のゲインが時間的に変化する場合に、このゲインが不連続にならず、高い線形性をもって変化することが好ましい構成に好適である。

１ 抵抗型減衰器
２Ａ 増幅段
２Ｂ ゲイン制御段
２ａ〜２ｉ トランスコンダクタンス増幅段
３ 第１ゲイン制御ブロック
４ 第２ゲイン制御ブロック
５ 電流／電圧変換部
６ 反転増幅型オペアンプ
７ バッファ
３１、３２、９１、１１１ 回路
１０１、１０２ 入力端子
１０２ａ〜１０２ｈ、１０３ａ〜１０３ｈ、１０４ａ〜１０４ｈ、１０５ａ〜１０５ｈ、１０６ａ〜１０６ｈ 抵抗素子
１０７、１０８ 出力端子
２０１、２０２、２０５、２０６、２０７、２０８、３０１、３０２、３０３、３０４、９０１、９０２ バイポーラトランジスタ
２０３、２０４、３０５、３０６、３０７、９０５、９０６、９０７ ＭＯＳトランジスタ
３０８、９０８ 電流源
３１１、３２１、３３１ 反転増幅器

Claims (7)

1. 複数の減衰信号を生成する減衰器と、
   前記減衰器から出力された前記複数の減衰信号の一部をそれぞれ入力し、前記減衰信号に応じた増幅信号を出力する複数の増幅回路と、
   外部から供給される制御電圧に基づいて、複数の前記増幅回路の各々の動作及び停止を制御する第１制御回路と、
   前記複数の増幅回路において行われるゲインの増減を、前記増幅回路毎に制御する第２制御回路と、
   を有することを特徴とする可変利得増幅器。
2. 前記増幅回路の各々は、増幅回路の動作開始時に曲線的に増加し、増幅回路の動作終了時に向けて曲線的に減少する前記増幅信号を出力することを特徴とする請求項１に記載の可変利得増幅器。
3. 前記増幅回路の各々は、前記減衰信号に応じた信号を出力する増幅段と、該増幅段から出力された前記信号の値を、前記動作開始時及び前記動作停止時に前記動作開始時と前記動作停止時との間よりも小さくするゲイン制御段と、を含むことを特徴とする請求項２に記載の可変利得増幅器。
4. 前記増幅段は、入力されるバイアス電流に応じて増幅回路をオンまたはオフする第１トランジスタ対と、該第１トランジスタ対から出力された電流の値を、前記減衰信号に応じて変化させる第２トランジスタ対を含み、前記ゲイン制御段は、前記第２トランジスタ対から出力された電流を前記制御電圧に応じて変化させる第３トランジスタ対及び第４トランジスタ対を含むことを特徴とする請求項３に記載の可変利得増幅器。
5. 前記第１制御回路は、複数の前記増幅回路の各々にバイアス電流を入力することによって複数の前記増幅回路の各々の動作及び停止を制御し、前記バイアス電流の立ち上り時または立ち下り時における値を曲線的に変化させるバイアス回路を含むことを特徴とする請求項１から４のいずれか１項に記載の可変利得増幅器。
6. 前記バイアス回路は、前記制御電圧に基づいて作成される内部ゲイン制御電圧と、予め設定されている内部基準電圧との差分に基づいて前記バイアス電流の値を決定する回路を含むことを特徴とする請求項５に記載の可変利得増幅器。
7. 前記バイアス回路は、前記内部制御電圧と前記基準電圧との差分に基づく値の電流を出力する第５トランジスタ対と、該第５トランジスタ対を構成する２つのトランジスタの出力に各々ダイオード接続され、前記第５トランジスタ対を構成する各トランジスタから出力された電流が各々流れるトランジスタでなる第６トランジスタ対と、該第６トランジスタ対の一方を流れる電流のミラー電流を前記バイアス電流として出力するトランジスタと、を含むことを特徴とする請求項６に記載の可変利得増幅器。

Images