JP5799462B2

JP5799462B2 - 低歪み可変利得増幅器（ｖｇａ）

Info

Publication number: JP5799462B2
Application number: JP2011247734A
Authority: JP
Inventors: ファンスティーブ; タンチャン; ジェヨーミュン
Original assignee: マーベルワールドトレードリミテッド
Priority date: 2010-11-19
Filing date: 2011-11-11
Publication date: 2015-10-28
Anticipated expiration: 2031-11-11
Also published as: JP2012114903A; US8698555B2; US20120126889A1; US9130518B2; US20140225670A1

Description

特定の複数の実施形態は、概して、増幅器に関する。

［優先権情報］
２０１０年１１月１９日出願の米国仮出願６１／４１５，７６７号明細書"Low Distortion VGA+MR（低歪みＶＧＡ＋ＭＲ）"の優先権を主張するものであり、前記出願の内容は、参照により本明細書に組み込まれる。

本明細書に特に示されていない限り、本章において記載される方法は、本願特許請求の範囲に対する従来技術ではなく、また、この章に記載することによって従来技術と認めているわけではない。

ハードディスクドライブの読み出しチャネル（read channel）において、ディスクドライブの読み取りヘッドから受信された信号が非対称である場合がある。性能を向上させるためには、非対称な信号の対称性を補正する必要がある。

図１ａには、非対称な信号１０２及び理想的な信号１０４のグラフ１００が示されている。理想的な信号１０４は、一周期内に等しい絶対ピーク振幅を有する複数のパルスを含み、非対称な信号１０２は、一周期内に等しくない絶対ピーク振幅を有する複数のパルスを含む。非対称な信号１０２の補正は、理想的な信号１０４の対称性と同じとなるように、非対称な信号の非対称性を補正するように行われる。

非対称な信号１０２を補正する一つの方法は、非対称信号１０２の振幅を大きくする又は小さくする二次の項（square term）を生成することである。図１ｂには、補正が行われたグラフが示されている。二次の項１０６が、非対称な信号１０２と合成されて、出力信号１０８が生成されている。しかしながら、このような二次の項を生成するには、別個に経路及び回路を設ける必要がある。

図２には、従来の非対称補正回路２００が示されている。増幅器２０２の利得（ゲイン）は、トランジスタＭ２とトランジスタＭ１との抵抗比（Ｍ２／Ｍ１）によって設定される。すなわち、トランジスタＭ２の抵抗をトランジスタＭ１の抵抗で割ったものが、利得となる。ゲート電圧Ｖｇａｔｅを調整することによって、トランジスタＭ１及びトランジスタＭ２の所望の抵抗値を得ることができる。例えば、トランジスタＭ１及びＭ２の抵抗値を、トランジスタに印加されるゲート電圧に基づいて変化させてもよい。また、ゲート電圧Ｖｍｒｇは、トランジスタＭＲ１及びＭＲ２に対して別々に変化させることができ、異なる磁気抵抗（ＭＲ）非対称性を提供することができる。

トランジスタＭ１の抵抗値を、トランジスタＭ１のドレイン−ソース電圧に基づいて変化させてもよい。変動を制限するには、ゲート電圧Ｖｇａｔｅが、トランジスタＭ１を飽和又はオーバードライブ状態にできる程度に高い電圧である必要がある。入力電圧の振れ幅（すなわち、電圧ＩＮＰと電圧ＩＮＭとの間の幅）が大きくなることから、歪みが生じる可能性がある。歪みを低減させるには、電圧Ｖｇａｔｅが、電源電圧よりも高い必要がある。このような電圧を生成するには、チャージポンプが必要であるが、チャージポンプを設けるには更なる回路を導入しなければならない。歪みを低減させる１つの方法として、トランジスタＭ１を複数のトランジスタ（例えば、直列に接続された２つのトランジスタ）に分割する方法がある。しかしながら、この方法では、トランジスタのサイズが大きくなり、増幅器２０２の入力部に位置する接点Ｍに、寄生容量が生じる。この寄生容量がセカンド・ポール側になることから、増幅器２０２の帯域幅が限定されてしまう。また、トランジスタＭ１の入力インピーダンスが、入力信号の振れ幅によって変化することから、ソースフォロワが駆動トランジスタＭ１である場合、ソースフォロワの出力抵抗が、この段で使用する必要がある電流よりも大きい電流を要求する、支配的な因子である必要がある。

一実施形態では、非対称信号を受信する装置及び増幅器が提供される。第１抵抗は、増幅器の入力ノード及び出力ノードの間に接続され、入力ノードは非対称信号を受信する。第２抵抗は、増幅器の入力ノードに接続される。第２抵抗は、線形レジスタ（抵抗器）を含む。第３抵抗は、第２抵抗に接続される。出力ノードにおける非対称信号を補正するべく、増幅器によって提供される非対称補正量を調整するように、第３抵抗を変化させる。非対称補正量は、第１抵抗及び第２抵抗と第３抵抗との組み合わせの関数である。

一実施形態において、第１抵抗は、レジスタ（抵抗器）を含む。

一実施形態において、線形レジスタは、ポリシリコンで製造される。

一実施形態において、非対称信号を修正するべく、増幅器の利得を増加させるために、第２抵抗を第３抵抗に接続するように、第１スイッチが第１期間の間に制御される。上記の第３抵抗は、正の抵抗である。非対称信号を修正するべく、増幅器の利得を低減させるために、第２抵抗を第３抵抗に接続するように、第２期間の間に第２スイッチが制御される。上記第３抵抗は、負の抵抗である。

一実施形態において、第３抵抗を変化させる抵抗分割回路を含む。

一実施形態において、非対称信号は、正の非対称信号及び負の非対称信号を含む。上記の第３抵抗は、負の非対称信号と接続された第１レジスタ及び第２レジスタと、正の非対称信号と接続された第３レジスタ及び第４レジスタと、第１レジスタ及び第２レジスタの間、及び、第３レジスタ及び第４レジスタの間、に接続されたトランジスタとを含む。

別の実施形態では、増幅器の入力ノードと出力ノードとの間に、第１抵抗を接続する段階と、増幅器の入力ノードに、線形レジスタを含む第２抵抗を接続する段階と、第２抵抗に第３抵抗を接続する段階と、入力ノードにおいて非対称信号を受信する段階と、出力ノードにおける非対称信号を修正するべく、増幅器によって提供される非対称性補正量を調整するように、第３抵抗を変化させる段階とを備え、非対称性補正量は、第１抵抗及び第２抵抗と第３抵抗との組み合わせの関数である。

以下の詳細な説明及び添付の図面により、本発明の本質及び利点の詳細な理解が提供される。

非対称信号及び理想的信号を示したグラフである。非対称性補正を示したグラフである。従来の非対称性補正回路を示した図である。一実施形態に係る差動非対称信号を示したグラフの一例を示した図である。一実施形態に係る非対称信号のためのシステムを描いた図である。一実施形態に係る非対称補正方法の単純化されたフローチャートである。

非対称性を補正する技術について記載される。以下の記載では、説明する目的から、本発明の完全な理解を提供するべく、数多くの例及び特定の詳細事項が記載される。特許請求の範囲によって規定される特定の実施形態は、記載される例のみに示される特徴、又は、以下に記載されるその他の特徴との組み合わせの一部又は全てを含み、また、本明細書に記載される特徴及び原理の均等物及び改良を更に含む場合もある。

図３には、一実施形態に係る差動非対称信号を示したグラフ３００の一例が示されている。正の非対称信号３０２ａ及び負の非対称信号３０２ｂが、差動非対称信号を形成している。また、正の理想信号３０４ａ及び負の理想信号３０４ｂが示されている。非対称信号３０２ａ及び３０２ｂを補正するためには、奇数番目の半周期、例えば、第１のＴ／２、第３のＴ／２、第５のＴ／２の間の、非対称信号３０２ａ及び３０２ｂの信号経路において利得が引き上げられる。利得を引き上げることにより、非対称信号の振幅を大きくして、理想信号３０４ａ及び３０４ｂそれぞれの振幅に近づける。例えば、図の第１のＴ／２において、非対称信号３０２ａの振幅は、理想信号３０４ａの振幅を下回っていることから、非対称信号３０２ａの振幅を大きくして、非対称信号の対称性を補正する。同様に、非対称信号３０２ｂについても、負の方向に利得を増大させてもよい。

また、偶数番目の半周期では、非対称信号３０２ａ及び３０２ｂの振幅が、理想信号３０４ａのピーク振幅を超えている。偶数の半周期、例えば、第２のＴ／２、第４のＴ／２、第６のＴ／２等における信号経路利得が低減されると、非対称信号３０２ａ及び３０２ｂの振幅が小さくなり、理想信号３０４ａ及び３０４ｂの振幅に近づく。

図４には、一実施形態に係る非対称補正回路４００を描いた図である。回路４００は、ハードディスクドライブ（ＨＤＤ）の読み取りヘッドから受信された信号を処理する読み出しチャネル（read channel）において使用されてもよい。しかしながら、回路４００は、非対称信号の補正が必要となるその他の用途において使用されてもよい。非対称信号は、読み出しチャネル内のプリアンプ（前置増幅器）から受信されてもよい。そして、補正された信号は、アナログ／デジタル変換器（ＡＤＣ）のようなアナログプロセッサに出力されてもよい。

非対称信号は、可変利得増幅器（variable gain amplifier：ＶＧＡ）４０２において受信されてもよい。一実施形態において、非対称信号は、信号ＩＮＰ及び信号ＩＮＭを含む差動非対称信号であってもよい。本開示で使用される"非対称信号"という言葉は、差動バージョン又はシングルエンドバージョンのことを指す場合がある。

線形レジスタ（抵抗器）Ｒ３を使用して、非対称補正回路４００における歪みを低減させる。線形レジスタは、ポリシリコンで製造されていてもよい。例えば、トランジスタのゲートは、線形レジスタＲ３の抵抗値を決定するために制御されない。また、トランジスタの特性とは異なり、端子間の電圧が変化しても、レジスタＲ３の抵抗値は大きく変化することはない。例えば、トランジスタにおいてゲート電圧が変化すれば、トランジスタの抵抗値も変化する。

増幅器４０２は、入力ノードＩＮＰ及びＩＮＭにおいて受信された非対称信号入力を補正して、補正された信号を出力ノードＯＵＴＭ及びＯＵＴＰに出力する。非対称信号は、増幅器４０２の利得を増減させることにより、補正される。以下に詳細に説明するように、負の抵抗を入力抵抗に付加することによって、増幅器４０２の利得を減少させてもよい。同様に、正の抵抗を入力抵抗に付加することによって、増幅器４０２の利得を増加させてもよい。

電流量Ｉａｓｙｍを使用して、非対称補正量を変化させる。例えば、トランジスタＭＲのゲート電圧Ｖｍｒｇが高い場合には、トランジスタＭＲをオンにして、増幅器４０２の入力から電流を引き上げて、利得を下げることができる。ゲート電圧Ｖｍｒｇが低い場合には、トランジスタＭＲをオフにして、増幅器４０２の入力に電流を流して、利得を上げることができる。非対称性補正量は、トランジスタＭＲのゲート電圧Ｖｍｒｇに基づいて変化させてもよい。例えば、電圧Ｖｍｒｇが高く、トランジスタＭＲがオン状態とされる場合には、非対称性を２％補正することが可能である。電圧Ｖｍｒｇが低く、トランジスタＭＲがオフ状態とされる場合には、非対称性を３０％補正することが可能である。

非対称性補正量を決定するために、電圧Ｖｉｎｐ−電圧Ｖｉｎｍが、最大差分入力振幅とされる。Ｖｉｎｐは、ノードＩＮＰにおける電圧であり、電圧Ｖｉｎｍは、ノードＩＮＭにおける電圧である。非対称電流Ｉａｓｙｍは、増幅器４０２の端子に入力される電流によって規定されてもよく、
Ｉａｓｙｍ＝(Ｖｉｎｐ−Ｖｉｎｍ)／２＊Ｒｍｒｇ／(Ｒｍｒｇ＊Ｒ１＋Ｒ２＊Ｒ２＋Ｒ２＊Ｒｍｒｇ)
と表すことができ、ここで、Ｒｍｒｇは、トランジスタＭＲの抵抗値である。非対称性率は、
Ａｓｙｍ％＝Ｉａｓｙｍ／(Ｖｉｎｐ−Ｖｉｎｍ)／Ｒ３
と定義されてもよい。

スイッチＳＷＰ及びＳＷＭは、第１の期間において、ＳＷＰスイッチの両方が閉じ、ＳＷＭスイッチの両方が開いた状態となるといった態様で開閉してもよい。第２の期間では、ＳＷＰスイッチの両方が開いた状態となり、ＳＷＭスイッチの両方が閉じた状態となる。

信号ＩＮＰについて、電流Ｉａｓｙｍの量は、レジスタＲ３に対して並列にどれくらいの抵抗を付加するかによって制御される。例えば、ＭＲ経路における抵抗の量は、レジスタＲ１、Ｒ２及びトランジスタＭＲの抵抗値Ｒｍｒｇに基づく。レジスタＲ１及びＲ２も、線形レジスタであってもよい。しかしながら、別の実施形態では、レジスタＲ１及びＲ２は、非線形レジスタであってもよい。ＭＲ経路における抵抗は、正又は負であってもよい。例えば、スイッチＳＷＰがオンになると、負の抵抗がレジスタＲ３と並列に付加される。スイッチＳＷＭがオンとなると、正の抵抗がレジスタＲ３と並列に付加される。特定の実施形態では、正の抵抗又は負の抵抗をレジスタＲ３に付加することによって、増幅器４０２の端子における入力抵抗を変化させる。

一実施形態では、トランジスタＭ２に並列に抵抗を付加しても、フィードバック抵抗は変化しない。これにより、抵抗が並列に付加される構成の制御を単純化してもよい。例えば、レジスタＲ３と並列に正の抵抗又は負の抵抗を付加するには、制御が必要となる。しかしながら、レジスタＲ３と並列に正の抵抗又は負の抵抗を付加するのと同時に、トランジスタＭ２と並列にレジスタを付加するのには、制御は必要ない。

上記したように、奇数番目の半周期の間に、信号経路の利得を増加させてもよい。奇数番目の半周期の間に、スイッチＳＷＰを閉じた状態としてもよい。スイッチＳＷＰが閉状態の時は、正の抵抗がレジスタＲ３に並列に付加されるので、入力抵抗が下がる。利得は、トランジスタＭ２の抵抗値（ＲＭ２）を入力抵抗（Ｒｉｎ）で割った値としてもよい（利得＝ＲＭ２／Ｒｉｎ）。利得の比に応じて、小さな入力抵抗で信号利得を増大させる。

偶数番目の半周期の間に、信号利得を低減させる必要がある場合には、スイッチＳＷＭを閉状態とする。この場合、負の抵抗を、レジスタＲ３に並列に付加する。負の抵抗は、増幅器４０２の入力に対して、負の抵抗となる。一実施形態において、負の抵抗は、正の抵抗と同じ抵抗値を有するが、増幅器４０２の入力に対して負の抵抗となる点が異なる。負の抵抗を付加すると、入力抵抗が増加し、それに従って信号利得が低下する。

したがって、半周期の間に利得を増加させる及び次の半周期の間の利得を低下させるプロセスは、信号の非対称性を補正するべく、連続した複数半周期間にわたって継続させてもよい。上記の方法は、増幅器４０２の負の端子への入力経路に対しても適用できる。例えば、スイッチＳＷＰが閉じた状態の時は、入力抵抗が低減されて、利得が増加する。スイッチＳＷＭが閉じた状態の時は、入力抵抗が増加して、信号利得が減少する。第１半周期の間に利得を増加させる及び次の半周期の間に利得を減少させることにより、信号ＩＮＭの非対称性を補正することができる。

回路４００における歪みは、主に、レジスタＲ３が線形レジスタである（及び、ある場合では、レジスタＲ１及びＲ２が線形レジスタである）ことによる、フィードバックトランジスタＭ２に起因する。これにより、入力抵抗からの歪みの影響を取り除いている。また、レジスタＲ３に対する抵抗値は固定されており、ソースフォロワが必要ないことから、トランジスタが入力に使用されている場合と比較して、歪みを低減させるべく更なる電流を利用することができる。また、接合容量が、線形抵抗と関係しないため、入力部における寄生容量が小さくなる。

図５は、一実施形態に係る非対称補正方法の単純化されたフローチャート５００である。５０２において、必要な非対称性補正量が決定される。例えば、フィードバック回路を使用して、必要な非対称性補正量を決定する。５０４において、トランジスタＭＲのゲートにおける電圧を、必要な非対称性補正量に基づいて変化させる。例えば、非対称性補正量を増加又は減少させるべく、電圧を変化させてもよい。

５０６において、非対称信号が、増幅器４０２で受信される。５０８において、非対称信号が補正されるように、第１期間の間に増幅器４０２の利得を増加させる。例えば、正の抵抗を、レジスタＲ３と並列に接続させる。これにより、入力抵抗を増加させて利得を下げることができる。

５１０において、非対称信号が補正されるように、第２期間の間に増幅器４０２の利得を減少させる。例えば、負の抵抗を、レジスタＲ３と並列に結合させる。これにより、入力抵抗を減少させて利得を上げることができる。５１２において、増幅器４０２により、補正された信号が出力される。

本明細書で使用されている「１の（ａ、ａｎ、ｔｈｅ）」という言葉は、文中に明確にそれが１つのみであると示されていない限り、複数を含むことを意味している。また、本明細書及び添付の特許請求の範囲で使用されている「〜の内に（ｉｎ）」という言葉は、特に明記されていない限り、「〜の中に（ｉｎ）」及び「〜上に（ｏｎ）」という意味を含む。

上記の説明では、本発明の様々な実施形態と共に、本発明の側面の実装例が記載された。上記の例及び実施形態は、これらの実施形態のみが存在すると解釈されるべきではなく、添付の特許請求の範囲によって規定される本発明の利点及び適用可能性を示すべく記載されている。上記の開示及び添付の特許請求の範囲に基づいて、請求項に規定される発明の範囲内において、その他の配置、実形形態、実装及び均等物を採用してもよい。
［項目１］
非対称信号を受信する増幅器と、
前記増幅器の入力ノード及び出力ノードの間に接続される第１抵抗と、
線形レジスタを含み、前記増幅器の前記入力ノードに接続される第２抵抗と、
前記第２抵抗と接続される第３抵抗と
を備え、
前記入力ノードは、前記非対称信号を受信し、
前記出力ノードにおける前記非対称信号を補正するべく、前記増幅器によって提供される非対称性補正量を調整するように前記第３抵抗を変化させ、
前記非対称性補正量は、前記第１抵抗及び前記第２抵抗と前記第３抵抗との組み合わせの関数である、装置。
［項目２］
前記第１抵抗は、トランジスタを含む項目１に記載の装置。
［項目３］
前記線形レジスタは、ポリシリコンで製造されている項目１に記載の装置。
［項目４］
前記非対称信号を修正するべく、前記増幅器の利得を増加させるために、前記第２抵抗を正の抵抗である前記第３抵抗に接続するように、第１期間の間に制御される第１スイッチと、
前記非対称信号を修正するべく、前記増幅器の前記利得を低減させるために、前記第２抵抗を負の抵抗である前記第３抵抗に接続するように、第２期間の間に制御される第２スイッチとを更に備える項目１に記載の装置。
［項目５］
前記第３抵抗は、前記第３抵抗を変化させるレジスタ・デバイダ・ネットワークを含む項目１に記載の装置。
［項目６］
前記非対称信号は、正の非対称信号及び負の非対称信号を含み、
前記第３抵抗は、
前記負の非対称信号と接続された第１レジスタ及び第２レジスタと、
前記正の非対称信号と接続された第３レジスタ及び第４レジスタと、
前記第１レジスタ及び前記第２レジスタの間、並びに、前記第３レジスタ及び前記第４レジスタの間に接続されたトランジスタとを含む項目１に記載の装置。
［項目７］
前記トランジスタがオンの場合に、前記第１レジスタ、前記第２レジスタ及び前記第３レジスタは、前記第２抵抗と並列に接続され、
前記トランジスタがオフの場合に、前記第１レジスタ及び前記第２レジスタ、又は、前記第３レジスタ及び前記第４レジスタは、前記第２抵抗と並列に接続される項目６に記載の装置。
［項目８］
前記第３抵抗を変化させるべく、前記トランジスタのゲートにおける電圧が変更される項目６に記載の装置。
［項目９］
前記トランジスタの前記ゲートにおける前記電圧を減少させると、前記増幅器によって提供される前記非対称性補正量が増加し、
前記トランジスタの前記ゲートにおける前記電圧を増加させると、前記増幅器によって提供される前記非対称性補正量が減少する項目８に記載の装置。
［項目１０］
前記トランジスタの前記ゲートにおける前記電圧を減少させると、前記増幅器に入力される電流が増加し、
前記トランジスタの前記ゲートにおける前記電圧を増加させると、前記増幅器に入力される前記電流が減少する項目９に記載の装置。
［項目１１］
増幅器の入力ノードと出力ノードとの間に、第１抵抗を接続する段階と、
前記増幅器の前記入力ノードに、線形レジスタを含む第２抵抗を接続する段階と、
前記第２抵抗に第３抵抗を接続する段階と、
前記入力ノードにおいて非対称信号を受信する段階と、
前記出力ノードにおける前記非対称信号を修正するべく、前記増幅器によって提供される非対称性補正量を調整するように、前記第３抵抗を変化させる段階と
を備え、
前記非対称性補正量は、前記第１抵抗及び前記第２抵抗と前記第３抵抗との組み合わせの関数である、方法。
［項目１２］
前記第１抵抗は、トランジスタを含む項目１１に記載の方法。
［項目１３］
前記線形レジスタは、ポリシリコンで製造されている項目１１に記載の方法。
［項目１４］
前記非対称信号を修正するべく、前記増幅器の利得を増加させるために、前記第２抵抗を正の抵抗である前記第３抵抗に接続するように、第１期間の間に第１スイッチを制御する段階と、
前記非対称信号を修正するべく、前記増幅器の前記利得を低減させるために、前記第２抵抗を負の抵抗である前記第３抵抗に接続するように、第２期間の間に第２スイッチを制御する段階とを更に備える項目１１に記載の方法。
［項目１５］
前記第３抵抗は、前記第３抵抗を変化させるレジスタ・デバイダ・ネットワークを含む項目１１に記載の方法。
［項目１６］
前記非対称信号は、正の非対称信号及び負の非対称信号を含み、
前記第３抵抗を接続する段階は、
第１レジスタ及び第２レジスタを前記負の非対称信号に接続する段階と、
第３レジスタ及び第４レジスタを前記正の非対称信号と接続する段階と、
トランジスタを、前記第１レジスタ及び前記第２レジスタの間、並びに、前記第３レジスタ及び前記第４レジスタの間に接続する段階とを含む項目１１に記載の方法。
［項目１７］
前記トランジスタがオンの場合に、前記第１レジスタ、前記第２レジスタ及び前記第３レジスタは、前記第２抵抗と並列に接続され、
前記トランジスタがオフの場合に、前記第１レジスタ及び前記第２レジスタ、又は、前記第３レジスタ及び前記第４レジスタは、前記第２抵抗と並列に接続される項目１６に記載の方法。
［項目１８］
前記第３抵抗を変化させるべく、前記トランジスタのゲートにおける電圧を変化させる段階を備える項目１６に記載の方法。
［項目１９］
前記トランジスタの前記ゲートにおける前記電圧を減少させると、前記増幅器によって提供される前記非対称性補正量が増加し、
前記トランジスタの前記ゲートにおける前記電圧を増加させると、前記増幅器によって提供される前記非対称性補正量が減少する項目１８に記載の方法。
［項目２０］
前記トランジスタの前記ゲートにおける前記電圧を減少させると、前記増幅器に入力される電流が増加し、
前記トランジスタの前記ゲートにおける前記電圧を増加させると、前記増幅器に入力される前記電流が減少する項目１８に記載の方法。

Claims

正の非対称信号及び負の非対称信号を含む非対称信号を受信する増幅器と、
前記増幅器の入力ノード及び出力ノードの間に接続される第１抵抗と、
線形レジスタを含み、前記増幅器の前記入力ノードに接続される第２抵抗と、
前記第２抵抗と接続される第３抵抗と
を備え、
前記入力ノードは、前記非対称信号を受信し、
前記出力ノードにおける前記非対称信号を補正するべく、前記増幅器によって提供される非対称性補正量を調整するように前記第３抵抗を変化させ、
前記非対称性補正量は、前記第１抵抗及び前記第２抵抗と前記第３抵抗との組み合わせの関数であり、
前記第３抵抗は、
前記負の非対称信号と接続された第１レジスタ及び第２レジスタと、
前記正の非対称信号と接続された第３レジスタ及び第４レジスタと、
前記第１レジスタ及び前記第２レジスタの間、並びに、前記第３レジスタ及び前記第４レジスタの間に接続されたトランジスタとを含む、装置。
前記第１抵抗は、トランジスタを含む請求項１に記載の装置。
前記線形レジスタは、ポリシリコンで製造されている請求項１または２に記載の装置。
前記非対称信号を修正するべく、前記増幅器の利得を増加させるために、前記第２抵抗を正の抵抗である前記第３抵抗に接続するように、第１期間の間に制御される第１スイッチと、
前記非対称信号を修正するべく、前記増幅器の前記利得を低減させるために、前記第２抵抗を負の抵抗である前記第３抵抗に接続するように、第２期間の間に制御される第２スイッチとを更に備える請求項１から３のいずれか一項に記載の装置。
前記第３抵抗は、前記第３抵抗を変化させるレジスタ・デバイダ・ネットワークを含む請求項１から４のいずれか一項に記載の装置。
前記トランジスタがオンの場合に、前記第１レジスタ、前記第２レジスタ及び前記第３レジスタは、前記第２抵抗と並列に接続され、
前記トランジスタがオフの場合に、前記第１レジスタ及び前記第２レジスタ、又は、前記第３レジスタ及び前記第４レジスタは、前記第２抵抗と並列に接続される請求項１から５のいずれか一項に記載の装置。
前記第３抵抗を変化させるべく、前記トランジスタのゲートにおける電圧が変更される請求項１から６のいずれか一項に記載の装置。
前記トランジスタの前記ゲートにおける前記電圧を減少させると、前記増幅器によって提供される前記非対称性補正量が増加し、
前記トランジスタの前記ゲートにおける前記電圧を増加させると、前記増幅器によって提供される前記非対称性補正量が減少する請求項７に記載の装置。
前記トランジスタの前記ゲートにおける前記電圧を減少させると、前記増幅器に入力される電流が増加し、
前記トランジスタの前記ゲートにおける前記電圧を増加させると、前記増幅器に入力される前記電流が減少する請求項７または８に記載の装置。
増幅器の入力ノードと出力ノードとの間に、第１抵抗を接続する段階と、
前記増幅器の前記入力ノードに、線形レジスタを含む第２抵抗を接続する段階と、
前記第２抵抗に第３抵抗を接続する段階と、
前記入力ノードにおいて、正の非対称信号及び負の非対称信号を含む非対称信号を受信する段階と、
前記出力ノードにおける前記非対称信号を修正するべく、前記増幅器によって提供される非対称性補正量を調整するように、前記第３抵抗を変化させる段階と
を備え、
前記非対称性補正量は、前記第１抵抗及び前記第２抵抗と前記第３抵抗との組み合わせの関数であり、
前記第３抵抗を接続する段階は、
第１レジスタ及び第２レジスタを前記負の非対称信号と接続する段階と、
第３レジスタ及び第４レジスタを前記正の非対称信号と接続する段階と、
トランジスタを、前記第１レジスタ及び前記第２レジスタの間、並びに、前記第３レジスタ及び前記第４レジスタの間に接続する段階とを含む、方法。
前記第１抵抗は、トランジスタを含む請求項１０に記載の方法。
前記線形レジスタは、ポリシリコンで製造されている請求項１０または１１に記載の方法。
前記非対称信号を修正するべく、前記増幅器の利得を増加させるために、前記第２抵抗を正の抵抗である前記第３抵抗に接続するように、第１期間の間に第１スイッチを制御する段階と、
前記非対称信号を修正するべく、前記増幅器の前記利得を低減させるために、前記第２抵抗を負の抵抗である前記第３抵抗に接続するように、第２期間の間に第２スイッチを制御する段階とを更に備える請求項１０から１２のいずれか一項に記載の方法。
前記第３抵抗は、前記第３抵抗を変化させるレジスタ・デバイダ・ネットワークを含む請求項１０から１３のいずれか一項に記載の方法。
前記トランジスタがオンの場合に、前記第１レジスタ、前記第２レジスタ及び前記第３レジスタは、前記第２抵抗と並列に接続され、
前記トランジスタがオフの場合に、前記第１レジスタ及び前記第２レジスタ、又は、前記第３レジスタ及び前記第４レジスタは、前記第２抵抗と並列に接続される請求項１０から１４のいずれか一項に記載の方法。
前記第３抵抗を変化させるべく、前記トランジスタのゲートにおける電圧を変化させる段階を備える請求項１０から１４のいずれか一項に記載の方法。
前記トランジスタの前記ゲートにおける前記電圧を減少させると、前記増幅器によって提供される前記非対称性補正量が増加し、
前記トランジスタの前記ゲートにおける前記電圧を増加させると、前記増幅器によって提供される前記非対称性補正量が減少する請求項１６に記載の方法。
前記トランジスタの前記ゲートにおける前記電圧を減少させると、前記増幅器に入力される電流が増加し、
前記トランジスタの前記ゲートにおける前記電圧を増加させると、前記増幅器に入力される前記電流が減少する請求項１６または１７に記載の方法。