JP2014529082A5 - - Google Patents

Claims (14)

1. 単一分子を処理するための装置であって、
   ａ）第１のスリットを有する底部層と、
   ｂ）導電性の上部層とを備え、前記上部層が、前記底部層の上に配設され、第２のスリットを有し、前記第２のスリットが、前記第１のスリットの上方に配設されて、単一分子が通過することができるアパーチャを提供し、
   前記第１のスリットは、前記第２のスリットに対して斜めに向けられる、
   装置。
2. 導電性の上部層を備え、前記上部層が、単一分子が通過することができるアパーチャを提供し、前記上部層の表面の少なくとも一部に電気絶縁材を有する
   単一分子を処理するための装置、特に請求項１に記載の装置。
3. 請求項１に記載の装置を製造するための方法であって、
   ａ）底部層に第１のスリットを提供するステップと、
   ｂ）前記底部層の上に導電性の上部層を堆積するステップと、
   ｃ）アパーチャを形成するために、前記第１のスリットの上方で、前記上部層に第２のスリットを形成するステップであって、前記第１のスリットは、前記第２のスリットに対して斜めに向けられる当該ステップと
   を含む方法。
4. 単一分子を処理するための方法であって、
   ａ）分子を、導電性の上部層の第２のスリット、及び隣接する底部層の第１のスリットに順次に通すステップであって、前記第１のスリットは、前記第２のスリットに対して斜めに向けられ、前記スリットがアパーチャを提供するステップと、
   ｂ）前記分子が前記アパーチャを通過するときに、前記分子と、前記上部層及び／又は前記底部層との相互作用を実行又は感知するステップと
   を含む方法。
5. 前記第２のスリットが、前記上部層を２つの切り離された部分に分割することを特徴とする
   請求項１に記載の装置又は請求項３若しくは４に記載の方法。
6. 前記上部層が、好ましくは５単層未満、最も好ましくは１単層でグラフェンを含むことを特徴とする
   請求項１若しくは２に記載の装置又は請求項３若しくは４に記載の方法。
7. 追加層、特に非導電性の追加層が、前記アパーチャを除く前記上部層の上に配設されることを特徴とする
   請求項１若しくは２に記載の装置又は請求項３若しくは４に記載の方法。
8. 前記上部層、及び／又は前記底部層、及び／又は前記追加層が、約１０ｎｍ〜約１０００ｎｍの間の厚さを有することを特徴とする
   請求項１若しくは２に記載の装置又は請求項３若しくは４に記載の方法。
9. 前記底部層が、誘電体材料、特に二酸化ケイ素及び／又は窒化ケイ素を含むことを特徴とする
   請求項１に記載の装置又は請求項３若しくは４に記載の方法。
10. 前記アパーチャが、約０．１ｎｍ^２〜約１０ｎｍ^２の間、好ましくは約２ｎｍ^２〜５ｎｍ^２の間のサイズを有することを特徴とする
    請求項１若しくは２に記載の装置又は請求項３若しくは４に記載の方法。
11. 前記第１のスリット及び／又は前記第２のスリットが、約０．１ｎｍ〜約１００ｎｍの間の幅を有することを特徴とする
    請求項１に記載の装置又は請求項３若しくは４に記載の方法。
12. 前記上部層が電気回路に接続され、前記電気回路によって、前記アパーチャを通過する分子との相互作用が制御され得ることを特徴とする
    請求項１若しくは２に記載の装置又は請求項３若しくは４に記載の方法。
13. 前記回路が、分子又は分子の様々な部分が前記アパーチャを通過するときに生じる導電率の変化を感知することを特徴とする
    請求項１２に記載の装置又は方法。
14. 複数のアパーチャが提供されることを特徴とする
    請求項１若しくは２に記載の装置又は請求項３若しくは４に記載の方法。