JP2014524697A - 回路装置および信号を送信するための方法 - Google Patents
回路装置および信号を送信するための方法 Download PDFInfo
- Publication number
- JP2014524697A JP2014524697A JP2014525313A JP2014525313A JP2014524697A JP 2014524697 A JP2014524697 A JP 2014524697A JP 2014525313 A JP2014525313 A JP 2014525313A JP 2014525313 A JP2014525313 A JP 2014525313A JP 2014524697 A JP2014524697 A JP 2014524697A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- signal
- signals
- downstream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000005540 biological transmission Effects 0.000 claims description 26
- 238000011084 recovery Methods 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 101100451536 Arabidopsis thaliana HSD2 gene Proteins 0.000 claims description 7
- 101100451537 Caenorhabditis elegans hsd-1 gene Proteins 0.000 claims description 7
- 101000652369 Homo sapiens Spermatogenesis-associated protein 7 Proteins 0.000 claims description 7
- 102100030257 Spermatogenesis-associated protein 7 Human genes 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 239000000835 fiber Substances 0.000 claims description 4
- 239000003365 glass fiber Substances 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 3
- 238000011144 upstream manufacturing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0004—Initialisation of the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1454—Digital output to display device ; Cooperation and interconnection of the display device with other functional units involving copying of the display data of a local workstation or window to a remote workstation or window so that an actual copy of the data is displayed simultaneously on two or more displays, e.g. teledisplay
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
Description
論理レベルに基づく信号に対応するシングルエンド高速(High Speed:HS)データと、
特に、コモンモード信号に基づく信号に対応する差動低電力(Low Power:LP)データと、
が、共通信号ストリームを形成するようにシリアル化される回路装置および方法が提案される。例えば、シリアル化された後に、1〜4つのデータチャネルが送信される場合、シリアライゼーション要素またはシリアライザにクロックが印加されていれば、または印加されている限り、エラーのない安定した伝送が可能である。
原理的には、
本発明による送信装置Sに関する図1Aに示す実施形態によって、および
本発明による受信装置Eに関する図2Aに示す実施形態によって、
ケーブルベースのリンクを実現するおよび作動させるための、本発明による回路装置A(図3を参照)が得られ(本発明に関しては、互いに無関係に、送信装置Sと受信装置Eを実現すること、および作動させることが可能である)、
そのリンクは、光学的に、具体的には、少なくとも1つの光学媒体に基づいて、例えば、光導波路OM(図1A、図2Aの詳細図を参照)に基づいて、例えば、少なくとも1つのガラス繊維に基づいて、および/または少なくとも1つのプラスチック繊維に基づいて多重化され、およびシリアル化され、および/または
そのリンクは、電気的にまたはガルバニックに、具体的には、少なくとも1つの電気的またはガルバニックなリンクGA(図3を参照)に基づいて、例えば、少なくとも1つの銅線に基づいて、および/または例えば、少なくともプリント回路基板上に配列された少なくとも1つの電気的ラインに基づいて多重化されていない
ことが可能である。
E 受信装置
S 送信装置
AE 受信装置Eの出力部
AP アプリケーションプロセッサ
AS 送信装置Sの出力部
AT 出力ドライバ、具体的には、レーザドライバ
AZ 送信装置Sの他のまたはさらなるまたは追加的な出力部
CD クロックおよびデータリカバリユニット
CE 受信インタフェースロジックLEのクロックモジュール
CH0± 第1のデータラインまたは第1のチャネル
CH1± 第2のデータラインまたは第2のチャネル
CH2± 第3のデータラインまたは第3のチャネル
CH3± 第4のデータラインまたは第4のチャネル
CLK± クロックラインまたはクロックチャネル
CS 送信インタフェースロジックLSのクロックモジュール
DD0± 第1のデータラインまたは第1のチャネルCH0±上の差動信号、具体的には、コモンモードベースのデータ信号
DD1± 第2のデータラインまたは第2のチャネルCH1±上の差動信号、具体的には、コモンモードベースのデータ信号
DD2± 第3のデータラインまたは第3のチャネルCH2±上の差動信号、具体的には、コモンモードベースのデータ信号
DD3± 第4のデータラインまたは第4のチャネルCH3±上の差動信号、具体的には、コモンモードベースのデータ信号
DF デフレーマ
DK デフレーマDFの復号器、具体的には、6b/5b復号器ブロック
DM デマルチプレクサ
DS デシリアライゼーション要素またはデシリアライザ
DU ディスプレイユニット
EE 受信装置Eの入力部
ES 送信装置Sの入力部
EV 入力増幅器、具体的には、トランスインピーダンス増幅器
EZ 受信装置Eの他のまたはさらなるまたは追加的な入力部
FD フォトダイオード
FR フレーマ
GA 電気的またはガルバニックなリンク、具体的には、例えば、プリント回路基板上に配置された銅線または電気的ライン
GE 受信装置Eの論理モジュール
GS 送信装置Sの論理モジュール
HSD0 第1のデータラインまたは第1のチャネルCH0±上のシングルエンド論理レベルベースのデータ信号
HSD1 第2のデータラインまたは第2のチャネルCH1±上のシングルエンド論理レベルベースのデータ信号
HSD2 第3のデータラインまたは第3のチャネルCH2±上のシングルエンド論理レベルベースのデータ信号
HSD3 第4のデータラインまたは第4のチャネルCH3±上のシングルエンド論理レベルベースのデータ信号
IE データシンク関連のCSIおよび/またはCSI−2および/またはCSI−3および/またはDSIおよび/またはDSI−2インタフェース
IS データソース関連のCSIおよび/またはCSI−2および/またはCSI−3および/またはDSIおよび/またはDSI−2インタフェース
KA カメラ
KO フレーマFRの符号器、具体的には、5b/6b符号器ブロック
LA レーザ
LE 受信インタフェースロジック
LS 送信インタフェースロジック
MU マルチプレクサ
OM 光学媒体、具体的には、光導波路、例えば、ガラス繊維および/またはプラスチック繊維
PS クロック発振器、具体的には、位相ロックループ、例えば、クロックマルチプライヤユニット
SE シリアライゼーション要素またはシリアライザ
SI 共通信号ストリーム
THS−SYNC 初期化シーケンスまたはInitシーケンス
TL クロックライン
WE 受信装置Eのスイッチ
WS 送信装置Sのスイッチ
Claims (15)
- シングルエンド論理レベルベースのデータ信号およびクロック信号と、
特に、コモンモードベースの、差動データ信号およびクロック信号との両方を、
少なくとも1つのシリアル化された共通信号ストリーム(SI)の形態で、少なくとも1つのデータソースに割り当て可能な少なくとも1つの送信装置(S)と、少なくとも1つのデータシンクに割り当て可能な少なくとも1つの受信装置(E)との間で伝送するための回路装置(A)であって、特に、前記送信装置(S)と前記受信装置(E)との間で完全同期の状態に達したときに、または前記状態に達した直後に、少なくとも1つの初期化シーケンス(THS−SYNC)を前記共通信号ストリーム(SI)に挿入することができる回路装置。 - 前記受信装置(E)は、前記初期化シーケンス(THS−SYNC)が挿入されるまで、前記送信装置(S)内に存在する前記データ信号およびクロック信号を、前記受信装置(E)の少なくとも1つの出力部(AE)に流し始めないことを特徴とする請求項1に記載の回路装置。
- 前記送信装置(S)は、
前記データ信号およびクロック信号のための少なくとも1つの入力部(ES)と、
前記入力部(ES)の下流の、前記データ信号およびクロック信号を受け取るための少なくとも1つの送信インタフェースロジック(LS)と、
前記送信インタフェースロジック(LS)の下流の、前記共通信号ストリーム(SI)を生成するための少なくとも1つのシリアライザ(SE)と、
前記シリアライザ(SE)の上流で、前記送信インタフェースロジック(LS)のクロックモジュール(CS)の下流に設けられた、少なくとも1つの基準クロックを生成するための少なくとも1つのクロック発振器(PS)、特に、位相ロックループ、例えば、クロックマルチプライヤユニットと、
前記シリアライザ(SE)の下流の少なくとも1つの出力ドライバ(AT)と、
前記出力ドライバ(AT)の下流の、前記共通信号ストリーム(SI)を前記受信装置(E)へ送信するための少なくとも1つの出力部(AS)と、
を備えることを特徴とする請求項1または2に記載の回路装置。 - 前記シリアライザ(SE)は、
前記送信インタフェースロジック(LS)の下流の、前記共通信号ストリーム(SI)のための、前記受信装置(E)で認識可能な少なくとも1つのフレームを生成するための少なくとも1つのフレーマ(FR)と、
前記フレーマ(FR)の下流の、前記共通信号ストリーム(SI)を生成するための少なくとも1つのマルチプレクサ(MU)と、
を備えることを特徴とする請求項3に記載の回路装置。 - 前記シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と前記差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)との両方を、前記フレーマ(FR)に印加することができること、および、前記フレーマは、少なくとも1つの符号器(KO)を用いて、具体的には、少なくとも1つの5b/6b符号器ブロックを用いて、前記差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)を、シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)のストリームに埋め込むことを特徴とする請求項4に記載の回路装置。
- 前記受信装置(E)は、
前記送信装置(S)によって送信された共通信号ストリーム(SI)のための少なくとも1つの入力部(EE)と、
前記共通信号ストリーム(SI)を受け取るための少なくとも1つの入力増幅器(EV)と、
前記データ信号およびクロック信号を前記共通信号ストリーム(SI)から復元するための少なくとも1つのクロックおよびデータリカバリユニット(CD)と、
前記クロックおよびデータリカバリユニット(CD)の下流の、少なくとも1つの受信インタフェースロジック(LE)の少なくとも1つのクロックモジュール(CE)と、
前記クロックおよびデータリカバリユニット(CD)の下流の、前記データ信号を再並列化するための、および前記再並列化されたデータ信号を前記受信インタフェースロジック(LE)に割り当てるための少なくとも1つのデシリアライザ(DS)と、
前記受信インタフェースロジック(LE)の下流の、前記データ信号およびクロック信号のための少なくとも1つの出力部(AE)と、
を備えることを特徴とする請求項1〜5の少なくとも一項に記載の回路装置。 - 前記デシリアライザ(DS)は、
前記クロックおよびデータリカバリユニット(CD)の下流の、前記データ信号を再並列化するための少なくとも1つのデマルチプレクサ(DM)と、
前記デマルチプレクサ(DM)の下流の、前記再並列化されたデータ信号を、前記受信インタフェースロジック(LE)に割り当てるための少なくとも1つのデフレーマ(DF)と、
を備えることを特徴とする請求項6に記載の回路装置。 - 前記デフレーマ(DF)は、前記差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)を、少なくとも1つの復号器(DK)を用いて、具体的には、少なくとも1つの6b/5b復号器ブロックを用いて、前記シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と分けて、前記再並列化されたデータ信号を、それぞれのデータライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)に割り当てることを特徴とする請求項7に記載の回路装置。
- 前記共通信号ストリーム(SI)は、
少なくとも1つの光学媒体(OM)を介して、具体的には、少なくとも1つの光導波路を介して、例えば、少なくとも1つのガラス繊維および/または少なくとも1つのプラスチック繊維を介して、および/または
少なくとも1つの電気的またはガルバニックを介して、具体的には、1ビット幅のリンク(GA)を介して、特に、少なくとも1つの銅線を介しておよび/または例えば、少なくとも1つのプリント回路基板上に配置された少なくとも1つの電気的ラインを介して、
前記送信装置(S)と前記受信装置(E)との間で転送可能であることを特徴とする請求項1〜8の少なくとも一項に記載の回路装置。 - 前記電気的またはガルバニックなリンク(GA)は、
前記受信装置(E)への電気的またはガルバニックなリンク(GA)を閉じるために、前記送信装置(S)内の、特に、少なくとも1つの論理モジュール(GS)が備えられた少なくとも1つのスイッチ(WS)に、および
前記送信装置(S)への電気的またはガルバニックなリンク(GA)を閉じるために、前記受信装置(E)内の、特に、少なくとも1つの論理モジュール(GE)が備えられた少なくとも1つのスイッチ(WE)に、
割り当てたことを特徴とする請求項9に記載の回路装置。 - シングルエンド論理レベルベースのデータ信号およびクロック信号と、
特に、コモンモードベースの、差動データ信号およびクロック信号との両方を、
少なくとも1つのシリアル化された共通信号ストリーム(SI)の形態で、少なくとも1つのデータソースに割り当て可能な少なくとも1つの送信装置(S)と、少なくとも1つのデータシンクに割り当て可能な少なくとも1つの受信装置(E)との間で伝送するための方法であって、前記送信装置(S)と前記受信装置(E)との間で同期、特に、完全同期の状態に達したときに、または前記状態に達した直後に、少なくとも1つの初期化シーケンス(THS−SYNC)が前記共通信号ストリーム(SI)に挿入される方法。 - 前記初期化シーケンス(THS−SYNC)は、局所的に合成されることを特徴とする請求項11に記載の方法。
- 前記受信装置(E)は、前記初期化シーケンス(THS−SYNC)が挿入されるまで、前記送信装置(S)内に存在する前記データ信号およびクロック信号を、前記受信装置(E)の少なくとも1つの出力部(AE)に流し始めないことを特徴とする請求項11または12に記載の方法。
- 前記送信装置(S)は、それ自体を前記基準クロックと同期させ、および
前記受信装置(E)は、それ自体を前記共通信号ストリーム(SI)のデータ転送速度と、および前記共通信号ストリーム(SI)の前記フレームの少なくとも1つの位置と同期させることを特徴とする請求項11〜13の少なくとも一項に記載の方法。 - シングルエンド論理レベルベースのデータ信号およびクロック信号と、特に、コモンモードベースの、差動データ信号およびクロック信号との両方の、具体的には、D−PHYデータ信号およびD−PHYクロック信号、例えば、ビット幅以下のMIPI−D−PHYデータ信号およびMIPI−D−PHYクロック信号の、少なくとも1つのデータソース、具体的には、例えば、画像ソースとして機能する、例えば、少なくとも1つの高解像度カメラ(KA)および/または少なくとも1つのアプリケーションプロセッサ(AP)と、少なくとも1つのデータシンク、具体的には、少なくとも1つのアプリケーションプロセッサ(AP)および/または少なくとも1つの例えば、高解像度ディスプレイユニットおよび/または例えば、画像シンクとして機能するディスプレイユニット(DU)、例えば、少なくとも1つのディスプレイまたは少なくとも1つのモニタとの間での、少なくとも1つのシリアルおよび/または一括の、具体的には、CSIプロトコルベースのおよび/またはCSI−2プロトコルベースのおよび/またはCSI−3プロトコルベースのおよび/またはDSIプロトコルベースのおよび/またはDSI−2プロトコルベースの送信の同期中の、請求項1〜10の少なくとも一項に記載の少なくとも1つの回路装置(A)の、および/または請求項11〜14の少なくとも一項に記載の方法の使用。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011052758 | 2011-08-16 | ||
DE102011052758.3 | 2011-08-16 | ||
PCT/DE2012/200049 WO2013023651A2 (de) | 2011-08-16 | 2012-08-16 | Schaltungsanordnung und verfahren zum uebertragen von signalen |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014524697A true JP2014524697A (ja) | 2014-09-22 |
JP2014524697A5 JP2014524697A5 (ja) | 2015-10-08 |
JP6126598B2 JP6126598B2 (ja) | 2017-05-10 |
Family
ID=47519767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014525313A Expired - Fee Related JP6126598B2 (ja) | 2011-08-16 | 2012-08-16 | 回路装置および信号を送信するための方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9489335B2 (ja) |
EP (1) | EP2745456B1 (ja) |
JP (1) | JP6126598B2 (ja) |
DE (1) | DE112012003401A5 (ja) |
WO (1) | WO2013023651A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106776418A (zh) * | 2015-11-24 | 2017-05-31 | 上海和辉光电有限公司 | 一种mipi接口物理层结构 |
US10742390B2 (en) * | 2016-07-13 | 2020-08-11 | Novatek Microelectronics Corp. | Method of improving clock recovery and related device |
CN109639380B (zh) * | 2018-11-29 | 2020-11-06 | 海信视像科技股份有限公司 | Mipi信号的处理方法、装置、设备和存储介质 |
CN110334044B (zh) * | 2019-05-29 | 2022-05-20 | 深圳市紫光同创电子有限公司 | 一种mipi dphy发送电路及设备 |
DE102019213982A1 (de) * | 2019-09-13 | 2021-03-18 | Dr. Johannes Heidenhain Gmbh | Vorrichtung und Verfahren zur synchron-seriellen Datenübertragung |
CN111629119B (zh) * | 2020-05-06 | 2022-10-25 | 深圳市爱协生科技有限公司 | 一种mipi数据处理方法、装置、存储介质及显示终端 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58200653A (ja) * | 1982-05-18 | 1983-11-22 | Nec Corp | 調歩同期式通信方式 |
JP2001103028A (ja) * | 1999-10-01 | 2001-04-13 | Nippon Telegr & Teleph Corp <Ntt> | 信号多重方法 |
JP2006033804A (ja) * | 2004-06-18 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 携帯情報端末機器およびその機器内相互通信方法 |
JP2006039885A (ja) * | 2004-07-26 | 2006-02-09 | Omron Corp | センサ用ケーブル |
JP2008113321A (ja) * | 2006-10-31 | 2008-05-15 | Hitachi Cable Ltd | 光電気複合配線部品及びこれを用いた電子機器 |
JP2008160370A (ja) * | 2006-12-22 | 2008-07-10 | Kddi Corp | データ伝送システム及び方法、データ送信装置並びにデータ受信装置 |
WO2008126753A1 (ja) * | 2007-04-05 | 2008-10-23 | Omron Corporation | 光伝送モジュール |
US20090238576A1 (en) * | 2007-09-10 | 2009-09-24 | Nokia Corporation | Changing hardware settings based on data preamble |
JP2010050847A (ja) * | 2008-08-22 | 2010-03-04 | Omron Corp | 光伝送用並列直列変換器、光伝送システム、及び電子機器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5968179A (en) * | 1997-04-08 | 1999-10-19 | International Business Machines Corporation | Method for initializing a self-timed link |
DE60317578T2 (de) * | 2003-09-22 | 2008-09-18 | Inova Semiconductors Gmbh | System und verfahren zur bildung einer bidirektionalen multimediaverbindung |
US7529275B2 (en) * | 2005-07-07 | 2009-05-05 | Cisco Technology, Inc. | Data transfer protocol for 6.25 GBPs Serializer/Deserializer (SERDES) |
US8331405B2 (en) * | 2007-02-02 | 2012-12-11 | Cisco Technology, Inc. | Mechanism for channel synchronization |
JP5187277B2 (ja) * | 2009-06-16 | 2013-04-24 | ソニー株式会社 | 情報処理装置、及びモード切り替え方法 |
US8878792B2 (en) * | 2009-08-13 | 2014-11-04 | Samsung Electronics Co., Ltd. | Clock and data recovery circuit of a source driver and a display device |
-
2012
- 2012-08-16 WO PCT/DE2012/200049 patent/WO2013023651A2/de active Application Filing
- 2012-08-16 DE DE112012003401.5T patent/DE112012003401A5/de not_active Withdrawn
- 2012-08-16 JP JP2014525313A patent/JP6126598B2/ja not_active Expired - Fee Related
- 2012-08-16 EP EP12812148.0A patent/EP2745456B1/de active Active
-
2014
- 2014-02-14 US US14/181,384 patent/US9489335B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58200653A (ja) * | 1982-05-18 | 1983-11-22 | Nec Corp | 調歩同期式通信方式 |
JP2001103028A (ja) * | 1999-10-01 | 2001-04-13 | Nippon Telegr & Teleph Corp <Ntt> | 信号多重方法 |
JP2006033804A (ja) * | 2004-06-18 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 携帯情報端末機器およびその機器内相互通信方法 |
JP2006039885A (ja) * | 2004-07-26 | 2006-02-09 | Omron Corp | センサ用ケーブル |
JP2008113321A (ja) * | 2006-10-31 | 2008-05-15 | Hitachi Cable Ltd | 光電気複合配線部品及びこれを用いた電子機器 |
JP2008160370A (ja) * | 2006-12-22 | 2008-07-10 | Kddi Corp | データ伝送システム及び方法、データ送信装置並びにデータ受信装置 |
WO2008126753A1 (ja) * | 2007-04-05 | 2008-10-23 | Omron Corporation | 光伝送モジュール |
US20090238576A1 (en) * | 2007-09-10 | 2009-09-24 | Nokia Corporation | Changing hardware settings based on data preamble |
JP2010050847A (ja) * | 2008-08-22 | 2010-03-04 | Omron Corp | 光伝送用並列直列変換器、光伝送システム、及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US9489335B2 (en) | 2016-11-08 |
US20140369366A1 (en) | 2014-12-18 |
WO2013023651A2 (de) | 2013-02-21 |
EP2745456A2 (de) | 2014-06-25 |
DE112012003401A5 (de) | 2014-08-14 |
WO2013023651A3 (de) | 2013-05-30 |
EP2745456B1 (de) | 2019-10-30 |
JP6126598B2 (ja) | 2017-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6126598B2 (ja) | 回路装置および信号を送信するための方法 | |
JP6126600B2 (ja) | 回路装置および信号を送信するための方法 | |
US7317733B1 (en) | Apparatus, system, and method for protocol conversion in transceiver modules | |
US20030043434A1 (en) | Method for coupling an electrical device with an optical network for performing optical data transmission based on a high speed transmission rate | |
US8270526B2 (en) | Communication system | |
EP2207315B1 (en) | Transmission of parallel data flows on a parallel bus | |
WO2019170064A1 (zh) | 光网络中以太数据处理的方法、装置和系统 | |
US20030086644A1 (en) | Field reconfigurable line cards for an optical transport system | |
Aweya | Implementing synchronous ethernet in telecommunication systems | |
JP6126601B2 (ja) | 回路装置および信号を送信するための方法 | |
JP6126602B2 (ja) | 回路装置および信号を送信するための方法 | |
US6819683B2 (en) | Communications system and associated deskewing and word framing methods | |
JP6126599B2 (ja) | 回路装置および信号を送信するための方法 | |
CN101159535B (zh) | 时钟信号调节装置和方法 | |
JP6126604B2 (ja) | 送信装置および信号を送信するための方法 | |
JP6126603B2 (ja) | 回路装置および信号を送信するための方法 | |
JP2010124169A (ja) | 通信装置及び通信方法 | |
KR100406490B1 (ko) | 라우터 시스템에서 버스구조에 대한 보드간의 인터페이스변환 장치 | |
EP4016428A1 (en) | Data processing device and system | |
JP2006165967A (ja) | ディジタル伝送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150817 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160726 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6126598 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |