DE60317578T2

DE60317578T2 - System und verfahren zur bildung einer bidirektionalen multimediaverbindung

Info

Publication number: DE60317578T2
Application number: DE60317578T
Authority: DE
Inventors: Michael Riedel; Roland Neumann
Original assignee: Inova Semiconductors GmbH
Current assignee: Inova Semiconductors GmbH
Priority date: 2003-09-22
Filing date: 2003-09-22
Publication date: 2008-09-18
Anticipated expiration: 2023-09-23
Also published as: WO2005029869A1; ATE378782T1; DE60317578D1; US8000350B2; US20060179201A1; ES2293013T3; EP1665809B1; AU2003271630A1; EP1665809A1

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft ein System und ein Verfahren zum Ausbilden einer bidirektionalen Multimediaverbindung gemäß den Oberbegriffen der Ansprüche 1 bzw. 11 und betrifft insbesondere sowohl eine Architektur als auch spezifische Merkmale, wie zum Beispiel ein Ausrichten von Daten und einen Gleichgrößenabgleich von Daten, die von einem derartigen System und Verfahren verwendet werden.
STAND DER TECHNIK
Digitale Satellitensysteme, DVD-Spieler, digitale Kameras und HDTV, kombiniert mit PC-Grafiken, Spielen und dem Internet bieten eine gewaltige Menge an digitalen Video- und Audiodaten. Diese Multimediadaten werden digital verarbeitet und, um die digitale Infrastruktur zu vervollständigen, sollten die Daten ohne irgendeinen Verlust, der von bekannten analogen Übertragungs- und Anzeigetechnologien bekannt ist, digital übertragen und angezeigt werden.
Ein Verfahren zum Übertragen von Multimediadaten, wie zum Beispiel Videodaten, Audiodaten und so weiter, ist ein Verfahren, welches den Standard IEEE 1394 verwendet, welcher allgemein als Firewire oder i-Link bekannt ist. Ein derartiges Verfahren sieht eine hohe Übertragungsgeschwindigkeit von derzeit 400 Mbps und zukünftig bis zu 3200 Mbps vor. Jedoch ist es erforderlich, eine zyklische Redundanzprüfung (CRC) oder eine ähnliche Prüfung durchzuführen, um Bitfehler, die während eines Übertragens oder dergleichen auftreten, zu erfassen und zu beseitigen.
Weiterhin ist die maximale Länge einer Kabels mit verdrillten Adernpaaren, das zwei Vorrichtungen verbindet, die dazwischen eine Übertragung ausführen, auf 4,5 m beschränkt und ist die maximale Länge eines multimodalen Lichtwellenleiters, der zwei Vorrichtungen verbindet, die dazwischen eine Übertragung ausführen, auf 100 m beschränkt, wobei beides für den Fall einer Übertragung von 400 Mbps gilt.
Weiterhin verwendet die Firewire-Technologie ein Protokoll einer hohen Ebene um zwischen Senderseite und Empfängerseite zu kommunizieren.
Aus der EP-A-0 781 054 sind ein System und ein Verfahren gemäß den Oberbegriffen der Ansprüche 1 bzw. 11 bekannt.
Aus ANONYM: "FC106 Fibre Channel Transceiver 1.0625 Gbaud" ST CATALOUGE, September 1998, XP002234618 ist ein System zum Ausbilden einer digitalen Multmediaverbindung bekannt, das eine Sendeeinrichtung, die eine Abwärts-Einrahmeinrichtung aufweist, eine Empfangseinrichtung, die eine Abwärts-Ausrahmeinrichtung aufweist, eine Serialisierereinrichtung und eine Deserialisierereinrichtung aufweist, wobei mindestens ein Typ von ersten abwärtigen Multimediadaten in die Abwärts-Einrahmeinrichtung eingegeben wird, um erste abwärtige gerahmte parallele Daten zu erzeugen, die ersten abwärtigen gerahmten parallelen Daten in die Serialisierereinrichtung eingegeben werden, um erste abwärtige gerahmte serielle Daten zu erzeugen, die abwärtigen gerahmten seriellen Daten seriell zu der Deserialisierereinrichtung gesendet werden, um zweite abwärtige gerahmte parallele Daten zu erzeugen, die zweiten abwärtigen gerahmten parallelen Daten in die Abwärts-Ausrahmeinrichtung eingegeben werden, um zweite abwärtige Multimediadaten zu erzeugen, die dem mindestens einen Typ von ersten abwärtigen Multimediadaten entsprechen, die Serialisierereinrichtung einen ersten Systemtakt für die Sendeeinrichtung erzeugt, die Deserialisierereinrichtung den ersten Systemtakt aus ersten abwärtigen gerahmten seriellen Daten wieder gewinnt, die zu der Deserialisierereinrichtung gesendet werden, und einen zweiten Systemtakt erzeugt, welcher zu dem ersten Systemtakt synchronisiert ist, die Abwärts-Einrahmeinrichtung den mindestens einen Typ von ersten abwärtigen Multimediadaten zu einer abwärtigen Rahmenstruktur multiplext und eine Information zu der abwärtigen Rahmenstruktur hinzufügt, um die ersten abwärtigen gerahmten parallelen Daten zu erzeugen, wobei die Information für ein Ausrichten von Rahmen verwendet wird, welches an einer Seite der Empfangseinrichtung durchgeführt wird, die Abwärts-Ausrahmeinrichtung das Ausrichten von Rahmen der ersten abwärtigen seriellen Daten unter Verwendung der Information durchführt und die zweiten abwärtigen gerahmten parallelen Daten demultiplext, um die zweiten abwärtigen Multimediadaten zu erzeugen. Weiterhin wird ein entsprechendes Verfahren offenbart.
OFFENBARUNG DER ERFINDUNG
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein System und ein Verfahren zum Ausbilden einer bidirektionalen Multimediaverbindung zu schaffen, welches bitfehlertolerant sind, welche eine Fernübertragung von Daten vorsehen und welche kein Protokoll einer hohen Ebene zum Übertragen von Daten verwenden.
Bezüglich des Systems wird diese Aufgabe mit dem Gegenstand des Anspruchs 1 und bezüglich des Verfahrens wird diese Aufgabe mit dem Gegenstand des Anspruchs 11 gelöst.
Weitere vorteilhafte Ausgestaltungen der vorliegenden Erfindung sind Gegenstand der abhängigen Ansprüche.
KURZE BESCHREIBUNG DER ZEICHNUNG
Diese und andere Aspekte der vorliegenden Erfindung werden aus den hier im weiteren Verlauf beschriebenen Ausführungsbeispielen ersichtlich und bezüglich diesen erläutert, die in Verbindung mit der beiliegenden Zeichnung betrachtet werden, in welcher:
1 eine schematische Ansicht ist, die eine logische Abbildung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;
2 ein Blockschaltbild einer Serialisierer/Deserialisierer-Architektur gemäß dem Ausführungsbeispiel der vorliegenden Erfindung ist;
3 ein Blockschaltbild einer Multimediaverbindungs-Architektur gemäß dem Ausführungsbeispiel der vorliegenden Erfindung ist;
4 eine schematische Ansicht einer abwärtigen Rahmenstruktur gemäß dem Ausführungsbeispiel der vorliegenden Erfindung ist; und
5 eine schematische Ansicht einer aufwärtigen Rahmenstruktur gemäß dem Ausführungsbeispiel der vorliegenden Erfindung ist.
BESTE WEISE ZUM AUSFÜHREN DER ERFINDUNG
Unter Bezugnahme auf 1 ist eine schematische Ansicht einer logischen-zu-physikalischen Abbildung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Wie es in 1 gezeigt ist, sieht die logische Darstellung eines Systems gemäß dem Ausführungsbeispiel der vorliegenden Erfindung mehrere logische Kanäle für unterschiedliche Arten von Daten vor. In dem Ausführungsbeispiel der vorliegenden Erfindung werden Videodaten, Audiodaten und Seitenbanddaten übertragen und sind daher ein Videodatenkanal, ein Audiodatenkanal und ein Seitenbanddatenkanal vorgesehen. Die Videodaten, Audiodaten und Seitenbanddaten werden auf mehrere unidirektionale physikalische Verbindungen abgebildet, wie es in 1 gezeigt ist. Obgleich es in 1 gezeigt ist, dass drei physikalische Verbindungen Link 0 bis Link 2 vorgesehen sind, ist es anzumerken, dass irgendeine Anzahl von Verbindungen, die eine einzige Verbindung einschließen, abhängig von der jeweiligen Anwendung und den Anforderungen bezüglich Bandbreite verwendet werden kann.
Es ist von den Erfindern der vorliegenden Erfindung festgestellt worden, dass die Bandbreiten- und Latenzanforderungen eines derartigen Systems asymmetrisch sind. Eine hohe Bandbreite ist zum Übertragen von Videodaten von einer Videoquelle zu einem Videodatenverbraucher erforderlich, jedoch ist eine Latenz äußerst erleichtert. Audiodaten weisen eine niedrige Bandbreite und erleichterte Latenzanforderungen auf. Sowohl Audio- als auch Videodaten bilden einen unidirektionalen Kommunikationspfad von einer Video- oder Audioquelle zu einem Video- oder Audiodatenverbraucher auf, welcher die Abwärts-Richtung ist. Weiterhin müssen generische Seitenbanddaten übertragen werden, um eine Steuerdatenübertragung zuzulassen oder den Status einer Datenübertragung zu prüfen oder zu ändern. Dieser Kommunikationspfad ist typischerweise bidirektional in einer Abwärts- und Aufwärts-Richtung und weist Anforderungen einer mittleren Bandbreite auf, kann jedoch eine äußerst niedrige Latenz erfordern.
Die Bandbreite, die von physikalischen Verbindungen für eine Datenübertragung vorgesehen wird, muss so wirksam wie möglich verwendet werden. Die Anforderungen einer hohen Bandbreite von Videodaten in dem Bereich von 3 GBit/s lassen keine Leitungskodierung mit vielen Zusätzen zu, da Datenraten über 1 GBit/s pro physikalischer Verbindung zu viele Lasten auf den Anwendungsentwurf auferlegen.
Die elektrische Schlüsseleigenschaft der physikalischen Verbindung ist die Fähigkeit einer Wechselgrößenkopplung. Die ins Auge gefassten Anwendungen verbinden unterschiedliche Systeme über bis zu 100 Meter unter Verwendung eines STP-Kabels. Um Gleichströme in dem Kabel zu vermeiden, ist eine Wechselgrößenkopplung erforderlich. Dies erfordert, dass die seriellen Daten gleichgrößenabgeglichen sind.
Der einzige Kommunikationspfad zwischen der Sende- und Empfangseinrichtung sind die seriellen Verbindungen selbst. Eine weitere Signalisierung könnte nicht verfügbar sein. Die Empfangseinrichtung muss imstande sein, den ankommenden Datenstrom ohne eine zusätzlichen Mechanismus nach einem Zurücksetzen, einem Ausschalten oder Kabelbrüchen zu synchronisieren.
2 ist ein Blockschaltbild einer Serialisierer/Deserialisierer-Architektur gemäß dem Ausführungsbeispiel der vorliegenden Erfindung. Diese Architektur ist in der Abwärts-Richtung von einer Quelle zu einer Senke vorhanden.
In 2 bezeichnet das Bezugszeichen 1 eine Serialisierereinrichtung, bezeichnet das Bezugszeichen 2 eine Deserialisierereinrichtung, bezeichnet das Bezugszeichen 3 einen Parallel/Seriell-Wandler, bezeichnet das Bezugszeichen 4 eine erste PLL (phasenstarre Regelschleife), bezeichnet das Bezugszeichen 5 einen Seriell/Parallel-Wandler und bezeichnet das Bezugszeichen 6 eine zweite PLL.
Ein Referenztakt referenceClock wird in die erste PLL 4 der Serialisierereinrichtung 1 eingegeben. Ein Systemtaktausgang systemClock_Tx der ersten PLL 4 ist mit einem Takteingang des Parallel/Seriell-Wandlers 3 verbunden. Die zweite PLL 6 der Deserialisierereinrichtung 2 ist mit einem Eingang serialData für serielle Daten der Deserialisierereinrichtung 2 verbunden. Ein Systemtaktausgang systemClock_Rx der zweiten PLL 6 ist mit einem Takteingang des Seriell/Parallel-Wandlers 5 verbunden.
Die erste PLL 4 multipliziert den Referenztakt referenceClock, um einen hochfrequenten Takt systemClock_Tx zu erzielen. Parallele Daten parallelData_Tx werden mit dem hochfrequenten Takt systemClock_Tx serialisiert. Die seriellen Daten serialData triggern die zweite PLL 6, um den hochfrequenten Takt wieder zu gewinnen, um einen wieder gewonnenen hochfrequenten Takt systemClock_Rx zu erzielen. Die seriellen Daten serialData werden mit dem hochfrequenten Takt systemClock_Rx zu einem parallelen Format gewandelt.
Das Taktsystem der Serialisierereinrichtung 1 auf der Grundlage des hochfrequenten Takts systemClock_Tx und das Taktsystem der Deseserialisierereinrichtung 2 auf der Grundlage des wieder gewonnenen hochfrequenten Takts systemClock_Rx sind zueinander synchronisiert.
Während die Serialisierereinrichtung 1 eine sogenannte Bitausrichtung durchführt, sind die parallelen Daten an dem Ausgang der Deserialisierereinrichtung 2 nicht ausgerichtet.
Nun wird die detaillierte Struktur einer Multimediaverbindung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung beschrieben.
3 ist ein Blockschaltbild der Multimediaverbindungs-Architektur gemäß dem Ausführungsbeispiel der vorliegenden Erfindung.
Wie es in 3 gezeigt ist, weist die Multimediaverbindungs-Architektur eine Sendeeinrichtung 7 und eine Empfangseinrichtung 8 auf. Die Sendeeinrichtung 7 weist eine Abwärts-Einrahmeinrichtung 9, eine Aufwärts-Seriell/Parallel-Wandlereinrichtung 10 und eine Abwärts-Ausrahmeinrichtung 11 auf. Die Empfangseinrichtung 8 weist eine Abwärts-Ausrahmeinrichtung 12, eine Aufwärts-Parallel/Seriell-Wandlereinrichtung 13 und eine Aufwärts-Einrahmeinrichtung 14 auf. Weiterhin sind die Sendeeinrichtung 7 und die Empfangseinrichtung 8 über eine geeignete Anzahl von Serialisierereinrichtungen 1 und Deserialisierereinrichtungen 2 verbunden, wie sie in 2 gezeigt sind. Die Anzahl der Serialisierereinrichtungen 1 und der Deserialisierereinrichtungen 2 und daher die Anzahl von abwärtigen physikalischen Verbindungen ist auf der Grundlage der erforderlichen Bandbreite der Multmediaverbindungs-Architektur festgelegt. Je höher die erforderliche Bandbreite ist, desto höher ist die Anzahl von abwärtigen physikalischen Verbindungen festgelegt.
Videodaten Videoln, Audiodaten Audioln und abwärtige Seitenbandaten SidebandInDs werden in die Abwärts-Einrahmeinrichtung 9 eingegeben. Eine Ausgabe der Abwärts-Einrahmeinrichtung 9 wird einem Eingang parallelData_Tx für parallele Daten der Serialisierereinrichtung 1 zugeführt. Ein Taktausgang systemClock_Tx der Serialisierereinrichtung 1 ist mit einem Takteingang der Sendeeinrichtung 7 verbunden. Die Serialisierereinrichtung 1 und die Deserialisierereinrichtung 2 sind über eine oder mehrere abwärtige serielle Datenleitungen serialData (abwärts) verbunden. Ein Ausgang parallelData_Rx für parallele Daten der Deserialisierereinrichtung 2 ist mit der Abwärts-Ausrahmeinrichtung 12 verbunden. Ein Taktausgang systemClock_Rx der Deserialisierereinrichtung 2 ist mit einem Takteingang der Empfangseinrichtung 8 verbunden. Die Abwärts-Ausrahmeinrichtung 12 gibt Videodaten VideoOut, Audiodaten AudioOut und abwärtige Seitenbanddaten SidebanddataOutDs aus. Aufwärtige Seitenbanddaten SidebandDataInUs werden in die Aufwärts-Einrahmeinrichtung 14 eingegeben und ihr Ausgang ist mit der Aufwärts-Parallel/Seriell-Wandlereinrichtung 10 verbunden. Die Aufwärts-Ausrahmeinrichtung 11 gibt aufwärtige Seitenbanddaten SidebandOutUs aus und ihr Eingang ist mit der Seriell/Parallel-Wandlereinrichtung 10 verbunden.
Eine Schlüsseleigenschaft der zuvor beschriebenen Multimediaverbindungs-Architektur ist das Vorsehen des Taktsystems. Die Multimediaverbindungs-Architektur zeichnet sich durch ein synchronisiertes Taktsystem an der Sendeeinrichtung 7 und der Empfangseinrichtung 8 aus. Die Serialisierereinrichtung 1 erzeugt einen hochfrequenten Systemtakt systemClock_Tx für die Sendeeinrichtung 7. Weiterhin schiebt die Serialisierereinrichtung 1 die seriellen Daten mit dem hochfrequenten Systemtakt systemClock_Tx aus. Die Deserialisierereinrichtung 2 gewinnt den hochfrequenten Systemtakt systemClock_Tx der Sendeeinrichtung 7 aus dem seriellen Bitstrom wieder und sieht einen wieder gewonnenen hochfrequenten Systemtakt systemClock_Rx vor, welcher zu dem hochfrequenten Systemtakt systemClock_Tx synchronisiert ist.
Dieses Taktsystem lässt in einer Abwärtsrichtung eine verlustfreie Wiedergewinnung von Bits von seriellen Daten ohne das Erfordernis von Füllbits zu (kein Bandbreitenzusatz für eine Wiedergewinnung von Bits).
Weiterhin ist in einer Aufwärts-Richtung keine Taktwiedergewinnung erforderlich, da alle Takte synchronisiert sind. Ebenso wird in der Aufwärts-Richtung eine verlustfreie Wiedergewinnung von Bits von seriellen Daten ohne das Erfordernis von Füllbits zugelassen (kein Bandbreitenzusatz für eine Wiedergewinnung von Bits).
In der Abwärts-Richtung werden Multimediadaten, wie zum Beispiel Videodaten, Audiodaten und Seitenbanddaten der Abwärts-Einrahmeinrichtung 9 zugeführt. Die Abwärts-Einrahmeinrichtung 9 multiplext diese Multimediadaten in eine bestimmte Rahmenstruktur, fügt dieser Rahmenstruktur eine Information für ein Ausrichten von Rahmen hinzu, welches an der Empfangseinrichtung 8 durchgeführt wird, und führt eine Leitungskodierung der Rahmenstruktur durch, welche einen gleichgrößenabgeglichenen seriellen Datenstrom sicherstellt. Die parallelen Rahmendaten werden an der Serialisierereinrichtung 1 serialisiert, über ein serielles Übertragungsmedium, wie zum Beispiel ein STP-Kabel oder ein Lichtwellenleiterkabel oder dergleichen, übertragen und schließlich an der Deserialisierereinrichtung 2 erneut zu einem parallelen Datenformat gewandelt. Parallele Daten, die an der Deserialisierereinrichtung 2 ausgegeben werden, sind nicht ausgerichtet, da das Deserialisierungsverfahren bezüglich des seriellen Datenstroms willkürlich startet. Die Abwärts-Ausrahmeinrichtung 12 führt das Ausrichten der parallelen Rahmendaten unter Verwendung einer bestimmten Information der Rahmenstruktur durch und entpackt die Multimediadaten, wie zum Beispiel Videodaten, Audiodaten und Seitenbanddaten.
In der Aufwärts-Richtung werden Seitenbanddaten der Aufwärts-Einrahmeinrichtung 14 zugeführt. Die Aufwärts-Einrahmeinrichtung 14 multiplext diese Daten in eine bestimmte Rahmenstruktur und wandelt diese Daten zu gleichgrößenabgeglichenen Symbolen, welche an der Parallel/Seriell-Wandlereinrichtung 13 zu einem seriellen Datenstrom gewandelt werden, über ein serielles Übertragungsmedium, wie zum Beispiel ein STP-Kabel oder ein Lichtwellenleiterkabel übertragen werden und schließlich an der Seriell/Parallel-Wandlereinrichtung 10 erneut zu einem parallelen Datenformat gewandelt werden. Aufgrund der synchronisierten Art des gesamten Taktsystems ist keine Taktwiedergewinnung in der Aufwärts-Richtung erforderlich. Die seriellen Daten können mit dem lokalen hochfrequenten Takt abgetastet werden. Aufgrund von Laufzeiteffekten über den Übertragungspfad für serielle Daten und aufgrund von unvermeidbaren Phasenverschiebungen zwischen den mehreren Takten wird eine Phasenausrichtung in der Parallel/Seriell-Wandlereinrichtung 13 durchgeführt. Die parallelen Daten, die an der Seriell/Parallel-Wandlereinrichtung 10 ausgegeben werden, sind nicht ausgerichtet, da das Seriell/Parallel-Wandlerverfahren bezüglich des seriellen Datenstroms willkürlich startet. Die Aufwärts-Ausrahmeinrichtung 11 führt das Ausrichten der parallelen Rahmendaten durch und dekodiert die gleichgrößenabgeglichenen Symbole, um die Seitenbanddaten SidebandOutUs zu erzielen.
4 ist eine schematische Ansicht einer abwärtigen Rahmenstruktur gemäß dem Ausführungsbeispiel der vorliegenden Erfindung.
Aufgrund der Anforderungen einer hohen Bandbreite in der Abwärts-Richtung muss die abwärtige Rahmenstruktur einen höchsten Wirkungsgrad vorsehen. Deshalb müssen hinzugefügte Daten, welche erforderlich sind, um eine Rahmendatenausrichtung zuzulassen, um eine Leitungskodierung durchzuführen und zwischen unterschiedlichen Formaten der Multimediadaten auszuwählen, so wenig wie möglich sein. Die Rahmenstruktur muss sowohl Datenpfade einer höchsten Bandbreite und einer hohen Latenz als auch Datenpfade einer mittleren Bandbreite und einer äußerst niedrigen Latenz vorsehen.
Um eine Bandbreite über 1 GBit/s zu unterstützen, wird eine skalierbare Verbindungs-Architektur ausgewählt, um die Bandbreite pro Verbindung um 1 GBit/s zu halten.
Die abwärtige Rahmenstruktur, die in 4 gezeigt ist, sieht mehrere serielle Verbindungen vor. Das Grundelement ist ein Überrahmen SUPER-frame. Der Überrahmen SUPER-frame weist einen Synchronisationsrahmen SYNC-frame, gefolgt von einer ersten vorbestimmten Anzahl x von Datenrahmen DATA-frames auf.
Der Synchronisationsrahmen SYNC-frame weist eine zweite vorbestimmte Anzahl von k Bits eines ersten Bereichs, der als Magic-Bereich bezeichnet wird, und die vorbestimmte Anzahl von k Bits eines zweiten Bereichs, der als Header-Bereich bezeichnet wird, gefolgt von einer dritten vorbestimmten Anzahl minus der zweiten vorbestimmten Anzahl von n – k Bits eines Nutzdatenbereichs auf.
Der Datenrahmen DATA-frame weist die zweite vorbestimmte Anzahl von k Bits eines dritten Bereichs, der als Header-Bereich bezeichnet wird, gefolgt von der dritten vorbestimmten Anzahl von n Bits eines Nutzdatenbereichs auf.
Der erste Bereich, der als Magic-Bereich bezeichnet wird, eines Synchronisationsrahmens SYNC-frame weist eine bekannte und eindeutige Folge von Bitmustern auf, die einen Start des Synchronisationsrahmens SYNC-frame anzeigen.
Der zweite Bereich, der als Header-Bereich bezeichnet wird, des Synchronisationsrahmens SYNC-frame weist eine Steuerinformation über eine Leitungskodierung und über ein Format von Multimediadaten in den Nutzdaten auf. Die Leitungskodierung gewährleistet einen gleichgrößenabgeglichenen seriellen Datenstrom. Deshalb werden die Nutzdaten bedingt invertiert, um eine gleiche Menge von "1"-und "0"-Bits in dem seriellen Datenstrom über eine bestimmte Zeitdauer aufrecht zu erhalten.
Die zweite vorbestimmte Anzahl von k Bits definiert den zweiten Bereich, der als Header-Bereich bezeichnet wird, was zu 2 k unterschiedlichen binären Mustern führt. Ein Unter-Satz z von diesen 2 k Mustern definiert gültige Rahmen-Header, da nicht alle möglichen Bitkombinationen von k Bits eine gültige Steuerinformation kennzeichnen. Die verbleibenden oder ein Unter-Satz von 2 k – z Bitmustern bilden einen Satz von gültigen Magic-Mustern MP1, ..., MPi aus. Eines dieser Magic-Muster wird ausgewählt, um eine besondere Bedeutung aufzuweisen, und wird als Bogus-Magic-Muster BMP bezeichnet. Dieses Bogus-Magic-Muster BMP kann nie in der ausgewählten Leitungskodierung auftreten. Eine Folge über die gültigen Magic-Muster MP1, ..., Mpi ist definiert.
Ein Ausrichten wird gemäß dem folgenden Algorithmus durchgeführt:
Ein Gleichgrößenabgleich wird gemäß dem folgenden Algorithmus durchgeführt:
Um unterschiedliche Bandbreitenzuordnungsoptionen für Videodaten, Audiodaten und Seitenbanddaten zu unterstützen, sind unterschiedliche Nutzdatenformate vorhanden, welche von Steuerbits des Header-Bereichs ausgewählt werden. Um Datenpfade einer niedrigen Latenz und eines niedrigen Jitters für die Seitenbanddaten zuzulassen, werden die Nutzdatenbits, welche Seitenbanddaten tragen, gleichmäßig in dem Synchronisationsrahmen SYNC-frame und dem Datenrahmen DATA-frame beabstandet.
5 ist eine schematische Ansicht einer aufwärtigen Rahmenstruktur gemäß dem Ausführungsbeispiel der vorliegenden Erfindung.
Aufgrund der Anforderungen einer mittleren Bandbreite in der Aufwärts-Richtung muss die aufwärtige Rahmenstruktur keinen höchsten Wirkungsgrad vorsehen, sondern berücksichtigt für ein einfaches und sicheres Ausrichten von Rahmen die Notwendigkeit einer Phasenausrichtung des seriellen Datenstroms.
Wie es in 5 gezeigt ist, sieht die aufwärtige Rahmenstruktur eine serielle Verbindung vor. Die Grundrahmenstruktur weist eine Folge eines Synchronisationssymbols S, gefolgt von einer vierten vorbestimmten Anzahl, das heißt 10, Datensymbolen, gefolgt von einem anderen Synchronisationssymbol S, gefolgt von einer fünften vorbestimmten Anzahl, das heißt 8, Datensymbolen D und so weiter auf. Jedes Symbol weist 8 Bit auf. Die Symbole werden durch ein bestimmtes 6B/8B-Kodierungsschema erzielt. Die asymmetrische Struktur der aufwärtigen Rahmenstruktur lässt ein Unterscheiden zwischen zwei Synchronisationssymbolen zu. Jedes Synchronisationssymbol S sieht zwei Datenpfade einer niedrigen Bandbreite vor. Die Datensymbole D sehen Datenpfade einer mittleren Bandbreite vor.
Wie es zuvor beschrieben worden ist, wird eine Architektur geschaffen, welche hoch skalierbar ist. Einerseits und, wie es aus 4 ersichtlich ist, wird eine hohe Skalierbarkeit durch unterschiedliche Zusammensetzungen von Multimediadaten in einer seriellen Verbindung erzielt und andererseits wird eine hohe Skalierbarkeit ebenso durch Ändern der Anzahl von seriellen Verbindungen erzielt, die in einer jeweiligen Anwendung verwendet werden.
Gemäß der vorliegenden Erfindung, wie sie beschrieben worden ist, können Übertragungen bis zu 100 m unter Verwendung eines STP-Kabels realisiert werden, wird ein Verfahren erzielt, das aufgrund der Rahmenstruktur der Daten, welche nicht durch ein Fehlerkorrekturprotokoll, wie zum Beispiel CRC oder Parität oder dergleichen, geschützt wird, tolerant gegenüber Bitfehlern ist und wird ein vereinfachtes Protokoll einer physikalischen Schicht verwendet, um ein Einrahmen und Ausrichten durchzuführen.
Obgleich die vorliegende Erfindung anhand eines bestimmten Ausführungsbeispiels beschrieben worden ist, ist es nicht beabsichtigt, die vorliegende Erfindung auf das zuvor beschriebene bestimmte Ausführungsbeispiel einzuschränken. Vielmehr ist es beabsichtigt, dass die vorliegende Erfindung alle Ausgestaltungen und Änderungen beinhaltet, welche in den Umfang der Erfindung fallen, wie er in den beiliegenden Ansprüchen definiert ist.

Claims

System zum Ausbilden einer digitalen Multimediaverbindung, das aufweist: eine Sendeeinrichtung (7), die eine Abwärts-Einrahmeinrichtung (9) aufweist; eine Empfangseinrichtung (8), die eine Abwärts-Ausrahmeinrichtung (12) aufweist; eine Serialisiereinrichtung (1); und eine Deserialisiereinrichtung (2), wobei: mindestens ein Typ von ersten abwärtigen Multimediadaten in die Abwärts-Einrahmeinrichtung (9) eingegeben wird, um erste abwärtige gerahmte parallele Daten zu erzeugen, die ersten abwärtigen gerahmten parallelen Daten in die Serialisiereinrichtung (1) eingegeben werden, um erste abwärtige gerahmte serielle Daten zu erzeugen, die abwärtigen gerahmten seriellen Daten seriell zu der Deserialisiereinrichtung (2) gesendet werden, um zweite abwärtige gerahmte parallele Daten zu erzeugen, die zweiten abwärtigen gerahmten parallelen Daten in die Abwärts-Ausrahmeinrichtung (12) eingegeben werden, um zweite abwärtige Multimediadaten zu erzeugen, die dem mindestens einem Typ von ersten abwärtigen Multimediadaten entsprechen, die Serialisiereinrichtung (1) dazu ausgelegt ist, einen ersten Systemtakt für die Sendeeinrichtung (7) zu erzeugen, die Deserialisiereinrichtung (2) dazu ausgelegt ist, den ersten Systemtakt aus den ersten abwärtigen gerahmten seriellen Daten wieder zu gewinnen, die zu der Deserialisiereinrichtung (2) gesendet werden, und einen zweiten Systemtakt zu erzeugen, welcher zu dem ersten Systemtakt synchronisiert ist, die Abwärts-Einrahmeinrichtung (9) dazu ausgelegt ist, den mindestens einen Typ von ersten abwärtigen Multimediadaten zu einer abwärtigen Rahmenstruktur zu multiplexen und eine Information zu der abwärtigen Rahmenstruktur hinzuzufügen, um die ersten abwärtigen gerahmten parallelen Daten zu erzeugen, wobei die Information für eine Rahmenausrichtung verwendet wird, welche an einer Seite der Empfangseinrichtung (8) durchgeführt wird, die Abwärts-Ausrahmeinrichtung (12) dazu ausgelegt ist, die Rahmenausrichtung der ersten abwärtigen seriellen Daten unter Verwendung der Information durchzuführen und die zweiten abwärtigen gerahmten parallelen Daten zu demultiplexen, um die zweiten abwärtigen Multmediadaten zu erzeugen, und die Abwärts-Einrahmeinrichtung (9) dazu ausgelegt ist, das Multiplexen derart durchzuführen, dass die abwärtige Rahmenstruktur mindestens eines serielle Verbindung vorsieht und für jede serielle Verbindung eine Folge von Überrahmen aufweist, von denen jeder einen Synchronisationsrahmen, gefolgt von einer ersten vorbestimmten Anzahl von Datenrahmen aufweist, wobei der Synchronisationsrahmen eine zweite vorbestimmte Anzahl von Bits eines ersten Bereichs, der eine bekannte oder eindeutige Folge von Bitmustern aufweist, die einen Start des Synchronisationsrahmens anzeigen, und eine dritte vorbestimmte Anzahl minus der zweiten vorbestimmten Anzahl von Bits von Nutzdaten aufweist und der Datenrahmen die dritte Anzahl von Bits von Nutzdaten aufweist, dadurch gekennzeichnet, dass die Abwärts-Einrahmeinrichtung weiterhin dazu ausgelegt ist, das Multiplexen derart durchzuführen, dass der Synchronisationsrahmen weiterhin die zweite vorbestimmte Anzahl von Bits eines zweiten Bereichs aufweist, der ein Header-Bereich ist, der eine Steuerinformation bezüglich eines Leitungskodierung, wobei die Leitungskodierung einen gleichgrößenabgeglichenen seriellen Datenstrom sicherstellt, und bezüglich eines Formats von Multimediadaten in den Nutzdaten aufweist, wobei die zweite vorbestimmte Anzahl von Bits des Bereichs der dritten vorbestimmten Anzahl minus der zweiten vorbestimmten Anzahl von Bits von Nutzdaten vorangeht und der Datenrahmen weiterhin die zweite vorbestimmte Anzahl von Bits eines dritten Bereichs aufweist, der ein Header-Bereich ist, der eine Steuerinformation aufweist, der der dritten Anzahl von Bits von Nutzdaten vorangeht.
System nach Anspruch 1, wobei der mindestens eine Typ von ersten und zweiten abwärtigen Multimediadaten mindestens entweder Videodaten, Audiodaten und Seitenbanddaten aufweist.
System nach Anspruch 1 oder 2, wobei die Serialisiereinrichtung (1) und die Deserialisiereinrichtung (2) über ein STP-Kabel oder ein Lichtwellenleiterkabel verbunden sind.
System nach einem der Ansprüche 1 bis 3, wobei: die Sendeeinrichtung (7) weiterhin eine Aufwärts-Ausrahmeinrichtung (11) und eine Aufwärts-Seriell/Parallel-Wandlereinrichtung (10) aufweist, die Empfangseinrichtung (8) weiterhin eine Aufwärts-Einrahmeinrichtung (14) und eine Aufwärts-Parallel/Seriell-Wandlereinrichtung (13) aufweist, erste aufwärtige Seitenbanddaten in die Aufwärts-Einrahmeinrichtung (14) eingegeben werden, um erste aufwärtige gerahmte parallele Daten zu erzeugen, die ersten aufwärtige gerahmten parallelen Daten in die Aufwärts-Parallel/Seriell-Wandlereinrichtung (13) eingegeben werden, um erste aufwärtige gerahmte serielle Daten zu erzeugen, die ersten aufwärtigen gerahmten seriellen Daten seriell zu der Aufwärts-Seriell/Parallel-Wandlereinrichtung (10) gesendet werden, um zweite aufwärtige gerahmte parallele Daten zu erzeugen, und die aufwärtigen gerahmten parallelen Daten in die Aufwärts-Ausrahmeinrichtung (11) eingegeben werden, um zweite aufwärtige Seitenbanddaten zu erzeugen, die den ersten aufwärtigen Seitenbandaten entsprechen.
System nach Anspruch 4, wobei die Aufwärts-Einrahmeinrichtung (14) die ersten aufwärtigen Seitenbanddaten zu einer aufwärtigen Rahmenstruktur multiplext, um die ersten aufwärtigen gerahmten parallelen Daten zu erzeugen.
System nach Anspruch 5, wobei die Aufwärts-Einrahmeinrichtung (14) eine Leitungskodierung der aufwärtigen Rahmenstruktur durchführt, um sicherzustellen, dass die ersten aufwärtigen gerahmten seriellen Daten ein gleichgrößenabgeglichener serieller Datenstrom sind.
System nach Anspruch 5 oder 6, wobei die Aufwärts- Parallel/Seriell-Wandlereinrichtung (13) und die Aufwärts-Seriell/Parallel-Wandlereinrichtung (10) über ein STP-Kabel oder ein Lichtwellenleiterkabel verbunden sind.
System nach einem der Ansprüche 5 bis 7, wobei die aufwärtige Rahmenstruktur eine serielle Verbindung vorsieht und eine Folge eines Synchronisationssymbols, gefolgt von einer vierten vorbestimmten Anzahl von Datensymbolen, gefolgt von einem weiteren Synchronisationssymbol, gefolgt von einer fünften vorbestimmten Anzahl von Datensymbolen usw. aufweist.
System nach Anspruch 8, wobei die vierte vorbestimmte Anzahl und die fünfte vorbestimmte Anzahl zueinander unterschiedlich sind.
System nach Anspruch 8 oder 9, wobei das Synchronisationssymbol und das weitere Synchronisationssymbol zueinander unterschiedlich sind.
Verfahren zum Ausbilden einer digitalen Multimediaverbindung, das die Schritte aufweist: Eingeben mindestens eines Typs von ersten abwärtigen Multimediadaten in eine Abwärts-Einrahmeinrichtung (9) einer Sendeeinrichtung (7), um erste abwärtige gerahmte parallele Daten zu erzeugen, Eingeben der ersten abwärtigen gerahmten parallelen Daten in eine Serialisiereinrichtung (1), um erste abwärtige gerahmte serielle Daten zu erzeugen, serielles Senden der abwärtigen gerahmten seriellen Daten zu einer Deserialisiereinrichtung (2), um zweite abwärtige gerahmte parallele Daten zu erzeugen, Eingeben der zweiten abwärtigen gerahmten parallelen Daten in eine Abwärts-Ausrahmeinrichtung (12) einer Empfangseinrichtung (8), um zweite abwärtige Multimediadaten zu erzeugen, die dem mindestens einem Typ von ersten abwärtigen Multimediadaten entsprechen, Erzeugen eines ersten Systemtakts für die Sendeeinrichtung (7) durch die Serialisiereinrichtung (1), Wiedergewinnen des ersten Systemtakts aus den ersten abwärtigen gerahmten seriellen Daten, die zu der Deserialisiereinrichtung (2) gesendet werden, und Erzeugen eines zweiten Systemtakts, welcher zu dem ersten Systemtakt synchronisiert ist, durch die Deserialisiereinrichtung (2), Multiplexen des mindestens einen Typs von ersten abwärtigen Multimediadaten zu einer abwärtigen Rahmenstruktur und Hinzufügen einer Information zu der abwärtigen Rahmenstruktur durch die Abwärts-Einrahmeinrichtung (9), um die ersten abwärtigen gerahmten parallelen Daten zu erzeugen, wobei die Information für eine Rahmenausrichtung verwendet wird, welche an einer Seite der Empfangseinrichtung (8) durchgeführt wird, und Durchführen der Rahmenausrichtung der ersten abwärtigen seriellen Daten unter Verwendung der Information und Demultiplexen der zweiten abwärtigen gerahmten parallelen Daten durch die Abwärts-Ausrahmeinrichtung (12), um die zweiten abwärtigen Multmediadaten zu erzeugen, wobei das Multiplexen derart durchgeführt wird, dass die abwärtige Rahmenstruktur mindestens eines serielle Verbindung vorsieht und für jede serielle Verbindung eine Folge von Überrahmen aufweist, von denen jeder einen Synchronisationsrahmen, gefolgt von einer ersten vorbestimmten Anzahl von Datenrahmen aufweist, wobei der Synchronisationsrahmen eine zweite vorbestimmte Anzahl von Bits eines ersten Bereichs, der eine bekannte oder eindeutige Folge von Bitmustern aufweist, die einen Start des Synchronisationsrahmens anzeigen, und eine dritte vorbestimmte Anzahl minus der zweiten vorbestimmten Anzahl von Bits von Nutzdaten aufweist und der Datenrahmen die dritte Anzahl von Bits von Nutzdaten aufweist, dadurch gekennzeichnet, dass das Multiplexen weiterhin derart durchgeführt wird, dass der Synchronisationsrahmen weiterhin die zweite vorbestimmte Anzahl von Bits eines zweiten Bereichs aufweist, der ein Header-Bereich ist, der eine Steuerinformation bezüglich eines Leitungskodierung, wobei die Leitungskodierung einen gleichgrößenabgeglichenen seriellen Datenstrom sicherstellt, und bezüglich eines Formats von Multimediadaten in den Nutzdaten aufweist, wobei die zweite vorbestimmte Anzahl von Bits des Bereichs der dritten vorbestimmten Anzahl minus der zweiten vorbestimmten Anzahl von Bits von Nutzdaten vorangeht und der Datenrahmen weiterhin die zweite vorbestimmte Anzahl von Bits eines dritten Bereichs aufweist, der ein Header-Bereich ist, der eine Steuerinformation aufweist, der der dritten Anzahl von Bits von Nutzdaten vorangeht.
Verfahren nach Anspruch 11, wobei der mindestens eine Typ von ersten und zweiten abwärtigen Multimediadaten mindestens entweder Videodaten, Audiodaten und Seitenbanddaten aufweist.
Verfahren nach Anspruch 11 oder 12, das die Schritte aufweist: Eingeben von ersten aufwärtigen Seitenbanddaten in eine Aufwärts-Einrahmeinrichtung (14) der Empfangseinrichtung (8), um erste aufwärtige gerahmte parallele Daten zu erzeugen, Eingeben der ersten gerahmten parallelen Daten in eine Aufwärts-Parallel/Seriell-Wandlereinrichtung (13) der Empfangseinrichtung (8), um erste aufwärtige gerahmte serielle Daten zu erzeugen, serielles Senden der ersten aufwärtigen gerahmten seriellen Daten zu einer Aufwärts-Seriell/Parallel-Wandlereinrichtung (10) der Sendeeinrichtung (7), um zweite aufwärtige gerahmte parallele Daten zu erzeugen, und Eingeben der aufwärtigen gerahmten parallelen Daten in eine Aufwärts-Ausrahmeinrichtung (11) der Sendeeinrichtung (7), um zweite aufwärtige Seitenbanddaten zu erzeugen, die den ersten aufwärtigen Seitenbandaten entsprechen.
Verfahren nach Anspruch 13, das den Schritt eines Multiplexens der ersten aufwärtigen Seitenbanddaten zu einer aufwärtigen Rahmenstruktur durch die Aufwärts-Einrahmeinrichtung (14) aufweist, um die ersten aufwärtigen gerahmten parallelen Daten zu erzeugen.
Verfahren nach Anspruch 14, das den Schritt eines Durchführens einer Leitungskodierung der aufwärtigen Rahmenstruktur aufweist, die von der Aufwärts-Einrahmeinrichtung (14) durchgeführt wird, um sicherzustellen, dass die ersten aufwärtigen gerahmten seriellen Daten ein gleichgrößenabgeglichener serieller Datenstrom sind.
Verfahren nach Anspruch 14 oder 15, wobei die aufwärtige Rahmenstruktur eine serielle Verbindung vorsieht und eine Folge eines Synchronisationssymbols, gefolgt von einer vierten vorbestimmten Anzahl von Datensymbolen, gefolgt von einem weiteren Synchronisationssymbol, gefolgt von einer fünften vorbestimmten Anzahl von Datensymbolen usw. aufweist.
Verfahren nach Anspruch 16, wobei die vierte vorbestimmte Anzahl und die fünfte vorbestimmte Anzahl zueinander unterschiedlich sind.
Verfahren nach Anspruch 16 oder 17, wobei das Synchronisationssymbol und das weitere Synchronisationssymbol zueinander unterschiedlich sind.