DE69936734T2

DE69936734T2 - Kommunikationssystem und zugehörige ausrichtungsverfahren

Info

Publication number: DE69936734T2
Application number: DE69936734T
Authority: DE
Inventors: Mohammad S. Whitehall MOBIN; Michael S. Lynnfield SHAFFER; Himanshu Mahendra Summit THAKER; Charles Albert Rumson WEBB; Lesley Jen-Yuan Parsippany WU
Original assignee: Agere Systems LLC
Current assignee: Agere Systems LLC
Priority date: 1998-12-14
Filing date: 1999-12-14
Publication date: 2008-04-30
Anticipated expiration: 2019-12-15
Also published as: US6675327B1; JP2002533019A; EP1142242B1; AU2184400A; EP1142242A1; JP3745229B2; WO2000036796A1; DE69936734D1

Description

Gebiet der Erfindung
Die Erfindung bezieht sich auf Kommunikationssysteme und -verfahren und insbesondere auch digitale Kommunikationssysteme und zugeordnete Verfahren über parallele Kommunikationskanäle.
Hintergrund der Erfindung
Digitale Kommunikationen werden weithin für die Übertragung von Sprache, Daten und Videoinformationen benutzt. Eine solche Übertragung kann sich über große geografische Distanzen, zwischen Komponenten innerhalb eines Personalcomputers oder nur zwischen benachbarten Schaltungsteilen auf einer integrierten Schaltung erstrecken. Gewisse derartige Kommunikationsanwendungen nutzen oder erfordern die Umwandlung serieller Daten in Paralleldaten für simultane Übertragung über parallele Kommunikationskanäle oder allgemeiner gesagt von M'stelligen Zeichen bzw. Symbolen zu M'stelligen Zeichen. Am empfangenden Ende werden die parallelen Daten wunschgemäß zurück in serielle Daten gewandelt, und zwar mit den Bits oder Zeichen in der korrekten Folge, um Datenfehler zu vermeiden.
Leider kann die Forderung nach größeren Datenübertragungsmengen und das noch bei immer höheren Geschwindigkeiten in einem Versatz bzw. einer Verzerrung am Empfänger resultieren. Mit anderen Worten können die parallelen Kommunikationskanäle den von Ihnen geführten Zeichenketten unterschiedliche Verzögerungen zufügen. Wegen des Versatzes können die parallelen Zeichenfolgen am Empfänger nicht mehr einfach wieder in die Anfangsdaten zusammengesetzt werden.
Das Verzerrungsproblem bei parallelen Kommunikationskanälen wurde auf mehreren Wegen behandelt. Beispielsweise würdigte das US-Patent Nr. 4,677,618 von Haas et al. die Streuung, die durch Wellenlängen-Multiplex-Kommunikationskanäle über optische Fasern eingeführt wird. Dieses Patent offenbart die Bestimmung der relativen Verzögerungen zwischen den Kanälen basierend auf der Ermittlung von zwei Bits in einem vorhandenen Datenbyte. Die relativen Ankunftszeiten der verbleibenden Bits in einem Byte werden vorausbestimmt, indem die relative Verzögerung zwischen den beiden erfassten Bits und die bekannten frequenzbezogenen Steuerungscharakteristiken des Übertragungsmediums benutzt werden. Gewisse Bits in jedem empfangenen Byte können dann verzögert werden durch Anwendung von Taktverzögerungsleitungen oder Registern, um dadurch den Versatz auszugleichen.
Das US-Patent Nr. 5,157,530 von Loeb et al. bestimmt und berücksichtigt auf ähnliche Weise ebenfalls den Versatz bzw. die Verzerrung, der bzw. die durch Streuung beim Faseroptik-Wellenlängenmultiplexen auftritt. Relative Verzögerungen werden benutzt, um in jedem Kanal einstellbare Verzögerungsvorrichtungen zu steuern.
Das US-Patent Nr. 5,408,473 von Hutchinson et al. ist ausgerichtet auf eine Technik zum Synchronisieren von laufzeitbegrenzten Daten, die über parallele Kommunikationskanäle übertragen werden. Eine Blockgrenzsynchronisation wird während der Initialisierung der Verbindung hergestellt, indem eine Eigenschaft eines notwendigen HALT-Codes verwendet wird, um in jedem Kanal empfangene Blockgrenzen zu ermitteln. Die Verzerrungskompensation wird bewirkt, indem die Zeiten der Feststellung der Blockgrenzen in den beiden Kanälen verglichen werden und eine variable Verzögerung in zumindest einem der Kanäle geeignet gesteuert wird. Wenn es anschließend einen Verlust an Synchronisation geben sollte, werden die ermittelten Übertragungsfehler gegebenenfalls eine erneute Initialisierung der Verbindung und einen Neuaufbau der Synchronisation zur Folge Neuaufbau der Synchronisation zur Folge haben. Leider kann die Übertragung des fixen HALT-Codes zur Ermittlung der Grenzen in einer falschen Grenzfeststellung resultieren. Da die Synchronisation nicht kontinuierlich aufrechterhalten wird, kann diese Technik außerdem bei höheren Datenraten nicht praktikabel sein.
Das US-Patent Nr. 5,793,770 von St. John et al. befasst sich mit einem hochleistungsfähigen parallelen Interface (HIPPI) zu einem synchronen optischen Netzwerk (SONET)-Gateway, wobei ein elektronischer Logikschaltkreis Daten und Overheadsignale in einen Datenframe zur Übertragung über einen optischen Faserkanal formatiert. Die Einstellung des Streifenversatzes (stripe skew) beruht auf SONET-Framing bzw. der Bildung eines Frames oder Rahmes mit einem SONET, und als solche ist die Schaltung relativ kompliziert, da sie beispielsweise so viel wie 20.000 logische Gates umfasst.
Die Schwierigkeit mit der Verzerrung, die in parallelen Kommunikationskanälen verursacht wird, ist ebenfalls eine wichtige Angelegenheit, die bei Kommunikationskanälen zwischen integrierten Schaltkreisen zu behandeln ist. Höhere Übertragungsgeschwindigkeiten steigern beispielsweise die Empfindlichkeit für Verzerrungen, da es ein kleineres Zeitfenster gibt, um ein empfangenes Bit korrekt zu identifizieren und es genau mit Bits auszurichten, die auf den anderen parallelen Kommunikationskanälen empfangen werden. Um eine höhere Gesamtübertragungsrate zu schaffen, kann die Anzahl paralleler Kommunikationskanäle erhöht werden, ohne die Geschwindigkeit irgendeines vorhandenen Kommunikationskanals zu steigern. Dies kann jedoch in erheblichen Kosten für die zusätzlichen Kommunikationskanäle resultieren. Außerdem erhöht für Kommunikationskanäle zwischen integrierten Schaltkreisen die Anzahl der Kommunikationskanäle die Anzahl von Anschlüssen bzw. Kontaktstiften, die zum Anschließen des IC benötigt werden. Die Zahl der Anschlüsse und der Aufwand für zusätzliches Packaging kann die Kosten für solche Lösungen beträchtlich erhöhen.
Für Kommunikationskanäle zwischen physikalischen Schichtbauelementen (PLDs) oder PHY-Vorrichtungen und logische Link- bzw. Verbindungsvorrichtungen (LLDs) sind typische Interfaces asymmetrisch, und die Vorrichtungen werden in einer Gegentaktkonfiguration betrieben. Wegen der Asymmetrie ist auf dem PLD eine relativ kostspielige Speicherkapazität erforderlich, da es von der LLD periodisch abgefragt wird, und zwar wie eine asynchronische Transfermodus (ATM)-Vorrichtung. Weitere Entwicklungen und Verbesserungen in dem Kommunikationsinterface zwischen einem PLD und einer LLD werden ebenfalls durch die Schwierigkeit mit dem Versatz bzw. der Verzerrung erschwert, der bzw. die oben als Ergebnis höherer Bitraten über limitierte parallele Kommunikationskanäle beschrieben wurde.
Eine weitere Schwierigkeit, die mit konventionellen Kommunikationssystemen zusammenhängt, ist die, dass, weil die Übertragungsraten ansteigen, die Kosten der Wandler zum Wandeln eines Übertragungsmediums in elektrische Signale und umgekehrt untragbar werden können. Dies kann besonders so bei Kommunikationssystemen auf der Basis von Faseroptiken sein. Außerdem hat die Verzerrung in der Vergangenheit die Verwendung langsamerer Elektroniken zur Bildung einer relativ großen Gesamtübertragungsrate über vielfache parallele Kommunikationskanäle eingeschränkt.
Zusammenfassung der Erfindung
In Anbetracht des vorstehend beschriebenen Hintergrundes ist es deshalb eine Aufgabe der vorliegenden Erfindung, ein Kommunikationssystem und zugehörige Verfahren zu schaffen, welche die Verwendung billigerer Wandler zum Wandeln von elektrischen Signalen in ein Über tragungsmedium und von Wandlern zum Wandeln eines Übertragungsmediums in elektrische Signale zu erlauben, während dennoch eine erwünschte relativ hohe Informationsdurchsatzrate insgesamt bereitgestellt wird.
Diese und andere Aufgaben, Merkmale und Vorteile gemäß vorliegender Erfindung werden gebildet durch ein Kommunikationssystem, welches Merkmale zum Ausrichten bzw. Entzerren beinhaltet und welches eine erste Vorrichtung, die mehrere Wandler zum Wandeln elektrischer Signale in ein Übertragungsmedium umfasst, und eine zweite Vorrichtung einschließt, die eine Anzahl von Wandlern zum Wandeln eines Übertragungsmediums in elektrische Signale umfasst. Die Wandler zum Wandeln eines Informationsmediums in elektrische Signale sind anzuschließen an entsprechende Wandler zum Wandeln der elektrischen Signale in ein Übertragungsmedium über zumindest ein Übertragungsmedium und bilden parallele Kommunikationskanäle zwischen den ersten und zweiten Vorrichtungen.
Ganz besonders umfasst die erste Vorrichtung vorzugsweise einen zeichenkettenbasierten Framing- bzw. Rahmencodierer zum Bestimmen und zum Anhängen eines zeichenkettenbasierten Framingcodes an jede Informationszeichenkette der jeweiligen Informationszeichenketten, die parallel über entsprechende parallele Kommunikationskanäle übertragen werden sollen, wobei jeder zeichenkettenbasierte Framingcode auf zumindest einigen der Informationszeichen in der betreffenden Informationszeichenkette beruht. Die zweite Vorrichtung umfasst vorzugsweise einen Entzerrer bzw. Begradiger zum Ausrichten empfangener Informationszeichenfolgen, die auf den zeichenkettenbasierten Framingcodes beruhen. Dementsprechend können langsamere Wandler benutzt werden, und zwar bei signifikanten Kosteneinsparungen und bei dennoch erfolgender Schaffung einer relativ hohen Informationsdurchsatzrate insgesamt.
Die elektrische Signale in ein Übertragungsmedium wandelnden Wandler und die Wandler zum Wandeln des Übertragungsmediums in elektrische Signale können für zumindest ein drahtgebundenes Übertragungsmedium, zumindest ein drahtloses Übertragungsmedium oder zumindest ein optisches Übertragungsmedium vorgesehen sein. Natürlich kann die erste Vorrichtung weiterhin einen Multiplexer zum Multiplexen von Signalen von den mehreren Wandlern zum Wandeln elektrischer Signale in ein Übertragungsmedium entlang eines gemeinsamen Übertragungsmediums umfassen. In diesen Ausführungsformen hat die zweite Vorrichtung vorzugsweise weiterhin einen Demultiplexer, der an ihre Wandler zum Wandeln eines Übertragungsmediums in elektrische Signale angeschlossen ist.
Die Informationszeichen bzw. -symbole können z. B. binäre Bits sein. Dementsprechend umfasst in einer besonders vorteilhaften Ausführungsform der zeichenkettenbasierte Codierer einen zyklischen Redundanzprüf (CRC)-Codierer zum Festlegen und Anhängen von CRC-Codes an entsprechende Informationsbitfolgen. Somit umfasst der Entzerrer vorzugsweise einen CRC-Framer zur Bildung bzw. zum Framing der Informationsbitketten auf der Basis der CRC-Codes. Der Entzerrer bzw. Ausrichter kann einen Framer zum Framing von Informationsbitketten aufweisen, die auf den entsprechenden zeichenkettenbasierten Framingcodes beruhen, und weiterhin einen Ausrichter zum Ausrichten von gerahmten bzw. zusammengefassten Informationsbitketten relativ zueinander aufweisen, die auf zeichenkettenbasierten Framingcodes beruhen. Der Ausrichter kann wiederum zumindest eine first-in-first-out (FI-FO)-Vorrichtung aufweisen, die mit dem Framer zum Puffern zusammengefasster bzw. gerahmter Informationsbitfolgen verbunden ist. Der Ausrichter kann auch einen FIFO-Controller zum Ausrichten von durch Framing zusammengefassten Informationsbitketten während zumindest einer von beiden, nämlich einer Schreibphase und einer Lesephase, der zumindest einen FIFO und basierend auf den zeichenkettenbasierten Framingcodes aufweisen. Alle Informationszeichenfolgen können die gleiche Anzahl von Zeichen haben.
Die erste Vorrichtung kann einen Scrambler als Verschlüsseler zum Verschlüsseln der Informationszeichenfolgen aufweisen, und der Entzerrer kann ähnlich einen Descrambler als Entschlüsseler zum Entschlüsseln empfangener Informationszeichenketten umfassen. Das Verschlüsseln kann die Taktrückgewinnung aus den empfangenen Zeichenketten erleichtern.
Ein Verfahrensaspekt der Erfindung ist vorgesehen für das Kommunizieren von einer ersten Vorrichtung zu einer zweiten Vorrichtung und beinhaltet eine effiziente Entzerrung bzw. Ausrichtung, und zwar durch Verwendung des Systems und der Techniken, die oben beschrieben wurden.
Kurze Beschreibung der Zeichnungen
1 ist ein schematisches Blockdiagramm einer ersten Ausführungsform eines Kommunikationssystems.
2 ist ein schematisches Bitpositionsdiagramm am Ausgang der ersten Vorrichtung gemäß 1.
3 ist ein schematisches Bitpositionsdiagramm vom Eingang der zweiten Vorrichtung gemäß 1 und stellt die Verzerrung dar.
4 ist ein schematisches Bitpositionsdiagramm an der FIFO-Vorrichtung der zweiten Vorrichtung gemäß 1 und stellt die Entzerrung bzw. Ausrichtung dar.
5 ist ein schematisches Diagramm einer Framing-State-Maschine bzw. eines rahmenbildenden Zustandsautomaten, wie sie bzw. er in der zweiten Vorrichtung entsprechend 1 benutzt werden kann.
6 ist eine schematische Blockdarstellung einer mit optischer Faser ausgestatteten Ausführung eines Kommunikationssystems.
7 ist ein schematisches Blockdiagramm einer Funkausführung eines Kommunikationssystems.
8 ist ein schematisches Blockschaltbild einer mit infrarotem Freiraum arbeitenden Ausführungsform eines Kommunikationssystems.
9 ist ein schematisches Blockschaltbild einer weiteren Ausführung eines Kommunikationssystems, die eine Reihe von mit niedrigerer Rate bzw. langsamer arbeitenden Wandlerelektroniken zeigt und Merkmale zum Ausrichten bzw. Entzerren gemäß vorliegender Erfindung enthält.
10 ist ein schematisches Blockdiagramm einer mit optischer Faser ausgestatteten Ausführungsform eines Kommunikationssystems gemäß 9.
11 ist ein schematisches Blockdiagramm eines Kommunikationssystems mit einem PLD und einer LLD, die durch parallele Kommunikationskanäle verbunden sind.
12 ist ein detaillierteres schematisches Blockschaltbild des PLD-Sendeinterface und LLD-Empfangsinterface wie in 11 gezeigt.
13 ist eine schematische Darstellung zum Auslesen bzw. Binning der Daten und Steuerbits für das PNG-Interfacebeispiel.
14 ist eine schematische Blockdarstellung eines Beispiels für einen Entzerrungsalgorithmus.
Detaillierte Beschreibung der bevorzugten Ausführungsformen
Die vorliegende Erfindung wird nun nachfolgend vollständiger mit Bezug auf die anliegenden Zeichnungen beschrieben, in der bevorzugte Ausführungen der Erfindung gezeigt sind. Diese Erfindung kann jedoch in vielen unterschiedlichen Formen verkörpert werden und sollte nicht als auf die hier dargelegten Ausführungsbeispiele eingeschränkt ausgelegt werden. Vielmehr sind diese Ausführungsformen so geschaffen, dass diese Offenbarung umfassend genau und vollständig sein wird und den Umfang der Erfindung dem Fachmann vollständig vermittelt. Gleiche Zahlen beziehen sich durchweg auf gleiche Elemente, und Bezeichnungen mit einem Anführungszeichen und mehreren Anführungszeichen bzw. Hochstrichen werden in alternativen Ausführungsformen benutzt, um auf gleiche bzw. ähnliche Elemente Bezug zu nehmen.
Bezug nehmend anfangs auf die 1-5 wird eine Ausführung eines Kommunikationssystems 20 zuerst beschrieben. Das Kommunikationssystem 20 hat wie dargestellt eine erste Vorrichtung 22 und eine zweite Vorrichtung 24, die mit parallelen Kommunikationskanälen verbunden sind. Bei der dargestellten Ausführungsform werden die Kanäle durch elektrische Leiter oder Drähte 25-29 gebildet, obwohl andere Übertragungsmedien benutzt werden können, um die parallelen Kommunikationskanäle zu errichten oder zu bilden, was für den Fachmann leicht verständlich ist. Auch bei der dargestellten Ausführung sind vier Drähte 25-28 geschaltet, um Informationsbits zu führen, während der fünfte Draht 29 ein Taktsignal vom Taktgeber 42 führt. Der Kommunikationskanal für das Taktsignal ist nicht bei allen Ausführungen erforderlich, da das Taktsignal normalerweise wiedergewonnen werden kann, wenn die empfangenen Informationsbits eine ausreichende Anzahl von Übergängen haben, was dem Fachmann ebenfalls geläufig ist.
Wie oben beim Hintergrund der Erfindung erklärt wurde, können parallele Kommunikationskanäle ein Versatz- bzw. Verzerrungsproblem bilden, insbesondere wo die Bitrate relativ hoch oder die Distanz relativ lang ist. Beispielsweise bei einer 800 MB-Rate auf parallelen elektrischen Leitern kann der Versatz die Trennungsabstände auf zwei Zoll oder weniger begrenzen.
Zur Klarheit der Erläuterungen wird die nachfolgende Beschreibung mit Bezug auf das Übertragen binärer Informationselemente oder Informationsbitketten erfolgen. Mit anderen Worten wird der Ausdruck „Informationsbitkette" oder „Informationsbitfolge" benutzt, obwohl der Fachmann verstehen wird, dass andere Zeichen als binäre und Nullen ebenfalls gemäß der Erfindung verwendet werden können. Beispielsweise kann ein dreipegeliges Zeichen auch benutzt werden und von den hierin beschriebenen Entzerrungs- bzw. Ausrichtkonzepten profitieren.
Die erste Vorrichtung 22 schließt beispielsweise einen zeichenkettenbasierten Rahmencodierer bzw. Framingcodierer 32 ein zum Bestimmen und Anhängen eines kettenbasierten Framingcodes an jede Informationsbitkette von Informationsbitketten, die parallel über entsprechende parallele Kommunikationskanäle übertragen werden sollen. „Anhängen" soll bedeuten, dass es sowohl das Voranstellen als auch das Nachstellen umfassen soll, obwohl der Fachmann wissen wird, dass das Nachstellen bevorzugt werden kann, da das Voranstellen mehr Pufferspeicher notwendig machen kann.
Ein Scrambler 34 als Verschlüsseler ist dem kettenbasierten Framingcodierer 32 vorgeschaltet. Der Scrambler 34 kann erwünscht sein, um lange Ketten aus Nullwerten zu vermeiden, welche die Wiedergewinnung des Taktes behindern könnten, was dem Fachmann auf diesem Gebiet geläufig ist. Bei anderen Ausführungsformen kann der Scrambler 34 dem zeichenkettenbasierten Framingcodierer 32 nachgeschaltet sein. Solch ein optischer Scrambler kann ein sich selbst synchronisierender Scrambler sein, wie etwa ein X^43 Scrambler, was die Fachleute verstehen werden.
Ein M'stellig-in-N'stellig-Mapper oder -Wandler 36 ist wie dargestellt dem Scrambler 34 vorgeschaltet. Der Wandler 36 wandelt die eingehenden Mbits in N parallele Informationsbitketten für eine anschließende Übertragung über die parallelen Kommunikationskanäle um. Der M'stellig-in-N'stellig-Wandler 36 ist ein konventioneller und erfordert hier keine weitere Diskussion.
Indem nun wieder auf den kettenbasierten Framingcodierer 32 zurückgekommen wird, schließt dieser einen kettenbasierten Codegenerator 37 ein zum Erzeugen jedes kettenbasierten Framingcodes, der zumindest einige der Informationsbits in den entsprechenden Informationsbitketten als Basis hat. Ein Multiplexer (MUX) 38 hängt die kettenbasierten Codes an die jeweiligen Informationsbitketten an, was dem Fachmann geläufig ist. Ein Elektrisch-in-Medium-Wandler 41 ist zwischen den Ausgang des Multiplexers 38 und die Kommunikationskanäle geschaltet, welche durch die Drähte 25-29 gebildet werden. Bei diesem dargestellten Ausführungsbeispiel kann der elektrische Signale in ein Übertragungsmedium wandelnde Wandler 41 mit einer geeigneten elektrischen Treiberschaltung ausgestattet sein, was dem Fachmann auf diesem Gebiet geläufig ist. Bei anderen Ausführungsformen kann der Wandler 41 den Anschluss an andere Übertragungsmedien bilden.
Die zweite Vorrichtung 24 schließt vorzugsweise einen Entzerrer 45 zum Ausrichten empfangener paralleler Informationsbitketten ein, die auf den kettenbasierten Framingcodes beruhen. Die Framingcodes und ihre Verwendung zum Entzerren empfangener Informationsbitketten machen es möglich, dass die Informationsbits mit hohen Raten und/oder über relativ lange Distanzen übertragen werden können.
In einer bevorzugten Ausführung umfasst der kettenbasierte Codierer 32 einen zyklisch Redundanz prüfenden (CRC) Codierer zum Bestimmen und Anhängen von CRC-Codes an ensprechende Informationsbitfolgen. Somit kann der Entzerrer bzw. Ausrichter einen CRC-Framer zum Zusammenfassen bzw. Rahmen (framing) der Informationsbitketten aufweisen, die auf den CRC-Codes beruhen. Natürlich kann die zweite Vorrichtung 24 ebenfalls einen Fehlerermittlungs- und Fehlerkorrekturkreis 47 einschließen, der die CRC-Codes benutzt. Jeder CRC-Code kann einer von einem CRC-4 bis CRC-32 Code als Beispiel sein. Für eine Informationsbitkette von beispielsweise 1.024 Bits kann ein CRC-8 Code ausreichen, um ein schnelles und genaues Framebilden sicherzustellen.
Der kettenbasierte Code kann auch andere Bits zusätzlich zu solchen einschließen, die in spezifischer Weise auf den Informationsbitketten, wie z. B. den CRC-Codebits, beruhen. Einige Bits können als Zähl- oder Erkennungsbits zugeordnet und benutzt werden, wenn die erwartete Verzögerung oder Verzerrung größer war als ein einzelner Frame, was den Fachleuten verständlich ist. Natürlich könnten weitere bzw. andere Bits genau so für weitere Zwecke zugeordnet werden.
Ein besonderer Vorteil der CRC-Codierung ist, dass man eine einfache Hardwareimplementierung bei einer relativ kleinen Anzahl an Logikgattern erreichen kann, was dem Fachmann auf diesem Gebiet bekannt ist. CRC-Codes sind auch resistent gegen falsches Framing, während nur ein relativ geringer Overhead den Informationsbitketten zugefügt wird. Im Gegensatz hierzu würde ein starres Framing voraussichtlich zu einem beträchtlich falschen Framing für eine gleiche Anzahl Codebits führen. Wenn die Anzahl der fixierten Framingbits erhöht würde, um ein falsches Framing zu reduzieren, kann der Overhead beträchtlich sein. Ein noch weiterer Vorteil der CRC-Codes ist, dass sie auch zur Fehlerermittlung und -korrektur benutzt werden könnten, da sie auf konventionelle Weise verwendet werden. Dementsprechend kann die zweite Vorrichtung 24 optional den dargestellten Fehlerermittlungs- und Fehlerkorrekturkreis 47 einschließen, was hier nicht weiter diskutiert werden muss.
Der Entzerrer 45 kann einen Framer 50 für das Framing bzw. Zusammenfassen von Informationsbitfolgen aufweisen, die auf den entsprechenden kettenbasierten Framingcodes beruhen. Der dargestellte Entzerrer 45 der zweiten Vorrichtung 24 schließt auch einen Ausrichter 52 zum Ausrichten zusammengefasster Informationsbitketten relativ zueinander und basierend auf den zeichenkettenbasierten Framingcodes ein. Der Ausrichter 52 kann wiederum vorteilhaft zumindest eine first-in-first-out (FIFO)-Vorrichtung 53 umfassen, die an den Framer 50 angeschlossen ist, um zusammengefasste bzw. gerahmte Informationsbitketten zu Puffern, wie es bei der dargestellten Ausführungsform gezeigt ist. Der Ausrichter 52 enthält einen FIFO-Controller 55 zum Ausrichten zusammengefasster Informationsbitketten während zumindest einer Schreibphase und/oder Lesephase der zumindest einen FIFO-Vorrichtung und auf der Basis der kettenbasierten Framingcodes. Der Ausdruck „FIFO-Vorrichtung" wird hier so benutzt, dass er eine FIFO, ein Schieberegister und irgendeine andere Art geordnetes Speicherelement einschließen soll, was für die Fachleute verständlich ist.
Alle Informationsbitketten haben bei einigen Ausführungsformen eine gleiche Anzahl Bits, um die Systemimplementierung zu vereinfachen. Bei anderen Ausführungsformen könnten die Bitketten unterschiedliche Längen haben, was der Fachmann weiß.
Indem man sich nun dem Frontende der zweiten Vorrichtung 24 zuwendet, sieht man, dass ein Sampler bzw. Abtaster 56 dem Entzerrer 45 vorgeschaltet ist. Der Sampler 56 tastet die empfangenen Bitfolgen ab, die auf den taktenden Impulsen beruhen, was dem Fachmann allgemein bekannt ist. Idealerweise tastet der Sampler 56 die Bitfolge an einem Bitmittelpunkt. Das Taktsignal für den Sampler 56 kann von dem Taktempfänger 57 oder von dem rückgewonnenen Takt 58 kommen, wobei der Betrieb beider für den Fachmann allgemein verständlich ist.
Ein Wandler 61 zum Wandeln des Übertragungsmediums in ein elektrisches Signal ist zwischen den Sampler 56 und die Kommunikationskanäle geschaltet, wie sie durch die Drähte 25-29 geschaffen sind. Natürlich können auch andere Wandlertypen für unterschiedliche Übertragungsmedien benutzt werden.
Der Entzerrer 45 schließt auch einen Descrambler 46 zum Entschlüsseln der Informationsbitketten ein, um so die Taktrückgewinnung bei der zweiten Vorrichtung 24 zu erleichtern. Der Descrambler 46 ist wie dargestellt zwischen den Framer 50 und die FIFO-Vorrichtung 53 geschaltet. Bei anderen Ausführungsformen kann der Descrambler 46 der FIFO-Vorrichtung 53 nachgeschaltet sein, was den Fachleuten geläufig ist. Selbstverständlich könnten bei sonstigen Ausführungsformen der Descrambler 46 und der Scrambler 34 überhaupt nicht gebraucht werden.
Indem nun insbesondere mehr auf die 2-4 Bezug genommen wird, wird das erfindungsgemäße Entzerren bzw. Ausrichten anhand eines vereinfachten Beispiels beschrieben. Die Tabelle 62 in 2 zeigt die Ausrichtung von einigen der Informationsbits A-P und einigen der CRC-Bits C11-C42. Dieses ist die richtige Ausrichtung, die normalerweise am Ausgang der ersten Vorrichtung 22 oder bei einem relativ kurzen Abstand von diesen erzeugt würde, was der Fachmann auf diesem Gebiet weiß.
Wie es in der Tabelle 63 der 3 dargestellt ist, befindet sich die zweite Informationsbitkette von oben außer Ausrichtung mit den anderen Informationsbitfolgen. Dementsprechend wäre die Informationsbitfolge bzw. -kette, die ohne Entzerrung wiederhergestellt würde, A, Z, C, ... P. Mit anderen Worten wäre die Informationsbitkette falsch.
Wie es die Tabelle 64 der 4 zeigt, richtet das Entzerren nun erfindungsgemäß die Frames wieder aus, die sich aufgrund des Versatzes bzw. der Verzerrung verlagert haben können. Demgemäß wird am Ausgang die korrekte Informationsbitkette A, B, ... P hergestellt. Das Kommunikationssystem 20 und das zugehörige Entzerrungsverfahren, welche die kettenbasierten Framingcodes verwenden, entfernen den Versatz bzw. die Verzerrung und tragen dieser in vorteilhafter und effizienter Weise Rechnung. Dies erlaubt höhere Bitraten und/oder längere Übertragungsdistanzen. Die höheren Bitraten können eine Reduzierung der Anschlüssezahlen für die Kommunikation zwischen integrierten Schaltungschips ermöglichen. Da die Kosten für zusätzliche Anschlüsse bzw. Anschlussstifte und die Komplexität des Packaging relativ hoch sein können, lässt die vorliegende Erfindung auch preiswertere Kommunikations-ICs zu, die eine Gesamtkommunikationsrate haben, die dennoch relativ hoch ist, was dem Fachmann geläufig ist. Wie die Fachleute auf diesem Gebiet ebenfalls verstehen, können, obwohl nur eine Kommunikationsrichtung dargestellt ist, weitere Ausführungen des Kommunikationssystems 10 eine Schaltung einschließen, um eine umgekehrte Kommunikationsrichtung zu implementieren. Mit anderen Worten ist die vorliegende Erfindung auch einfach und genauso gut bei Kommunikationssystemen mit Vollduplex anwendbar. Außerdem können mehrere Empfangsvorrichtungen an eine oder mehr Sendevorrichtungen angeschlossen werden, was dem Fachmann ebenfalls erkennbar ist.
Mit besonderem Bezug auf die 5 werden nun einige zusätzliche Framing- oder Synchronisationskonzepte erläutert. In besonderer Weise hat der dargestellte Framing-Zustandsautomat 70 drei Zustände: Einen PRE-SYNC-Zustand 71, einen HUNT-Zustand 73 und einen SYNC-Zustand 72. Der Übergang zwischen den HUNT- und PRE-SYNC-Zuständen wird bestimmt auf der Basis eines korrekten oder falschen zeichenbasierten Framingcodes. Der Automat 70 schaltet um vom PRE-SYNC-Zustand 71 in den SYNC-Zustand 72, wenn X laufende bzw. aufeinanderfolgende korrekte Codes festgestellt werden. Das Aggregat 70 geht über von dem SYNC-Zustand 72 in den HUNT-Zustand 73, wenn Y laufend falsche Codes ermittelt werden. Der Framingzustandsautomat 70 ist Framingzustandsautomaten sehr ähnlich, die bei anderen bekannten Anwendungen zur Datensynchronisation benutzt werden, was dem Fachmann geläufig ist.
Das grundsätzliche kettenbasierte Framingcodieren und zugehörige Entzerrungskonzepte der vorliegenden Erfindung wurden anfangs erklärt mit Bezug auf parallele Kommunikationskanäle, die über Drähte 25-29 gebildet sind. Mit anderen Worten arbeitet das Kommunikationssystem 20 über ein drahtgebundenes Übertragungsmedium. Eine andere drahtgebundene Anwendung würde den Betrieb über einen Datenbus einschließen, wie beispielsweise ein PCI-Bus. Ein typischer PCI-Bus ist auf eine relativ niedrige Frequenz von etwa 60-70 MHz eingeschränkt. Dementsprechend werden für einen größeren Informationsdurchsatz breitere Busse benötigt. Das System überwindet diese Schwierigkeit und kann einem PCI-Bus erlauben, mit schnellerer Taktgeschwindigkeit zu arbeiten, und zwar ohne zusätzliche Busbreite. Andere drahtgebunde ne Übertragungsmedien schließen beispielsweise verdrillte Kupferpaare und Koaxialkabel ein, was die Fachleute auf diesem Gebiet wissen.
Indem nun zusätzlich auf die 6-8 Bezug genommen wird, werden nun mehrere alternative Ausführungsformen im Hinblick auf Übertragungsmedien beschrieben. Für das Kommunikationssystem 20' gemäß 6 wird das Kommunikationsmedium mit zwei optischen Fasern 75 gebildet. Die erste Vorrichtung 22' schließt den kettenbasierten Framingcodierer 32' ein und die zweite Vorrichtung 24' den Entzerrer 45'. Das Kommunikationssystem 20' kann auch weitere Komponenten haben, die in der 1 dargestellt und oben beschrieben sind.
Eine erste drahtlose Kommunikationssystemausführung 20'' wird mit besonderem Bezug auf die 7 erläutert. Bei dieser Ausführungsform bilden jeweils Funksender und Funkempfänger 76, 77 und Freiraum die Kommunikationskanäle über ein drahtloses Medium. Die anderen Komponenten sind gekennzeichnet mit Doppelstrichzeichen bzw. zwei Hochstrichen und sind mit den oben beschriebenen gleichartig.
8 zeigt ein zweites drahtloses Kommunikationssystem 20''', bei dem infrarote Sender und infrarote Detektoren 81, 82 jeweils die parallelen Kommunikationskanäle über einen Freiraum bilden, wie es für den Fachmann geläufig ist. Der Fachmann wird auch weitere speziellere Implementierungen und Anwendungen der hier beschriebenen allgemeinen Kommunikationssysteme 20, 20', 20'' und 20''' kennen.
Vorteilhafte Merkmale und Anwendungen der vorliegenden Erfindung werden nun mit weiterem Bezug auf die 9 und 10 beschrieben. Gemäß 9 ist die Erfindung im Besonderen auf ein Kommunikationssystem 120 mit einer ersten Vorrichtung 122, die eine Anzahl Wandler 141 zum Wandeln elektrischer Signale in Übertragungsmedium aufweist, und mit einer zweiten Vorrichtung 124 gerichtet, die eine Anzahl Wand ler 161 zum Wandeln eines Übertragungsmediums in elektrische Signale umfasst. Die Wandler 141 sind mit entsprechenden Wandlern 161 über zumindest ein Übertragungsmedium verbunden und bilden parallele Kommunikationskanäle zwischen den ersten und zweiten Vorrichtungen. Bei der dargestellten Ausführung wird das Übertragungsmedium durch eine Drahtleitung 125 gebildet.
Bei anderen Ausführungen werden drahtlose und optische Übertragungsmedien benutzt. Ein drahtloses Funkmedium ist schematisch durch die Antennen 113, 114 angedeutet, und ein infrarotes oder optisches Freiraummedium ist durch die Quelle 115 und Detektor 116 angegeben.
Die erste Vorrichtung 122 umfasst einen kettenbasierten Framingcodierer 132 zum Festlegen und Anhängen eines kettenbasierten Framingcodes an jede Informationsbitkette von Informationsbitketten, die parallel über entsprechende parallele Kommunikationskanäle übertragen werden sollen, wobei jeder Framingcode auf zumindest einigen der Informationsbits in der entsprechenden Informationsbitkette basiert, wie es oben in Bezug auf den kettenbasierten Framingcodierer 32 beschrieben wurde, der oben mit Bezug auf die 1 erläutert wurde. Der Codierer 132 kann einen zeichenkettenbasierten Codegenerator und einen Multiplexer umfassen, wie es ebenfalls im Zusammenhang mit der 1 vorher beschrieben wurde.
Die zweite Vorrichtung 124 hat einen Entzerrer 145 zum Ausrichten empfangener Imformationsbitketten, die auf den zeichenkettenbasierten Framingcodes beruhen. Der Entzerrer 145 kann die Komponenten und/oder Äquivalente einschließen, wie sie oben für den Empfänger 45 beschrieben wurden, der im Kommunikationssystem 20 der 1 gezeigt ist. Dementsprechend können langsamere Wandler 141, 161 im Kommunikationssystem 120 verwendet werden, und zwar bei beträcht lichen Kosteneinsparungen und bei dennoch erfolgender Bildung einer gewünschten und relativ hohen gesamten Rate für den Informationsdurchsatz. Die Merkmale zum Entzerren berücksichtigen jede Verzerrung bzw. jeden Versatz, die bzw. der auf den parallelen Kommunikationskanälen auftreten könnte.
Für längere Distanzen kann die erste Vorrichtung 122 weiterhin einen Multiplexer (MUX) 110 zum Multiplexen von Signalen von den mehreren Wandlern 141 entlang einem gemeinsamen Übertragungsmedium aufweisen, wie etwa das Drahtleitungsmedium 125. Bei diesen Ausführungsformen hat die zweite Vorrichtung 124 auch einen Demultiplexer (DEMUX) 112, der an seine Wandler 161 zum Wandeln des Übertragungsmedium in elektrische Signale angeschlossen ist, was den Fachleuten auf diesen Gebieten geläufig ist. Das Mediummultiplexen und -demultiplexen kann die Kosten für das gesamte Kommunikationssystem 120 bei relativ großen Distanzen zwischen den ersten und zweiten Vorrichtungen 122, 124 reduzieren, was dem Fachmann ebenfalls verständlich ist.
Für sonstige Ausführungen könnten der Multiplexer 110 und der Demultiplexer 112 nicht gebraucht werden. Der Fachmann wird leicht in der Lage sein, die Kostenverhältnisse bzw. einen Kostenkompromiss für die Ausstattung des Kommunikationssystems 120 entweder mit oder ohne die MUX/DEMUX zu ermitteln.
Eine besonders vorteilhafte Anwendung des Kompromisses der Wandlergeschwindigkeit gegen die Anzahl paralleler Kommunikationskanäle ergibt sich für optische Implementierungen, wie etwa solche gemäß dem synchronen optischen Netzwerk (SONET) und/oder gemäß synchroner digitaler Hierarchie (SDH)-Standards. Insbesondere das Wellenlängenmultiplexen (WDM) und das dichte Wellenlängenmultiplexen (DWDM) sind hoch entwickelt und erlauben eine relativ große Anzahl Kommunikationskanäle, die bei verschiedenen optischen Wellenlängen zu errichten sind, was für den Fachmann verständlich ist. Bei dem dargestellten Kommunikationssystem 120' kann eine größere Anzahl von mit niedrigerer Rate arbeitenden OC-X-Wandlern 141', 161' anstelle einer geringen Anzahl von schnellen Wandlern verwendet werden. Die Gesamtrate über die Faser 175 kann relativ hoch sein, d. h., das N-fache der OC-X-Rate betragen. Beispielsweise kann ein OC-192-Wandler das 100-fache der Kosten eines OC-48-Wandlers kosten. Demgemäß kann das Kommunikationssystem 120' weniger kosten als vergleichbare Übertragungssysteme, bei denen optische Wandler mit höherer Geschwindigkeit benutzt werden.
Die unterschiedlichen Wellenlängen, die durch Multiplexen auf die Faser 175 gebracht werden, wandern mit unterschiedlichen Geschwindigkeiten durch die Faser. In der Vergangenheit wurden diese verschiedenen Geschwindigkeiten gemessen, und es wurde ein erster Ausgleich als Offset zugefügt, um dem Versatz bzw. der Verzerrung Rechnung zu tragen. Leider können solche Lösungen Änderungen der Verzerrung nicht berücksichtigen, wie sie z. B. durch Faseralterung und/oder Temperaturwechsel verursacht werden können. Die Fachleute werden die Vorteile in Form von Effizienz und Einfachheit erkennen, die durch den zeichenkettenbasierten Framingcodierer 132' und den Entzerrer 145' sowie zugehörige Verfahren gemäß der Erfindung für das optische Kommunikationssystem 120' geschaffen werden.
Ein weiteres Kommunikationssystem 200 wird nun besonders im Zusammenhang mit den 11 und 12 beschrieben. Das dargestellte Kommunikationssystem 200 hat eine physikalische Schichtvorrichtung (PLD) 201 und eine logische Linkvorrichtung (LLD) 202, die daran angeschlossen ist. Die PLD 201 schließt ein PLD-Sendeinterface 203 ein, welches wiederum parallele PLD-Informationsausgänge 205-208 und wenigstens einen PLD-Steuerausgang 211 aufweist.
Die LLD 202 umfasst ein LLD-Empfangsinterface 204, welches wiederum parallele LLD-Informationseingänge 215-218 und zumindest einen LLD-Steuereingang 221 hat. Das Kommunikationssystem 200 schließt auch erste parallele Kommunikationskanäle 225 ein, welche die PLD-Informationsausgänge 205-208 mit den entsprechenden LLD-Informationseingängen 215-218 verbinden. Ein zweiter Kommunikationskanal 226 schließt den dargestellten einzelnen PLD-Steuerausgang 211 an den LLD-Steuereingang 221 an, so dass Steuersignale von der PLD zur LLD gesendet werden, und zwar band-extern von Informationssignalen. Dementsprechend wird die Steuergeschwindigkeit gesteigert, und die Effizienz des Informationsdurchsatzes wird nicht beeinträchtigt. Die Anzahl der ersten und zweiten Kommunikationskanäle 225 und 226 kann bei verschiedenen Ausführungsformen unterschiedlich sein, was für den Fachmann verständlich ist.
Das LLD-Empfangsinterface 204 enthält weiterhin wie dargestellt einen LLD-Statusausgang 222, und das PLD-Sendeinterface 203 schließt einen PLD-Statuseingang 212 ein. Ein dritter Kommunikationskanal 227 verbindet somit den LLD-Statusausgang 222 mit dem PLD-Statuseingang 212.
Die PLD 201 schließt auch ein PLD-Empfangsinterface 230 ein, das parallele PLD-Informationseingänge 231-234 und einen PLD-Steuereingang 235 einschließt. Die LLD 202 umfasst außerdem ein LLD-Sendeinterface 240, welches parallele LLD-Informationsausgänge 241-244 und einen LLD-Steuerausgang 245 hat. Bei der dargestellten Ausführungsform verbinden vierte parallele Kommunikationskanäle 250 die LLD-Informationsausgänge 241-244 mit entsprechenden PLD-Informationseingängen 231-234. Zusätzlich verbindet ein fünfter Kommunikationskanal 251 den LLD-Steuerausgang 245 mit dem PLD-Steuereingang 235.
Das PLD-Empfangsinterface 230 kann weiterhin einen PLD-Statusausgang 236 einschließen, das LLD-Sendeinterface 240 kann zusätzlich einen LLD-Statuseingang 246 haben, und das Kommunikationssystem 200 kann auch einen sechsten Kommunikationskanal 252 einschließen, der den PLD-Statusausgang 236 mit dem LLD-Statuseingang 246 verbindet. Gemäß diesem Aspekt des Systems können die PLD 201 und die LLD 202 in einer Gleichtaktkonfiguration (PUSH-PUSH) betrieben werden.
Die Gleichtaktkonfiguration überwindet eine Anzahl von Schwierigkeiten konventioneller Gegentaktkonfigurationen (PUSH-PULL). Die PLD 201 hat üblicherweise einen chipintegrierten Speicher 260, der relativ teuer ist. Obwohl die LLD 202 üblicherweise mehr Speicher erfordert, ist der Speicher 261 weniger kostspielig, da er normalerweise chipextern bereitgestellt wird, was für die Fachleute auf diesem Gebiet verständlich ist. Die Gleichtakt- bzw. PUSH-PUSH-Konfiguration lockert die Forderung nach einem relativ kostspieligen chipinternen Speicher 260 für die PLD 201, da die LLD 202 die PLD 201 nicht drosselt.
Ein anderes vorteilhaftes Merkmal ist, dass die Interfaces 203, 204, 230 und 240 symmetrisch gemacht werden können. Mit anderen Worten können das PLD-Sendeinterface 203 und das LLD-Sendeinterface 240 im Wesentlichen identisch sein, und das PLD-Empfangsinterface 230 und das LLD-Empfangsinterface 204 können ebenfalls im Wesentlichen identisch sein, um hierdurch symmetrische Interfaces zu bilden. Symmetrische Interfaces können die Ausgestaltung und Herstellung vereinfachen und bieten weitere Vorteile, einschließlich Prüfschleifenfähigkeiten, wie es mit dem punktierten Prüfschleifenpfad 263 angedeutet ist, der gemäß Darstellung zwischen dem PLD-Sendeinterface 203 und dem PLD-Empfangsinterface 230 verläuft, wie es für den Fachmann auf diesem Gebiet verständlich ist.
Die Symmetrie erlaubt es auch, dass die LLD 202 in zwei getrennten integrierten Schaltungspaketen ausgestaltet wird, die funktionell getrennt sind, wie es mit der gestrichelten horizontalen Linie 264 angedeutet ist. Da die Anzahl der Anschlüsse bzw. Anschlusspins relativ groß sein und einen beachtenswerten Anteil der Kosten ausmachen kann, bilden die Symmetrie und die Fähigkeit zur Bildung von zwei getrennten ICs einen signifikanten Vorteil der vorliegenden Erfindung.
Die LLD 202 kann beispielsweise eine asynchrone Transfermodus (ATM)-Vorrichtung umfassen, was der Fachmann verstehen wird. Außerdem kann die PLD eine Vorrichtung mit synchronem optischen Netzwerk (SONET) oder eine synchrone digitale Hierarchie (SDH)-Vorrichtung sein, was dem Fachmann ebenfalls verständlich ist. Die LLD 202 kann auch eine SDL- oder HDLC-Vorrichtung sein, was dem Fachmann auch geläufig ist.
Ein noch weiterer Aspekt des Kommunikationssystems 200 ist, dass der Pincount der PLD 201 und LLD 202 tragbar gehalten werden kann, indem schnellere parallele Kommunikationskanäle verwendet werden und dennoch der Verzerrung Rechnung getragen wird. Insbesondere kann, wie es besonders mit Bezug auf die 11 gezeigt ist, das PLD-Sendeinterface 203 einen zeichenkettenbasierten Framingcodierer 32'''' zum Bestimmen und Anhängen eines kettenbasierten Framingcodes an jede Informationsbitkette von Informationsbitketten haben, die parallel über entsprechende erste parallele Kommunikationskanäle übertragen werden sollen, wobei jeder kettenbasierte Framingcode auf zumindest einigen der Informationsbits in der betreffenden Informationsbitkette beruht. Außerdem kann das LLD-Empfangsinterface 204 auch einen Entzerrer 45'''' zum Ausrichten empfangener paralleler Informationsbitfolgen auf der Grundlage von kettenbasierten Framingcodes umfassen.
Diese Framingcodes können beispielsweise CRC-Codes sein. Der dargestellte und auf Zeichenketten basierende Codierer 32'''' schließt einen zeichenkettenbasierten Codegenerator 37'''' und einen Multiplexer 38'''' ein, wie oben beschrieben wurde. Der Scrambler kann zugefügt werden, er ist aber in der dargestellten Ausführung nicht gezeigt. Ein M'stellig-in-N'stellig Wandler 36'''' ist dem Framingcodierer 32'''' vorgeschaltet.
Der Entzerrer 45'''' umfasst einen Framer 50'''' zum Framing bzw. Rahmen von Informationsbitketten, die entsprechende zeichenkettenbasierte Framingcodes als Basis haben, und einen Ausrichter 52'''' zum Ausrichten gerahmter Informationsbitketten relativ zueinander und beruhend auf den kettenbasierten Framingcodes. Der Ausrichter 52'''' hat zumindest eine first-in-first-out (FIFO)-Vorrichtung 53'''', die mit dem Framer zum Puffern von gerahmten bzw. zusammengefassten Informationsbitketten verbunden ist; und einen FIFO-Controller 55'''' zum Ausrichten gerahmter Informationsbitketten bei zumindest einer von beiden Phasen, nämlich einer Lese- und einer Schreibphase, der zumindest einen FIFO-Vorrichtung und auf der Basis der zeichenkettenbasierten Framingcodes. Ein besonderes Beispiel für einen effizienten Framingalgorithmus wird im nächsten Abschnitt dieser Beschreibung gegeben.
Das Codieren und Entzerren können auch in umgekehrter Richtung bei Informations- und Kontrollsignalen von der PLD zur LID gemacht werden. Bei einigen Ausführungen können die parallelen Kommunikationskanäle wie bei der dargestellten Ausführung über elektrische Leiter gebildet werden. Natürlich können auch andere Übertragungsmedien benutzt werden.
I. Interfacebeispiel
Nachdem schon die allgemeinen Komponenten, Konzepte, Merkmale und Vorteile der Erfindung beschrieben wurden, schließt die Beschreibung jetzt ein besonderes Beispiel eines Interface ein, welches mit PNG-Interface bezeichnet wird. Selbstverständlich ist dieses Beispiel dazu gedacht, die Erfindung weiter anhand eines Beispiels zu beschreiben und sollte nicht als Einschränkung der Erfindung interpretiert werden.
Das PNG ist ein Interface, welches den Transport von Daten von einer Vorrichtung zur anderen erlaubt, und zwar mit sehr hohen Datenraten und mit einer minimalen Anzahl von Anschlüssen bzw. Pins. Das PNG ist symmetrisch und arbeitet im Gleichtakt (PUSH-PUSH) und kann bei OC-48-Raten erweiterbar bis OC-192 und darüber hinaus benutzt werden. Außerdem ist das PNG ausgelegt, um sowohl ATM-Zeilen als auch Pakete gleichzeitig zu transportieren.
Wie es in 11 gezeigt ist, kann man sehen, dass die PNG drei Arten von Signalen einschließt: Daten, Steuerung bzw. Kontrolle und Status. Die Steuerung wird in gleicher Richtung wie Daten gesendet und Status wird in entgegengesetzter Richtung gesendet. Es gibt somit d + c + s Bits, die ein Interface pro Richtung umfassen (beachte, dass im Gegensatz zu Utopia oder Utopia-ähnlichen Interfaces das PNG symmetrisch ist und im Gleichtakt arbeitet anstatt im Gegentakt (PUSH/PULL)). Die Tabelle I zeigt repräsentative oder vorgeschlagene Werte für d, c und s für verschiedene Bitraten. Tabelle 1: Vorgeschlagene Bitbreiten und Bitraten

OC-12 OC-48 OC-192

d 4 @ 155 MB/s 4 @ 622 MB/s 8 @ 1244 MB/s

c 1 @ 155 MB/s 1 @ 622 MB/s 2 @ 1244 MB/s

s 1 @ 155 MB/s 1 @ 622 MB/s 2 @ 1244 MB/s
Bei 622 MB/s und darüber kann die Steuerung bzw. Prüfung der Verzerrung schwierig sein. Um eine Ausrichtung zwischen Bits sicherzustellen und ein Framing zu erreichen, hat jedes Bit seine eigene Framingstruktur: Für jede gesendeten n Informationsbits wird eine CRC angehängt. Die n Informationsbits zusammen mit der CRC können als ein Informationsframe bezeichnet werden. Die vorgeschlagene Größe für n ist 1024 Bits, und die vorgeschlagene CRC ist eine CRC-8 des Polynoms x^8 + x^2 + x + 1. Jedoch können diese Größe und CRC variiert werden, was von einer Analyse zur Bestimmung maximal wahrscheinlicher Erfassungszeiten abhängt. Andere vorgeschlagene Größen sind 512 Bits mit einer CRC-4 oder 2048 Bits mit einer CRC-32. Die CRC-4 erfordert weniger Hardware, sie kann aber eine beträchtliche Erfassungszeit wegen hoher Wahrscheinlichkeiten eines falschen Framings erfordern. Die CRC-32 macht mehr Framingschaltung notwendig.
Zusätzlich zur angehängten CRC werden die Daten auch verschlüsselt, indem ein framesynchroner Scrambler mit einer Sequenzlänge 127 des Polynoms x^7 + x^6 + 1 benutzt wird. Der Scrambler soll auf 7'b111_1111 beim signifikantesten Bit des Bytes zurückgestellt werden, welches der CRC-Einfügung folgt. Zu beachten ist, dass das Verschlüsseln der Informationen durchgeführt wird, um eine gleichförmige Verteilung von 0'en und 1'en sicherzustellen, um ein CDR zu ermöglichen.
Es wird vorgeschlagen, dass ein Framing-Zustandsautomat ähnlich wie bei der HEC-Darstellung angewendet wird, was für einen Fachmann verständlich ist. Der Framing-Zustandsautomat 70 ist in 5 gezeigt und wurde bereits beschrieben.
Nachdem der Frame gefunden ist, ist der Empfänger dafür verantwortlich, die Information über mehrere Bits auszurichten. Im Falle der OC-48 würde der Empfänger ein Framing bzw. eine Ausrichtung durchführen bei den 4 d Bits und bei dem 1 c Bit, und nachdem der Frame von allen fünf Bits erlangt wurde, können die Daten- und Steuer- bzw. Kontrollsignale korrekt gewonnen werden. Um die Erfassungszeit zu erhöhen, können Falsch-Positiv-Übereinstimmungen bei der CRC ignoriert werden, wenn der Rahmen auf alle fünf Bits nicht innerhalb einer begrenzten Zeitspanne (plus oder minus einiger weniger Bits, was von dem erlaubten Versatz zwischen den Bits abhängt) gefunden wird.
Im Falle einer OC-48 mit 4 Datenbits und 1 Steuer- bzw. Prüfbit im Betrieb mit 622 MB/s, würden die Daten und Steuerbits ausgelesen wie in 13 gezeigt, was eine Verknüpfung von 32 Bits für jeweils 8 Steuerbits bildet. Dieses Binning würde natürlich durchgeführt, nachdem das Informationsframing stattgefunden hat.
Nachdem das Binning der Steuerung bzw. Kontrolle und Daten stattgefunden hat, wird die Prüf- bzw. Kontrollinformation benutzt, um den Status der zugehörigen Daten zu bestimmen. Diese Information schließt ein Port-ID (PID), Gruppen-ID (GID), Start und Paket (oder Zeile) und Ende des Pakets (oder der Zeile), welches Byte das Ende des Paketes ist. Diese Information ist unten in Tabelle 2 zu sehen. Tabelle 2: Prüf- und Datenfelder

8 32

CONT PID DATEN

CONT GID STATUS DATEN

Das erste Bit des Steuer- bzw. Prüffeldes zeigt an, ob das Prüfoktett (und sein zugehöriges Datenfeld) eine Fortsetzung (d. h. ein Teil) des vorherigen Prüfoktetts ist. Wenn CONT 0 ist, dann ist dieses das erste Oktett einer neuen Übertragung. Die Port-ID (PID) ist 7 Bits breit und wird benutzt, um den Port zu identifizieren, dem die Daten zugeordnet sind. Dies ergibt bis zu 128 Ports. Wenn mehr Ports erforderlich sind, wird das Gruppen-ID (GID)-Feld benutzt, welches 3 Bits hat, um den Bereich an Ports auszudehnen auf 1024 (2^10). Das STATUS-Feld wird verwendet, um den Rest der Prüf- bzw. Steuerinformation zu übermitteln. Das Codieren des Statusfeldes ist in der Tabelle 3 dargestellt. Tabelle 3: Codierungen des STATUS

0000	NULL	0100	reserviert	1000	EOP bei vorher A	1100	EOP bei A
0001	SOP	0101	reserviert	1001	EOP bei vorher B	1101	EOP bei B
0010	CONT	0110	reserviert	1010	EOP bei vorher C	1110	EOP bei C
0011	ABORT	0111	reserviert	1011	EOP bei vorher D	1111	EOP bei D

Weil die Menge an Prüf- bzw. Steuerinformation, die für jeden Kanal gesendet werden muss, nicht in einem 8-Bit-Oktett enthalten sein kann, müssen mindestens zwei 8-Bit-Oktetts gesendet werden, bevor ein Portkontextwechsel durchgeführt werden kann. Jedoch kann hiernach ein Kontextwechsel auf der nächsten 4-Byte-Grenze ausgeführt werden (vorausgesetzt, dass das Interface zu 100% für mehrere der 4-Byte-Pakete effizient ist, solange wie das Paket 8 Bytes oder mehr hat). Man beachte, dass jede Paketgröße von einem Byte an auffährts gesendet werden kann, wobei weniger als 8 Bytes die Effizienz der Verbindung bzw. des Links reduziert.
Unten in der Tabelle 4 ist ein Beispiel für das Senden von Null Daten gefolgt von einem 32-Byte-Paket dargestellt.
Tabelle 4: Beispiel mit Null Daten gefolgt von einem 32-Byte-Paket
Man beachte, dass mit PID und GID die Anzahl der Kanäle, die beim PNG unterstützt werden können, 1024 ist. Diese könnte falls notwendig auf 2048 ausgeweitet werden, indem die Statusgröße auf 3 Bits reduziert und die GID auf 4 Bits erhöht wird. Jedoch müsste dann das Datenfeld verwendet werden, um Informationen auf Paketen zu übermitteln, die 1-4 Bytes groß sind.
Das Statusfeld wird in entgegengesetzter Richtung der Daten und Prüf- bzw. Steuersignale gesendet und wird benutzt, um eine Ablaufsteuerung auf einer Pro-Kanal-Basis zu bilden. Das Statusfeld wird verschlüsselt und mit einer CRC in gleicher Weise geprüft wie die Steuerung und Daten. Sobald die Statusinformation gewonnen wurde, wird sie entsprechend dem Format interpretiert, das unten in Tabelle 5 gezeigt ist. Tabelle 5: Statusinformationsformat

7 3 2 4

PID GID R FSTATUS
Wie bei dem Steuer- bzw. Prüffeld repräsentiert PID die Port-ID und GID die Gruppen-ID, und diese kombinierten Bits können benutzt werden, um den Status auf bis zu 1024 Ports zu bilden. R ist reserviert, und FSTATUS wird verwendet, um den Status der FIFO zu übermitteln, die dem Port zugeordnet ist. Das R-Feld könnte verwendet werden, um erforderlichenfalls entweder die GID oder den FSTATUS zu steigern.

Die Coderierung des FSTATUS ist unten in der Tabelle 6 dargestellt. Tabelle 6: Codierungen des FSTATUS

0000	Fifo Leer	0100	.....	1000	........	1100	.......... ..
0001	.	0101	.....	1001	.........	1101	.......... ...
0010	.	0110	......	1010	..........	1110	.......... ....
0011	...	0111	.......	1011	...........	1111	Fifo Voll

Wenn nur ein Bitstatus erforderlich ist, kann der MSB-Bit des FSTATUS benutzt werden. Die empfangende Seite (definiert als die Seite, die Daten- und Steuersignale außer beim Sendezustand empfängt) ist verantwortlich für die Ermittlung des Status ihrer FIFOs und befördert die Information zur sendenden Seite (definiert als die Seite, die Daten- und Steuer- bzw. Prüfsignale nur beim Sendezustand) befördert. Einen 1-Bit-FIFO-STATUS kann man sich vorstellen als ähnlich dem TxClav in Utopiainterfaces.
Die Sendeseite ist gefordert, den Zustand jeder FIFO auf der Empfangsseite aufrechtzuerhalten. Dieser Status wird kontinuierlich immer dann aktualisiert, wenn sich ein FIFO-Status am Empfänger ändert, und beim Fehlen jeder solcher Information zum Befördern läuft der Empfänger rund durch alle aktiven FIFOs, um sicherzustellen, dass die Sendeseite kontinuierlich synchronisiert ist. Für den Fall einer traditionellen PHY-Vorrichtung als der Sender ist ein Status nicht gefordert. Die Statusinformation als solche kann durch die PHY als ein Sender ignoriert werden.
Ein logisches Blockschaltbild des PNG-Interface ist in 1 dargestellt und bedarf keiner weiteren Beschreibung.
II. Ausrichtalgorithmus als Beispiel
Nachdem die allgemeinen Komponenten, Konzepte, Merkmale und Vorteile der vorliegenden Erfindung und ein Beispiel für ein Interface beschrieben wurden, beinhaltet diese Beschreibung nun ein spezifisches Beispiel für einen Algorithmus zum Entzerren bzw. Ausrichten. Der Ausrichtalgorithmus ist dazu gedacht, die Erfindung weiterhin durch Beispiele zu beschreiben und sollte nicht als Einschränkung der Erfindung ausgelegt werden.
Wenn mehr Bandbreite in einem Netzwerk gebraucht wird, wünschen die Kunden die Fähigkeit zum Zufügen von Bandbreite zwischen zwei Punkten auf einer Anforderungsbasis. In einem SONET/SDH-Netzwerk wird diese Bandbreite normalerweise bereitgestellt durch Senden des nächstgrößeren Verknüpfungslevels zu dem Punkt, der die Bandbreite benötigt. Diese Netzwerke haben größere Einschränkungen auf das Zeitfenster, welches das neue Verknüpfungssignal besetzen kann. Erfindungsgemäß kann Bandbreite zugeordnet/freigegeben werden bei dem STS-1/VC-4-Level für jeweils SONET/SDH-Signale, und zwar ohne Einschränkung für das benutzte STS-1/VC-4-Signal. Am Empfangsende muss es einen Mechanismus geben, um diese zertrennten Ströme in einen Strom auszurichten ohne externen Eingriff (Software) und bei minimaler Hardware (Anzahl von Gattern). Dieses Beispiel behandelt den Softwareeingriff und das Gatteranzahlproblem durch Implementieren eines komplett hardwarebasierten Ausrichtalgorithmus.
Der SONET-SDH SPE-Entzerrungsalgorithmus erlaubt die dynamische Ausrichtung mehrfacher STS-1/VC-4-Signale innerhalb einer benutzerdefinierten Gruppe. Demgemäß können Signale von der benutzerdefinierten Gruppe dynamisch zugefügt oder fallengelassen werden, ohne Fehler in das Ausgangssignal einzuführen.
Wie unter Hinweis auf 14 verständlich wird, berücksichtigt der Entzerrungsalgorithmus 279 Merkmale eines SONET-SDH-Frame, die einen einfachen Algorithmus zum Ausrichten der SPEs von unterschiedlichen STS-1/VC-4-Signalen erlauben. Der Algorithmus 279 schließt vier grundsätzliche Komponenten ein: Einen Logikblock 280 zur Eingangssteuerung bzw. -prüfung, einen Logikblock 281 zur Schreibsteuerung, einen Elementenblock 285 zur Datenspeicherung und einen Logikblock 286 zur Lesesteuerung.
Der Logikblock 280 enthält die bereitgestellte Information, die zur Bestimmung gebraucht wird, welche STS-1/VC-4-Signale zusammen gruppiert sind, um eine virtuelle Gruppe zu bilden. Diese Information wird auch von anderen Steuerblöcken für Entzerrungszwecke benutzt.
Der Logikblock 282 enthält die Logik für die Schreibadressenerzeugung und die Logik für die Berechnung der Minimumschreibadresse und der Maximumschreibadresse für jede virtuelle Gruppe. Eine virtuelle Gruppe enthält von zwei (2) bis achtundvierzig (48) STS-1-Signale oder zwei (2) bis sechzehn (16) VC-4-Signale. Die Schreibadresse wird auf den J11-Marker synchronisiert. Dies stellt sicher, dass der J1-POH-Byte immer in die gleiche Stelle im Datenspeicher geschrieben wird. Die Schreibadresse schreibt immer 783 (STS-1) oder 783 *3 (VC-4) Bytes zwischen J1 Markern. Dies ist unabhängig von Inkrement- oder Dekrementoperationen, die den eingehenden Zeigerwerten passiert sind, als das Signal durch die Zeigerprozessorelemente in dem Netzwerk gelaufen ist. Gleichzeitig werden während jeder Reihe die Maximal- und Minimalschreibadressen für alle virtuellen Gruppen berechnet. Diese Information wird von der Lesesteuerlogik 286 bei der Feststellung benutzt, ob eine Inkrement- oder Dekrementoperation gebraucht wird. Dies stellt sicher, dass alle Signale innerhalb der VC-Gruppe ausgerichtet bleiben innerhalb der Grenzen der FIFO-Tiefe.
Der Datenspeicherelementblock 285 hat ausreichend RAM, um eine Datenreihe für jedes eingehende STS-1- oder VC-4-Signal zu Puffern.
Der Logikblock 286 zur Lesesteuerung stellt sicher, dass der Lesezeiger sich bewegt/hält, da sich das Phasenverhältnis zwischen den eingehenden Signalen aufgrund der Zeigerinkremente und -dekremente ändert. Eine Auswertung wird einmal pro Reihe zwecks Feststellung gemacht, ob eine Inkrementoperation (Leseadresse wird während der SPE-Zeit angehalten) oder eine Dekrementoperation (Leseadressenlauf während der TOH-Zeit) erforderlich ist. Der Lesezeiger bzw. Lesepointer zählt nur während der SPE-Zeit, ausgenommen wenn eine Dekrementoperation ausgeführt wird. Wenn alle ankommenden Signale der virtuellen Gruppe die gleiche J1-Byte-Position haben, werden die Lese- und Schreibzeiger um die Hälfte der Speichertiefe versetzt, und die Minimum-/Maximumwerte werden nach dem Ausricht- bzw. Entzerrungsprozess gleich sein.
Kurz gefasst, ermöglicht der Entzerrungsalgorithmus jede Anzahl von Signalen, eine virtuelle Gruppe aufzubauen und diese Signale ausgerichtet zu halten, solange wie das eingehende Signal eine gleich blei bende Anzahl von Bytes zwischen Markern hat und der relative Versatz zwischen den Markern nicht größer ist als die FIFO-Tiefe. Die obige Beschreibung gilt speziell für SONET/SDH-Signale, aber diese Erfindung kann für alle Arten von Signalen verwendet werden, die ausgerichtet werden müssen.
Der hauptsächliche Vorteil dieser Lösung ist die Einfachheit des Ausrichtalgorithmus, der die Standardcharakteristiken einer SONET/SDH-Framestruktur und das Bewegungsverhalten des Zeigers berücksichtigt. Die eingehenden Signale, die eine virtuelle Gruppe bilden, werden automatisch durch den Schreibalgorithmus ausgerichtet, und der Lesealgorithmus stellt sicher, dass der Ausgang fehlerfrei ist, da die eingehenden Signale in Bezug zueinander die Phase ändern. Diese Erfindung kann verwendet werden in einem Ausricht-FIFO-Schaltkreis, um virtuell verknöpfte Signale in einem SONET/SDH-Netzwerk auszurichten oder in einem Paketnetzwerk ein Ausrichten bzw. Entzerren mit hoher Geschwindigkeit durchzuführen.

Claims

Kommunikationssystem (120), gekennzeichnet durch: eine erste Vorrichtung (122), die mehrere Wandler (141) zum Wandeln von elektrischen Signalen in ein Übertragungsmedium umfasst; eine zweite Vorrichtung (124), die mehrere Wandler (161) zum Wandeln von einem Übertragungsmedium in elektrische Signale umfasst, die mit entsprechenden Wandlern zum Wandeln von elektrischen Signalen in ein Übertragungsmedium über mindestens ein Übertragungsmedium (125) zu verbinden sind und die parallele Kommunikationskanäle zwischen der ersten und der zweiten Vorrichtung bilden; wobei die erste Vorrichtung des Weiteren einen zeichenkettenbasierten Rahmencodierer (framing coder) (132) zum Bestimmen und Anhängen eines zeichenkettenbasierten Rahmencodes (framing code) an jede Informationszeichenkette von Informationszeichenketten aufweist, die parallel über entsprechende parallele Kommunikationskanäle übertragen werden sollen, wobei jeder zeichenkettenbasierte Rahmencode auf zumindest einigen der Informationszeichen in der entsprechenden Informationszeichenkette basiert; und wobei die zweite Vorrichtung einen Begradiger (deskewer) (145) zum Ausrichten von empfangenen Informationszeichenketten auf der Basis der zeichenkettenbasierten Rahmencodes umfasst.
Kommunikationssystem nach Anspruch 1, bei dem die Wandler zum Wandeln von elektrischen Signalen in ein Übertragungsmedium und die Wandler zum Wandeln von einem Übertragungsmedium in elektrische Signale für mindestens ein drahtgebundenes Übertragungsmedium vorgesehen sind.
Kommunikationssystem nach Anspruch 1, bei dem die Wandler zum Wandeln von elektrischen Signalen in ein Übertragungsmedium und die Wandler zum Wandeln von einem Übertragungsmedium in elektrische Signale für mindestens ein drahtloses Übertragungsmedium vorgesehen sind.
Kommunikationssystem nach Anspruch 1, bei dem die Wandler zum Wandeln von elektrischen Signalen in ein Übertragungsmedium und die Wandler zum Wandeln von einem Übertragungsmedium in elektrische Signale für mindestens ein optisches Übertragungsmedium vorgesehen sind.
Kommunikationssystem nach Anspruch 1, bei dem die erste Vorrichtung des Weiteren einen Multiplexer (110) zum Multiplexen von Signalen von den mehreren Wandlern zum Wandeln von elektrischen Signalen in ein Übertragungsmedium entlang eines gemeinsamen Übertragungsmediums umfasst; und wobei die zweite Vorrichtung des Weiteren einen Demultiplexer (112) umfasst, der mit den Wandlern zum Wandeln von einem Übertragungsmedium in elektrische Signale verbunden ist.
Kommunikationssystem nach Anspruch 1, bei dem jedes Informationszeichen ein Binärbit umfasst; und wobei der zeichenkettenbasierte Codierer einen Codierer zur zyklischen Redundanzprüfung (CRC) zum Bestimmen und Anhängen von CRC-Codes an entsprechende Informationsbitfolgen umfasst.
Kommunikationssystem nach Anspruch 6, bei dem der Begradiger einen CRC-Framer (50) zum Bilden der Informationsbitfolgen auf der Basis der CRC-Codes umfasst.
Kommunikationssystem nach Anspruch 1, bei dem der Begradiger Folgendes umfasst: einen Framer (50) zum Bilden von Informationszeichenketten auf der Basis der entsprechenden zeichenkettenbasierten Rahmencodes; und einen Ausrichter (52) zum Ausrichten gebildeter Informationszeichenketten relativ zueinander und auf der Basis der zeichenkettenbasierten Rahmencodes.
Kommunikationssystem nach Anspruch 8, bei dem jedes Informationszeichen ein Binarbit umfasst; und wobei der Ausrichter Folgendes umfasst: mindestens eine FIFO (first-in-first-out)-Vorrichtung (53), die mit dem Framer zum Puffern gebildeter Informationsbitfolgen verbunden ist; und einen FIFO-Controller (55) zum Ausrichten gebildeter Informationsbitfolgen während einer Schreib- und/oder einer Lesephase der zumindest einen FIFO-Vorrichtung und auf der Basis der zeichenkettenbasierten Rahmencodes.
Kommunikationssystem nach Anspruch 1, bei dem jede der Informationszeichenketten eine gleiche Anzahl von Zeichen aufweist.
Kommunikationssystem nach Anspruch 1, bei dem die erste Vorrichtung einen Verschlüssler (34) zum Verschlüsseln der Informationsbitfolgen umfasst; und wobei der Begradiger einen Entschlüssler (46) zum Entschlüsseln von empfangenen Informationszeichenketten umfasst.
Empfangsvorrichtung (124) für Informationsbitfolgen, die über mindestens ein Übertragungsmedium (125) in parallelen Kommunikationskanälen übertragen werden, und wobei vor der Übertragung über die parallelen Kommunikationskanäle zeichenkettenbasierte Rahmencodes, die Codes zur zyklischen Redundanzprüfung (CRC) umfassen, an die Informationszeichenketten angehängt werden, wobei jeder CRC-Code auf zumindest einigen der Informationszeichen in der entsprechenden Informationszeichenkette basiert, wobei jedes Informationszeichen ein Binärbit umfasst, wobei die Empfangsvorrichtung Folgendes umfasst: mehrere Wandler (161) zum Wandeln von einem Übertragungsmedium in elektrische Signale, die mit dem zumindest einen Übertragungsmedium zu verbinden sind; einen CRC-Framer (50), der mit den Wandlern zum Wandeln von einem Übertragungsmedium in elektrische Signale zum Bilden von Informationszeichenketten auf der Basis der CRC-Codes verbunden ist; und einen Ausrichter (52) zum Ausrichten von gebildeten Informationszeichenketten relativ zueinander und auf der Basis der zeichenkettenbasierten Rahmencodes.
Empfangsvorrichtung nach Anspruch 12, bei der die Wandler zum Wandeln von einem Übertragungsmedium in elektrische Signale für mindestens ein drahtgebundenes, ein drahtloses oder ein optisches Übertragungsmedium gedacht sind.
Empfangsvorrichtung nach Anspruch 12 oder 13, die des Weiteren einen Demultiplexer (112) umfasst, der mit den Wandlern zum Wandeln von einem Übertragungsmedium in elektrische Signale verbunden ist.
Empfangsvorrichtung nach Anspruch 12, 13 oder 14, bei der jedes Informationszeichen ein Binärbit umfasst; und wobei der Ausrichter Folgendes umfasst: mindestens eine FIFO (first-in-first-out)-Vorrichtung (53), die mit dem Framer zum Puffern gebildeter Informationsbitfolgen verbunden ist; und einen FIFO-Controller (55) zum Ausrichten gebildeter Informationsbitfolgen während zumindest einer Schreib- und/oder einer Lesephase der zumindest einen FIFO-Vorrichtung und auf der Basis der zeichenkettenbasierten Rahmencodes.
Empfangsvorrichtung nach einem der Ansprüche 12 bis 15, bei der jede der Informationszeichenketten eine gleiche Anzahl von Zeichen aufweist.
Empfangsvorrichtung nach einem der Ansprüche 12 bis 16, die des Weiteren einen Entschlüssler (46) zum Entschlüsseln von empfangenen Informationszeichenketten umfasst.
Verfahren zum Kommunizieren von einer ersten Vorrichtung (122) zu einer zweiten Vorrichtung (124), das folgende Schritte umfasst: Bilden paralleler Kommunikationskanäle zwischen der ersten und der zweiten Vorrichtung durch Betreiben mehrerer Wandler (141) zum Wandeln von elektrischen Signalen in ein Übertragungsmedium der ersten Vorrichtung, die mit mindestens einem Übertragungsmedium (125) verbunden sind, sowie durch Betreiben mehrerer Wandler (161) zum Wandeln von einem Übertragungsmedium in elektrische Signale an der zweiten Vorrichtung, die mit dem zumindest einen Übertragungsmedium verbunden sind; Bestimmen und Anhängen eines zeichenkettenbasierten Rahmencodes an jede Informationszeichenkette von Informationszeichenketten an der ersten Vorrichtung zur parallelen Übertragung über entsprechende parallele Kommunikationskanäle, wobei jeder zeichenkettenbasierte Rahmencode auf zumindest einigen der Informationszeichen in der entsprechenden Informationszeichenkette basiert; und Begradigen empfangener Informationszeichenketten an der zweiten Vorrichtung durch Ausrichten empfangener Informationszeichenketten auf der Basis der zeichenkettenbasierten Rahmencodes.
Verfahren nach Anspruch 18, bei dem die Wandler zum Wandeln von elektrischen Signalen in ein Übertragungsmedium und die Wandler zum Wandeln von einem Übertragungsmedium in elektrische Signale für mindestens ein drahtgebundenes, ein drahtloses oder ein optisches Übertragungsmedium gedacht sind.
Verfahren nach Anspruch 18 oder 19, das des Weiteren die Schritte des Multiplexens von Signalen von den mehreren Wandlern zum Wandeln von elektrischen Signalen in ein Übertragungsmedium entlang eines gemeinsamen Übertragungsmediums sowie ein Demultiplexen an der zweiten Vorrichtung umfasst.
Verfahren nach Anspruch 18, 19 oder 20, bei dem jedes Zeichen ein Binärbit umfasst; und wobei der Schritt des Bestimmens und Anhängens das Bestimmen und Anhängen von Codes zur zyklischen Redundanzprüfung (CRC) an entsprechende Informationsbitfolgen umfasst.
Verfahren nach Anspruch 21, bei dem der Schritt des Begradigens das Bilden der Informationsbitfolgen auf der Basis der CRC-Codes umfasst.
Verfahren nach Anspruch 21, bei dem der Schritt des Begradigens folgende Schritte umfasst: Bilden von Informationszeichenketten auf der Basis der entsprechenden zeichenkettenbasierten Rahmencodes; und Ausrichten gebildeter Informationszeichen ketten relativ zueinander und auf der Basis der zeichenkettenbasierten Rahmencodes.
Verfahren nach Anspruch 23, bei dem jedes Informationszeichen ein Binärbit umfasst; und wobei der Schritt des Ausrichtens folgende Schritte umfasst: Puffern gebildeter Informationsbits in zumindest einer FIFO (first-in-first-out)-Vorrichtung (53); und Ausrichten gebildeter Informationsbitfolgen während zumindest einer Schreib- und/oder einer Lesephase der mindestens einen FIFO-Vorrichtung und auf der Basis der zeichenkettenbasierten Rahmencodes.
Verfahren nach einem der Ansprüche 18 bis 24, bei dem alle Informationszeichenketten eine gleiche Anzahl von Zeichen aufweisen.
Verfahren nach einem der Ansprüche 18 bis 25, das des Weiteren den Schritt des Verschlüsselns der Informationszeichenketten an der ersten Vorrichtung umfasst; und wobei der Schritt des Begradigens des Weiteren das Entschlüsseln von empfangenen Informationszeichenketten umfasst.