JP2014521225A - 単一金属層基板を備えた半導体パッケージにおける高速シグナルインテグリティのための構造 - Google Patents

Abstract

規則的にピッチが空けられた金属コンタクトパッド（１３１）の行及び列を備えて基板（１０３）上のボンドパッド（１１０）を備えた半導体チップ（１０１）。ゾーンが、コンタクトパッドの第１の対（１３１ａ、１３１ｂ）及び平行の第２の対（１３１ｃ、１３１ｄ）、及び接地電位のための単一のコンタクトパッド（１３１ｅ）、平行で等しい長さのトレース（１３２ａ、１３２ｂなど）により隣接するコンタクトパッドのそれぞれの対に接続されるスティッチパッド（１３３）の互い違いの対を含む。平行で等しい長さボンディングワイヤ（１２０ａ、１２０ｂなど）が、ボンドパッド対をスティッチパッド対に接続し、平行で等しい長さの導体ラインの差動対を形成する。平行で対称的な位置の２つの差動対が、高周波数信号を導通させるためのトランスミッタ／レシーバセルを形成する。

Description

本願は、概して半導体デバイス及びプロセスに関し、更に具体的には、単一金属層基板及びワイヤボンドを備えた半導体パッケージにおける高速シグナルインテグリティのための構造のための構成及び製造方法に関連する。

半導体デバイスは典型的に、集積回路（ＩＣ）チップと、デバイスを封止するパッケージ内でチップと集積される基板とを含む。最近の半導体デバイスでは意図されるように機能するため、デバイスを介して伝播する差動信号の任意の対が、既定の制限内で、信号波の相対的な大きさ及び相対的な位相角度に対して整合されることが要求される。

差動信号に関する集積回路（ＩＣ）チップの設計では、構成ブロックは回路構成要素を用い得、回路構成要素は、トランジスタ及びレジスタなどの構成要素のためのクリティカルなレイアウトを互いに組み合わせることにより整合されてきている。

ＩＣチップから、例えば、印刷回路基板（ＰＣＢ）まで信号を搬送する基板又はキャリアの設計では、設計者はしばしば同様の要件に遭遇する。即ち、通常、対にされた差動信号の経路のミスマッチを制限内に保つための制約があるというものである。一例として、ポリマー基板において（従来技術において一般的であるように）伝播する１０ＧＨｚ信号では、波長は約１．５ｃｍしかない。差動信号対では、位相角度の５％誤差をつくるのに信号経路の全長において０．７５ｍｍのミスマッチしか要しない。このミスマッチは、基板上の金属トレース、及びＩＣチップを基板に接続するボンディングワイヤの長さを含む信号経路の長さだけでなく、トレース及びボンディングワイヤの近接度及び平行度にも必然的に関与し、平行度及び近接度はしばしば１０％のミスマッチバジェットを有する。ミスマッチに寄与するこれらのパラメータの総計は、しばしばミスマッチバジェットと呼ばれる。

パッケージシステムのミスマッチバジェットは、長さのミスマッチの総量、金属トレースの厚み及び幅、トレース及びボンディングワイヤの近接度及び平行度、及び信号経路に沿うスルーホール及びビアの直径及びめっきされた金属厚みに関与する。

今日の技術において、これらの制約に対する解決策は、複数の金属層を備えた基板を利用することである。複数の金属層は、ワイヤでＩＣチップのボンドパッドから基板の頂部レベル金属によって形成されるスティッチパッドまで差動信号対を配路するための柔軟性を提供し、この頂部金属層は、金属充填されたビアホールまで信号を導くトレースも形成し、これは、頂部レベルの下の金属層まで導く。その後、付加的なトレースが下の金属層によって形成され得、これは結果的に、基板の出力端子としてのコンタクトパッドまで信号を配路し得る。しばしば、はんだボール又は金属スタッドが、コンタクトパッドに貼り付けられ、印刷回路基板などの外部回路要素に対するコネクタとして機能する。

高周波数半導体デバイスでは、出願人は、これまでになくより高い周波数に対する飽くなき追求、そして一層低いコストに対する絶え間ない追求が主要な市場トレンドと認識している。これらのトレンドを鑑み、出願人は、金属多層間の金属充填されたビアの存在が、高速信号パッケージのミスマッチバジェットに著しく負担をかけていると考えた。理由は、ビアの本質的な欠点に見られる。即ち、信号経路の寸法ミスマッチの可能性は、ビアホールの付加的なドリリング、ビアホールウォールの電気めっき、及び関連する製造工程により必然的に増大され、ビアによりつくられる電気的インピーダンスにおける避けることのできない不連続性が信号間の位相角度ミスマッチを付加し得、また最後になるが決して軽んじられるべきではないが、ビアを備えた多層状基板は許容できないほど高価となる場合がある。

ビアミスマッチ問題を解決するため、出願人は、ビアホールの必要性を完全になくす、単一の金属層を備えた基板を選択した。金属層は、はんだバンプのため寸法づけられたコンタクトパッドのアレイと、ワイヤボンディングのためのスティッチパッドのアレイとにパターン化される。パッドアレイを用いて、パッドのゾーンが、トランスミッタ／レシーバセルのための基として選択される。

出願人は更に、トランスミッタ／レシーバセルの高周波数オペレーションのため、差動対は、対内のタイトなカップリングを有する必要があるが、差動対は互いに隣り合わせて配置される必要があることを認識している。この配置により、差動対間の許容可能に小さなクロストークを達成することが著しく困難となる。出願人は、２つのタイトな間隔の差動ライン対間のクロストークを最小化する問題を、接地されるトレース及びワイヤボンドを２つの対間に置くことにより解決した。

ワイヤボンディングされるデバイスでは、差動対の緊密にパックされた配置は、緊密な間隔に配されるスティッチパッド（集積回路チップからワイヤボンドを受けるための基板上のランディングパッド）を必要とする。トランスミッタ／レシーバユニットセルにおいて利用可能なスティッチパッドのための空間をつくるため、出願人は、２×３アレイ毎に１つのコンタクトパッドをデポピュレート（ｄｅｐｏｐｕｌａｔｅ）し、それにより、タイトに近接して配される２つの差動対のスティッチパッドのための空間をつくり、且つ、シールドとして対間に置かれる、電気的接地電位でワイヤに利用可能な付加的な少なくとも一つのスティッチパッドを有する。デポピュレートされたエリアにおいて、長さ及び平行度に対して必要なように整合された様式でそれぞれのスティッチパッドとコンタクトパッドとの間に接続トレースを置くために充分な空間が残される。平行で等しい長さの弧状でスティッチパッドをチップ表面上のそれぞれのボンドパッドに接続するワイヤをボンドするよう留意される。結果の差動導体対は、狭いウィンドウにおいて長さ及び平行度に関して整合される。

また、差動対は、接地トレース又はパワートレースによりノイズシールドされる。トランスミッタ／レシーバセルのこれらの配置があれば、１０ＧＨｚ範囲での高速製品が優れたシグナルインテグリティで可能となる。

図１は、例示の実施例に従った、高周波数信号を導通させるためのトランスミッタ／レシーバセルの斜視図を図示する。

図２は、外部基板に接するため取り付けられるはんだバンプを備えた個別のコンタクトパッドの断面である。

図３は、例示の配置におけるコンタクトパッド及びスティッチパッドを含む基板ゾーンの上面図を示す。

図４は、基板ゾーンのスティッチパッドの上面図であり、パッドは、スティッチパッドをチップボンドパッドに接続するボンディングワイヤを含む。

図５は、クワッドデュプレックス高速差動トランシーバ一実施例の上面図である。

図１は、本発明の一実施例に従って半導体パッケージにおいてインテグリティを備えて高周波数信号を導通させるため、概して１００で示す例示のトランスミッタ／レシーバセルを図示する。半導体チップ１０１が、接着性取り付け層１０２（層厚み約２０μｍ）を用いて基板１０３に取り付けられる。図１の例において、チップは約２８０μｍの厚みを有し得、他の実施例において、厚みはより大きくてもよくより小さくてもよい。

エッジ近くに位置して、チップ１０１は、金属ワイヤの取り付けボンドに適切な複数の金属ボンドパッド１１０を有する。図１の例において、複数のワイヤ１２０の個別のワイヤは約２０〜３０μｍの直径を有し得、これは、約３０〜５０μｍのフリーエアボールと約３０〜６０μｍのつぶれたボールとを生成する。図１においてボンドパッド１１０は、約６０μｍの中央間ピッチの線形で規則的な行アレイ状に示されるが、他の実施例では、ボンドパッドの互い違いの（ｓｔａｇｇｅｒｅｄ）アレイ、一層大きな又は一層小さなピッチ、異なる面積のボンドパッド、及び矩形以外の輪郭、又は任意の他の配置を有し得る。ボールボンド、スティッチボンド、又はウェッジボンドとし得るボンドを、ボールの上の約１００μｍの高さのワイヤネックとのボールボンドとして図１に示す。

図１の例において、ワイヤの長さ１２１は約１０００μｍである。図１に示す全てのワイヤ１２０の長さが５％より小さい変動ウィンドウ内で一致することを強調すべきである。他の実施例において、ワイヤ長さは、より大きくてもよくより小さくてもよいが、ワイヤは、５％より小さい変動ウィンドウ内で同一の長さを有する。

図１に示すように、基板１０３は、絶縁性材料でつくられるキャリア１３０とパターン化される金属層とを含み、金属層はチップ１０１に面する。絶縁性キャリア材料は、広範な低コスト材料によって提供され得、例として、絶縁性材料は、５０μｍの厚みのテープポリイミド、又は一層大きな厚みのグラスファイバー強化プラスチック基板とし得る。一例として、層の金属は銅であり得、好ましい厚みは約１０〜５０μｍの範囲とし得る。例示の実施例のための金属層のパターンは、図５では概略で及び図１では拡大された細部において示されている。パターンは、はんだボールなどの金属バンプを取り付けるため選択されるコンタクトパッドに適したサイズの、規則的にピッチが空けられたパッド１３１の行及び列のアレイを含み、更に、ボンディングワイヤなどの金属コネクタのスティッチパッドに適したサイズの、互い違いのパッドの行及び列のアレイ１３３、及び、それぞれ概して１３２及び１３５で示すトレースのネットワークを含む。各コンタクトパッド１３１は、円形又は矩形又は角が丸くなった矩形として形づくられ得、例示のコンタクトパッド１３１の直径は３７５μｍとし得る。コンタクトパッド１３１の位置において、絶縁性キャリアは、コンタクトパッドの直径より小さな直径のビアホール１３４を呈する。

図２は、絶縁性キャリア１３０におけるビアホール１３４を充填することによりコンタクトパッド１３１に取り付けられるはんだバンプ２０１の一例を示す。コンタクトパッド金属は、はんだバンプのためのパンチされたホールに重なる必要がある。コンタクトパッドの輪郭は、円形、矩形、角が丸くなった矩形、六角形、又は任意の他の適切な形状とし得る。コンタクトパッド１３１が３７５μｍの幅を有する好ましい例において、ビアホール１３４は、約３００μｍの直径のホールを基板１３４を介してパンチすることにより製造され得る。はんだバンプ２０１のサイズは、リフロー後、基板２０３上の金属パッド２０２への信頼性の高い接続をつくるように選択される。一例として、金属パッド２０２は、銅で作られ得、はんだ付け可能な表面（例えば、最外の薄い金層を備えたニッケル層）を有し、リフローされたはんだバンプ２０１のサイズは、金属疲労及びクラックなしに熱機械的応力を吸収することができる。

図１を参照すると、図示される例示のトランスミッタ／レシーバセルは三次元である。ボンディングワイヤ１２０は、チップ１０１と金属層の二次元パターンを備えた基板１０３の表面との間の高さの差にわたる。本明細書において短い用語「セル」は、サイズ効率の目的のため導電ラインの２つの差動対を並べて置くために必要とされる電気的ユニットを指すために用いられることを指摘すべきである。差動対間の信号のカップリングは、電圧（５ＧＨｚで−４０ｄＢ）の１％に等しいかそれより小さくすべきである。従って、差動信号は、対間及び対内の低クロストークと、良好なカップリング及び長さマッチングとを呈し、その結果、良好なインテグリティを備えて高周波数信号が導通される。ワイヤ、トレース、パッド、及びバンプで構成される導電ラインの差動対が、電気的高周波数信号を１つの端点から別の端点まで共に導通させる。差動対を介する断面を考慮すると、それは実質的にゼロである総電流を有する。セルの２つの差動対に必要なパッド及びトレースの二次元ユニットは、本明細書において「ゾーン」と呼ばれる。ゾーンの一例が図１で説明される（図１に示した例示のゾーンは、取り付けられたチップを囲む一層大きいパターン化された基板エリアの一部のみであり得るという事実が図５で説明される）。

図１において表されるゾーンは、コンタクトパッド１３１ａ及び１３１ｂの第１の対と、コンタクトパッド１３１ｃ及び１３１ｄの、平行の第２の対とを含む。キャリア１３０におけるビアホールを介して各コンタクトパッドに取り付けられるはんだバンプが金属パッドを支持しており、コンタクトパッドの対は、セルの差動対に対する入力／出力端子を提供する。第１及び第２の対の間の空間において、単一のコンタクトパッド１３１ｅが配置される。コンタクトパッド１３１ｅは、コンタクトパッドの隣接する対、及びそのため、導電ラインの差動対、の間の電気的シールディングを提供するため接地電位に接続される。

図１の例において、コンタクトパッドの第１の対１３１ａ及び１３１ｂと第２の対１３１ｃ及び１３１ｄは、単一コンタクトパッド１３１ｅと共に、中央間が５００μｍの規則的なピッチ１３６で、コンタクトパッドの２×３アレイを形成する。一方、図に示されるように、単一コンタクトパッド１３１ｅの「パートナー」のための場所は、スティッチパッドとして寸法づけられたパッドのアレイ１３３に必要とされ、ボンディングワイヤ１２０を取り付けるために適切な空間を提供するためデポピュレートされている。

スティッチパッドのアレイ１３３の規則性を図３及び図４において見ることができる。図３は、チップボンドパッドに関連して図１のゾーンを上面図で示し、図４は、スティッチパッドと、チップボンドパッドから基板スティッチパッドまでのワイヤボンド接続を強調している。スティッチパッドの輪郭及び面積は、そのパッドが、ワイヤボンディング方法（ワイヤ直径約２０〜３０μｍ）において、例えばキャピラリを用いて、スティッチ又はウェッジボンドをつける空間を提供するように選択される。一例として、スティッチパッドは、辺長が１００〜１５０μｍの矩形形状を有し得る。図３に示すように、スティッチパッドのアレイは、コンタクトパッドの第１及び第２の対の間の空間に適合する（上述）。この空間は、図に示すようにデポピュレートしているコンタクトパッド空間と同等である。この例において、ゾーンは、将来のコンタクトパッドが空けられた１つのサイトを囲む５つの隣接するコンタクトパッドを含む。これらの５つのコンタクトパッドはＵ型を形成し、Ｕの開きが、ボンドパッドから離れて、基板のエッジ１３０ａに面する。他の実施例において、ボンドパッドは、ミラーイメージで配され得、Ｕ型の開きはチップのエッジ１０１ａに面する。スティッチパッドは、等しくない数の２つの行にパターン化される。図３に示した例において、長い方の行が４つのスティッチパッドを有し、短い方の行は、２つのスティッチパッドを有し、これらは、長い方の行に対して互い違いの位置に配される。スティッチパッドの第１の対が、図面において１３３ａ及び１３３ｂで示される。類似の互い違いの位置がスティッチパッド１３３ｃ及び１３３ｄに当てはまる。

平行の行の隣接するスティッチパッドは互い違いの配置である。これは、互い違いにすることで、取り付けられるボンディングワイヤが、それぞれのボンドパッドとスティッチパッドとの間で平行に及びタイトに近接して、例えば、６０μｍのみのスペーシングで、わたるようにし得るためである。スティッチパッド１３３ａ及び１３３ｂに対するボンディングワイヤの対は、図１及び図４において、それぞれ１２０ａ及び１２０ｂで示される。同様に、スティッチパッド１３３ｃ及び１３３ｄのためのボンディングワイヤの対は、それぞれ１２０ｃ及び１２０ｄで示される。他の実施例において、間隔は、１５０μｍなど、一層大きくてもよい。スティッチパッド１３３ａ及び１３３ｂの互いに対して互い違いの位置により、それぞれのボンディングワイヤ１２０ａ及び１２０ｂの差動対が、互いに対して５度以内の平行度とすることができる。類似の相関が、スティッチパッド１３３ｃ及び１３３ｄ及びそれらのそれぞれのボンディングワイヤに対して保たれる。

スティッチパッド及びコンタクトパッドは、導電性トレースによって接続される必要があり、好ましくは、これらのトレースは、絶縁性キャリア１３０の表面上の同じ金属層１３１からエッチングすることにより製造される。トレースの幅は、層厚みとのアスペクト比に依存する。一例として、トレースは約２０μｍの幅を有し得る。図３は、それぞれのスティッチパッド及び隣接するコンタクトパッドを接続するトレースの対を示す。一例として、スティッチパッド１３３ａを隣接するコンタクトパッド１３１ａと接続するトレース１３２ａと、スティッチパッド１３３ｂを隣接するコンタクトパッド１３１ｂと接続するトレース１３２ｂとが、実質的に平行で等しい長さにレイアウトされるトレースの対を形成する。トレース１３２ａ及び１３２ｂの対に対して対称的であるのは、トレース１３２ｃ及び１３２ｄの対である。この対は、それぞれ、コンタクトパッド１３１ｃ及び１３１ｄの対に対して実質的に平行で等しい長さで接続する。

図３に示されるように、互い違いのスティッチパッドのアレイは、対１３３ａ及び１３３ｂと対１３３ｃ及び１３３ｄとの間に、対称的中央位置でスティッチパッド１３３ｅ及び１３３ｆを有する。幾つかの実施例において、スティッチパッド１３３ｅ及び１３３ｆは、他のスティッチパッドより大きな面積の単一のパッドに組み合わされてもよい。スティッチパッド１３３ｅ及び１３３ｆは、接地電位であるコンタクトパッド１３１ｅに接続される。スティッチパッド１１３ｅ及び１３３ｆをチップエッジでそれぞれのボンドパッドに接続する１つ又は２つのボンディングワイヤ１２０ｅは、他のボンディングワイヤに平行で等距離である。その結果、スティッチパッド１３３ｅ及び１３３ｆ及びボンディングワイヤ１２０ｅの接地電位は、差動対１２０ａ−１３３ａ−１３２ａ−１３１ａ及び１２０ｂ−１３３ｂ−１３２ｂ−１３１ｂ及び差動対１２０ｃ−１３３ｃ−１３２ｃ−１３１ｃ及び１２０ｄ−１３３ｄ−１３２ｄ−１３１ｄの導電ライン間の低クロストークに対し効率的なシールドを提供することを助ける。列挙した差動対は、２つの実質的に平行で等しい長さの導体部分で構成され、高インテグリティで、高周波数信号をパッケージ端子（はんだバンプ）からチップ端子まで及びその逆に導通することが可能である。上述したように、差動対を介する断面を考慮すると、それは実質的にゼロである総電流を有する。

上述したように、コンタクトパッドアレイのＵ形状の開きが、図３に示すようにチップエッジに向かって面していようと、或いはチップエッジから離れて面していようと、高インテグリティ信号伝送の目的が達成できる。

図１を参照すると、１３５で示されるトレースは、スティッチパッドから基板のエッジまで導く。これらのトレースは、低コストでトレース上に付加的な金属を堆積するため、チップをめっき槽に一時的にフックするためにパターン化された金属層をめっきバーに接続する目的を果たす。

ボンディングワイヤ及びチップ表面の保護のため、チップは、好ましくはモールディング化合物で、封止される必要がある。好ましい例において、ボンディングワイヤ弧の頂の上のモールディング化合物の厚みは３００〜４００μｍとし得る。

図１、図２、図３、及び図４において説明される例示の実施例は、差動信号のインテグリティをミスマッチバジェットの５％以内及び差動インピーダンスバジェットの１０％以内に保つ要件は、従来の複数の金属層基板及び関連する金属充填されたビアホールを用いることなく達成できることを示す。単一の金属層基板を用いて、パターン化された金属層は、互い違いの方式のボンドスティッチパッドに対応し得るゾーンを含む。隣接するスティッチパッドからそれぞれのコンタクトパッドまでのトレースがほぼ平行に走る。ゾーンに関連付けられる三次元セルでは、差動対のコンタクトパッドは、差動対に対するボンディングワイヤ及びトレースの合計が同等の長さであるように置かれる。

その結果のセルは、半導体パッケージのシグナルインテグリティを確実にする、５％のミスマッチバジェット及び１０％の近接度及び平行度バジェット内にうまく留まり得る。必要とされるインピーダンスマッチは、差動インピーダンスに対し約１００Ωである。設計要件は、接地参照を信号の各々で実行させる。接地に対する好ましいインピーダンスは、差動対におけるトレースの各々に対し約５０Ωであり、各差動対は、この接地に参照されるとき正に向かう電圧及び負に向かう電圧で構成される。この参照接地に対するこれらの電圧のインピーダンスは、正に向かう信号及び負に向かう信号両方に対し約５０Ωであることが好ましい。

高速信号デバイスの周波数範囲は、約５〜１０ＧＨｚであることが好ましい。１０ＧＨｚで、波長は、空中で３０ｍｍ及びモールディング化合物内で約１５ｍｍである。１０ＧＨｚで、インピーダンスマッチは１５％以内、より好ましくは１０％以内、であることが好ましい。１００Ω負荷と仮定すると、デバイスの好ましい電圧範囲は、差動対毎に約１０ｍＡの電流で、約８００〜１０００ｍＶである。１０００ｍＶの入力差動信号では、差動対間のクロストークが１０ｍＶより低く保たれることが好ましい（又は５ＧＨｚで−４０ｄＢ）。上述の例示の実施例では、クロストークは約３ｍＶであると測定されている。

平行で対称的な位置の導体ラインの２つの差動対を備えたトランスミッタ／レシーバセルの概念は、システムに拡張され得、このシステムにおいて、チップが、そのチップを囲む幾つかのこのようなセルを備えて基板上にアセンブルされる。好ましい配置では、４つのトランスミッタ／レシーバセルが或るチップを断面配置で囲む。

別の例示の実施例をクワッドデュプレックス高速差動トランシーバとして図５に示す。簡潔にするため、図５は、簡略化したＸ線図を示し、選択されたパッド、トレース、及びボンディングワイヤのみを示すことに留意されたい。図５は、チップエッジ近くにボンドパッド５１０を備えた、正方形の（又は矩形の）半導体チップ５０１の上面図で示す。この図は、Ｘ線方式で封止化合物を通して見ている。このチップは、このチップに面する金属層を有する基板５０３上にアセンブルされる。金属層は、コンタクトパッドとして寸法づけられた、規則的にピッチが空けられたパッド５３１の行及び列のパターン化されたアレイを含む。このアレイ内で、図５において４つのトランスミッタ／レシーバセルが、破線の輪郭５４０ａ、５４０ｂ、５４０ｃ、及び５４０ｄで示され、これらのセルは、高周波数信号をインテグリティを備えて導通させるように本発明に従って設計される。

これらのセルは、チップの４つの側部において対称的に配置される。各セルが、コンタクトパッドの第１の対（５３１ａ、５３１ｂ）と平行の第２の対（５３１ｃ、５３１ｄ）、及び、第１及び第２の対間の空間において、接地電位のための単一のコンタクトパッド（５３１ｅ）と、スティッチパッドとして寸法づけられたパッド（１３３）の互い違いの対とを含む。各スティッチパッド対は、平行で等しい長さのトレース（１３２ａ及び１３２ｂ、１３２ｃ及び１３２ｄ）によりそれぞれの隣接するコンタクトパッド対に接続される。

ボンディングワイヤ（１２０ａ及び１２０ｂ、１２０ｃ及び１２０ｄ）が、ボンドパッドの対をスティッチパッドのそれぞれの対に接続するための平行で等しい長さの弧にわたる。ボンドパッド、ワイヤ、スティッチパッド、トレース、及びコンタクトパッドの合計が導体ラインを形成し、平行で等しい長さの導体ラインの対が、ボンドパッドからコンタクトパッドまでの差動対を形成する。差動対では、導体ラインの長さは５％以内で合致し、ボンディングワイヤは５％以内の平行度である。この文脈において、ボンディングワイヤの方向は、それぞれのチップ辺に対して直角の角度を形成してもよく、又はボンディングワイヤの方向は、それぞれのチップ辺に対して垂直からわずかにずれた角度を形成してもよい。平行で対称的な位置の導体ラインの２つの差動対が、インテグリティを備えて高周波数信号を導通させるためのトランスミッタ／レシーバセルを形成する。

説明される原理は、集積回路のみにではなく、高速電気的信号のための他のデバイスにも適用される。

これらの原理は、本明細書に記載の手法を用いてＩＣチップとＰＢＣとの間の相互接続を実質的に達成する、他の積層構造（ｓｔａｃｋｕｐ）、材料、又は方法を用いて基板がつくられるデバイスにも適用する。例えば、パターン化された導通層が、めっき、印刷、又はエッチングにより付けられるデバイス、又は、絶縁性層がモールディング化合物などの硬化されたエポキシ材料で構成されるデバイス、又は、絶縁性層を介する相互接続が、銅、はんだ、又は他の導電性材料で充填される実質的に小さなビアで構成されるデバイスにも適用する。

これらの原理は、モールディング化合物により及び金属カンなどの他の保護性パッケージにより封止されるデバイスにも適用する。

当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。

Claims (11)

1. 半導体デバイスであって、
   チップエッジ近くにボンドパッドを有し、基板上にアセンブルされる半導体チップ、
   前記基板であって、前記半導体チップに面する金属層を有し、前記金属層が、コンタクトパッドとして寸法づけられる規則的にピッチが空けられた行及び列を含むアレイにパターン化される、前記基板、
   前記アレイ内のゾーンであって、前記ゾーンが、コンタクトパッドの第１の対と平行の第２の対と、前記第１及び前記第２の対間の空間において、接地電位のための単一のコンタクトパッドと、スティッチパッドとして寸法づけられるパッドの互い違いの対とを含み、各スティッチパッド対が、平行で等しい長さのトレースによりそれぞれの隣接するコンタクトパッド対に接続される、前記ゾーン、
   ボンディングワイヤであって、ボンドパッドの対をスティッチパッドのそれぞれの対に接続するための平行で等しい長さの弧にわたり、そのため、ボンドパッドからコンタクトパッドまでの平行で等しい長さの導電体ラインの差動対を形成する、前記ボンディングワイヤ、及び
   平行で対称的位置の導体ラインの２つの差動対であって、トランスミッタ／レシーバセルを形成する、前記２つの差動対、
   を含む、半導体デバイス。
2. 請求項１に記載のデバイスであって、前記半導体チップから遠い前記コンタクトパッドの表面に取り付けられるはんだバンプを更に含む、半導体デバイス。
3. 請求項２に記載のデバイスであって、一つの差動対の導体ラインの一つを形成する導体の合計が、その対の他の導体ラインを形成する導体の合計と５％以内で合致する、半導体デバイス。
4. 請求項３に記載のデバイスであって、一つの差動対を形成する２つの導体ラインのボンディングワイヤが、それらの全長にわたって互いから１００μｍ間隔以内である、半導体デバイス。
5. 請求項４に記載のデバイスであって、一つの差動対を形成する２つの導体ラインのボンディングワイヤが、互いに対して５度以内の平行度である、半導体デバイス。
6. 請求項５に記載のデバイスであって、２つの差動対の間の信号のカップリングが、５ＧＨｚで−４０ｄＢに対応して、電圧の１％に等しいかそれより小さい、半導体デバイス。
7. 請求項１に記載のデバイスであって、前記基板が、外部コンタクトパッドに面する金属層を有する、半導体デバイス。
8. 請求項１に記載のデバイスであって、前記基板が、導電性層のめっき又はエッチングによってつくられるパターンを有する、半導体デバイス。
9. 請求項１に記載のデバイスであって、前記基板上の絶縁性層が、ポリイミド、グラスファイバー強化プラスチック、又はエポキシモールディング化合物を含むグループから選択される、半導体デバイス。
10. 請求項１に記載のデバイスであって、前記半導体チップから遠い前記コンタクトパッドの表面が、はんだ付け可能であり、ＮｉＰｄＡｕ、銅ＯＳＰ、又は錫又は錫ベースの合金を含むグループから選択される、半導体デバイス。
11. 半導体デバイスであって、
    チップエッジ近くにボンドパッドを有し、基板上にアセンブルされる半導体チップ、
    前記基板であって、前記半導体チップに面する金属層を有し、前記金属層が、コンタクトパッドとして寸法づけられた規則的にピッチが空けられた行及び列を含むアレイにパターン化される、前記基板、
    前記アレイ内の４つのゾーンであって、各ゾーンが、コンタクトパッドの第１の対と平行の第２の対と、前記第１及び前記第２の対間の空間において、接地電位のための単一のコンタクトパッドと、スティッチパッドとして寸法づけられたパッドの互い違いの対とを含み、各スティッチパッド対が、平行で等しい長さのトレースによりそれぞれの隣接するコンタクトパッド対に接続され、前記ゾーンが、各チップ側部において各々１つのゾーンを備えて前記半導体チップ周囲の辺りに対称的に配置される、前記４つのゾーン、
    各チップ側部における、ボンディングワイヤであって、ボンドパッドの対をスティッチパッドのそれぞれの対に接続するための平行で等しい長さの弧にわたり、そのため、ボンドパッドからコンタクトパッドまでの平行で等しい長さの導体ラインの差動対を形成する、前記ボンディングワイヤ、及び
    平行で対称的位置の導体ラインの２つの差動対であって、前記２つの差動対が、高周波数信号をインテグリティを備えて導通させるためのトランスミッタ／レシーバセルを形成し、４つのセルが、各チップ側部において各々１つのゾーンを備えて前記半導体チップ周囲の辺りに対称的に配置される、前記２つの差動対、
    を含む、半導体デバイス。

Images