JP2014519261A5 - - Google Patents

Description

後に理解できるように、前記ゲートパッドは、前記電界効果トランジスタの全体が平面状をした表面に配置されており、前記コンデンサは、前記表面に対して少なくとも一部が前記ゲートパッドの下方に形成されている。前記ゲートパッドは、前記表面に対してすべての放射方向に均一に延びており、従って、前記平面に対して全体の形状が円形となっている。他の形状、例えば、楕円形、四角形にすることも可能である。従って、パッドをより四角形または楕円形にすることによって全面積を若干縮小するような形状にすることも可能である。「クサビ形ボンダー」を使用する場合、このボンダーは、側面と側面とを位置決めすることが一般的に容易であるが、ボンド部をワイヤの方向に位置決めすることは、より困難である。別の問題は、ワイヤ方向にボンド部のテールが生じることである。

前記電荷検出増幅器は、不純物半導体材料の領域を含むことができ、前記高濃度にドープされた領域の下方に位置すると共に、前記高濃度にドープされた領域と比較して比較的低いドープレベルを有する。この場合、前記低濃度にドープされた領域および高濃度にドープされた領域の各々は、同様な半導体ドーピングタイプとなっている。かかるタイプとして、当技術分野で知られているように「ｎ」タイプと「ｐ」タイプとがある。

ほとんどの場合、前記電荷検出増幅器は、比較的低濃度にドープされた領域の下方に位置する基板を含み、この基板は、第１のドープタイプと異なる第２のタイプの高濃度にドープされた不純物半導体材料から形成されている。この基板は、第１タイプと第２タイプとの間の「ｐｎ」接合部における電気的アイソレーションを保証するために使用時に電気的なバイアスをかけることができる。従って、前記高濃度にドープされたコンデンサプレートの相対的位置の効果は、前記ゲートパッドを前記基板から電磁シールドすることである。従って、前記ゲートパッドとコンデンサの相対的配置によって、前記ゲートパッドとアースとの間の容量を前記ゲートで生じる全容量よりも実質的に小さくできる。

本発明の第１の様相に係わる電荷検出増幅器の他に、本発明の第２様相によれば、第１の様相に係わる電荷検出増幅器と、検出された粒子を示す信号を提供する出力端を有し、前記電荷検出増幅器によって信号を増幅するようになっている、粒子検出器とを備えた、粒子分析システムが提供される。当該粒子検出器は、シリコンドリフト検出器であることが好ましいが、他のタイプの粒子検出器も使用できると理解できよう。特定の実現例に応じてかかるシステムを使用して多数の異なる粒子のタイプを検出できるが、このシステムはＸ線フォトンの検出に使用することが好ましい。前記電界効果トランジスタ、前記増幅器および前記検出器の各々は、ディスクリート部品であり、これら部品は、使用時にそれぞれのボンドパッドに接合されたワイヤにより電気的に接続され、前記ボンドパッドのうちの一つは、前記ゲートパッドとなる。

Claims (16)

1. ゲート、ソースおよびドレインを有し、前記ゲートは、粒子検出器からの信号を受信するためにゲートパッドを使用して、前記粒子検出器に接続可能となっている電界効果トランジスタと、
   前記電界効果トランジスタの前記ドレインまたはソースに接続された入力端およびフィードバックコンデンサを介し、前記電界効果トランジスタの前記ゲートに接続された出力端、を有する増幅器と、を備えた、粒子検出器からの信号の増幅に使用するための電荷検出増幅器であって、
   前記電界効果トランジスタの前記ゲートパッドは、前記フィードバックコンデンサと集積化されており、前記ゲートパッドおよびコンデンサの相対的配置により、前記ゲートパッドとアースとの間の容量は、前記ゲートで生じる全容量よりも実質的に小さくなっていることを特徴とする電荷検出増幅器。
2. 前記フィードバックコンデンサは、誘電領域により分離された複数のコンデンサプレートを備え、前記ゲートパッドは、前記プレートのうちの１つを形成する、請求項１記載の電荷検出増幅器。
3. 前記誘電領域は、前記コンデンサのプレートの間を少なくとも０．５μｍ分離するようになっている、請求項２記載の電荷検出増幅器。
4. 前記複数のコンデンサのプレートの他方は、高濃度にドープされた不純物半導体材料から形成されている、請求項２または請求項３記載の電荷検出増幅器。
5. 前記ゲートパッドは、前記電界効果トランジスタの全体が平面状をした表面に配置されており、前記コンデンサは、前記表面に対して少なくとも一部が前記ゲートパッドの下方に形成されている、請求項４記載の電荷検出増幅器。
6. 前記コンデンサプレートは、半導体材料の周辺領域によってアイソレートされている、請求項５記載の電荷検出増幅器。
7. 前記他方のプレートを形成する前記高濃度にドープされた半導体材料を、前記表面上に設けられた横方向に離間するフィードバックパッドに接続するようになっているトレースが設けられている、請求項５または請求項６記載の電荷検出増幅器。
8. 前記電荷検出増幅器は、不純物半導体材料の領域を含み、この領域は、前記高濃度ドープされた領域の下方に位置すると共に、前記高濃度にドープされた領域と比較して比較的低いドープレベルを有し、前記低濃度にドープされた領域および高濃度にドープされた領域の各々は、第１の半導体ドープタイプとなっている、請求項４〜７のうちのいずれか１項に記載の電荷検出増幅器。
9. 前記低濃度にドープされた領域の下方に位置する基板を更に含み、前記基板は、第１のドープタイプと異なる第２のタイプの高濃度にドープされた不純物半導体材料から形成されている、請求項８記載の電荷検出増幅器。
10. 前記高濃度にドープされたコンデンサプレートの相対的位置により、前記ゲートパッドが前記基板から電磁シールドされている、請求項９記載の電荷検出増幅器。
11. 前記増幅器は、この増幅器が前記ソースに接続されているソースフォロワー回路構造または前記増幅器が前記ドレインに接続されているコモンソース回路構造にて前記電界効果トランジスタに接続されている前記請求項１〜１０のうちのいずれか１項に記載の電荷検出増幅器。
12. 前記電界効果トランジスタは、ＪＦＥＴまたはＭＯＳＦＥＴである、請求項１〜１１のうちのいずれか１項に記載の電荷検出増幅器。
13. 前記ゲートパッドとアースとの間の全容量は、１ｐＦ未満である、請求項１記載の電荷検出増幅器。
14. 前記請求項１〜１３のうちのいずれか１項に記載の電荷検出増幅器と、
    検出された粒子を示す信号を発生する出力端を有し、前記電荷検出増幅器によって信号を増幅するようになっている、粒子検出器とを備えた、粒子分析システム。
15. 前記粒子検出器は、シリコンドリフト検出器である、請求項１４記載の粒子分析システム。
16. 前記電界効果トランジスタ、前記増幅器および前記検出器の各々は、別個の部品であり、これら部品は、使用時にそれぞれのボンドパッドに接合されたワイヤにより電気的に接続され、前記ボンドパッドのうちの一つは、前記ゲートパッドである、請求項１４または請求項１５のいずれかに記載の粒子分析システム。