JP2014503787A - サブ光学解像度によるcadレイアウトへのチップの自動配向システムおよび方法 - Google Patents

サブ光学解像度によるcadレイアウトへのチップの自動配向システムおよび方法 Download PDF

Info

Publication number
JP2014503787A
JP2014503787A JP2013531888A JP2013531888A JP2014503787A JP 2014503787 A JP2014503787 A JP 2014503787A JP 2013531888 A JP2013531888 A JP 2013531888A JP 2013531888 A JP2013531888 A JP 2013531888A JP 2014503787 A JP2014503787 A JP 2014503787A
Authority
JP
Japan
Prior art keywords
image
dut
cad
optical
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013531888A
Other languages
English (en)
Inventor
ニーラジ クラーナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2014503787A publication Critical patent/JP2014503787A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00Image enhancement or restoration
    • G06T5/50Image enhancement or restoration using two or more images, e.g. averaging or subtraction
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/20Special algorithmic details
    • G06T2207/20212Image combination
    • G06T2207/20221Image fusion; Image merging
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/20Special algorithmic details
    • G06T2207/20212Image combination
    • G06T2207/20224Image subtraction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

検査用のDUT画像の位置合わせをする方法およびシステムを提供する。位置合わせは、光学システムからDUTの光学画像を取得し、DUTのCAD(computer aided design)レイヤを持つCADデータを取得し、CADレイヤを重ね合わせてDUTのCAD画像を構築し、CAD画像を操作してDUTの光学画像をシミュレートする合成画像を生成し、光学画像と合成画像を比較して差分画像を生成し、差分画像を最小化するように合成画像のパラメータを変化させることで実現される。
【選択図】図4

Description

関連出願
本出願は、2010年9月29日出願の米国仮特許出願第61/387,872号明細書の利益を請求し、そのすべての内容がここに参考文献として援用される。
1.発明の技術分野
本出願は、半導体チップの検査およびデバッグに関し、特に、デバイスの光子放出を用いた検査といった検査およびデバッグを可能にするチップ画像の配向/位置合わせに関する。
2.関連技術
半導体デバイスの状態変化、例えばトランジスタのスイッチオン/オフによって半導体デバイスが発光することはよく知られている。この現象は、赤外線エミッション顕微鏡(IREM)や時間分解エミッション顕微鏡などを用いた半導体回路の検査およびデバッグに次々と利用されている。また、レーザーを用いて反射レーザー光の変調を調べることで半導体回路の検査およびデバッグを行うことも知られている。この技術は一般にレーザープローブ(LP)と呼ばれる。また、新デバイスのサイズが縮小するにつれてデバイスは「漏洩」しがちになり、デバイスの定常オフ状態時に電子とホールが再結合して赤外線エミッション(発光)を引き起こす。この発光はデザインルールが縮小につれ増大する。すなわち、この現象はデバイスの世代が進むにつれより顕著になる。この定常発光は半導体回路のデバッグおよび検査に用いることもできる。
このように、発光検出技術は、発光位置を分離して発光デバイスに正確に辿り着ける場合にのみ有効に利用することができる。同じことがレーザーベースのシステムについても言える。すなわち、そのような検査装置を用いて、どのデバイスにおいて反射レーザー光に変調が生じたかを特定できるはずである。しかし、デザインルールが縮小するにつれデバイス密度が高くなり、発光する又はレーザー光を変調するデバイスを分離することはきわめて困難となり、不可能でさえある。さらに、近隣デバイスからの発光が検査システムの光学経路に入り込み、発光又は変調デバイスの分離処理がさらに複雑化する。また、デザインルールの縮小によって定常発光が増すが、発光デバイスを分離することがより困難になる。
チップジオメトリが光学解像度の限界よりも縮小しつつあるため、チップ形状にCADデザインを合わせることがますます困難になりつつある。従来、チップのCADデザイン上で3つ以上の点を選択して、チップに光を当てて得られるぼんやりしたチップ画像上における同じ点の位置を大まかに推測している。この手法では、CAD空間からチップ空間へマッピングしてX,Y,シータの位置決め誤りを明らかにすることができるとともに、機械および温度ストレスによりチップに生じた機械的変形を補正することができる6値の変換行列を算出する。しかし、この方法の精度は光学解像度の限界により限度がある。これら問題は米国特許第7,636,155号明細書において議論されている。当該特許には、CADとチップの位置が完全に合った場合に光子放出トランジスタのサブ光学解像度を極限値にする方法が開示されている。しかし、これはチップ上の実際のトランジスタにCADジオメトリを極めて正確に合わせることを必要とする。2倍の光学解像度で光子放出を解像するには光学解像度限界の4分の1の位置決め精度が必要となる。
上記特許では、分離されたトランジスタの光子放出の図心を当該トランジスタのCADジオメトリの中心に合わせることで光子放出を正確に配向できる。しかし、実際には、分離された光子放出位置が常に利用できるとは限らない。新しいタイプの小形状トランジスタでは、他のトランジスタからの光子放出が多数重ね合わされるようになる。多数の発光が重ね合わされた場合、発光トランジスタの中心により決まる多角形内部のいずれかの位置に光子放出の図心が位置する。この手法による位置合わせ精度は許容できなくなりつつある。
「ムーアの法則」に従って半導体産業を進歩させるために、設計者は引き続きデザインルールを縮小し、デバイス密度を上げるであろう。それゆえ、デバッグおよび検査はますます重要になり、発光/変調デバイスを分解するという難題を解決する必要がある。そこで、検査済みチップ上のデバイスの解像度を向上する技術的な必要性があり、したがって、チップ画像の位置合わせ手法の改良が必要である。
他の技術的問題は、各発光トランジスタが全方向に発光する点光源全放射(point-source-omni-radiator)であることである。その結果、さまざまな状況において、光が相互接続の方向に放射され、金属線で反射され、シリコンレイヤを通じて伝搬し、対物レンズにより集光されることが生じる。そのような状況下では、発光デバイスを分解するために発光源がどこかを特定するのが困難である。それゆえ、特に金属線が発光を反射するようなデバイスでは発光デバイスの分解を可能にするための改良が必要である。
以下の発明の概要は、本発明のいくつかの局面と特徴の原理を理解するためのものである。当該概要は、本発明の外延的概要ではなく、したがって本発明の要点および重要な要素を具体的に特定したり、本発明の範囲を特定したりするものでは。後述の詳細な説明への導入として本発明のいくつかの概念を簡略に提示するに過ぎない。
本発明の実施形態は、CADデザインへの被検査デバイス(DUT)の光学画像の位置合わせ能力を向上するものである。ある局面および実施形態によると、CADデザインファイルを用いてチップの合成画像が構築される。合成画像は、各CADレイヤの合成画像を構築し、すべてのCADレイヤを重ね合わせることで構築される。隠れレイヤは取り除かれ、透過レイヤの輪郭が示される。位置合わせパラメータおよび各レイヤの明るさが調整され、DUTの実際の画像に最適に位置合わせすることができる。ある局面および実施形態によると、光学広がり関数が合成CAD画像の各レイヤに適用され、ピントぼけがシミュレートされる。ある局面および実施形態によると、各レイヤの相対的な明るさがあらかじめ決められており、および/または各レイヤについて最大/最小の境界変化が計算される。相対的な明るさおよび境界は最も明るいレイヤ、例えば金属線に対して正規化してもよい。
本発明の実施形態により、検査用のDUT画像を位置合わせする方法およびシステムが提供される。位置合わせは、光学システムからDUTの光学画像を取得し、DUTのCAD(computer aided design)レイヤを持つCADデータを取得し、CADレイヤを重ね合わせてDUTのCAD画像を構築し、CAD画像を操作してDUTの光学画像をシミュレートする合成画像を生成し、光学画像と合成画像を比較して差分画像を生成し、差分画像を最小化するように合成画像のパラメータを変化させることで実現される。
本開示のある局面に従うと、計算機システムを用いて被検査デバイス(DUT)の発光画像を分解する方法は、DUTのCAD(computer aided design)レイヤを持つCADデータを取得し、分解すべきDUTの領域を選択し、選択した領域における各活性デバイスについて金属線の発光反射を計算し、各計算された金属線の発光反射の減衰を実行する。
さらに本開示のある局面に従うと、被検査デバイス(DUT)の画像を配向するシステムは、DUTのCAD(computer aided design)レイヤを持つCADデータを取得する手段と、CADレイヤを重ね合わせてDUTの合成画像を構築し、光学システムのモデリングを適用する計算エンジンと、光学画像と合成画像を比較して差分画像を生成する比較器と、計算エンジンのパラメータを繰り返し修正して差分画像を最小化する位置合わせ器と、光学画像への合成画像の適した位置合わせを判定する判定モジュールとを備えている。
本発明の他の側面および特徴は、以下の図面を参照しながら発明の詳細な説明から明らかになるであろう。なお、発明の詳細な説明および図面は本発明のさまざまな実施形態を非限定的に例示するものであり、本発明は添付の特許請求の範囲により特定される。
添付の図面は、本明細書に組み込まれその一部を構成してさまざまな実施形態を例示し、発明の詳細な説明とともに本発明の原理を説明し例示するのに役立つ。図面は実施例の主たる特徴を図形式で説明することを目的としている。図面は実際の実施形態のすべての特徴を描くものでなければ、描画された要素の相対寸法を描くものでもない。それゆえ、図面は原寸通りに描かれていない。
図1は、本発明の一実施形態に係る位置合わせシステムの図である。 図2は、本発明の一実施形態に係る位置合わせ処理であって、図1のシステムを用いて実行される処理のフローチャートである。 図3は、DUTの裏側からの発光を集光するように配置された対物レンズとともにDUTを表す図である。 図4は、金属線反射のモデリングを理解するための光線追跡例を示す図である。 図5は、強度曲線のプロットを示す図である。 図6は、金属線反射のモデリングを含む、発光を分解する一実施形態に係る処理のフローチャートである。
本発明の実施形態は、照射されたチップの画像を用いてDUTの位置合わせを行う。いくつかのモデリングパラメータを用いてCADデータベースから合成画像が生成され、CADからチップ上に作り出されたような実際のレイヤへの変化が明らかになる。次に、作り出されたチップの光学プロパティがモデル化され、その後、カメラ内部に生成された実際の画像がモデル化される。実際の画像が撮影されるとき、いくつかのレイヤはピントが合い、それ以外はピントが合わない。これはモデル化され、合成画像に適用される。さらに、いくつかのレイヤは他のレイヤの背後にあり、上位レイヤを透過した光が部分的にしか照射されない。各レイヤの反射および透過は、合成画像をさらに修正するモデリングパラメータとして利用される。
修正された合成画像は実際の照射画像と比較されて「差分画像」が生成される。差分画像の画素値の2乗和が計算される。差分画像の2乗和を最小化するように、変換行列の6値、各CADレイヤの発光率および透過率、および他のモデリングパラメータが調整される。この調整処理は最適化技術を用いた反復処理である。
関連のプロセス技術およびプロセスばらつきが原因で、実際のチップジオメトリはCADとまったく同じにはならない。典型的には、実際の金属線の幅がCADの値よりも太くまたは細くなる。また、フォトリソグラフィ処理のせいで角が丸くなり、小さな四角としてCADにおいて描かれたコンタクトが実際のチップでは円になる。本発明の実施形態では、これは未知の広がりを持つ正規形点広がり関数および閾値としてモデル化され得る。広がり関数の広がりおよび各レイヤの閾値はさまざまであり、最適化処理において調整すべきパラメータとなる。
各レイヤの反射および透過はさまざまであり、これらも最適化すべきパラメータとなる。反復的な最適化処理を単純化するために、レイヤの光学的反射、光学的透過、およびレイヤの正規形広がり関数の幅がまず簡単な検査構造体において計算され得る。調整すべき変数が多すぎると、「差分画像」を最小化する最適化手法は非常に大変なものとなる。この傾向は、検査構造体からの適当な初期値を用い、初期の最適化に応じて変わるパラメータ数を削減することで抑制することができ、変換行列の最初の推定値を得ることができる。2回目またはその後の工程においてより多くのレイヤパラメータが変化してもよい。さまざまなチップレイヤは製造時にわずかに位置ずれすることもあり、この位置ずれもまた最適化処理の2回目またはその後の工程においてモデル化される。
製造処理ではCADに存在しない空の空間に「ダミージオメトリ」が挿入される。このジオメトリは典型的には金属化レイヤに現れる。本発明の実施形態では、そのような「ダミージオメトリ」が現れる領域における結果を無視するために差分画像上に除外ゾーンを設けている。
実際のDUT画像はIRカメラを用いてDUTの裏側から取得されることが多い。IRカメラは異なる焦点深度を持ち、一般に対物レンズはDUTの裏から最初のレイヤに配置される。しかし、実際の画像におけるすべてのチップレイヤはCADレイヤほどくっきりしていない。それらはすべて対物レンズの制限によりわずかにぼける。これはレンズの光学点広がり関数によりモデル化される。これは正規形関数であり、明確に定義された広がりであり、公知である。しかし、レイヤは対物レンズの焦点深度に相当するため、一つのレイヤのみピントが合い、他のレイヤはピントが合わなくなる。レイヤのさらなるぼけもピントぼけ点広がり関数によりモデル化することができる。当該関数は単純な円関数であり、その半径はベストの焦点面からのレイヤの距離およびレンズの開口数に比例する。
最終的に6パラメータのCAD対チップの変換行列が得られる。この行列はチップとCADとの間でX−Yオフセットおよびシータ回転を持つ。この行列は機械的ストレスにより生じる線形チップ歪みも定量化する。チップが深刻な機械的歪みにさらされた場合、チップ歪みは非線形となるおそれがある。これをモデル化する一つの方法は、チップの変換行列により多くの変数を用いることである。しかし、これは最適化すべきパラメータの数が莫大になる。好ましい方法は、画像中心の画素により大きな重み付けをして引き続き6値の変換行列を使用することである。これにより画像の端の整合性が悪くなるが、ユーザーは画像の中心により関心があるため許容できる。
図1は、システム構成100の主要部および本発明の一実施形態に係る位置合わせシステムを描いた概略図である。図1において、破線矢印は光学経路を表し、実線矢印は電気信号経路を表す。光学経路は一般に光ファイバーケーブルを用いて構成される。システムの検査部分はレーザー源110、光学ベンチ112、およびデータ取得・解析部114を備えている。光学ベンチ112はDUT160を載せる設備を有する。従来型のATE140を用いてDUT160へ励起信号142を、タイムベースボード155を介して検査コントローラ170にトリガーおよびクロック信号144を、供給することができる。検査にモード同期レーザーが用いられる場合、タイムベースボード155は信号取得をDUT励起およびレーザーパルスに同期させる。
レーザー源100の出力は光ファイバーケーブル115を用いて光学ベンチ112に伝送される。ビーム光学系125は、光線を操作して、DUT160の選択された部分が照射されるように光線を向ける。ビーム光学系125はレーザー走査顕微鏡(LSM130)およびビーム操作光学系(BMO135)から構成することができる。そのような光学系セットが通常備える特殊な要素、例えば、対物レンズなどは図示していない。一般に、BMO135は光線を所望の形状、焦点、偏光などにコントロールするのに必要な光学要素からなり、LSM130はDUTの特定領域上に光線を走査するのに必要な要素からなる。X−Y−Zステージ120はDUTを固定してビーム光学系125を動かすかまたはその逆を行う。DUTからの反射光はビーム光学系125により集光され、光ファイバ132,134を介して二つの光検出器136,138に伝送される。光検出器136,138の出力は信号取得ボード150に送られ、信号取得ボード150は続いてコントローラ170に信号を送る。撮像には光検出器に代えて簡単なIRカメラを用いることができる。
本発明の一実施形態では、取得システム114により取得された画像の位置合わせ処理はスタンドアロンシステム172により実行される。スタンドアロンシステム172は、特別にプログラミングされた汎用コンピュータとして実現することができ、または特別に構成されたハードウェアおよび/またはソフトウェアおよび/またはファームウェアとして実現することができる。取得および調整された画像はプロセッサ170から分解システム172の光学信号入力174へ送られる。システム172はCAD入力176を介してCADデータベース180からDUTのCADレイアウトを取得する。システム172は計算エンジン(例えば、マイクロプロセッサ)を用いてCADレイアウトから合成画像を生成し、合成画像に対して実際のDUT画像の位置合わせをする。さらに別の実施形態では、システム172はプロセッサ170と一体的に構成されている。この場合、CADレイアウトはCADデータベース180からプロセッサ170に供給される。
図1における吹き出しは位置合わせシステム172の実施形態を示す。システム172はスタンドアロンシステムでもプロセッサ170に統合されていてもいずれでもよい。システム172はバス178を有する。バス178にはさまざまな要素が接続されて通信し、互いに信号をやりとりする。光学信号入力174およびCADレイアウト入力176はバス178に接続されており、バスに信号を供給する。また、出力179はさまざまな計算の出力をモニターやプリンタなどに供給する。ここで説明したような処理を可能にするために、システム172は、点広がり関数を生成して、画像取得システム、つまりビーム光学系125の光学性能などをシミュレートする点広がり関数生成器190を備えている。比較器194は合成画像と入力174から得た光学信号からの実際の画像とを比較する。判定エンジンまたはモジュール198はシステム174のさまざまな要素により実行されたさまざまな計算結果を受け、位置合わせ判定に関する出力をする。統計エンジンまたはモジュール192はカイ2乗、カイ分布、F分布などのさまざまな統計計算を行い、判定エンジン198に出力する。CAD位置合わせ器196はCADレイアウト合成画像を実際の画像に位置合わせし、誤差が最小になるまで誤差を繰り返し計算することで、最適の位置合わせ座標を選択する。マイクロプロセッサやグラフィックプロセッサなどの計算エンジン199を用いてCADから合成画像が生成される。
図2は、本発明の一実施形態に係る位置合わせ処理を示すフローチャートである。図2の処理は図1のシステムまたは他のコンピュータプラットフォームを用いて実行される。ステップ200では、取得したDUTの光学画像を得て格納される。ステップ205では、DUTに関連するCADデータがフェッチされ格納される。CADデータの各レイヤが(x,y,θ,スケール)、つまり(x,y)変換、θ回転、およびスケール(画像倍率)に合わせられる。ステップ215では、各レイヤの明るさが調整される。明るさの調整はレイヤの材料に相関し、さまざまな材料の相対的な明るさをあらかじめ設定することができる。例えば、ポリシリコンレイヤの明るさは金属レイヤの明るさの80%に設定することができる。また、明るさの変動限界をあらかじめ設定することができる。例えば、ポリシリコンレイヤの明るさは金属レイヤの明るさの76%から80%まで変動すると設定することができる。このモデリングはレイヤの材料組成に応じて各レイヤの反射率および透過率に基づく。これは、検査構造体を製造し、経験的データを用いて相対的な明るさを用いることによって経験的に獲得することもできる。
ステップ220では、隠れレイヤが取り除かれ、透過レイヤの輪郭が示される。ステップ225では、CADデザインから、作り出されたジオメトリへの変換をシミュレートするように点広がり関数(PSF)が各レイヤで実行される。例えば、点広がり関数を用いてCADデザイン上の四角のコンタクトを実際のDUT上の丸いコンタクトへの変換をシミュレートすることができる。この実施形態では、PSFを各レイヤにある程度独立に適用し、閾値は各レイヤごとに独立した変数である。PSFは経験的に獲得し、検査構造体から取得した実際のデータを用いて設定することもできる。
ステップ230では、CADデザインによって空表示された空間に「ダミー」のジオメトリが挿入されたか否かが確認される。もしそうであれば、その領域は除外ゾーンとしてマークされ、位置合わせ処理において使用されない。ステップ235では、CADレイアウトにぼかし処理が施されて、実際の画像を取得するのに用いられる光学システム、つまり対物レンズの画像取得特性がシミュレートされる。最初のレイヤはピントが合っているものとし、実際の画像システムをシミュレートするように定義正規形関数を適用して最初のレイヤはわずかにぼかされる。さらに、連続するレイヤのピントぼけが増すことをシミュレートするためにさらなるぼかし必要である。これは、連続するレイヤに単純な円関数を適用することでモデル化することができる。ここで、関数の半径は、ピントが合ったレイヤからのレイヤの距離および対物レンズの開口数に比例する。
ステップ240では、生成された合成画像が実際の画像と比較され、差分画像が生成される。ステップ245では、差分画像に統計処理が行われて差分が統計的に定量化される。例えば、ある実施形態では差分画像の画素値の2乗和が計算される。その後、ステップ250では、定量化された差分を最小化するために反復処理が行われる。これは、変換行列の一または複数の変数(x,y,θ,スケール)、各CADレイヤの発光率および透過率を変化させることで行われる。定量化された差分が最小化されると、得られた6パラメータの行列によりx−y変換オフセットおよびDUT画像とCAD画像との間のシータ回転が与えられる。また、これは、機械的ストレスにより生じる線形チップ歪みも定量化する。チップが深刻な機械的歪みにさらされて非線形歪みが生じた場合、行列のパラメータ数を増やして適当なモデリングを提供することができる。しかし、最適化に必要なパラメータ数を抑制するために、ある実施形態では、画像中心の画素により大きな重み付けをし、上記の6値行列を用いる。これにより画像の端の整合性が悪くなるかもしれないが、画像中心を用いた位置合わせで十分であろう。画像の照射が非常に弱い場合、画像に重大なショットノイズが発生するかもしれない。ショットノイズは画素強度の平方根に比例する。ある実施形態では、画素値のカイ2乗差分が計算され、反復処理により最小化される。
発光検査に戻り、上記特許に記載されたように、発光検査はDUTの裏面から行われる。DUTの裏面は一般に150ミクロン程度にまで薄くなっており、DUTにおける各トランジスタからのかすかな発光を集光できるようになっている。図3は、DUTの裏側からの発光を集光するように配置された対物レンズ320とともにDUTを表す図である。図3において、レイヤ300はデバイスレイヤ305を作る基板となる薄膜シリコンである。要素310はデバイスレイヤ305に作られたさまざまなトランジスタを表す。要素315はDUTの相互接続を形成するさまざまな金属化レイヤである。図示したように、トランジスタからの発光はシリコンレイヤ300を通って対物レンズ320により集光される。これは上記特許でモデル化された状況である。
しかし、各発光トランジスタが点光源全放射である、すなわち、全方向に発光するという問題がある。その結果、さまざまな状況において、光が相互接続の方向に放射され、金属線で反射され、シリコンレイヤを通じて伝搬し、対物レンズにより集光されることが生じる。そのような状況下では、発光源がどこかを特定するのが困難である。下記の実施形態ではそのような反射のモデリングが可能となり、実際の照射の判定の手助けとなる。
図4は、当該モデリングを理解するための光線追跡例を示す。図4において、レイヤ400は薄膜シリコンレイヤであり、発光体410が作り込まれている。金属線415は誘電レイヤ412に作られて発光体410上に延びており、発光体410による発光の一部が金属線415により反射し返えされるようになっている。この反射は、実際の発光体410に対応する仮想発光体425を想定することでモデル化される。これは鏡に映る仮想像に似ている。光線追跡は次のように理解できる。点線は発光体410からの発光の光線追跡を表し、対物レンズ420により直接集光される。この光は、発光体410が対物レンズの焦点面にあるように、カメラセンサー面430に投影される。これは、図5に示した点線の曲線545と同様の強度曲線を描く。一方、破線の光線追跡で示したように、金属線に向けた発光は反射し返されて同じく対物レンズにより集光される。しかし、仮想発光体425は対物レンズの焦点面にない。それゆえ、対物レンズ仮想発光体425を、カメラセンサーの奥行きからピントがずれた仮想面435に投影する。その結果、カメラセンサーにより集光された画像は図5の強度曲線550に近い円錐状の強度となる。二つの発光はカメラセンサーに追加され、発光位置の分解がより一層複雑化する。それゆえ、ある実施形態では、直接的な発光および反射がモデル化されて畳み込まれて発光位置が特定される。
ある実施形態では、対物レンズのピントを仮想面、つまり実際の発光スポットの面に合わせることで、当該面における「仮想画像」による各「チップ画素」での反射強度が計算される。実際の発光点は全方向に均等に発光するはずであるから、仮想画像もまた等方的に発光する。反射発光の強度は仮想発光点からの距離の2乗で低下する。重要なパラメータは、仮想点源からの画素の距離および反射光と垂直軸、つまり光学軸との間の角度“T”である。非正規入射を考慮するために、仮想面の強度にはサイン(T)を乗じなければならない。さらに、反射した光線はシリコン400を出て誘電レイヤ412に入り、再びシリコン400に入るため、反射画像はより減衰する。この減衰は“T”、およびシリコン400および誘電レイヤ412の屈折率の関数であり、標準的な光学公式を用いて計算される。シリコンおよび誘電体の屈折率の違いにより、仮想画像の実際の高さもまたモデル化する必要がある。
中心角を通過する反射光線は対物レンズ420により集光されない。この集光角度は対物レンズ420の開口数に密接に関係している。カットオフ角を通過する反射光線は対物レンズに入らない、または対物レンズ内部の絞りまたはダイヤフラムにより遮断されてカメラに入らない。光線角度“T”がカットオフ角を超えると、カットオフ角を超えた光線が計算から除外される。
第一近似として、金属線は無限であり、発光トランジスタ上の全領域を覆っているものとする。しかし、実際には金属線は無限に延びるわけではない。それゆえ、ある実施形態では、仮想画像から画素への各発光ごとに、それがCADから得られたような金属ジオメトリと交差するかがチェックされる。もし交差しなければ、当該画素で反射光線が発生しないため、当該画素での寄与はないものとされる。
金属ゲートを持つ高誘電率トランジスタについては、金属ゲートを通過する光の減衰も計算しなければならない。
画像面における反射画像の強度が計算されると、当該反射強度はカメラの画素での画像強度を得るために対物レンズの点広がり関数で畳み込まれる。当該反射強度は、金属線反射の寄与分を取り除くために取得画像から減算されるか、または単に直接画像の点広がり関数で畳み込まれて反射画像と一緒になった直接画像を完全にシミュレートすることができる。
上記の一連のステップにより、各仮想画像点の計算が可能となる。重なり合った金属およびシリコン表面は無限の仮想画像を与える並行の鏡として振る舞うため、多数の仮想画像が存在する。しかし、どの仮想画像もシリコン誘電体界面での減衰が大きく、ほんのわずかの仮想画像しか十分でないであろう。
発光点の面における反射画像の強度を計算する別の手法は、反射光線を「ピントぼけ」仮想画像として見て、カメラ画素におけるそのようなピントぼけ画像の強度を計算するというものである。標準的な「ピントぼけ点広がり式」またはソフトウェアルーチンを使用することができる。シリコン/誘電体界面におけるさまざまな角度の信号減衰の計算をなおも行う必要がある。
図6は、金属線反射のモデリングを含む、発光を分解する一実施形態に係る処理のフローチャートである。処理はステップ600から始まる。ステップ600では、調査中の領域のCADデザインが取得される。チップの領域に近接したトランジスタのクラスターが含まれる場合、ステップ605で、当該領域は細かく、クラスターに沿ってより管理しやすい領域に分解される。ステップ610で検査のための領域が選択され、選択された各領域ごとにトランジスタが識別され、可能状態のリストが構築される。なお、領域を小さなクラスターに分解することにより、システムが計算において考慮すべき状態数が減少する。クラスターの最大サイズ、つまりクラスター中のトランジスタの最大数はシステムの処理能力に応じて決めることができる。
ステップ615では、ステップ610で選択された領域におけるデバイスのジオメトリについて点広がり関数(PSF)が計算される。あるいは、PSFライブラリを構築するためにさまざまなデバイスのジオメトリのすべてのPSFをあらかじめ計算しておくことができる。この場合、ステップ615では、ステップ610で選択された領域のジオメトリに対応する適当なPSFがライブラリから選択される。ステップ620では、選択されたジオメトリの反射が計算され、ステップ625では、計算された反射のPSFが選択されたジオメトリのPSFと畳み込まれて完全なPSFが得られる。
ステップ630では、状態が選択され、ステップ635では、完全なPSFに選択された状態が乗じられる。例えば、選択された領域に一直線に並んだ3つのトランジスタがある場合、1番目の状態ではPSFに(0,0,0)が乗じられ、2番目の状態では(1,0,0)が乗じられるなどしてすべての発光可能性をカバーする。
ステップ640では、計算されたPSFが計測された信号と比較され、ステップ645では、最小偏角が計算される。このステップでは、二つの曲線間の偏角を計算する既知の方法を用いることができる。例えば、既知の最小2乗または普通の最小2乗法を用いてベストの曲線適合および最小偏角として設定される最小誤差を得ることができる。最小2乗法は誤差がランダムに分散していることを前提としている。しかし、本発明の一実施形態では、ノイズレベルはランダムに分布せずに強度値自体に相関すると仮定する。例えば、各計測データ点の誤差は計測データ点の平方根に等しい、つまり各点の強度IはI+/−√Iに等しいと仮定される。それゆえ、ある実施形態では、代わりにカイ2乗解析が用いられる。一般に、この実施形態で用いられるカイ2乗は(I−I/Nで表される。ただし、Iは計測強度、Iは期待強度(つまり、PSF)、およびNはノイズ2乗(N=I+n、ただしnはセンシングノイズである)である。偏角を得るために、多数のサンプル点の合計:カイ2乗=Σ(I−I/Nが行われる。個々のアプリケーションの要求に応じてサンプル点の数を変更して細かなまたは粗い近似値を得ることができることは容易に理解できるであろう。
図6に示したように、ある実施形態では、反射のモデリングは吹き出しに示した次のステップに従って行われる。ステップ622では、選択された領域内のすべてのデバイスからの反射が無限の金属線の近似を用いて計算される。ステップ624では、CADデザインを用いて選択領域内の各金属線の実際の範囲が判定され、計算された反射がCADデザインに従ってトリミングされる。つまり、CADデザインにおいて関係のない金属線の計算された反射は除外される。ステップ626では、レンズの開口数(または光学システムの絞り)を超えた計算された反射が除外される。ステップ628では、モデル化された反射光が減衰される。当該減衰には、入射角による修正(つまり、サイン(T)を乗じる)、光が伝播する材料の屈折率の変化による修正、光学システムの集光効率による減衰などのうちの一または複数を適用することができる。
なお、ここに開示した方法および技術は本質的に特定の装置に関するものではなく、構成要素を適当に組み合わせて実施することができる。さらに、ここに開示した技術的思想に応じてさまざまなタイプの汎用デバイスを用いることができる。また、有利なことには、特定の装置を構築してここに開示した方法の工程を実施することができる。
実施形態の解説に使用した用語および数式は説明を目的とするものであって限定を意図したものではなく、その使用は均等物または代替手段を何ら排除するものではない。
具体例を参照して本発明を開示したが、これらは例示であってこれらにより本発明は限定されない。当業者であれば、ここに開示した本発明の明細書および実施を考慮して本発明の別実施例が理解できるであろう。明細書および実施例は例示に過ぎず、本発明の範囲および精神は特許請求の範囲に示される。

Claims (20)

  1. 計算機システムを用いて検査対象デバイス(DUT)の画像を配向させる方法であって、
    光学システムから前記DUTの光学画像を取得し、
    前記DUTのCAD(computer aided design)レイヤを持つCADデータを取得し、
    前記CADレイヤを重ね合わせて前記DUTの画像のCAD画像を構築し、
    前記CAD画像を操作して前記DUTの光学画像をシミュレートする合成画像を生成し、
    前記光学画像と前記合成画像とを比較して差分画像を生成し、
    前記差分画像を最小化するように前記合成画像のパラメータを変化させる、方法。
  2. 変換、回転、スケール、および明るさ値の少なくとも一つを変化させることで前記パラメータを変化させる、請求項1の方法。
  3. 各レイヤの相対的な明るさ値があらかじめ決められており、前記合成画像の全体的な明るさを変化させることで前記明るさを変化させる、請求項2の方法。
  4. 各レイヤの隠れジオメトリを取り除くことで前記合成画像を生成する、請求項1の方法。
  5. 前記CADのデザインから、作り出されたジオメトリへの変換をシミュレートするように各レイヤに光学点広がり関数を適用することで前記合成画像を生成する、請求項1の方法。
  6. ダミージオメトリを取り除くことで前記合成画像を生成する、請求項1の方法。
  7. 前記光学システムの画像取得特性をシミュレートするように、選択されたレイヤをぼかすことで前記合成画像を生成する、請求項1の方法。
  8. 前記差分画像に統計処理を行って前記差分画像を統計的に定量化する、請求項1の方法。
  9. 前記差分画像の各画素値の2乗和およびカイ2乗値の少なくとも一つを計算することで前記統計処理を行う、請求項8の方法。
  10. 前記差分画像の各画素値の2乗和およびカイ2乗値の少なくとも一つを最小化することで前記差分画像を最小化する、請求項9の方法。
  11. 計算機システムを用いて検査対象デバイス(DUT)の発光画像を分解する方法であって、
    前記DUTのCAD(computer aided design)レイヤを持つCADデータを取得し、
    分解すべき前記DUTの領域を選択し、
    前記選択した領域における各活性デバイスについて金属線の発光反射を計算し、
    各計算された金属線の発光反射の減衰を実行する、方法。
  12. 光学軸に対する前記金属線の発光反射の入射角による強度変化をシミュレートする補正、前記金属線の発光反射が伝播する材料の屈折率の変化による強度変化をシミュレートする補正、および光学システムの集光効率による強度変化をシミュレートする減衰、の一または複数により前記減衰を実行する、請求項11の方法。
  13. 前記CADデータを用いて各金属線の発光反射を追跡し、前記CADデータの少なくとも一つのレイヤに示された金属線と交差しない各金属線の発光反射を除外する、請求項12の方法。
  14. 各金属線の発光反射を追跡し、前記光学システムの所定の開口数以内を通過しない各金属線の発光反射を除外する、請求項12の方法。
  15. 前記光学システムの点広がり関数を適用することで前記減衰を実行する、請求項12の方法。
  16. 被検査デバイス(DUT)の画像を配向するシステムであって、
    光学システムから前記DUTの光学画像を取得する手段と、
    前記DUTのCAD(computer aided design)レイヤを持つCADデータを取得する手段と、
    前記CADレイヤを重ね合わせて前記DUTの合成画像を構築し、光学システムのモデリングを適用する計算エンジンと、
    前記光学画像と前記合成画像を比較して差分画像を生成する比較器と、
    前記計算エンジンのパラメータを繰り返し修正して前記差分画像を最小化する位置合わせ器と、
    前記光学画像への前記合成画像の適した位置合わせを判定する判定モジュールとを備えた、システム。
  17. 前記光学システムのモデリングを適用する点広がり関数モジュールを備えた、請求項16のシステム。
  18. 前記差分画像を定量化する統計モジュールを備えた、請求項16のシステム。
  19. 前記光学画像への前記合成画像の最適な位置合わせの出力パラメータを提供する出力ポートを備えた、請求項16のシステム。
  20. 前記位置合わせのパラメータが変換、回転、スケール値の少なくとも一つを含む、請求項19のシステム。
JP2013531888A 2010-09-29 2011-09-29 サブ光学解像度によるcadレイアウトへのチップの自動配向システムおよび方法 Pending JP2014503787A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US38787210P 2010-09-29 2010-09-29
US61/387,872 2010-09-29
PCT/US2011/054087 WO2012047730A1 (en) 2010-09-29 2011-09-29 System and method for automatic orientation of a chip to the cad layout with sub-optical resolution

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016140181A Division JP6232476B2 (ja) 2010-09-29 2016-07-15 サブ光学解像度によるcadレイアウトへのチップの自動配向システムおよび方法

Publications (1)

Publication Number Publication Date
JP2014503787A true JP2014503787A (ja) 2014-02-13

Family

ID=45870716

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013531888A Pending JP2014503787A (ja) 2010-09-29 2011-09-29 サブ光学解像度によるcadレイアウトへのチップの自動配向システムおよび方法
JP2016140181A Expired - Fee Related JP6232476B2 (ja) 2010-09-29 2016-07-15 サブ光学解像度によるcadレイアウトへのチップの自動配向システムおよび方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016140181A Expired - Fee Related JP6232476B2 (ja) 2010-09-29 2016-07-15 サブ光学解像度によるcadレイアウトへのチップの自動配向システムおよび方法

Country Status (4)

Country Link
US (1) US9390486B2 (ja)
EP (1) EP2622361A4 (ja)
JP (2) JP2014503787A (ja)
WO (1) WO2012047730A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390486B2 (en) 2010-09-29 2016-07-12 Neeraj Khurana System and method for automatic orientation of a chip to the CAD layout with sub-optical resolution

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643313B2 (en) * 2018-01-19 2020-05-05 Bae Systems Information And Electronic Systems Integration Inc. Methods for image denoising and deblurring
US11789074B2 (en) * 2021-10-13 2023-10-17 National Instruments Corporation Parameter space reduction for device testing
EP4202749A1 (en) * 2021-12-27 2023-06-28 Visionx Inc. Systems and methods for alignment and comparison of a reference drawing with images of a part

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005195403A (ja) * 2004-01-05 2005-07-21 Toshiba Corp 参照データ生成方法、パターン欠陥検査装置、パターン欠陥検査方法、及び参照データ生成プログラム
JP2005292016A (ja) * 2004-04-02 2005-10-20 Dainippon Screen Mfg Co Ltd 欠陥検出装置および欠陥検出方法
WO2006049243A1 (ja) * 2004-11-05 2006-05-11 Nec Corporation パターン検査装置、パターン検査方法及びパターン検査プログラム
JP2008040705A (ja) * 2006-08-04 2008-02-21 Nec Corp ぼかしフィルタ設計方法
JP2008040370A (ja) * 2006-08-10 2008-02-21 Advanced Mask Inspection Technology Kk 試料検査装置、画像位置合わせ方法及びプログラム
JP2009229159A (ja) * 2008-03-21 2009-10-08 Nuflare Technology Inc レチクル欠陥検査装置およびレチクル欠陥検査方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02308575A (ja) 1989-05-24 1990-12-21 Nissan Motor Co Ltd 光検出セル
US5208648A (en) 1991-03-11 1993-05-04 International Business Machines Corporation Apparatus and a method for high numerical aperture microscopic examination of materials
US5220403A (en) 1991-03-11 1993-06-15 International Business Machines Corporation Apparatus and a method for high numerical aperture microscopic examination of materials
JP3004830B2 (ja) 1991-12-09 2000-01-31 松下電器産業株式会社 半導体集積回路の評価装置及び評価方法
JPH05281155A (ja) * 1992-03-31 1993-10-29 Toshiba Corp パターン欠陥検査装置
JP2920908B2 (ja) 1994-07-18 1999-07-19 株式会社アドバンテスト 荷電粒子ビームを用いるic欠陥検出方法及びその装置
US5940545A (en) 1996-07-18 1999-08-17 International Business Machines Corporation Noninvasive optical method for measuring internal switching and other dynamic parameters of CMOS circuits
US6064759A (en) 1996-11-08 2000-05-16 Buckley; B. Shawn Computer aided inspection machine
US6690841B2 (en) 1997-07-07 2004-02-10 General Electric Company Method and apparatus for image registration
JP2001033526A (ja) * 1999-07-22 2001-02-09 Matsushita Electric Ind Co Ltd 半導体集積回路の不良解析方法および装置
JP4009409B2 (ja) 1999-10-29 2007-11-14 株式会社日立製作所 パターン欠陥検査方法及びその装置
JP2001319955A (ja) 2000-05-10 2001-11-16 Hitachi Ltd 発光解析方法およびその装置
JP4230674B2 (ja) 2001-03-01 2009-02-25 株式会社日立製作所 欠陥検査装置およびその方法
JP3556183B2 (ja) 2001-05-22 2004-08-18 株式会社堀場製作所 基板上の化合物半導体層の組成決定方法
JP3837495B2 (ja) 2002-02-28 2006-10-25 独立行政法人産業技術総合研究所 光イメージングシステム
JP4126189B2 (ja) 2002-04-10 2008-07-30 株式会社日立ハイテクノロジーズ 検査条件設定プログラム、検査装置および検査システム
JP4131918B2 (ja) 2002-07-10 2008-08-13 東芝マイクロエレクトロニクス株式会社 半導体集積回路の故障解析装置及び故障解析方法
US6891363B2 (en) 2002-09-03 2005-05-10 Credence Systems Corporation Apparatus and method for detecting photon emissions from transistors
US7149340B2 (en) * 2002-09-20 2006-12-12 Lsi Logic Corporation Mask defect analysis for both horizontal and vertical processing effects
KR100503530B1 (ko) 2003-01-02 2005-07-22 삼성전자주식회사 웨이퍼의 불량검출 장치 및 방법
JP4185789B2 (ja) * 2003-03-12 2008-11-26 株式会社日立ハイテクノロジーズ パターン検査方法及びその装置
JP4769025B2 (ja) 2005-06-15 2011-09-07 株式会社日立ハイテクノロジーズ 走査型電子顕微鏡用撮像レシピ作成装置及びその方法並びに半導体パターンの形状評価装置
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
JP2007192743A (ja) * 2006-01-20 2007-08-02 Toshiba Corp 画像取り込み方法並びに検査方法及びその装置
US7684609B1 (en) 2006-05-25 2010-03-23 Kla-Tencor Technologies Corporation Defect review using image segmentation
US7636155B2 (en) 2007-01-18 2009-12-22 Dcg Systems, Inc. System and method for resolving photoemission from semiconductor devices
US8072589B2 (en) 2007-01-18 2011-12-06 Dcg Systems, Inc. System and method for photoemission-based defect detection
JP4467591B2 (ja) * 2007-03-09 2010-05-26 アドバンスド・マスク・インスペクション・テクノロジー株式会社 試料検査装置、及び、試料検査方法
JP2008233343A (ja) * 2007-03-19 2008-10-02 Advanced Mask Inspection Technology Kk 試料検査装置、補正画像生成方法及びプログラム
JP4542164B2 (ja) * 2008-03-18 2010-09-08 アドバンスド・マスク・インスペクション・テクノロジー株式会社 パターン検査装置、パターン検査方法及びプログラム
US9262568B2 (en) * 2009-07-16 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy pattern performance aware analysis and implementation
US9390486B2 (en) 2010-09-29 2016-07-12 Neeraj Khurana System and method for automatic orientation of a chip to the CAD layout with sub-optical resolution

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005195403A (ja) * 2004-01-05 2005-07-21 Toshiba Corp 参照データ生成方法、パターン欠陥検査装置、パターン欠陥検査方法、及び参照データ生成プログラム
JP2005292016A (ja) * 2004-04-02 2005-10-20 Dainippon Screen Mfg Co Ltd 欠陥検出装置および欠陥検出方法
WO2006049243A1 (ja) * 2004-11-05 2006-05-11 Nec Corporation パターン検査装置、パターン検査方法及びパターン検査プログラム
JP2008040705A (ja) * 2006-08-04 2008-02-21 Nec Corp ぼかしフィルタ設計方法
JP2008040370A (ja) * 2006-08-10 2008-02-21 Advanced Mask Inspection Technology Kk 試料検査装置、画像位置合わせ方法及びプログラム
JP2009229159A (ja) * 2008-03-21 2009-10-08 Nuflare Technology Inc レチクル欠陥検査装置およびレチクル欠陥検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390486B2 (en) 2010-09-29 2016-07-12 Neeraj Khurana System and method for automatic orientation of a chip to the CAD layout with sub-optical resolution

Also Published As

Publication number Publication date
WO2012047730A1 (en) 2012-04-12
JP6232476B2 (ja) 2017-11-15
EP2622361A1 (en) 2013-08-07
US20120076395A1 (en) 2012-03-29
JP2017011277A (ja) 2017-01-12
US9390486B2 (en) 2016-07-12
EP2622361A4 (en) 2013-10-30

Similar Documents

Publication Publication Date Title
CN110383441B (zh) 使用经预测的计量图像的计量配方产生
JP6873129B2 (ja) 領域適応的欠陥検出を行うシステムおよび方法
TWI668582B (zh) 用於判定由一檢查子系統在設計資料空間中產生之輸出之一位置的系統、方法及非暫時性電腦可讀媒體
JP6232476B2 (ja) サブ光学解像度によるcadレイアウトへのチップの自動配向システムおよび方法
JP5172204B2 (ja) 光学特性測定装置およびフォーカス調整方法
TWI738780B (zh) 用於大量圖案檢索之檢測及設計間之漂移之自動校正之系統及方法
WO2014186407A2 (en) Machine learning method and apparatus for inspecting reticles
KR20150130919A (ko) 검사 방법, 템플릿 기판 및 포커스 오프셋 방법
TWI645248B (zh) 用於決定基材上第一結構元件與第二結構元件之間距離的顯微鏡與方法
TW202044097A (zh) 用於測試影像與設計對準之設計檔案選擇
JP2005147715A (ja) 迂曲面の光波干渉測定方法および迂曲面測定用の干渉計装置
US9869640B2 (en) Method and device for examining a mask
CN109314067B (zh) 在逻辑及热点检验中使用z层上下文来改善灵敏度及抑制干扰的系统及方法
JPWO2019167129A1 (ja) 欠陥検出装置、欠陥検出方法および欠陥観察装置
KR20190050582A (ko) 결함 검사 방법 및 결함 검사 장치
US10504802B2 (en) Target location in semiconductor manufacturing
US10754260B2 (en) Method and system for process control with flexible sampling
US20210396510A1 (en) Through-focus image-based metrology device, operation method thereof, and computing device for executing the operation
JP7079569B2 (ja) 検査方法
KR102351636B1 (ko) 유연적 샘플링을 이용한 공정 제어 방법 및 시스템
US7826045B2 (en) Angular spectrum tailoring in solid immersion microscopy for circuit analysis
CN110261387A (zh) 光学系统、照明模块及自动光学检验系统
CN117015850B (zh) 以经呈现设计图像进行的设计注意区域的分段
JP2006003168A (ja) 表面形状の測定方法およびその装置
JP6893842B2 (ja) パターン検査方法およびパターン検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160315