JP2014216562A - 多層基板およびこれを用いた電子装置 - Google Patents

多層基板およびこれを用いた電子装置 Download PDF

Info

Publication number
JP2014216562A
JP2014216562A JP2013094373A JP2013094373A JP2014216562A JP 2014216562 A JP2014216562 A JP 2014216562A JP 2013094373 A JP2013094373 A JP 2013094373A JP 2013094373 A JP2013094373 A JP 2013094373A JP 2014216562 A JP2014216562 A JP 2014216562A
Authority
JP
Japan
Prior art keywords
layer
land
glass cloth
core layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013094373A
Other languages
English (en)
Other versions
JP6075187B2 (ja
Inventor
俊浩 中村
Toshihiro Nakamura
俊浩 中村
慎也 内堀
Shinya Uchibori
慎也 内堀
沼崎　浩二
Koji Numazaki
浩二 沼崎
篤志 柏崎
Atsushi Kashiwazaki
篤志 柏崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013094373A priority Critical patent/JP6075187B2/ja
Priority to US14/785,422 priority patent/US20160105958A1/en
Priority to CN201480023607.XA priority patent/CN105247972A/zh
Priority to PCT/JP2014/002233 priority patent/WO2014174827A1/ja
Publication of JP2014216562A publication Critical patent/JP2014216562A/ja
Application granted granted Critical
Publication of JP6075187B2 publication Critical patent/JP6075187B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】ビルドアップ層にクラックが発生しても、ランドと内層配線とがショートすることを抑制できる多層基板を提供する。
【解決手段】ランド６１の下方においてビルドアップ層３０内のガラスクロス３０ｂをランド６１側に変形させる。そして、樹脂層３０ｃのうちガラスクロス３０ｂからランド６１側の表面までの厚みａ１がコア層２０側の表面までの厚みｂ１よりも厚くなるようにする。これにより、よりクラックが小さな段階からクラックの進展や拡大を抑制できる。したがって、クラックの進展および拡大を遅らせることが可能となる。その結果、クラックが発生しても、ランドと内層配線との間の絶縁性が確保され、これらの間がショートすることを抑制することが可能となる。
【選択図】図２

Description

本発明は、電子部品がはんだを介して搭載されるランドを有する多層基板およびこれを用いた電子装置に関するものである。
従来より、この種の電子装置として、次のものが提案されている（例えば、特許文献１参照）。
具体的には、この電子装置は、樹脂等で構成されるコア層とビルドアップ層とが積層され、コア層とビルドアップ層との間に内層配線が形成されていると共にビルドアップ層のうちコア層と反対側の一面にランドが形成された多層基板を備えている。ランドは、板状とされた金属膜と、金属膜よりはんだ濡れ性が高く、金属膜のうちビルドアップ層と反対側の一面および側面の全面に形成された金属メッキとを有する構成とされている。このランド上に、はんだを介してパワー素子や制御素子等の電子部品が搭載されている。そして、耐環境（耐腐食）性を向上させるためのモールド樹脂によって電子部品を含む多層基板の一面側が覆われることにより、電子装置が構成されている。
特開昭６１−１３５１９１号公報
しかしながら、図９に示すように、モールド樹脂Ｊ１によって電子部品Ｊ２が覆われる上記電子装置では、金属膜Ｊ３の一面Ｊ３ａおよび側面Ｊ３ｂに金属メッキＪ４が形成されており、ランドＪ５の側面まではんだＪ６が濡れ広がる。また、モールド樹脂Ｊ１とはんだＪ６との密着力は、通常モールド樹脂Ｊ１とランドＪ５（金属）との密着力より弱い。このため、上記電子装置では、モールド樹脂Ｊ１がはんだＪ６との界面から剥離し易く、モールド樹脂Ｊ１がはんだＪ６から剥離するとビルドアップ層Ｊ７にクラックＪ８が発生する。
すなわち、モールド樹脂Ｊ１がはんだＪ６から剥離することによって生じる応力がビルドアップ層Ｊ７に伝播してビルドアップ層Ｊ７にクラックＪ８が発生する。
また、モールド樹脂Ｊ１が剥離することにより、モールド樹脂Ｊ１にてランドＪ５の変位を抑制できなくなるため、使用環境に応じてランドＪ５の膨張および収縮が可能となる。そして、ランドＪ５とビルドアップ層Ｊ７とは熱膨張係数が異なるため、ビルドアップ層Ｊ７に応力が印加される。特に、低温使用環境では、ランドＪ５が収縮することにより、ビルドアップ層Ｊ７のうちランドＪ５との界面の端部に多大な引張応力が印加され、ビルドアップ層Ｊ７にクラックＪ８が発生する。
そして、ビルドアップ層Ｊ７に発生したクラックＪ８が内層配線に到達すると、当該クラックＪ８に水等の異物が浸入した場合、ランドＪ５と内層配線とがショートするという問題が発生する。
本発明は上記点に鑑みて、ビルドアップ層にクラックが発生しても、ランドと内層配線とがショートすることを抑制できる多層基板およびこれを用いた電子装置を提供することを目的とする。
上記目的を達成するため、請求項１ないし４に記載の発明では、表面（２０ａ）を有するコア層（２０）と、コア層の表面に形成された内層配線（５１）と、コア層の表面に内層配線を覆う状態で配置され、ガラス繊維を編み込んでフィルム状としたガラスクロス（３０ｂ）および該ガラスクロスの表裏両面を覆う樹脂層（３０ｃ）とを有して構成されたビルドアップ層（３０）と、ビルドアップ層のうちコア層と反対側の一面（３０ａ）に形成され、はんだ（１３０）を介して電子部品（１２１〜１２３）が搭載されるランド（６１）と、を備え、ビルドアップ層のうち、ランドとコア層の間に位置する部分は、ガラスクロスがランド側に押し出され、当該部分において、樹脂層のうちガラスクロスからランド側の表面までの厚み（ａ１）がガラスクロスからコア層側の表面までの厚み（ｂ１）よりも薄くされていることを特徴としている。
このように、ランドとコア層の間においてビルドアップ層内のガラスクロスをランド側に変形させている。そして、樹脂層のうちガラスクロスからランド側の表面まで厚みがコア層側の表面までの厚みよりも厚くなるようにしている。これにより、よりクラックが小さな段階からクラックの進展や拡大を抑制できる。したがって、クラックの進展および拡大を遅らせることが可能となる。その結果、クラックが発生しても、ランドと内層配線との間の絶縁性が確保され、これらの間がショートすることを抑制することが可能となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
本発明の第１実施形態における電子装置の断面図である。 図１中の領域Ａの拡大図である。 （ａ）は、ビルドアップ層３０を従来構造とした場合の電子装置の部分拡大断面図であり、（ｂ）は、ビルドアップ層３０におけるガラスクロス３０ｂを全体的にランド６１寄りに配置した場合の電子装置の部分拡大図である。 図１に示す多層基板の製造工程を示す断面図である。 図４に続く多層基板の製造工程を示す断面図である。 図５に続く多層基板の製造工程を示す断面図である。 ビルドアップ層３０の製造工程を示す断面模式図である。 ビルドアップ層３０内におけるガラスクロス３０ｂの変形の様子を示した断面図である。 多層基板にクラックが発生した様子を示す電子装置の拡大図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について説明する。なお、本実施形態の電子装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するために適用されると好適である。
図１に示されるように、電子装置は、一面１０ａおよび他面１０ｂを有する多層基板１０と、多層基板１０の一面１０ａ上に搭載された電子部品１２１〜１２３と、を備えている。そして、多層基板１０の一面１０ａ側を電子部品１２１〜１２３と共にモールド樹脂１５０で封止することにより、電子装置が構成されている。
多層基板１０は、絶縁樹脂層としてのコア層２０と、コア層２０の表面２０ａに配置された表面２０ａ側のビルドアップ層３０と、コア層２０の裏面２０ｂ側に配置された裏面２０ｂ側のビルドアップ層４０と、内層配線５１、５２などを備える積層基板である。
コア層２０およびビルドアップ層３０、４０は、ガラス繊維を編み込んでフィルム状としたガラスクロスの両面を熱硬化性の樹脂で封止してなるプリプレグで構成され、プリプレグの樹脂としては、エポキシ樹脂等が挙げられる。また、プレプレグの樹脂には、必要に応じて、アルミナやシリカ等の電気絶縁性かつ放熱性に優れたフィラーが含有されていてもよい。
そして、コア層２０とビルドアップ層３０との界面には、パターニングされた表面側内層配線５１（以下では、単に内層配線５１という）が形成されている。同様に、コア層２０とビルドアップ層４０との界面には、パターニングされた裏面側内層配線５２（以下では、単に内層配線５２という）が形成されている。
また、ビルドアップ層３０の表面３０ａには、パターニングされた表面側表層配線６１〜６３（以下では、単に表層配線６１〜６３という）が形成されている。本実施形態では、表層配線６１〜６３は、電子部品１２１〜１２３が搭載される搭載用のランド６１、電子部品１２１、１２２とボンディングワイヤ１４１、１４２を介して電気的に接続されるボンディング用のランド６２、外部回路と電気的に接続される表面パターン６３とされている。
同様に、ビルドアップ層４０の表面４０ａには、パターニングされた裏面側表層配線７１、７２（以下では、単に表層配線７１、７２という）が形成されている。本実施形態では、表層配線７１、７２は、後述するフィルドビアを介して内層配線５２と接続される裏面パターン７１、放熱用のヒートシンクが備えられるヒートシンク用パターン７２（以下では、単にＨＳ用パターン７２という）とされている。
なお、ビルドアップ層３０の表面３０ａとは、ビルドアップ層３０のうちコア層２０と反対側の一面のことであり、多層基板１０の一面１０ａとなる面のことである。また、ビルドアップ層４０の表面４０ａとは、ビルドアップ層４０のうちコア層２０と反対側の一面のことであり、多層基板１０の他面１０ｂとなる面のことである。そして、内層配線５１、５２、表層配線６１〜６３、表層配線７１、７２は、具体的には後述するが、銅等の金属箔や金属メッキが適宜積層されて構成されている。
内層配線５１と内層配線５２とは、コア層２０を貫通して設けられた貫通ビア８１を介して電気的および熱的に接続されている。具体的には、貫通ビア８１は、コア層２０を厚さ方向に貫通する貫通孔８１ａの壁面に銅等の貫通電極８１ｂが形成され、貫通孔８１ａの内部に充填材８１ｃが充填されて構成されている。
また、内層配線５１と表層配線６１〜６３、および内層配線５２と表層配線７１、７２とは、適宜各ビルドアップ層３０、４０を厚さ方向に貫通して設けられたフィルドビア９１、１０１を介して電気的および熱的に接続されている。具体的には、フィルドビア９１、１０１は、各ビルドアップ層３０、４０を厚さ方向に貫通する貫通孔９１ａ、１０１ａが銅等の貫通電極９１ｂ、１０１ｂにて充填された構成とされている。
なお、充填材８１ｃは、樹脂、セラミック、金属等が用いられるが、本実施形態では、エポキシ樹脂とされている。また、貫通電極８１ｂ、９１ｂ、１０１ｂは、銅等の金属メッキにて構成されている。
そして、各ビルドアップ層３０、４０の表面３０ａ、４０ａには、表面パターン６３および裏面パターン７１を覆うソルダーレジスト１１０が形成されている。なお、表面パターン６３を覆うソルダーレジスト１１０には、図１とは別断面において、表面パターン６３のうち外部回路と接続される部分を露出させる開口部が形成されている。
電子部品１２１〜１２３は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等の発熱が大きいパワー素子１２１、マイコン等の制御素子１２２、チップコンデンサや抵抗等の受動素子１２３である。そして、各電子部品１２１〜１２３は、はんだ１３０を介してランド６１上に搭載されてランド６１と電気的、機械的に接続されている。また、パワー素子１２１および制御素子１２２は、周囲に形成されているランド６２ともアルミニウムや金等のボンディングワイヤ１４１、１４２を介して電気的に接続されている。
なお、ここでは、電子部品１２１〜１２３としてパワー素子１２１、制御素子１２２、受動素子１２３を例に挙げて説明したが、電子部品１２１〜１２３はこれらに限定されるものではない。
モールド樹脂１５０は、ランド６１、６２および電子部品１２１〜１２３を封止するものであり、エポキシ樹脂等の一般的なモールド材料が金型を用いたトランスファーモールド法やコンプレッションモールド法等により形成されたものである。
なお、本実施形態では、モールド樹脂１５０は、多層基板１０の一面１０ａのみに形成されている。つまり、本実施形態の電子装置は、いわゆるハーフモールド構造とされている。また、多層基板１０の他面１０ｂ側には、特に図示していないが、ＨＳ用パターン７２に放熱グリス等を介してヒートシンクが備えられている。
以上が本実施形態における電子装置の基本的な構成である。次に、本実施形態の特徴点である電子部品１２１〜１２３が搭載されるランド６１の下部におけるビルドアップ層３０の構造について説明する。図２に、受動素子１２３が搭載されるランド６１の下部におけるビルドアップ層３０の構造を表し、これを参照して説明する。
受動素子１２３が搭載されるランド６１は、図２に示されるように、はんだ１３０を介して受動素子１２３の電極と電気的および物理的に接続される。本実施形態では、受動素子１２３として抵抗やコンデンサ等を想定しているため、受動素子１２３の両端に電極が備えられ、受動素子１２３の両端において、受動素子１２３の各電極と対応する位置に形成された各ランド６１と受動素子１２３の各電極とが接続されている。
一方、上記したようにビルドアップ層３０は、ガラスクロス３０ｂの両面を熱硬化性の樹脂層３０ｃで封止したプリプレグで構成されている。このビルドアップ層３０に備えられたガラスクロス３０ｂのうち、ランド６１の下方、つまりランド６１とコア層２０との間に位置する部分について、ランド６１側に変形させてある。これにより、樹脂層３０ｃのうちガラスクロス３０ｂからランド６１側（コア層２０と反対側）の表面までの厚みａ１がコア層２０までの厚みｂ１よりも薄くされている。具体的には、ランド６１の下方位置において、内層配線５１が配置されており、この内層配線５１によって押し出されることでガラスクロス３０ｂがランド６１側に寄せられている。
ビルドアップ層３０にガラスクロス３０ｂを備える場合、ビルドアップ層３０の強度を確保する為にガラスクロス３０ｂを備えていることから、ガラスクロス３０ｂを強度が確保できるように十分な厚みで構成している。このため、コア層２０にビルドアップ層３０を密着させたときにも、ガラスクロス３０ｂは平らなままで、殆ど変形していない状態になっている。また、後述するように、ビルドアップ層３０は、ガラスクロス３０ｂの両面にほぼ同じ膜厚で樹脂層３０ｃを配置することで製造される。そして、ビルドアップ層３０をコア層２０に密着させたときには、内層配線５１を樹脂層３０ｃで埋め込むことになる。このため、その性質上、図３（ａ）に示すようにガラスクロス３０ｂを挟んだ両側の樹脂層３０ｃは、内層配線５１が形成された位置におけるガラスクロス３０ｂからコア層２０と反対側の表面までの厚みａ１とコア層２０まで厚みｂ１がほぼ同じになる。また、内層配線５１が形成されていない位置での樹脂層３０ｃの厚みａ２、ｂ２もほぼ同じになる。よって、ガラスクロス３０ｂは、下側、つまり内層配線５１に偏った状態になる。
これに対して、本実施形態では、ガラスクロス３０ｂの強度をビルドアップ層３０の強度をある程度保ちつつ低下させることで、ランド６１の下方位置においてガラスクロス３０ｂを変形させ、ガラスクロス３０ｂがランド６１側に寄るようにしている。具体的には、ガラスクロス３０ｂの厚みを１０μｍ以上かつ３０μｍ以下、例えば２０μｍという薄さに設定することで、ガラスクロス３０ｂの強度を低下させている。これにより、ガラスクロス３０ｂをランド６１に近づけることが可能となり、次の効果を得ることができる。
例えば、受動素子１２３とランド６１とを接続しているはんだ１３０からモールド樹脂１５０が剥離し、これらの界面を通じてビルドアップ層３０にクラックが発生した場合、徐々にクラックがガラスクロス３０ｂまで進展してくる。このとき、ガラスクロス３０ｂではクラックの進展を完全には停止できない。しかしながら、ガラスクロス３０ｂの強度が樹脂層３０ｄの強度よりも十分に高く、また、ガラスクロス３０ｂがガラス繊維を編み込んだ構造とされていることから、ガラスクロス３０ｂの隙間からしかクラックが進展しないようにできる。このため、ガラスクロス３０ｂより下方ではクラック幅が小さくなる。また、強度が高いガラスクロス３０ｂの存在により、樹脂層３０ｂの応力印加が緩和され、ガラスクロス３０ｂからコア層２０ｂ側へのクラックの進展や拡大を抑制することが可能になる。
このような効果は、ガラスクロス３０ｂを備えることによって得られるが、ガラスクロス３０ｂがよりランド６１に近いほど、よりクラックが小さな段階からクラックの進展や拡大を抑制できる。このため、クラックの進展および拡大を遅らせることが可能となる。したがって、クラックが発生しても、ランドと内層配線との間の絶縁性が確保され、これらの間がショートすることを抑制することが可能となる。
また、ガラスクロス３０ｂをランド６１側に近づけるのであれば、ガラスクロス３０ｂを全体的にランド６１側に近づければ良いとも考えられる。しかしながら、ガラスクロス３０ｂの両面に配置される樹脂層３０ｂの厚みを代えて製造するのは製造工程の複雑化を招いて好ましくないし、表裏面を認識しながらビルドアップ層３０をコア層２０へ密着させる工程を行わなければならなくなる。さらに、ガラスクロス３０ｂよりもランド６１側に配置される樹脂層３０ｃの厚みを薄くすると、図３（ｂ）に示すようにランド６１よりも外側の位置で樹脂層３０ｃの充填不足が発生し、ガラスクロス３０ｂが露出してしまうなどの問題が発生してしまう。このため、ランド６１から離れた位置において、樹脂層３０ｃのうちガラスクロス３０ｂよりもランド６１側の厚みａ２とコア層２０側の厚みｂ２とがほぼ同じ（ａ２≒ｂ２）となるようにすることで、樹脂層３０ｃが確実に充填されるようにするのが好ましい。
したがって、本実施形態では、基本的にはガラスクロス３０ｂの表裏両面に同じ厚みの樹脂層３０ｃが備えられたビルドアップ層３０を用いつつ、ランド６１の下方においてガラスクロス３０ｂよりもランド６１側の樹脂層３０ｂを薄くしている。これにより、ビルドアップ層３０にクラックが発生してもランドと内層配線５１とがショートすることを抑制することが可能になる。また、ランド６１よりも外側において、樹脂層３０ｃの充填不足が発生することを抑制できる。
以上が本実施形態における電子装置の構成である。次に、上記電子装置の製造方法について図４〜図６を参照しつつ説明する。なお、図４〜図６は、多層基板１０のうちパワー素子１２１が搭載される部分近傍の断面図である。
まず、図４（ａ）に示されるように、コア層２０の表面２０ａおよび裏面２０ｂに銅箔等の金属箔１６１、１６２が配置されたものを用意する。そして、図４（ｂ）に示されるように、ドリル等によって金属箔１６１、コア層２０、金属箔１６２を貫通する貫通孔８１ａを形成する。
その後、図４（ｃ）に示されるように、無電解メッキや電気メッキを行い、貫通孔８１ａの壁面および金属箔１６１、１６２上に銅等の金属メッキ１６３を形成する。これにより、貫通孔８１ａの壁面に、金属メッキ１６３にて構成される貫通電極８１ｂが形成される。なお、無電解メッキおよび電気メッキを行う場合には、パラジウム等の触媒を用いて行うことが好ましい。
続いて、図４（ｄ）に示されるように、金属メッキ１６３で囲まれる空間に充填材８１ｃを配置する。これにより、貫通孔８１ａ、貫通電極８１ｂ、充填材８１ｃを有する上記貫通ビア８１が形成される。
その後、図５（ａ）に示されるように、無電解メッキおよび電気メッキ等でいわゆる蓋メッキを行い、金属メッキ１６３および充填材８１ｃ上に銅等の金属メッキ１６４、１６５を形成する。
次に、図５（ｂ）に示されるように、金属メッキ１６４、１６５上に図示しないレジストを配置する。そして、当該レジストをマスクとしてウェットエッチング等を行い、金属メッキ１６４、金属メッキ１６３、金属箔１６１を適宜パターニングして内層配線５１を形成すると共に、金属メッキ１６５、金属メッキ１６３、金属箔１６２を適宜パターニングして内層配線５２を形成する。つまり、本実施形態では、内層配線５１は、金属箔１６１、金属メッキ１６３、金属メッキ１６４が積層されて構成され、内層配線５２は、金属箔１６２、金属メッキ１６３、金属メッキ１６５が積層されて構成されている。
なお、次の図５（ｃ）以降では、金属箔１６１、金属メッキ１６３、金属メッキ１６４、および金属箔１６２、金属メッキ１６３、金属メッキ１６５をまとめて１層として示してある。
その後、図５（ｃ）に示されるように、ビルドアップ層３０および銅等の金属板１６６を用意し、コア層２０における表面２０ａ側において、内層配線５１上にビルドアップ層３０および銅等の金属板１６６を積層する。また、コア層２０における裏面２０ｂ側において、内層配線５２上にビルドアップ層４０および銅等の金属板１６７を積層する。このようにして、上から順に、金属板１６６、ビルドアップ層３０、内層配線５１、コア層２０、内層配線５２、ビルドアップ層３０および金属板１６７が順に積層された積層体１６８を構成する。
ここで、ビルドアップ層３０、４０については、次のようにして製造することで用意している。具体的には、ビルドアップ層３０を用意する際には、図７に示されるように、まず、ロール状に巻回したガラスクロスシート１８０を用意し、ガラスクロスシート１８０をフィラーや添加剤などが混入された液状樹脂１８１を収容した樹脂液槽１８２に含浸させる含浸工程を行う。次に、ガラスクロスシート１８０を樹脂液槽１８２から引き出す引出工程を行う。これにより、ガラスクロスシート１８０の表裏両面に液状樹脂１８１が付着してた状態のものができる。その後、液状樹脂１８１を乾燥させて仮硬化させる乾燥工程を行う。そして、乾燥させたものを適切な大きさに切断する切断工程を行うことにより、切断されたガラスクロスシート１８０にてガラスクロス３０ｂが構成され、乾燥させた液状樹脂１８１によって樹脂層３０ｃが構成されたビルドアップ層３０が完成する。また、同様の手法により、ビルドアップ層４０についても用意する。
そして、このようにして用意されたビルドアップ層３０、４０を、図８（ａ）に示すように金属板１６６、１６７と共にコア層２０の両面それぞれに配置して積層体１６８を構成し、積層体１６８の積層方向から加圧しつつ加熱する。これにより、図５（ｄ）に示したようにビルドアップ層３０が熱硬化させられ、積層体１６８が一体となる。具体的には、積層体１６８を加圧することにより、ビルドアップ層３０の樹脂層３０ｃを構成する樹脂を流動させて内層配線５１の間を埋め込むと共に、ビルドアップ層４０の樹脂層を構成する樹脂を流動させて内層配線５２の間を埋め込む。
このとき、受動素子１２３が搭載されるランド６１の形成予定位置に内層配線５１を配置してあることから、図８（ｂ）に示すように、内層配線５１によって樹脂層３０ｃを構成する樹脂と共にガラスクロス３０ｂが押し出され、コア層２０から離れる方に変形させられる。そして、積層体１６８を加熱することにより、ビルドアップ層３０、４０を硬化して積層体１６８を一体化する。このようにして、ガラスクロス３０ｂが金属板１６６側に変形させられたビルドアップ層３０を有する積層体１６８を構成することができる。このようにして、図５（ｄ）に示されるように、一体化された積層体１６８が形成される。
次に、図６（ａ）に示されるように、レーザ等により、金属板１６６、ビルドアップ層３０を貫通して内層配線５１に達する貫通孔９１ａを形成する。同様に、図６（ａ）とは別断面において、金属板１６７、ビルドアップ層４０を貫通して内層配線５２に達する貫通孔１０１ａを形成する。
そして、図６（ｂ）に示されるように、無電解メッキや電気メッキ等でいわゆるフィルドメッキを行い、貫通孔９１ａ、１０１ａを金属メッキ１６９で埋め込む。これにより、ビルドアップ層３０、４０に形成された貫通孔９１ａ、１０１ａに埋め込まれた金属メッキ１６９にて貫通電極９１ｂおよび図１に示した貫通電極１０１ｂが構成される。また、貫通孔９１ａ、１０１ａに貫通電極９１ｂ、１０１ｂが埋め込まれたフィルドビア９１、１０１が形成される。なお、次の図６（ｃ）以降では、金属板１６６および金属メッキ１６９をまとめて１層として示してある。
続いて、図６（ｃ）に示されるように、金属板１６６、１６７上に図示しないレジストを配置する。そして、レジストをマスクとしてウェットエッチング等を行って金属板１６６、１６７をパターニングすると共に、金属メッキ１７０を形成することにより、表層配線６１〜６３および表層配線７１、７２を形成する。つまり、本実施形態では、表層配線６１〜６３は、金属板１６６および金属メッキ１６９、１７０を有する構成とされ、表層配線７１、７２は、金属板１６７および金属メッキ１６９、１７０を有する構成とされている。そして、表層配線６１〜６３における金属膜６４は金属板１６６によって構成され、金属メッキ６５は金属メッキ１６９、１７０によって構成される。
なお、表層配線６１〜６３のうちのランド６１を形成する場合には、例えば、金属膜６４となる金属板１６６の側面６４ｃをマスクで覆った状態で無電解メッキや電気メッキを行うことにより、金属膜６４の一面６４ａのみに金属メッキ６５を形成する。
次に、図６（ｄ）に示されるように、ビルドアップ層３０、４０の表面３０ａ、４０ａにそれぞれソルダーレジスト１１０を配置して適宜パターニングすることにより、上記多層基板１０が製造される。なお、図６（ｄ）に示される範囲内において、表面３０ａ上のソルダーレジスト１１０がすべて除去されているが、図１に示すように他の領域においてソルダーレジスト１１０が残された状態になっている。
その後は、特に図示しないが、はんだ１３０を介して電子部品１２１〜１２３をランド６１に搭載する。そして、パワー素子１２１および制御素子１２２とランド６２との間でワイヤボンディングを行い、パワー素子１２１および制御素子１２２とランド６２とを電気的に接続する。続いて、ランド６１、６２および電子部品１２１〜１２３が封止されるように、金型を用いたトランスファーモールド法やコンプレッションモールド法等によってモールド樹脂１５０を形成する。これにより、モールド樹脂１５０がランド６１の側面６１ｃに密着した上記電子装置が製造される。
以上説明したように、本実施形態では、ランド６１の下方においてビルドアップ層３０内のガラスクロス３０ｂをランド６１側に変形させている。そして、樹脂層３０ｃのうちガラスクロス３０ｂからランド６１側の表面までの厚みａ１がコア層２０までの厚みｂ１よりも厚くなるようにしている。これにより、よりクラックが小さな段階からクラックの進展や拡大を抑制できる。したがって、クラックの進展および拡大を遅らせることが可能となる。したがって、クラックが発生しても、ランドと内層配線との間の絶縁性が確保され、これらの間がショートすることを抑制することが可能となる。
（他の実施形態）
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記実施形態では、特にクラックが発生し易い場所として、受動素子１２３が搭載されるランド６１の周囲を例に挙げたが、受動素子１２３以外のパワー素子１２１や制御素子１２２が搭載されるランド６１についても同様のことが言える。したがって、パワー素子１２１や制御素子１２２が搭載されるランド６１の下方位置において、ビルドアップ層３０内のガラスクロス３０ｂをランド６１側に変形させることで、上記実施形態と同様の効果を得ることができる。
また、上記実施形態では、ガラスクロス３０ｂをランド６１側に押し上げる押出部材として、ランド６１の下方に配置した内層配線５１を用いている。これに対して、内層配線５１とは異なる部材、例えばガラスクロス３０ｂを押し出す為にのみに用いる突起状の部材、つまりコア層２０の表面に対して突出させた構造物を押出部材として配置しても良い。例えば、樹脂などによって押出部材となる構造物を構成することができる。ただし、内層配線５１を押出部材として用いれば、ガラスクロス３０ｂの押出しのためのみに用いる構造物を備える必要がないため、製造工程の簡略化を図ることができる。
また、上記各実施形態において、コア層２０およびビルドアップ層３０、４０として、プリプレグの単層から構成されるものを図示しているが、コア層２０およびビルドアップ層３０、４０をプリプレグの多層から構成されるものとしてもよい。
１０ 多層基板
２０ コア層
３０ ビルドアップ層
３０ｂ ガラスクロス
３０ｃ 樹脂層
５１ 内層配線
６１ ランド
１２１〜１２３ 電子部品
１３０ はんだ
１５０ モールド樹脂

Claims (4)

  1. 表面（２０ａ）を有するコア層（２０）と、
    前記コア層の表面に形成された内層配線（５１）と、
    前記コア層の表面に前記内層配線を覆う状態で配置され、ガラス繊維を編み込んでフィルム状としたガラスクロス（３０ｂ）および該ガラスクロスの表裏両面を覆う樹脂層（３０ｃ）とを有して構成されたビルドアップ層（３０）と、
    前記ビルドアップ層のうち前記コア層と反対側の一面（３０ａ）に形成され、はんだ（１３０）を介して電子部品（１２１〜１２３）が搭載されるランド（６１）と、を備え、
    前記ビルドアップ層のうち、前記ランドと前記コア層の間に位置する部分は、前記ガラスクロスが前記ランド側に押し出され、当該部分において、前記樹脂層のうち前記ガラスクロスから前記ランド側の表面までの厚み（ａ１）が前記ガラスクロスから前記コア層側の表面までの厚み（ｂ１）よりも薄くされていることを特徴とする多層基板。
  2. 前記ランドの外側においては、前記樹脂層のうち前記ガラスクロスから前記ランド側の表面までの厚み（ａ２）が前記ガラスクロスから前記コア層側の表面までの厚み（ｂ２）と等しくなっていることを特徴とする請求項１に記載の多層基板。
  3. 前記ランドと前記コア層との間に前記内層配線が備えられており、該内層配線を押出部材として、前記ガラスクロスが前記ランド側に押し出されていることを特徴とする請求項１または２に記載の多層基板。
  4. 請求項１ないし３のいずれか１つに記載の多層基板と、
    前記ランドの前記一面にのみ配置された前記はんだと、
    前記はんだを介して前記ランドに搭載された前記電子部品と、
    前記電子部品および前記ランドを封止し、前記ランドの側面と密着するモールド樹脂（１５０）と、を備える電子装置。
JP2013094373A 2013-04-26 2013-04-26 多層基板およびこれを用いた電子装置 Expired - Fee Related JP6075187B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013094373A JP6075187B2 (ja) 2013-04-26 2013-04-26 多層基板およびこれを用いた電子装置
US14/785,422 US20160105958A1 (en) 2013-04-26 2014-04-21 Multi-layer substrate, electronic device using multi-layer substrate, manufacturing method for multilayer substrate, substrate, and electronic device using substrate
CN201480023607.XA CN105247972A (zh) 2013-04-26 2014-04-21 多层基板、使用多层基板的电子装置、多层基板的制造方法、基板以及使用基板的电子装置
PCT/JP2014/002233 WO2014174827A1 (ja) 2013-04-26 2014-04-21 多層基板、多層基板を用いた電子装置、多層基板の製造方法、基板、および基板を用いた電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013094373A JP6075187B2 (ja) 2013-04-26 2013-04-26 多層基板およびこれを用いた電子装置

Publications (2)

Publication Number Publication Date
JP2014216562A true JP2014216562A (ja) 2014-11-17
JP6075187B2 JP6075187B2 (ja) 2017-02-08

Family

ID=51942020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013094373A Expired - Fee Related JP6075187B2 (ja) 2013-04-26 2013-04-26 多層基板およびこれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP6075187B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158442A (ja) * 2000-11-20 2002-05-31 Nippon Mektron Ltd 多層プリント基板およびその積層方法
JP2013021306A (ja) * 2011-06-17 2013-01-31 Sumitomo Bakelite Co Ltd プリント配線板および製造方法
JP2013089745A (ja) * 2011-10-18 2013-05-13 Panasonic Corp 多層プリント配線基板とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158442A (ja) * 2000-11-20 2002-05-31 Nippon Mektron Ltd 多層プリント基板およびその積層方法
JP2013021306A (ja) * 2011-06-17 2013-01-31 Sumitomo Bakelite Co Ltd プリント配線板および製造方法
JP2013089745A (ja) * 2011-10-18 2013-05-13 Panasonic Corp 多層プリント配線基板とその製造方法

Also Published As

Publication number Publication date
JP6075187B2 (ja) 2017-02-08

Similar Documents

Publication Publication Date Title
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP5388676B2 (ja) 電子部品内蔵配線板
US9713267B2 (en) Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post
KR101181105B1 (ko) 방열회로기판 및 그 제조 방법
WO2014174827A1 (ja) 多層基板、多層基板を用いた電子装置、多層基板の製造方法、基板、および基板を用いた電子装置
TWI549579B (zh) 印刷電路板
KR20160090625A (ko) 전자소자내장형 인쇄회로기판 및 그 제조방법
JP5027193B2 (ja) 配線板及びその製造方法
CN107017211B (zh) 电子部件和方法
JP6111832B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP6075187B2 (ja) 多層基板およびこれを用いた電子装置
JP5983523B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP6870184B2 (ja) プリント回路基板及びプリント回路基板の製造方法
JP6011472B2 (ja) 基板、およびこれを用いた電子装置
JP2014216559A (ja) 多層基板およびこれを用いた電子装置
JP6044441B2 (ja) 電子装置の製造方法およびこれに用いられる多層基板
JP6111833B2 (ja) 多層基板の製造方法
JP2014216560A (ja) 多層基板およびこれを用いた電子装置
JP2014216565A (ja) 多層基板およびこれを用いた電子装置
JP2014220429A (ja) 多層基板およびこれを用いた電子装置
JP2014216564A (ja) 多層基板およびこれを用いた電子装置
JP6323011B2 (ja) 多層基板
JP6127756B2 (ja) 多層基板、および多層基板の製造方法
JP2014216561A (ja) 多層基板およびこれを用いた電子装置
JP2014220307A (ja) 多層基板、これを用いた電子装置および多層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161226

R151 Written notification of patent or utility model registration

Ref document number: 6075187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees