JP2014215667A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014215667A JP2014215667A JP2013090183A JP2013090183A JP2014215667A JP 2014215667 A JP2014215667 A JP 2014215667A JP 2013090183 A JP2013090183 A JP 2013090183A JP 2013090183 A JP2013090183 A JP 2013090183A JP 2014215667 A JP2014215667 A JP 2014215667A
- Authority
- JP
- Japan
- Prior art keywords
- power
- unit
- signal sequence
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Sources (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
Description
10 半導体装置
13a,13b,13c ASIC(半導体集積回路)
31 入出力端子(端子)
33 入出力インターフェイス部(インターフェイス部)
35 論理コア部(回路部)
37 JTAG回路部
39 セル
41 シフトレジスタ
503 電力制御部
505 待受処理部
507 出力処理部
509 一致判定部
511 トリガー検知判定部
Va,Vb,Vc コア電源(第1の電源)
Vio IO電源(第2の電源)
Claims (5)
- 通常電力モード、及び、前記通常電力モードよりも消費電力が少ない省電力モードを、選択して実行する半導体装置であって、
前記通常電力モードにおいて所定の処理をする回路部と、JTAG回路部と、前記通常電力モードにおいて、前記回路部に対して入力インターフェイスの機能を有し、かつ前記省電力モードにおいて、前記JTAG回路部に対して入力インターフェイスの機能を有するインターフェイス部と、を含む半導体集積回路と、
前記回路部に電力を供給する第1の電源と、
前記インターフェイス部に電力を供給する第2の電源と、
前記通常電力モードにおいて、前記第1の電源から前記回路部に電力を供給する制御をし、前記省電力モードにおいて、前記第1の電源から前記回路部に電力を供給しない制御をし、前記通常電力モード及び前記省電力モードのいずれにおいても、前記第2の電源から前記インターフェイス部に電力を供給する制御をする電力制御部と、
前記省電力モードにおいて、前記半導体装置の外部からトリガーが入力したことを前記JTAG回路部が検知したか否かを判定する判定部と、を備え、
前記判定部によって、前記JTAG回路部が前記検知をしたと判定された場合、前記電力制御部は、前記第1の電源から前記回路部に電力を供給しない制御から電力を供給する制御に切り替える半導体装置。 - 前記半導体集積回路は、前記インターフェイス部に接続され、前記半導体装置の外部から信号が入力される複数の端子を含み、
前記JTAG回路部は、前記複数の端子に対応して設けられ、バウンダリースキャンテストにおいて、テストデータがそれぞれ格納される複数のセルと、前記複数のセルをシリアルに接続して構成されるシフトレジスタと、を含む請求項1に記載の半導体装置。 - 前記判定部は、
前記省電力モードにおいて、前記複数の端子のいずれかに信号が入力したとき、前記複数のセルのうち、信号が入力した端子と対応するセルに信号を格納させる処理をする待受処理部と、
前記複数のセルのそれぞれに格納されている信号で構成される列を、一つの信号列とし、前記省電力モードにおいて、前記信号列を、前記シフトレジスタから出力させる処理をする出力処理部と、
前記複数の端子のいずれにも信号が入力されていない状態において、前記複数のセルに格納されている信号で構成される信号の列を、初期信号列とし、前記省電力モードにおいて、前記初期信号列と前記シフトレジスタから出力された前記信号列とが一致するか否かを判定する一致判定部と、
前記信号列が前記初期信号列と一致すると判定された場合、前記トリガーが検知されていないと判定し、前記信号列が前記初期信号列と一致しないと判定された場合、前記トリガーが検知されたと判定するトリガー検知判定部と、を含む請求項2に記載の半導体装置。 - 前記半導体集積回路は、複数あり、
前記複数の半導体集積回路のそれぞれの前記シフトレジスタがデイジーチェーン接続されており、
前記出力処理部は、前記複数の半導体集積回路のそれぞれの前記複数のセルに格納されている信号で構成される列を、一つの前記信号列とし、前記省電力モードにおいて、前記信号列を、デイジーチェーン接続されている前記シフトレジスタから出力させる処理をし、
前記一致判定部は、前記複数の半導体集積回路のそれぞれの前記複数の端子のいずれにも信号が入力されていない状態において、前記複数の半導体集積回路のそれぞれの前記複数のセルに格納されている信号で構成される列を、前記初期信号列とし、当該初期信号列と、デイジーチェーン接続されている前記シフトレジスタから出力された前記信号列とが一致するか否かを判定する請求項3に記載の半導体装置。 - 前記電力制御部は、前記通常電力モードにおいて、前記複数の半導体集積回路のそれぞれの前記回路部に電力を供給する制御をしており、前記省電力モードにおいて、前記複数の半導体集積回路のそれぞれの前記回路部に電力を供給しない制御をしており、
前記電力制御部は、前記省電力モードにおいて、前記信号列が前記初期信号列と一致すると判定された場合、前記複数の半導体集積回路のそれぞれの前記回路部に対して、電力を供給しない制御を継続し、前記信号列が前記初期信号列と一致しないと判定された場合、前記複数の半導体集積回路のそれぞれの前記回路部に対して、電力を供給しない制御から電力を供給する制御に切り替える請求項4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013090183A JP5891200B2 (ja) | 2013-04-23 | 2013-04-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013090183A JP5891200B2 (ja) | 2013-04-23 | 2013-04-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014215667A true JP2014215667A (ja) | 2014-11-17 |
JP5891200B2 JP5891200B2 (ja) | 2016-03-22 |
Family
ID=51941403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013090183A Expired - Fee Related JP5891200B2 (ja) | 2013-04-23 | 2013-04-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5891200B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002181900A (ja) * | 2000-12-15 | 2002-06-26 | Koken:Kk | バウンダリスキャンテスト法に基づくシリアル伝送を用いた多点監視・制御システム |
JP2002202833A (ja) * | 2000-10-26 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 集積回路の電力管理システム |
JP2003057306A (ja) * | 2001-08-14 | 2003-02-26 | Konica Corp | 半導体集積回路および画像形成装置 |
JP2005144814A (ja) * | 2003-11-13 | 2005-06-09 | Sharp Corp | 画像形成装置 |
-
2013
- 2013-04-23 JP JP2013090183A patent/JP5891200B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002202833A (ja) * | 2000-10-26 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 集積回路の電力管理システム |
JP2002181900A (ja) * | 2000-12-15 | 2002-06-26 | Koken:Kk | バウンダリスキャンテスト法に基づくシリアル伝送を用いた多点監視・制御システム |
JP2003057306A (ja) * | 2001-08-14 | 2003-02-26 | Konica Corp | 半導体集積回路および画像形成装置 |
JP2005144814A (ja) * | 2003-11-13 | 2005-06-09 | Sharp Corp | 画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5891200B2 (ja) | 2016-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019132966A (ja) | 画像形成装置 | |
JP5795012B2 (ja) | 画像形成装置、消去装置 | |
US9584686B2 (en) | Image forming apparatus and controlling method for the same | |
JP5355369B2 (ja) | データ処理装置、データ処理システム及びデータ処理装置での表示を制御する表示制御方法 | |
JP6093732B2 (ja) | 画像形成装置 | |
JP5873832B2 (ja) | 電子機器 | |
JP5891200B2 (ja) | 半導体装置 | |
CN106183469A (zh) | 打印装置及打印装置的控制方法 | |
JP2016057351A (ja) | 画像形成装置およびそれを用いた画像形成システム | |
US20210067648A1 (en) | Image forming apparatus and control method | |
JP5588951B2 (ja) | 割り込み制御回路 | |
US20120201548A1 (en) | Image forming apparatus, control method therefor and storage medium | |
JP6201013B2 (ja) | 加熱温度設定装置およびシートの加熱温度の設定方法 | |
JP2017083801A (ja) | 画像形成装置 | |
JP6769765B2 (ja) | 画像形成装置、制御プログラムおよび制御方法 | |
US9071717B2 (en) | Electronic apparatus | |
JP6225865B2 (ja) | 画像形成装置及びカセット開閉検知方法 | |
JP5928178B2 (ja) | 画像形成装置 | |
JP7404932B2 (ja) | 情報処理装置、及びプログラム | |
JP2010039334A (ja) | 画像形成装置、画像形成方法および画像形成プログラム | |
JP5843919B2 (ja) | 電気機器及び指示受付方法 | |
JP2008044106A (ja) | 画像形成装置、画像形成装置の動作方法、画像処理用asic、画像処理用asicの動作方法、およびプログラム | |
JP6212168B2 (ja) | 消色装置、画像消色システム、シート上の画像の消色方法 | |
JP2017152997A (ja) | 画像形成装置、画像形成装置の制御プログラムおよび画像形成装置の制御方法 | |
JP2023021766A (ja) | 画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5891200 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |