JP2002202833A - 集積回路の電力管理システム - Google Patents
集積回路の電力管理システムInfo
- Publication number
- JP2002202833A JP2002202833A JP2001327762A JP2001327762A JP2002202833A JP 2002202833 A JP2002202833 A JP 2002202833A JP 2001327762 A JP2001327762 A JP 2001327762A JP 2001327762 A JP2001327762 A JP 2001327762A JP 2002202833 A JP2002202833 A JP 2002202833A
- Authority
- JP
- Japan
- Prior art keywords
- power management
- information
- unit
- management information
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
Abstract
回路システム全体の電力管理機構を構築できるようにす
る。 【解決手段】 集積回路の電力管理システムとして、信
号線と、前記信号線に接続された管理情報生成部と、そ
れぞれが、前記信号線に接続された複数の管理情報利用
部とを備える。前記管理情報生成部は、当該管理情報生
成部の状態に対応する、前記管理情報利用部の電力消費
を管理するための電力管理情報を前記信号線に出力し、
前記管理情報利用部は、それぞれ、共通の電力管理情報
を前記信号線から読み出し、この電力管理情報に基づい
て、当該管理情報利用部が消費する電力を制御する。
Description
化設計技術に関する。
常に重要な課題となっている。近年急速に普及している
携帯機器では、バッテリーの寿命は製品価値に直結する
可能性があるため、エネルギー消費量を抑え、バッテリ
ーの駆動時間を長くすることが重要である。また、据え
置き形のシステムにおいても、パッケージや冷却装置の
コストを低減するために省エネルギー化の傾向にある。
構としては、使用していない回路ブロックへの電力供給
やクロック供給を遮断する機構や、システムのスタンバ
イ時に、動作時よりも低い電源電圧と低い動作周波数と
を回路ブロックが使用するようにする機構などが知られ
ている。
を複数組み合わせてシステムを構築する場合、あるブロ
ックへの電力供給を停止する時期、並びに、あるブロッ
クへ供給する電源電圧を変更する時期及びその変更量を
決定するために、システムの電力管理が必要となる。
なものが知られている。
ュータ・システムの電力管理方法が開示されている。こ
れは、システムが有する複数の動作状態を利用して、C
PU(マスタ)に接続された周辺回路(スレーブ)の電
力供給制御を実施する方法である。この方法において、
各周辺回路は、高い電源電圧を使用する高電力使用動作
状態と、低い電源電圧を使用する低電力使用動作状態と
のいずれか一方に、システムの状態に応じて切り替わ
る。システムの状態には、正常動作状態、スタンバイ状
態、及びサスペンド状態がある。CPUがシステムの状
態を決定し、周辺回路の動作状態を適切に切り換えるこ
とができるので、消費電力を削減することができる。
は、電気機器の電力管理方法が開示されている。これ
は、複数の電気機器が共通のネットワークケーブルを介
して電力管理のための情報をやり取りすることにより、
電力管理を実施する方法である。各電気機器は、自らの
オン/オフ状態を示すコードをネットワークケーブルに
定期的に出力する。事前に定められたマスタとして動作
する電気機器がそのコードを解釈し、その他のスレーブ
として動作する電気機器のオンオフ制御を実施する。
も、事前に決定された1つのマスタが、電力制御の対象
となるスレーブの電力制御機構に対して指示を行い、ス
レーブの消費電力を制御することにより、システム全体
の電力管理を実施していた。すなわち、マスタが、電力
制御の集中管理を行っていた。
は、マスタが明示的にスレーブの電力制御機構に対して
制御信号を伝達していた。このため、マスタをスレーブ
の電力制御機構に合わせて設計する必要があり、逆に、
スレーブもマスタの制御方法に依存した設計をする必要
があった。
間を短縮化するため、ブロックベースの設計、例えば、
IP(intellectual property)、マクロ、VC(virtu
al component)等による設計が主流となっている。しか
し、複数の既設計のブロックを組み合わせて集積回路シ
ステムを構築する場合、電力管理を実施するためにブロ
ックの再設計が必要であった。このため、設計工数が大
きくなるという問題点があった。
してシステムに組み込みたいとき、スレーブとして動作
するブロックにおいてクロックの供給を制御するために
は、クロックを制御するための信号をそれぞれのブロッ
クへ伝達するようにマスタとなるブロックを再設計する
必要があった。
計を行う場合に、ブロックを再設計することなく、容易
に集積回路システム全体の電力管理機構を構築できるよ
うな集積回路の電力管理システムを提供することを課題
とする。
め、請求項1の発明が講じた手段は、集積回路の電力管
理システムとして、信号線と、前記信号線に接続された
管理情報生成部と、それぞれが、前記信号線に接続され
た複数の管理情報利用部とを備え、前記管理情報生成部
は、当該管理情報生成部の状態に対応する、前記管理情
報利用部の電力消費を管理するための電力管理情報を前
記信号線に出力し、前記管理情報利用部は、それぞれ、
共通の電力管理情報を前記信号線から読み出し、この電
力管理情報に基づいて、当該管理情報利用部が消費する
電力を制御するものである。
は、集積回路システム全体に共通の電力管理情報を信号
線に出力する。この信号線に接続された各管理情報利用
部は、信号線から電力管理情報を読み取り、その情報を
解釈し、自己が消費する電力を制御する。
の電力管理情報を使用することにより、電力管理の実施
を管理情報生成部での集中管理から管理情報利用部での
分散管理にすることができる。したがって、管理情報生
成部と管理情報利用部とを互いに依存することなく独立
して設計することができる。
おき、このような電力管理情報を出力するように管理情
報生成部を設計し、このような電力管理情報を利用して
電力管理を実施できるように管理情報利用部を設計して
おけば、管理情報利用部の追加や削除をするときに、他
の管理情報利用部の再設計をすることなく、また、特別
に電力管理のための機構を設ける必要なく、容易に電力
管理システムを構築することができる。
載の集積回路の電力管理システムにおいて、前記管理情
報生成部は、マスタとして動作するマスタブロックであ
り、前記マスタブロックは、データ処理を行うデータ処
理回路と、前記データ処理回路の状態に基づいて、前記
電力管理情報を前記信号線に出力する情報出力部とを有
することを特徴とする。
のデータ処理回路の状態に応じて、集積回路システム全
体の電力管理を行うことができる。
載の集積回路の電力管理システムにおいて、前記データ
処理回路は、当該データ処理回路が入出力するデータを
格納し、前記情報出力部に出力するバウンダリスキャン
レジスタと、前記バウンダリスキャンレジスタの動作を
制御するレジスタ制御部とを備えるものであり、前記情
報出力部は、前記レジスタ制御部に所定の制御を行っ
て、前記バウンダリスキャンレジスタにデータの格納及
び出力を行わせ、かつ、前記バウンダリスキャンレジス
タが出力するデータに基づいて前記データ処理回路の状
態を求めるものである。
ータ処理回路に対してであっても、同様にしてその内部
の状態を求めることができる。
載の集積回路の電力管理システムにおいて、前記管理情
報生成部は、マスタとして動作するマスタブロックと、
前記マスタブロックに対応する情報出力部とを有するも
のであり、前記情報出力部は、対応するマスタブロック
の状態に基づいて、前記電力管理情報を前記信号線に出
力することを特徴とする。
の状態に応じて、集積回路システム全体の電力管理を行
うことができる。情報出力部をマスタブロックとは独立
して備えるので、情報出力部を有していないブロックを
本発明の電力管理システムのマスタブロックとして用い
ることができる。また、電力管理情報の定義を変更した
場合に、マスタブロックを再設計する必要がなく、情報
出力部を再設計するのみでよい。
載の集積回路の電力管理システムにおいて、前記管理情
報生成部は、前記マスタブロックを複数有し、前記複数
のマスタブロックのうち少なくとも2つは、単一の情報
出力部に共通に対応していることを特徴とする。
ロックの状態に基づいた電力管理を行うことができる。
また、1つのマスタブロックの状態に基づく場合に比べ
ると、情報出力部の数が変わらないので、電力管理のた
めのハードウェア量をほとんど増加させることなく、電
力管理システムを構築することができる。
載の集積回路の電力管理システムにおいて、前記管理情
報利用部は、それぞれ、スレーブとして動作するスレー
ブブロックであり、前記スレーブブロックは、前記信号
線から前記電力管理情報を読み出し、この電力管理情報
に基づいて、当該スレーブブロックにおける電力制御を
行うための制御信号を生成し、出力する電力管理部と、
前記制御信号に従って、当該スレーブブロックが消費す
る電力を制御する電力制御部とを有するものであり、前
記各電力管理部は、それぞれ、共通の電力管理情報に基
づいて前記制御信号を生成することを特徴とする。
クにおいて、電力管理部が電力管理情報を読み込んで解
釈し、このスレーブブロックの電力を制御することがで
きる。
載の集積回路の電力管理システムにおいて、前記管理情
報利用部は、それぞれ、スレーブとして動作するスレー
ブブロックと、前記スレーブブロックに対応する電力管
理部とを有するものであり、前記電力管理部は、前記信
号線から前記電力管理情報を読み出し、この電力管理情
報に基づいて、対応するスレーブブロックにおける電力
制御を行うための制御信号を生成して出力するものであ
り、前記スレーブブロックは、対応する電力管理部から
出力された制御信号に従って、当該スレーブブロックが
消費する電力を制御するものであり、前記各電力管理部
は、それぞれ、共通の電力管理情報に基づいて前記制御
信号を生成することを特徴とする。
レーブブロックとは独立して備えるので、電力管理部を
有していないブロックを本発明の電力管理システムのス
レーブブロックとして用いることができる。
載の集積回路の電力管理システムにおいて、前記複数の
スレーブブロックのうち少なくとも2つは、単一の電力
管理部に共通に対応していることを特徴とする。
クを付加する場合に、電力管理部の数を増加させないよ
うにすることができるので、電力管理のためのハードウ
ェア量がほとんど増加しない。
7に記載の集積回路の電力管理システムにおいて、前記
電力管理部は、前記電力管理情報を表す信号を再生して
出力するバッファを備えることを特徴とする。
されてきた信号の電圧レベルの劣化の影響を抑えること
ができる。
は7に記載の集積回路の電力管理システムにおいて、前
記電力管理部は、前記電力管理情報をラッチし、出力す
るフリップフロップを備えることを特徴とする。
るノイズの影響を最小限にし、信号線上を伝送されてき
た電力管理情報を安定して読み出すことができる。
は7に記載の集積回路の電力管理システムにおいて、前
記電力管理部は、前記電力管理情報を前記制御信号に変
換する情報変換部を備えることを特徴とする。
部は、その状態を符号化して電力管理情報として出力
し、電力管理部は、この情報を電力制御に用いられる制
御信号に変換することができる。スレーブブロック毎に
信号線を設ける必要がないので、信号線の本数を減らす
ことができ、ハードウェアコストを削減することができ
る。
に記載の集積回路の電力管理システムにおいて、前記情
報変換部はメモリであることを特徴とする。
メモリにより実現するので、集積回路の製造後において
も機能を変更できる。動作を高速化するためには、情報
変換部をハードウェアで実現することが望ましい。しか
しこの場合、その機能が固定され、製造後に変更するこ
とができない。このため、管理情報生成部による電力管
理情報の符号化方法を変更した場合、電力管理部を再設
計する必要がある。本発明によると、管理情報生成部の
符号化方法が変更されても、容易に対応することができ
る。
で、集積回路システムの動作中に管理情報生成部の符号
化方法を変更させることができ、きめ細かな電力管理を
実施することが可能である。
に記載の集積回路の電力管理システムにおいて、前記情
報変換部は論理回路で構成されていることを特徴とす
る。
動作を高速にすることができる。
に記載の集積回路の電力管理システムにおいて、前記論
理回路はプログラマブルデバイスであることを特徴とす
る。
を、製造後においても機能を変更できるプログラマブル
デバイスで実現するので、情報変換部を製造後にも書き
換え可能であり、かつ、変換動作を高速に行うことがで
きる。
記載の集積回路の電力管理システムにおいて、前記信号
線と前記管理情報利用部との間に情報伝達部を更に備
え、前記情報伝達部は、前記信号線から前記電力管理情
報を読み出し、前記管理情報利用部に伝達すべき情報を
選択して出力することを特徴とする。
が、この情報伝達部を介して信号線に接続されている管
理情報利用部に、必要な情報のみを出力するため、管理
情報利用部をグループ化し、グループ毎に異なる電力管
理を行うことが、管理情報利用部を再設計することなく
可能である。
記載の集積回路の電力管理システムにおいて、前記管理
情報利用部はグループ化されており、前記管理情報生成
部は、前記電力管理情報とともにグループ指定情報を前
記信号線に出力し、前記グループ指定情報で指定された
グループに属する管理情報利用部は、それぞれ、当該管
理情報利用部が消費する電力を制御することを特徴とす
る。
部が特定の管理情報利用部、又はグループ化された複数
の管理情報利用部のみを指定して電力管理を行うことが
できる。したがって、電力管理を行う範囲を容易に変更
することができる。
記載の集積回路の電力管理システムにおいて、前記管理
情報生成部を複数備え、前記複数の管理情報生成部のう
ちの1つが、当該管理情報生成部の状態に基づいて、前
記電力管理情報を前記信号線に出力することを特徴とす
る。
報生成部のうちの1つが電力管理情報を出力し、電力管
理を行うことができる。このため、電力管理情報を出力
している管理情報生成部に処理が集中し、余裕がない場
合等において、他の管理情報生成部に電力管理情報を出
力させることができ、電力管理以外の通常のデータ処理
を妨げることなく電力管理を行うことができる。
て、図面を参照しながら説明する。
実施形態に係る集積回路の電力管理システムのブロック
図である。図1の電力管理システムは、信号線としての
バスB1,B2と、ブロック10,20,30,40と
を備えている。本実施形態においては、ブロック10は
管理情報生成部として、ブロック20,30及び40は
それぞれが1つの管理情報利用部として動作する。本明
細書においては、バスは、あるブロックと他の1つのブ
ロックのみとを接続する信号線を含むものとする。
タ処理回路14とを備えている。ブロック20は、電力
管理部22と、電力制御部23と、データ処理回路24
とを備えている。同様に、ブロック30は、電力管理部
32と、電力制御部33と、データ処理回路34とを備
え、ブロック40は、電力管理部42と、電力制御部4
3と、データ処理回路44とを備えている。
力管理部22,32及び42が接続されている。バスB
1は電力管理情報を伝達する。バスB2には、データ処
理回路14,24,34及び44が接続されている。バ
スB2は、電力管理情報以外の情報であって、各ブロッ
クにおいてデータ処理に必要な情報を伝達する。
ntral processing unit)、入出力処理回路(I/O回
路)等であり、データ処理回路24,34,44は、例
えば、データ処理、制御処理、メモリ等の機能を持った
回路である。
明する。この電力管理システムにおいては、ブロック1
0が出力する電力管理情報に応じて、ブロック20,3
0,40のそれぞれが自ブロックの電力管理を行う。す
なわち、ブロック10はマスタとして、ブロック20,
30,40はスレーブとして動作する。
表す情報を情報出力部11に出力する。情報出力部11
は、データ処理回路14が出力する情報に基づいて電力
管理情報を生成し、常にバスB1へ出力している。電力
管理部22,32,42は、定期的にバスB1上の電力
管理情報を読み出し、その情報に基づいて自ブロックの
電力制御をどのように行うかを決定し、それぞれ電力制
御部23,33,43に制御信号を出力する。また、電
力管理部22,32,42は、制御信号を出力するよう
に指示する命令を、データ処理回路14,24,34又
は44から受け取ったときにも、同様に電力管理情報を
読み出し、制御信号を出力する。電力制御部23,3
3,43は、入力された制御信号に従って、それぞれブ
ロック20,30,40の電力制御を行う。
場合は、このCPU上で動作するOS(operating syst
em)又はアプリケーションソフトウェアと、レジスタ
(図示せず)とが情報出力部11として動作する。すな
わち、OS等がCPUの状態を監視し、CPUの状態に
基づいた電力管理情報をレジスタに書き込む。レジスタ
は、この電力管理情報をバスB1に出力する。
用して電力管理情報を伝達するため、現在のシステムの
状態に適した電力管理を個々のブロックにおいて実施す
ることができる。また、マスタブロック(ブロック1
0)が出力する電力管理情報は、バスB1を用いること
により、スレーブブロック全体(ブロック20,30,
40)で共有される。
に関する説明はブロック20についてのみ行うが、ブロ
ック30及び40においても同様である。また、スレー
ブブロックの数は何個であってもよい。
は、電力制御の権限はスレーブブロックに分散されてお
り、個々のスレーブブロックにおいて電力管理部が電力
管理情報に基づいた判断を行い、スレーブブロック自身
で自らの電力を管理できる。このためには、電力管理情
報を予め定義しておき、マスタブロックはその電力管理
情報を出力するように、スレーブブロックはその電力管
理情報を利用して電力管理を実施できるようにそれぞれ
設計しておけばよい。この他に電力管理のための機構を
設ける必要がないので、ブロックを付加削除する場合
に、ブロックの再設計をすることなく容易に電力管理機
構を構築することができる。
力管理情報としては、次の2種類のうちのどちらかを採
用することができる。 (1)スレーブブロックの電力制御部への制御信号とし
て用いることができる情報 (2)スレーブブロックの電力制御部への制御信号とし
て用いることができない情報 (1)の電力管理情報の例として、特開平7−1051
74号公報に開示された、電力制御機構への入力信号が
ある。この電力制御機構によれば、チップの外部から入
力信号として与えられた電力管理情報により、チップ内
部に搭載した複数のブロックへ選択的にクロックを供給
することができる。
1は、データ処理回路14が出力する情報に基づいて各
電力制御部を直接制御できるような情報を生成し、電力
管理情報としてバスB1へ出力する。バスB1は各スレ
ーブブロックに対する制御線を束ねたものとする。電力
管理部22は、バスB1から読み出した情報を変換する
ことなく、電力制御部23に出力する。また、電力管理
部22を省略し、電力制御部23がバスB1から電力管
理情報を読み出してもよい。
路システムの状態(以下では、システム状態と称する)
を符号化した情報がある。システム状態としては、例え
ば高速処理状態、低速処理状態などを定義しておくこと
ができる。(2)の場合は、定義されたシステム状態の
うちの1つを表す情報をバス上に流すため、(1)の場
合よりもバスのビット幅を削減することができ、バスを
低消費電力化し、かつ、低コスト化することができる。
1は、データ処理回路14が出力する情報に基づいてシ
ステム状態を決定し、システム状態に応じた電力管理情
報をバスB1へ出力する。電力管理部22は、バスB1
から読み出した情報を予め決められた対応関係に基づい
て変換し、制御信号として電力制御部23に出力する。
を定義可能である。また、システム状態を符号化する際
には、ハフマン符号化やワンホット符号化などの一般的
な符号化方法を用いてもよく、グレーコード符号化など
のバスのスイッチング回数を低減させる符号化方法を用
いてもよい。
ブロック図である。ここでは、電力管理情報を直接にス
レーブブロック20の電力制御部23への制御信号とし
て用いることができる場合、すなわち、電力管理部22
が電力管理情報を変換せずに出力する場合について説明
する。
22Aを有している。バッファ22Aの入力端子はバス
B1の中の予め定められた1本の信号線に接続されてい
る。バッファ22AにはバスB1から常に信号が入力さ
れる。バッファ22Aは、入力された信号のレベルを再
生して電力制御部23に出力する。したがって、バスB
1上を伝送されてきた信号の電圧レベルの劣化を抑える
ことができる。
を複数備え、バスB1の複数の信号線の信号を電力制御
部23に出力するようにしてもよい。また、複数のバッ
ファ22Aが直列に接続されていてもよい。また、バス
B1の信号線と電力制御部23とをバッファ22A等を
介さずに直接接続することとしてもよい。
フロップ22Bを有している。フリップフロップ22B
の入力端子はバスB1の中の予め定められた1本の信号
線に接続されている。フリップフロップ22Bにはバス
B1から常に信号が入力されており、フリップフロップ
22Bは、その信号を適当なタイミングでラッチする。
このタイミングは、図1のブロック20の外部から制御
してもよいし、内部から制御してもよい。フリップフロ
ップ22Bは、ラッチした信号を直ちに電力制御部23
に出力する。したがって、フリップフロップ22Bは、
バスB1に現れるノイズの影響を最小限にし、バスB1
上を伝送されてきた信号を安定して読み出すことができ
る。
プ22Bを複数備え、バスB1の複数の信号線の信号を
電力制御部23に出力するようにしてもよい。
示すブロック図である。ここでは、電力管理情報が直接
にスレーブブロック20の電力制御部23への制御信号
として用いることができない場合、すなわち、電力管理
部22が電力管理情報を変換して出力する場合について
説明する。
部としてのメモリ22Cを有している。メモリ22Cの
入力端子はバスB1に接続されている。メモリ22C
は、入力される電力管理情報に対応した、電力制御部2
3に出力すべき情報を格納している。メモリ22Cは、
バスB1から入力された情報をアドレスとして用い、こ
のアドレスに対応した情報を電力制御部23に出力す
る。したがって、マスタブロックが電力管理情報の符号
化の方法を変更した場合でも、メモリ22Cの内容を変
更するのみでよく、スレーブブロックを再設計する必要
がない。
例を示す説明図である。電力管理情報が表すシステム状
態には、動作状態、停止状態、高速処理状態、及び低速
処理状態の4つの状態が存在するものとする。これらの
状態には、それぞれ値“00”,“01”,“10”及
び“11”が電力管理情報として対応している。システ
ム状態は、これらの状態のうちのいずれか1つにある。
タ処理回路24へのクロック供給を停止し、1が入力さ
れるとデータ処理回路24へのクロック供給を行うもの
とする。
(高速処理状態を表す)であるとすると、メモリ22C
は、アドレス“10”の情報である“1”を電力制御部
23に出力する。この場合、電力制御部23は、データ
処理回路24へのクロック供給を行う。また、バスB1
上のデータが“01”(停止状態を表す)であるとする
と、メモリ22Cは、アドレス“01”の情報である
“0”を電力制御部23に出力する。この場合、電力制
御部23は、データ処理回路24へのクロック供給を停
止する。
とにより、システムの動作中にマスタブロックにおける
電力管理情報の符号化方法を動的に変更するなど、きめ
細かな電力管理を実施することも可能である。また、メ
モリ22Cの代わりにレジスタとデコーダとを用いても
よい。
が、バスB1のビット幅よりも広い場合は、アドレス入
力の一部のビットに電源電圧又は接地電圧を与え、論理
値を固定すればよい。
部としての論理回路22Dを有している。論理回路22
Dの入力端子はバスB1に接続されている。論理回路2
2Dは、プログラマブルデバイスを有している。プログ
ラマブルデバイスとは、例えば、FPGA(field prog
rammable gate array)やPLD(programmable logic
device)などのように製造後にその機能を変更できるデ
バイスである。論理回路22Dには、入力される電力管
理情報と、電力制御部23に出力すべき情報との関係が
予めプログラムされている。
た情報に対応した情報を電力制御部23に出力する。し
たがって、マスタブロックが電力管理情報の符号化の方
法を変更した場合でも、プログラマブルデバイスの構成
を変更するのみでよく、スレーブブロックを再設計する
必要がない。論理回路22Dを用いると、メモリよりも
遙かに高速に情報の変換が可能である。
更は、構成情報を読み込ませることにより、ブロック2
0の外部から行ってもよいし、内部から行ってもよい。
また、論理回路22Dとして、ゲートアレイやこれに類
似するデバイスを用いてもよい。
する。図5は電力管理部22の状態遷移図の一例であ
る。電力管理部22はステートマシンを有しており、図
5のように、このステートマシンには4つの状態が存在
する。ここでは、クロックゲーティング(clock gatin
g)に関する2つの状態(“on”,“off”)と、
可変電源電圧(variable voltages)の制御に関する2
つの状態(“1.8V”,“3.3V”)とが存在する
ものとする。電力管理部22の状態は、現在の状態とバ
スB1から入力された電力管理情報とに応じて遷移す
る。電力管理部22は、その状態に応じた制御信号を電
力制御部23に出力する。特に図示しないが、このよう
な電力管理部22は、順序回路を有した論理回路を用い
て容易に実現することができる。
f”であれば、電力管理部22は、自ブロックのデータ
処理回路24へのクロック供給を遮断する信号を電力制
御部23に出力する。また、電力管理部22の状態が
“1.8V”であれば、電力管理部22は、自ブロック
への供給電圧を1.8Vにする信号を電力制御部23に
出力する。
従って、自ブロック内でクロック供給や供給電圧の制御
を行い、自ブロックが消費する電力を制御する。
いて説明する。電力制御部23はデコーダ(図示せず)
を備え、データ処理回路24は内部に複数の回路を有し
ているとする。デコーダは、電力制御部23に入力され
た制御信号をデコードし、データ処理回路24内のこの
制御信号で指定された回路にのみ、クロックイネーブル
信号を出力する。クロックイネーブル信号を受けた回路
には、クロックが供給される。また、クロックイネーブ
ル信号を出力しないような制御信号をデコーダに与えた
場合には、データ処理回路24内のクロックは全て停止
する。
は、電力管理情報を伝達するためのバスB1を用いた。
しかし、バスB1を備えることなく、データ処理のため
のバスB2を使用して電力管理情報を伝達することもで
きる。すなわち、データ処理のためのバスB2を時分割
で使用することとし、例えば、一定間隔でバスB2に電
力管理情報を流すようにスケジューリングしておけばよ
い。
タとを識別できる仕組みを設け、バスB2を使用して電
力管理情報を伝達してもよい。例えば、バスの信号線の
1本をイネーブル信号線とし、このイネーブル信号線の
データが1のときはバス上のデータは通常のデータであ
り、0のときは電力管理情報であると決めておけば、各
電力管理部は電力管理情報とその他の通常のデータとを
識別することができる。このようにして、従来のデータ
伝送用のバスB2と電力管理情報を伝達するバスB1と
を物理的に共有化でき、ハードウェア量を削減できる。
ロードキャストできるようになっていれば、その実現方
法はいかなる方法であってもよい。本実施形態では、電
力管理情報の伝送のために、複数のスレーブブロックが
接続されたバスを使用しているが、マスタブロックと各
スレーブブロックとの間を直接結ぶ配線を設けてもよ
い。この場合においても、電力管理情報は各スレーブブ
ロックにおいて共通に用いられ、スレーブブロックが自
らの電力を管理し、ブロックの再設計なしに容易に電力
管理機構を構築することができる。
実施形態では、バスB1に接続された全てのスレーブブ
ロックが、同じ電力管理情報を共有して電力管理を実施
していたが、一部のスレーブブロックのみを電力管理の
対象とすることもできる。その方法として次の2つがあ
る。 (a)スレーブ側で情報を取捨選択する (b)マスタからグループIDを発行する スレーブ側で情報を取捨選択する場合について説明す
る。図6は情報伝達部35を備えた集積回路の電力管理
システムのブロック図である。図6の電力管理システム
は、図1の電力管理システムに加えて、情報伝達部35
と、バスB11とを備えている。図6においては、ブロ
ック10は管理情報生成部として、ブロック20,30
及び40はそれぞれが1つの管理情報利用部として動作
する。
く、バスB11に接続されている。また、ブロック30
及び40は、グループG1を構成している。情報伝達部
35は、バスB1から電力管理情報を読み出し、読み出
した電力管理情報のうち、グループG1に属するブロッ
クに伝達すべき情報を選択してバスB11に出力する。
なく、ブロックをグループ化し、グループ毎に独立した
電力管理を実施することができる。なお、情報伝達部3
5は、入力された電力管理情報をグループG1に属する
ブロックに適した情報に変換して出力してもよい。
場合の電力管理システムの動作について、図1を参照し
て説明する。ブロック10の情報出力部11は、電力管
理情報とグループ指定情報とをバスB1に出力する。電
力管理情報とグループ指定情報とは、同時に出力しても
よいし、順次出力してもよい。ブロック20,30,4
0の電力管理部22,32,42は、まず、グループ指
定情報をデコードする。電力管理部22,32,42
は、自ブロックが、デコードして得られたグループに属
していれば、電力管理情報を電力制御部23,33,4
3へ伝える。したがって、マスタブロックから特定のグ
ループを指定して電力管理を行うことができる。
例では、データ処理回路がIEEE(institute of ele
ctrical and electronics engineers)1149.1規
格に対応している場合について説明する。以下では、I
EEE1149.1規格のことを、単にJTAG(join
t test action group)と称する。ここでは、図1の電
力管理システムにおいて、情報出力部11及びデータ処
理回路14の代わりに情報出力部111及びデータ処理
回路114を備える場合について説明する。
路114の例を示したブロック図である。図7のデータ
処理回路114は、バウンダリスキャンレジスタ101
と、レジスタ制御部としてのTAP(test access por
t)コントローラ116と、命令レジスタ117と、論
理回路118とを備えている。バウンダリスキャンレジ
スタ101は、バウンダリスキャンセル102,10
3,104,105,106,107,108,109
を備えている。データ処理回路114は、この他にバイ
パスレジスタを備えている。これらのレジスタとTAP
コントローラ116とは、JTAG用のテストロジック
回路を構成している。バウンダリスキャンレジスタ10
1及びバイパスレジスタは、データレジスタである。
4のTDI(test data input)ポートを介してバウン
ダリスキャンセル102又は命令レジスタ117にデー
タを出力する。また、情報出力部111は、データ処理
回路114のTDO(test data output)ポートを介し
てバウンダリスキャンセル109又は命令レジスタ11
7からデータを読み出す。更に、情報出力部111は、
IEEE1149.1規格に従って、TMS(test mod
e select)ポートに与える値を制御して、TAPコント
ローラ116の状態を制御している。
を取り得るものであり、その状態に応じて、バウンダリ
スキャンレジスタ101、命令レジスタ117、又はバ
イパスレジスタに対する制御を行う。データ処理回路1
14がデータを入出力するピンと、論理回路118との
間には、各ピンのそれぞれに対応したバウンダリスキャ
ンセル102〜109が接続されている。論理回路11
8は、バウンダリスキャンセル102〜109を介し
て、データ処理回路114の外部との間でデータの入出
力を行う。バウンダリスキャンレジスタ101は、格納
しているデータを順次シフトして情報出力部111に出
力するシフトレジスタとして動作する。なお、JTAG
についての詳細は、IEEE1149.1規格書(IEEE
Std 1149.1-1990)を参照されたい。
はなく、ノーマルモードで動作している場合の動作につ
いて説明する。情報出力部111は、データ処理回路1
14のTDIポートを介して命令レジスタ117にSA
MPLE命令をセットする。このとき、TAPコントロ
ーラ116は、自身の状態に従って、バウンダリスキャ
ンレジスタ101の動作を制御する。
116の状態を遷移させ、データレジスタにキャプチャ
を行わせる状態にする。TAPコントローラ116は、
バウンダリスキャンレジスタ101を制御して、データ
処理回路114が入出力するデータ、すなわち、データ
処理回路114の各ピンを通過するデータを格納させ
る。このとき、バウンダリスキャンレジスタ101は、
論理回路118の動作に影響を与えないので、データ処
理回路114は通常の動作をする。
トローラ116の状態を遷移させ、データレジスタにシ
フトを行わせる状態にする。TAPコントローラ116
は、バウンダリスキャンレジスタ101にシフトを行わ
せ、バウンダリスキャンレジスタ101は、TDOポー
トを介して、格納しているデータを情報出力部111に
順次出力する。
レジスタ101が出力するデータに基づいてデータ処理
回路114の状態を求め、更にこれに基づいて電力管理
情報を求めてバスB1に出力する。具体的には例えば、
情報出力部111は、バウンダリスキャンレジスタ10
1から受け取ったデータのうち、データ処理回路114
の状態を表現しているビット列を抜き出し、これを電力
管理情報としてバスB1に出力する。
理回路を用いると、異なる種類のデータ処理回路に対し
てであっても、同様にしてその内部の状態を読み出すこ
とができる。このため、集積回路に異なる種類のデータ
処理回路を組み込む場合においても、同一の情報出力部
を用いることができ、電力管理のための設計負担が軽減
する。
タをシフトさせるのではなく、各バウンダリスキャンセ
ルが格納するデータを、情報出力部が並列に取得するこ
とができるようにすれば、データ処理回路の状態をより
速くバスに伝達することができる。
実施形態に係る集積回路の電力管理システムのブロック
図である。図8の電力管理システムは、図1の電力管理
システムにおいて、ブロック10から情報出力部11を
独立させて情報出力部211とし、ブロック20及び3
0からそれぞれ電力管理部22及び32を独立させて電
力管理部222及び232としたものである。また、ブ
ロック10の情報出力部11以外の部分をブロック11
0としている。更に、ブロック20の電力管理部22以
外の部分をブロック120とし、ブロック30の電力管
理部32以外の部分をブロック130としている。その
他の構成要素については、第1の実施形態で説明したも
のと同様なので、同一の符号を付してその説明を省略す
る。
情報出力部211とは管理情報生成部として、ブロック
120と電力管理部222とは管理情報利用部として動
作する。また、ブロック130と電力管理部232とは
他の1つの管理情報利用部として、ブロック40は更に
他の1つの管理情報利用部として動作する。
明する。情報出力部211は、データ処理回路14が出
力する情報に基づいてシステム状態を決定し、システム
状態に応じた電力管理情報を常にバスB1へ出力してい
る。電力管理部222,232は、定期的にバスB1上
の電力管理情報を読み取り、それぞれ電力制御部23,
33に制御信号を出力する。これらの制御信号は、それ
ぞれブロック120,130の消費電力を制御するため
の信号である。すなわち、電力管理部222,232
が、それぞれブロック120,130の電力管理を行
う。
すブロック図である。図9においては、データ処理回路
14は具体的には入出力処理回路であるものとし、情報
出力部211はメモリを有しているものとする。
号を、入出力処理を行っているときは“0”にし、入出
力処理を行っていないときは“1”にする。情報出力部
211は、アドレス0に値“11”を記憶し、アドレス
1に値“00”を記憶している。情報出力部211は、
HALT信号を受け取ってメモリのアドレスとして用
い、HALT信号が“0”であるときは入出力処理状態
であることを表す値“11”を、HALT信号が“1”
であるときは入出力処理以外の状態であることを表す値
“00”を、バスB1に出力する。
出力処理回路以外の入出力に関係しないデータ処理回路
24等は動作する必要がないので、電力管理部222,
232及び42は、それぞれブロック120,130及
び40へのクロック供給を停止させるなど、消費電力を
低減させるような信号を出力する。
ムは、第1の実施形態とは異なり、情報出力部及び電力
管理部をそれぞれブロックとは独立して備える。このた
め、設計済みのブロックを集積回路システムへ付加する
ときに、ブロックを再設計する必要がなく、情報出力部
や電力管理部を再設計するのみでよい。したがって、電
力管理システムを容易に構築することができる。
の実施形態に係る集積回路の電力管理システムのブロッ
ク図である。図10の電力管理システムは、図8の電力
管理システムにおいて、情報出力部251を更に備えて
いる。また、ブロック40に代えて、ブロック150と
電力管理部252とを備えている。ブロック150は、
電力制御部153とデータ処理回路154とを備えてい
る。その他の構成要素については、第2の実施形態で説
明したものと同様なので、同一の符号を付してその説明
を省略する。
情報出力部211とは1つの管理情報生成部として、ブ
ロック150と情報出力部251とは他の1つの管理情
報生成部として動作する。また、ブロック120と電力
管理部222とは1つの管理情報利用部として、ブロッ
ク130と電力管理部232とは他の1つの管理情報利
用部として動作する。ブロック150と電力管理部25
2とは更に他の1つの管理情報利用部として動作する。
4の状態に基づいた電力管理情報をバスB1へ出力する
ことができるようになっている。図10の電力管理シス
テムは、情報出力部211及び251を備え、情報出力
部211又は251のいずれか一方が電力管理情報をバ
スB1に出力できるようになっている点に特徴がある。
説明する。まず、情報出力部251は動作を停止してい
るものとする。情報出力部211は、データ処理回路1
4が出力する情報に基づいてシステム状態を決定し、シ
ステム状態に応じた電力管理情報をバスB1へ出力す
る。電力管理部222,232,252は、定期的にバ
スB1上の電力管理情報を読み取り、それぞれ電力制御
部23,33,153に制御信号を出力する。これらの
制御信号は、それぞれブロック120,130,150
の消費電力を制御するための信号である。すなわち、電
力管理部222,232,252が、それぞれブロック
120,130及び150の電力管理を行う。
ク110がマスタとして動作する権利(マスタ権)を放
棄するという情報をバスB1に出力したとする。このと
き、情報出力部211は動作を停止する。ブロック15
0のデータ処理回路154は、ブロック110がマスタ
権を放棄したことを電力管理部252から通知される
と、情報出力部251に動作を開始させる。その後は、
ブロック150がマスタとして動作する。情報出力部2
51は、データ処理回路154が出力する情報に基づい
てシステム状態を決定し、システム状態に応じた電力管
理情報をバスB1へ出力する。この電力管理情報に応じ
て、電力管理が各ブロックで行われる。
50がマスタ権を放棄するという情報をバスB1に出力
したとする。このとき、情報出力部251は動作を停止
する。ブロック110のデータ処理回路14は、ブロッ
ク150がマスタ権を放棄したことをバスB1上の情報
から知ると、情報出力部211に動作を開始させる。そ
の後は、ブロック110がマスタとして動作する。
ムによると、複数のマスタによる電力管理が可能とな
る。また、ブロック150は、マスタとしても、スレー
ブとしても動作することができる。
は3個以上であってもよい。また、マスタ権を放棄する
という情報はバスB2に出力してもよい。また、情報出
力部251又は電力管理部252は、ブロック150に
含まれていてもよい。
の実施形態に係る集積回路の電力管理システムのブロッ
ク図である。図11の電力管理システムは、図1の電力
管理システムにおいて、電力管理部22,32,42の
代わりに電力管理部72を備えたものである。その他の
構成要素については、第1の実施形態で説明したものと
同様なので、同一の符号を付してその説明を省略する。
理情報生成部として、ブロック120と電力管理部72
とは管理情報利用部として動作する。また、ブロック1
30と電力管理部72とは他の1つの管理情報利用部と
して、ブロック140と電力管理部72とは更に他の1
つの管理情報利用部として動作する。
出力する情報に基づいてシステム状態を決定し、システ
ム状態に応じた電力管理情報をバスB1へ出力する。電
力管理部72は、定期的にバスB1上の電力管理情報を
読み取り、ブロック120,130,140の消費電力
を制御するための信号をそれぞれ電力制御部23,3
3,43に出力する。すなわち、電力管理部72がブロ
ック120,130及び140の電力管理を行う。
ロックの電力管理を行うので、スレーブブロック毎に電
力管理部を備えた場合に比べてハードウェア量が少なく
て済む。また、スレーブブロックを付加する場合に、情
報出力部を変更する必要がなく、電力管理のためのハー
ドウェア量もほとんど増加しない。
の実施形態に係る集積回路の電力管理システムのブロッ
ク図である。図12の電力管理システムは、図1の電力
管理システムにおいて、ブロック10の代わりにブロッ
ク110及び180を備え、更に、情報出力部81を備
えたものである。ブロック110及び180は、それぞ
れデータ処理回路14及び84を備えている。その他の
構成要素については、第1の実施形態で説明したものと
同様なので、同一の符号を付してその説明を省略する。
ブロック180と情報出力部81とは管理情報生成部と
して動作する。また、ブロック20,30及び40は、
それぞれが1つの管理情報利用部として動作する。
その内部の状態を表す情報を情報出力部81に出力す
る。情報出力部81は、データ処理回路14及び84が
出力する情報に基づいてシステム状態を決定し、システ
ム状態に応じた電力管理情報をバスB1へ出力する。そ
の後の動作は、第1の実施形態におけるものと同様であ
るので、説明を省略する。
スタブロックの状態に応じてシステム状態を決定するの
で、マスタとなることができるブロック毎に情報出力部
を備えた場合に比べてハードウェア量が少なくて済む。
また、マスタとなることができるブロックを付加する場
合に、電力管理のためのハードウェア量がほとんど増加
しない。
第1の実施形態と同様に、情報出力部211等が各電力
制御部を直接制御できるような情報を生成し、電力管理
情報としてバスB1へ出力してもよい。
理を従来のマスタでの集中管理からスレーブでの分散管
理にすることができる。スレーブブロックとマスタブロ
ックとを互いに依存することなく独立して設計すること
ができるので、集積回路の電力管理システムを容易に構
築することができる。
管理システムのブロック図である。
る。
ある。
図である。
ムのブロック図である。
たブロック図である。
管理システムのブロック図である。
る。
力管理システムのブロック図である。
力管理システムのブロック図である。
力管理システムのブロック図である。
ック) 20,30,40,120,130,140 ブロック
(スレーブブロック) 11,81,111,251 情報出力部 22,32,42,72,252 電力管理部 23,33,43,153 電力制御部 14,24,34,44,84,114,154 デー
タ処理回路 B1,B2,B11 バス(信号線) 22A バッファ 22B フリップフロップ 22C メモリ(情報変換部) 22D 論理回路(情報変換部) 35 情報伝達部 101 バウンダリスキャンレジスタ 116 TAPコントローラ(レジスタ制御部) G1 グループ
Claims (17)
- 【請求項1】 信号線と、 前記信号線に接続された管理情報生成部と、 それぞれが、前記信号線に接続された複数の管理情報利
用部とを備え、 前記管理情報生成部は、 当該管理情報生成部の状態に対応する、前記管理情報利
用部の電力消費を管理するための電力管理情報を前記信
号線に出力し、 前記管理情報利用部は、それぞれ、 共通の電力管理情報を前記信号線から読み出し、この電
力管理情報に基づいて、当該管理情報利用部が消費する
電力を制御する集積回路の電力管理システム。 - 【請求項2】 請求項1に記載の集積回路の電力管理シ
ステムにおいて、 前記管理情報生成部は、 マスタとして動作するマスタブロックであり、 前記マスタブロックは、 データ処理を行うデータ処理回路と、 前記データ処理回路の状態に基づいて、前記電力管理情
報を前記信号線に出力する情報出力部とを有することを
特徴とする集積回路の電力管理システム。 - 【請求項3】 請求項2に記載の集積回路の電力管理シ
ステムにおいて、 前記データ処理回路は、 当該データ処理回路が入出力するデータを格納し、前記
情報出力部に出力するバウンダリスキャンレジスタと、 前記バウンダリスキャンレジスタの動作を制御するレジ
スタ制御部とを備えるものであり、 前記情報出力部は、 前記レジスタ制御部に所定の制御を行って、前記バウン
ダリスキャンレジスタにデータの格納及び出力を行わ
せ、かつ、前記バウンダリスキャンレジスタが出力する
データに基づいて前記データ処理回路の状態を求めるも
のであることを特徴とする集積回路の電力管理システ
ム。 - 【請求項4】 請求項1に記載の集積回路の電力管理シ
ステムにおいて、 前記管理情報生成部は、 マスタとして動作するマスタブロックと、 前記マスタブロックに対応する情報出力部とを有するも
のであり、 前記情報出力部は、 対応するマスタブロックの状態に基づいて、前記電力管
理情報を前記信号線に出力することを特徴とする集積回
路の電力管理システム。 - 【請求項5】 請求項4に記載の集積回路の電力管理シ
ステムにおいて、 前記管理情報生成部は、前記マスタブロックを複数有
し、 前記複数のマスタブロックのうち少なくとも2つは、単
一の情報出力部に共通に対応していることを特徴とする
集積回路の電力管理システム。 - 【請求項6】 請求項1に記載の集積回路の電力管理シ
ステムにおいて、 前記管理情報利用部は、それぞれ、 スレーブとして動作するスレーブブロックであり、 前記スレーブブロックは、 前記信号線から前記電力管理情報を読み出し、この電力
管理情報に基づいて、当該スレーブブロックにおける電
力制御を行うための制御信号を生成し、出力する電力管
理部と、 前記制御信号に従って、当該スレーブブロックが消費す
る電力を制御する電力制御部とを有するものであり、 前記各電力管理部は、それぞれ、共通の電力管理情報に
基づいて前記制御信号を生成することを特徴とする集積
回路の電力管理システム。 - 【請求項7】 請求項1に記載の集積回路の電力管理シ
ステムにおいて、 前記管理情報利用部は、それぞれ、 スレーブとして動作するスレーブブロックと、 前記スレーブブロックに対応する電力管理部とを有する
ものであり、 前記電力管理部は、 前記信号線から前記電力管理情報を読み出し、この電力
管理情報に基づいて、対応するスレーブブロックにおけ
る電力制御を行うための制御信号を生成して出力するも
のであり、 前記スレーブブロックは、 対応する電力管理部から出力された制御信号に従って、
当該スレーブブロックが消費する電力を制御するもので
あり、 前記各電力管理部は、それぞれ、共通の電力管理情報に
基づいて前記制御信号を生成することを特徴とする集積
回路の電力管理システム。 - 【請求項8】 請求項7に記載の集積回路の電力管理シ
ステムにおいて、 前記複数のスレーブブロックのうち少なくとも2つは、
単一の電力管理部に共通に対応していることを特徴とす
る集積回路の電力管理システム。 - 【請求項9】 請求項6又は7に記載の集積回路の電力
管理システムにおいて、 前記電力管理部は、前記電力管理情報を表す信号を再生
して出力するバッファを備えることを特徴とする集積回
路の電力管理システム。 - 【請求項10】 請求項6又は7に記載の集積回路の電
力管理システムにおいて、 前記電力管理部は、前記電力管理情報をラッチし、出力
するフリップフロップを備えることを特徴とする集積回
路の電力管理システム。 - 【請求項11】 請求項6又は7に記載の集積回路の電
力管理システムにおいて、 前記電力管理部は、前記電力管理情報を前記制御信号に
変換する情報変換部を備えることを特徴とする集積回路
の電力管理システム。 - 【請求項12】 請求項11に記載の集積回路の電力管
理システムにおいて、 前記情報変換部はメモリであることを特徴とする集積回
路の電力管理システム。 - 【請求項13】 請求項11に記載の集積回路の電力管
理システムにおいて、 前記情報変換部は論理回路で構成されていることを特徴
とする集積回路の電力管理システム。 - 【請求項14】 請求項13に記載の集積回路の電力管
理システムにおいて、 前記論理回路はプログラマブルデバイスであることを特
徴とする集積回路の電力管理システム。 - 【請求項15】 請求項1に記載の集積回路の電力管理
システムにおいて、 前記信号線と前記管理情報利用部との間に情報伝達部を
更に備え、 前記情報伝達部は、前記信号線から前記電力管理情報を
読み出し、前記管理情報利用部に伝達すべき情報を選択
して出力することを特徴とする集積回路の電力管理シス
テム。 - 【請求項16】 請求項1に記載の集積回路の電力管理
システムにおいて、 前記管理情報利用部はグループ化されており、 前記管理情報生成部は、前記電力管理情報とともにグル
ープ指定情報を前記信号線に出力し、 前記グループ指定情報で指定されたグループに属する管
理情報利用部は、それぞれ、当該管理情報利用部が消費
する電力を制御することを特徴とする集積回路の電力管
理システム。 - 【請求項17】 請求項1に記載の集積回路の電力管理
システムにおいて、 前記管理情報生成部を複数備え、 前記複数の管理情報生成部のうちの1つが、当該管理情
報生成部の状態に基づいて、前記電力管理情報を前記信
号線に出力することを特徴とする集積回路の電力管理シ
ステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001327762A JP4181317B2 (ja) | 2000-10-26 | 2001-10-25 | 集積回路の電力管理システム |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-326850 | 2000-10-26 | ||
JP2000326850 | 2000-10-26 | ||
JP2001327762A JP4181317B2 (ja) | 2000-10-26 | 2001-10-25 | 集積回路の電力管理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002202833A true JP2002202833A (ja) | 2002-07-19 |
JP4181317B2 JP4181317B2 (ja) | 2008-11-12 |
Family
ID=26602825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001327762A Expired - Fee Related JP4181317B2 (ja) | 2000-10-26 | 2001-10-25 | 集積回路の電力管理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4181317B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009080853A (ja) * | 2004-06-02 | 2009-04-16 | Intel Corp | システム電源モード制御のためのパケット交換 |
JP2011501277A (ja) * | 2007-10-22 | 2011-01-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ・システムのi/o電力を低減するための方法及び装置、並びにコンピュータ・システム |
JP2011238231A (ja) * | 2010-05-07 | 2011-11-24 | Samsung Electronics Co Ltd | システムオンチップ、それを含む装置、及び該システムオンチップの電力制御方法 |
JP2012123823A (ja) * | 2003-05-07 | 2012-06-28 | Mosaid Technol Inc | 電力の島を使用した集積回路での電力の管理 |
JP2013122759A (ja) * | 2011-12-12 | 2013-06-20 | Samsung Electronics Co Ltd | 機能ブロックを含むSoCのクロック制御方法、それを具現したSoC、及びそれを含む半導体システム |
JP2014215667A (ja) * | 2013-04-23 | 2014-11-17 | 京セラドキュメントソリューションズ株式会社 | 半導体装置 |
KR101835615B1 (ko) * | 2010-05-07 | 2018-03-09 | 삼성전자주식회사 | 시스템 온 칩, 이를 포함하는 장치들, 및 상기 시스템 온 칩의 전력 제어 방법 |
-
2001
- 2001-10-25 JP JP2001327762A patent/JP4181317B2/ja not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012123823A (ja) * | 2003-05-07 | 2012-06-28 | Mosaid Technol Inc | 電力の島を使用した集積回路での電力の管理 |
JP2013117994A (ja) * | 2003-05-07 | 2013-06-13 | Mosaid Technol Inc | 電力の島を使用した集積回路での電力の管理 |
US8762923B2 (en) | 2003-05-07 | 2014-06-24 | Conversant Intellectual Property Management Inc. | Power managers for an integrated circuit |
US8782590B2 (en) | 2003-05-07 | 2014-07-15 | Conversant Intellectual Property Management Inc. | Power managers for an integrated circuit |
JP2009080853A (ja) * | 2004-06-02 | 2009-04-16 | Intel Corp | システム電源モード制御のためのパケット交換 |
JP2011501277A (ja) * | 2007-10-22 | 2011-01-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ・システムのi/o電力を低減するための方法及び装置、並びにコンピュータ・システム |
US9286259B2 (en) | 2007-10-22 | 2016-03-15 | International Business Machines Corporation | Method and apparatus for lowering I/O power of a computer system and computer system |
JP2011238231A (ja) * | 2010-05-07 | 2011-11-24 | Samsung Electronics Co Ltd | システムオンチップ、それを含む装置、及び該システムオンチップの電力制御方法 |
KR101835615B1 (ko) * | 2010-05-07 | 2018-03-09 | 삼성전자주식회사 | 시스템 온 칩, 이를 포함하는 장치들, 및 상기 시스템 온 칩의 전력 제어 방법 |
JP2013122759A (ja) * | 2011-12-12 | 2013-06-20 | Samsung Electronics Co Ltd | 機能ブロックを含むSoCのクロック制御方法、それを具現したSoC、及びそれを含む半導体システム |
JP2014215667A (ja) * | 2013-04-23 | 2014-11-17 | 京セラドキュメントソリューションズ株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4181317B2 (ja) | 2008-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6968467B2 (en) | Decentralized power management system for integrated circuit using local power management units that generate control signals based on common data | |
JP3444216B2 (ja) | プログラマブルデバイス | |
US7622955B2 (en) | Power savings with a level-shifting boundary isolation flip-flop (LSIFF) and a clock controlled data retention scheme | |
US8286012B2 (en) | Architecture incorporating configurable controller for reducing on chip power leakage | |
Tiwari et al. | Saving power by mapping finite-state machines into embedded memory blocks in FPGAs | |
CN100442074C (zh) | 通过单个测试访问端口连接多个测试访问端口控制器 | |
US9411714B2 (en) | Finite state machine for system management | |
JP2632731B2 (ja) | 集積回路装置 | |
WO2005054884A1 (en) | Integrated circuit with leakage control and method for leakage control | |
US5809039A (en) | Semiconductor integrated circuit device with diagnosis function | |
JP2009159011A (ja) | 半導体集積回路 | |
KR100594317B1 (ko) | 소비전력이 적은 쉬프트 레지스터 및 상기 쉬프트레지스터의 동작방법 | |
JP3351452B2 (ja) | プログラマブルゲートアレイ | |
US7872490B2 (en) | Semiconductor integrated circuit and method for testing the same | |
US6879185B2 (en) | Low power clock distribution scheme | |
JP4181317B2 (ja) | 集積回路の電力管理システム | |
JP5251171B2 (ja) | 論理回路装置 | |
Pontes et al. | Hermes-glp: A gals network on chip router with power control techniques | |
JP2008507117A (ja) | 性能パラメータの2値制御のための制御方式 | |
JP2003218680A (ja) | 高速に電源スイッチのオンオフが可能な論理回路 | |
US20040119496A1 (en) | Implementation of multiple flip flops as a standard cell using novel clock generation scheme | |
JP5466485B2 (ja) | マイクロコンピュータ | |
US6076178A (en) | Test circuit and method for DC testing LSI capable of preventing simultaneous change of signals | |
KR100352016B1 (ko) | 저전력 주변장치 아키텍쳐 | |
US11422614B2 (en) | Semiconductor device and control method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080829 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |