JP2014179079A

JP2014179079A - 電流制限器を有する電圧レギュレータ

Info

Publication number: JP2014179079A
Application number: JP2014045052A
Authority: JP
Inventors: C Dao Chris; シー．ダオクリス; Pietri Stefano; ピエトリステファノ; Ren Juxiang; レンジュシャン
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 2013-03-14
Filing date: 2014-03-07
Publication date: 2014-09-25
Anticipated expiration: 2034-03-07
Also published as: US9041367B2; CN104049670B; JP6351154B2; US20140266098A1; CN104049670A

Abstract

【課題】電圧レギュレータに対する保護を向上させること。
【解決手段】電圧レギュレータ（１０）は、第１の基準電圧に結合されている第１の入力、および電圧フィードバック信号に結合されている第２の入力を有する増幅器（１２）と、増幅器（１２）の出力に結合されている第１の入力、電圧クランプ信号に結合されている第２の入力、および制御入力を有するマルチプレクサ（２２）と、過電流指示に結合されている第１の入力、無過電圧指示に結合されている第２の入力、タイマ信号に結合されている第３の入力、およびマルチプレクサ（２２）の制御入力に結合されている出力を有する制御回路（３４）とを含む。
【選択図】図１

Description

本開示は、概して集積回路に関し、より具体的には、電流制限器を有する電圧レギュレータに関する。

電圧レギュレータは、さまざまな集積回路内に一般に使用されている。

米国特許第６２４６５５５号明細書米国特許第６３４６７９９号明細書米国特許第６４０７５３７号明細書米国特許第６９５２０９１号明細書米国特許第６９７７４９１号明細書

しかしながら、過電流状態および過電圧状態が生じる結果として、ＩＣに永続的な損傷が加わることになる場合がある。それゆえ、これらの状態に起因する損傷を防止するために、電圧レギュレータに対する保護が必要とされている。

本発明の一側面は、電圧レギュレータであって、第１の基準電圧に結合される第１の入力、および電圧フィードバック信号に結合される第２の入力を有する増幅器と、前記増幅器の出力に結合されている第１の入力、電圧クランプ信号に結合される第２の入力、および制御入力を有するマルチプレクサと、過電流指示に結合される第１の入力、無過電圧指示に結合される第２の入力、タイマ信号に結合される第３の入力、および前記マルチプレクサの前記制御入力に結合されている出力を有する制御回路とを備える。

本発明の一側面は、電圧レギュレータであって、過電流指示に結合される第１の入力、無過電圧指示に結合される第２の入力、タイマ信号に結合される第３の入力、および、制御信号を供給するように結合される出力を有する調整器制御回路と、増幅器出力信号に結合される第１の入力、電圧制限信号に結合される第２の入力、および前記制御信号に結合される制御入力を有するマルチプレクサとを備え、過電流状態が存在せず、且つ過電圧状態が存在する場合、前記マルチプレクサは、前記増幅器出力信号を出力し、前記過電流状態が存在し、且つ前記タイマ信号が満了していない場合に前記過電圧状態が存在しないとき、前記マルチプレクサは、前記電圧制限信号を出力する。

本発明の一側面は、電圧を調整する方法であって、負荷デバイスによって必要とされる電流が最大電流よりも大きい場合、前記負荷デバイスに供給される電流を制限すること、
タイマを起動することを備え、前記負荷デバイスに供給される電圧が最大電圧以下である場合、前記負荷デバイスが前記最大電流よりも大きい電流量を引き込むことが再び可能になる前に前記タイマが満了するまで待機することを備える。

本開示の一実施形態に応じた電圧レギュレータの部分概略ブロック図。本開示の一実施形態に応じた、図１の電圧レギュレータの一部分をさらに詳細に示す部分概略ブロック図。本開示の一実施形態に応じた、図１の電圧レギュレータの別の部分をさらに詳細に示す部分概略ブロック図。本開示の一実施形態に応じた、図１の電圧レギュレータの別の部分をさらに詳細に示す部分概略ブロック図。本開示の一実施形態に応じた、図１の電圧レギュレータの別の部分をさらに詳細に示す概略図。本開示の一実施形態に応じた、図１の電圧レギュレータの動作方法を示すフローチャート。

本発明は例として示されており、添付の図面によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。

一実施形態において、電圧レギュレータは、過電流状態が発生すると電流をクランプするために電圧レギュレータのフィードバックループを開く過電流検出回路を含む。過電流検出回路は、過電流状態に応答して所定の時間にわたってフィードバックループを開く。所定の時間の後、フィードバックループは再び閉じ、検出回路は過電流状態の発生をモニタリングし続ける。フィードバックループが開かれると、電圧レギュレータはもはや電圧を調整してはいない。しかしながら、フィードバックループが開ループとして動作している間、たとえば、電流需要の突然の降下に起因して過電圧状態が発生する場合がある。それゆえ、過電圧検出回路が、過電圧状態の検出に応答して、所定の時間が満了したか否かにかかわらず、フィードバックループを閉じる。

図１は、本発明の一実施形態に応じた電圧レギュレータ１０を、部分概略ブロック図形式で示す。電圧レギュレータ１０は、増幅器１２と、（安定トランジスタ（ballast transistor）と称される場合もある）ＰＭＯＳトランジスタ１４と、（電流スカラー・トランジスタ（current scalar transistor）と称される場合もある）ＰＭＯＳトランジスタ１６と、マルチプレクサ（ＭＵＸ）２２と、電圧クランプ３０と、電流電圧変換器２４と、最大電流基準１８と、電流電圧変換器２６と、過電流検出回路２８と、過電圧検出回路３２と、ＭＵＸ制御ユニット３４と、アナログタイマ３６とを含む。また図１は、調整器出力電圧ＶＦＥＥＤＢＡＣＫに結合される負荷回路２０を含む。増幅器１２は、第１の電源電圧ＶＤＤを受け取るために第１の電源電圧端子に結合され、第１の基準電圧ＶＲＥＦを受け取るように結合される負入力、および、ＶＦＥＥＤＢＡＣＫを受け取るように結合される正入力を有する（なお、ＶＦＥＥＤＢＡＣＫは電圧フィードバック信号と称される場合もある）。増幅器１２の出力はＭＵＸ２２の第１の入力に結合される。ＭＵＸ２２の出力はトランジスタ１４の制御電極（たとえば、ゲート端子）に結合される。トランジスタ１４の第１の電流電極（たとえば、ソース端子）はＶＤＤに結合され、トランジスタ１４の第２の電流電極（たとえば、ドレイン端子）は増幅器１２の正入力に結合され、ＶＦＥＥＤＢＡＣＫを提供する。電圧クランプ３０はＭＵＸ２２の第２の入力に結合されている。トランジスタ１６の第１の電流電極（たとえば、ソース端子）はＶＤＤに結合され、トランジスタ１６の制御電極（たとえば、ゲート端子）はトランジスタ１４の制御ゲートに結合され、トランジスタ１６の第２の電流電極（たとえば、ドレイン端子）は電流電圧変換器２４に結合されている。最大電流基準１８は電流電圧変換器２６に結合されている。過電流検出回路２８は、電流電圧変換器２４に結合されている第１の入力と、電流電圧変換器２６に結合されている第２の入力とを有し、ＭＵＸ制御部３４に過電流指示を供給する。過電圧検出回路は第２の基準電圧ＨＲＥＦを受け取るように結合され、ＶＦＥＥＤＢＡＣＫを受け取るように結合され、ＭＵＸ制御部３４に無過電圧指示を提供する。アナログタイマ３６が、ＭＵＸ制御部３４にタイマ信号を供給し、ＭＵＸ制御部３４は、ＭＵＸ２２の制御入力に選択信号を供給する。

動作中、電圧レギュレータ１０が、増幅器１２の出力がＭＵＸ２２を介してトランジスタ１４の制御ゲートに結合されている閉ループにおいて動作しているとき、増幅器１２はＶＦＥＥＤＢＡＣＫを調整するためにトランジスタ１４の制御ゲートの電圧を制御する。たとえば、負荷２０の電流需要が増大すると、ＶＦＥＥＤＢＡＣＫは下降し始める。ＶＦＥＥＤＢＡＣＫの降下に基づいて、増幅器１２は、トランジスタ１４の制御ゲートの電圧を低下させてトランジスタ１４を通って負荷２０に向かう電流を増大する。しかしながら、負荷２０の電流需要が最大許容電流を超えると、過電流状態が発生する。過電流状態は、たとえば、負荷２０が故障しているとき、または、負荷２０内に熱的不安定性が存在するときに発生する場合がある。それゆえ、負荷２０によって消費される、トランジスタ１４を通る電流を縮小したものを提供するトランジスタ１６を通る電流が、過電流検出回路２８によって絶えずモニタリングされる。縮小電流は電流電圧変換器２４によって電圧に変換される。（負荷２０の最大許容電流に対応する）最大基準電流１８が、電流電圧変換器２６によって電圧に変換される。過電流検出回路２８は、電流電圧変換器２４の出力を、電流電圧変換器２６の出力と絶えず比較して電流電圧変換器２４の出力が電流電圧変換器２６の出力を超えるか否かを判定し、超えることは、過電流状態の発生を示す。過電流状態の検出に応答して、ＭＵＸ制御部３４は、増幅器１２の出力ではなく電圧クランプ３０の出力がトランジスタ１４の制御電極に結合され、それによって、フィードバックループが開き、トランジスタ１４の制御ゲートがクランプされるようにＭＵＸ２２を制御する。クランプされている間、トランジスタ１４を通る電流は制限される。示されている実施形態において、トランジスタ１４の制御ゲートがクランプされると、アナログタイマ３６が起動され、アナログタイマが満了すると、ＭＵＸ制御部３４は、フィードバックループを再び閉じ、電圧調整の継続を可能にするように、増幅器１２の出力がトランジスタ１４の制御ゲートに再び結合されるように、ＭＵＸ２２を制御する。

フィードバックループが開いており、トランジスタ１４の制御ゲートが電圧クランプ３０によってクランプされているとき、負荷２０の電流需要が急激に降下する過電圧状態が発生する場合がある。それゆえ、過電圧検出回路３２がＶＦＥＥＤＢＡＣＫをモニタリングし、ＶＦＥＥＤＢＡＣＫをＨＲＥＦと比較する。一実施形態において、ＨＲＥＦはＶＲＥＦよりもわずかに大きい。負荷２０の変化に起因してＶＦＥＥＤＢＡＣＫがＨＲＥＦを上回り、従って過電圧状態を示すと、ＭＵＸ制御部３４は、アナログタイマ３６が満了したか否かにかかわらず、増幅器１２の出力をトランジスタ１４の制御ゲートに再び結合し、従ってフィードバックループを閉じて電圧レギュレータ１０が再びＶＦＥＥＤＢＡＣＫを調整することを可能にするように、ＭＵＸ２２に対する制御信号を変更する。すなわち、過電圧状態が検出されると、フィードバックループは、たとえアナログタイマ３６がまだ満了していない場合であっても、直ちにその検出に応答して閉じる。

図１の動作は図６の方法２００に関連してさらに説明され得る。方法２００は、ブロック２０２において電圧レギュレータ１０の電源投入によって開始する。その後、方法２００は、電圧レギュレータ１０が調整中であるブロック２０４に進む。すなわち、電圧レギュレータ１０は、ＭＵＸ２２が増幅器１２の出力を安定トランジスタ１４の制御電極に結合する閉ループにおいて動作する。その後、方法２００は判断ブロック２０６に進み、過電流状態が存在するか否かが判定される。すなわち、（電流電圧変換器２４に供給される電流によって表される）負荷２０の電流需要が（最大電流基準１８によって表される）最大許容電流よりも大きいことを過電流検出回路２８が検出する場合、過電流状態が存在し、方法２００はブロック２０８に進み、ＭＵＸ２２が電圧クランプ３０を安定トランジスタ１４の制御電極に結合し、アナログタイマ３６が起動される。一方、判断ブロック２０６において過電流状態が検出されなかった場合、方法２００はブロック２０４に戻り、電圧レギュレータ１０がＶＦＥＥＤＢＡＣＫを調整し続ける。

ブロック３０８においてアナログタイマ３６が起動すると、方法は判断ブロック２１０に進み、過電圧状態が存在するか否かが判定される。すなわち、調整器出力電圧ＶＦＥＥＤＢＡＣＫが最大許容電圧（ＨＲＥＦによって表される）よりも大きいことを過電圧検出回路３２が検出する場合、過電圧状態が存在し、方法２００はブロック２０４に進み、ＭＵＸ２２が増幅器１２の出力を再びトランジスタ１４の制御電極に結合する。これによってフィードバックループが閉じ、電圧レギュレータが再びＶＦＥＥＤＢＡＣＫを調整することが可能になる。一方、判断ブロック２１０において過電圧状態が検出されなかった場合、方法２００は判断ブロック２１２に進み、タイマが満了したか否かが判定される。そうである場合、方法２００はブロック２０４に戻り、電圧レギュレータが再びＶＦＥＥＤＢＡＣＫを調整する。しかしながら、タイマがまだ満了していない場合、方法２００は判断ブロック２１０に戻り、過電圧状態が存在するか否かをチェックし続ける。タイマ３６が満了する前の任意の時点において、過電圧状態が検出されると、方法２００は、タイマ３６が満了するのを待つことなくフィードバックループが閉じられるブロック２０４に直ちに戻る。過電圧状態が検出されない場合、方法２００はタイマ３６が満了するときにブロック２０４に戻る。

図２〜図５は、さまざまな実施形態に応じた、図１の電圧レギュレータ１０のさまざまな部分のさらなる詳細を部分概略ブロック図形式で示す。図２は、一実施形態に応じた、増幅器１２と、ＭＵＸ２２と、トランジスタ１４および１６と、電流電圧変換器２４および過電流検出回路２８のさらなる詳細とを示す。ＭＵＸ２２の制御入力に供給される信号が、ＩＬＩＭＩＴ＿ＯＮとラベリングされている。ＩＬＩＭＩＴ＿ＯＮがネゲートされるとき（たとえば、ローの論理レベル）、ＭＵＸ２２は増幅器１２の出力をトランジスタ１４の制御電極に結合し、ＩＬＩＭＩＴ＿ＯＮがアサートされるとき（たとえば、ハイの論理レベル）、ＭＵＸ２２は（電圧クランプ３０によって出力される電圧制限信号を表す）ｖｌｉｍｉｔをトランジスタ１４の制御電極に結合する。トランジスタ１６の第２の電流電極は抵抗器４２および４０の各々の第１の端子に結合されている。抵抗器４２の第２の端子は第２の電源電圧（たとえば、グランド）に結合され、抵抗器４０の第２の端子は過電流検出回路２８に結合されている。

なお図２を参照すると、過電流検出回路２８は、電流源４８および５４と、ＰＭＯＳトランジスタ４４および４６と、ＮＭＯＳトランジスタ５０、５２、および５６と、インバータ５８とを含む。電流源４８の第１の端子はＶＤＤに結合され、電流源４８の第２の端子はトランジスタ４４および４６の第１の電流電極に結合されている。トランジスタ４４の制御電極は抵抗器４０の第２の端子に結合されている。トランジスタ４４の第２の電流電極はトランジスタ５０の第１の電流電極およびトランジスタ５０の制御電極に結合されている。トランジスタ４６の制御電極は（電流電圧変換器２６の出力電圧に対応する）ＮＶＲＥＦを受け取るように結合されている。トランジスタ４６の第２の電流電極はトランジスタ５２の第１の電流電極およびトランジスタ５６の制御電極に結合されている。トランジスタ５０の制御電極はトランジスタ５２の制御電極に結合されている。トランジスタ５０、５２、および５６の各々の第２の電流電極はグランドに結合されている。電流源５４の第１の端子はＶＤＤに結合され、電流源５４の第２の端子はトランジスタ５６の第１の電流電極およびインバータ５８の入力に結合されている。インバータ５８の出力は過電流指示信号を供給し、該過電流指示信号は、アサートされるとき、過電流状態の発生を示す。過電流指示信号はＭＵＸ制御部３４に供給される。

動作時、トランジスタ４４の制御ゲートに結合されている抵抗器４０の第２の端子は、電流電圧変換器２４の出力を供給し、従って、トランジスタ１６（従って、トランジスタ１４）を通る電流を表す電圧を提供する。この電圧は、トランジスタ４４、４６、５０、および５２によって形成される比較器によってＮＶＲＥＦ（最大許容電流を表す）と比較される。ＮＶＲＥＦがトランジスタ４４の制御電極における電圧よりも大きい場合、低電圧信号がトランジスタ５６に供給され、結果としてトランジスタ５６は非導電性になる。それゆえ、インバータ５８の入力はハイの論理レベルにプルアップされ、過電流指示信号がネゲートされ（たとえば、ローの論理レベルにある）、過電流状態が存在しないことが示される。一方、トランジスタ４４の制御電極における電圧がＮＶＲＥＦよりも大きい場合、高電圧信号がトランジスタ５６に供給され、従ってトランジスタ５６はオンになる。この場合、インバータ５８の入力はローの論理レベルにプルされ、過電流指示信号がアサートされ（たとえば、ハイの論理レベルにある）、過電流状態が検出されたことが示される。

図３は、一実施形態に応じた、過電圧検出回路３２のさらなる詳細を示す。過電圧検出回路３２は、電流源６２および６３と、ＰＭＯＳトランジスタ６０および６４と、ＮＭＯＳトランジスタ６０、６８、および７０と、インバータ７２とを含む。電流源６２の第１の端子はＶＤＤに結合され、電流源６２の第２の端子はトランジスタ６０および６４の第１の電流電極に結合されている。トランジスタ６０の制御電極は（最大許容可能電圧を表す）ＨＲＥＦを受け取るように結合されている。トランジスタ６０の第２の電流電極はトランジスタ６６の第１の電流電極およびトランジスタ６６の制御電極に結合されている。トランジスタ６４の制御電極は（電圧レギュレータ１０の出力電圧に対応する）ＶＦＥＥＤＢＡＣＫを受け取るように結合されている。トランジスタ６４の第２の電流電極はトランジスタ６８の第１の電流電極およびトランジスタ７０の制御電極に結合されている。トランジスタ６６の制御電極はトランジスタ６８の制御電極に結合されている。トランジスタ６６、６８、および７０の各々の第２の電流電極はグランドに結合されている。電流源６３の第１の端子はＶＤＤに結合され、電流源６３の第２の端子はトランジスタ７０の第１の電流電極およびインバータ７２の入力に結合されている。インバータ７２の出力は無過電圧指示信号を供給し、該無過電圧指示信号は、アサートされるとき、過電圧状態が検出されていないことを示す。無過電圧指示信号はＭＵＸ制御部３４に供給される。

動作時、（最大許容可能電圧を表す）ＨＲＥＦはトランジスタ６０、６４、６６、および６８によって形成される比較器によってＶＦＥＥＤＢＡＣＫと比較される。ＶＦＥＥＤＢＡＣＫがＨＲＥＦよりも大きい場合、低電圧信号がトランジスタ７０に供給され、結果としてトランジスタ７０は非導電性になる。それゆえ、インバータ７２の入力はハイの論理レベルにプルアップされ、無過電圧指示信号がネゲートされ（たとえば、ローの論理レベルにある）、過電圧状態が存在することが示される。一方、ＨＲＥＦがＶＦＥＥＤＢＡＣＫよりも大きい場合、高電圧信号がトランジスタ７０に提供され、結果としてトランジスタ７０はオンになる。この場合、インバータ７２の入力はローの論理レベルにプルされ、無過電圧指示信号がアサートされ（たとえば、ハイの論理レベルにある）、過電圧状態が存在しないことが示される。

図４は、一実施形態に応じた、ＭＵＸ制御部３４およびアナログタイマ３６のさらなる詳細を示す。示されている実施形態において、ＭＵＸ制御部３４はアナログタイマ３６を含む。図４は、ＰＭＯＳトランジスタ７４、７６、７８、８０、および８２と、電流源７５と、ＮＭＯＳトランジスタ８４、８６、８８、および９０と、キャパシタ９２と、インバータ９４とを含む。トランジスタ７４の第１の電流電極はＶＤＤに結合され、トランジスタ７４の第２の電流電極はトランジスタ７４の制御電極および電流源７５の第１の端子に結合されている。電流源７５の第２の端子はグランドに結合されている。トランジスタ７６の第１の端子はＶＤＤに結合され、トランジスタ７６の制御電極はトランジスタ７４の制御電極に結合されている。トランジスタ７６の第２の端子はトランジスタ７８の第１の端子に結合され、トランジスタ７８の制御電極はトランジスタ７４の制御電極に結合され、トランジスタ７８の第２の端子はトランジスタ８０の第１の電流電極に結合されている。トランジスタ８０の制御電極はトランジスタ７４の制御電極に結合され、トランジスタ８０の第２の電流電極は回路ノード８５に結合されている。トランジスタ８２の第１の電流電極はＶＤＤに結合され、トランジスタ８２の制御電極は無過電圧指示を受信するように結合され、トランジスタ８２の第２の電流電極はノード８５に結合されている。トランジスタ８４の第１の電流電極はノード８５に結合され、トランジスタ８４の制御電極は過電流指示を受信するように結合され、トランジスタ８０の第２の電流電極はトランジスタ８６の第１の電流電極に結合されている。トランジスタ８６の制御電極はトランジスタ８４の制御電極に結合されて過電流指示を受信し、トランジスタ８６の第２の電流電極はトランジスタ８８の第１の電流電極に結合されている。トランジスタ８８の制御電極は無過電圧指示を受信するように結合され、トランジスタ８８の第２の電流電極はグランドに結合されている。トランジスタ９０の第１の電流電極はＶＤＤに結合され、トランジスタ９０の制御電極はノード８５に結合され、トランジスタ９０の第２の電流電極はトランジスタ８４の第２の電流電極に結合されている。キャパシタ９２の第１の端子はノード８５に結合され、キャパシタ９２の第２の端子はグランドに結合されている。インバータ９４の入力はノード８５に結合され、インバータ９４の出力は、図２に示すように、ＭＵＸ２２の制御入力にＩＬＩＭ＿ＯＮを提供する。

動作時、図２を参照して説明したようにＩＬＩＭＩＴ＿ＯＮがアサートされるとき、ＭＵＸ２２は電圧クランプ３０をトランジスタ１４の制御電極に結合する。ＩＬＩＭ＿ＯＮがネゲートされるとき、ＭＵＸ２２は増幅器１２の出力をトランジスタ１４の制御電極に結合する。図４から分かるように、過電流状態がない（過電流状態指示がネゲートされる、たとえば、ローの論理レベルであることを意味する）限り、トランジスタ８４および８６はオフである。さらに、過電流状態がなく、従って電圧レギュレータ１０のフィードバックループが閉じており、ＶＦＥＥＤＢＡＣＫが調整されているとき、過電圧状態はない（無過電圧信号がアサートされている、たとえば、ハイの論理レベルであることを意味する）。それゆえ、トランジスタ８２はオフであり、回路ノード８５はトランジスタ８０、７８、および７６を介してハイの論理レベルにプルアップされる。インバータ９４の出力はローの論理レベルであり、従って、ＩＬＩＭ＿ＯＮがネゲートされ、増幅器１２の出力はトランジスタ１４の制御電極に結合され、ＶＦＥＥＤＢＡＣＫは電圧レギュレータ１０によって調整されている。

なお図４を参照して、過電流状態が検出されると、過電流検出回路２８によって供給される過電流指示がアサートされ、従ってトランジスタ８４および８６がオンになる。また、最初に、過電流状態が検出されるとき、過電圧状態はまだ検出されておらず、それゆえ、トランジスタ８８もオンになる（無過電圧指示がアサートされるため）。それゆえ、ノード８５はプルダウンされ、それによって、インバータ９４の出力がハイの論理レベルになり、従ってＩＬＩＭ＿ＯＮがアサートされる。ＩＬＩＭ＿ＯＮがアサートされると、ＭＵＸ２２は電圧クランプ３０をトランジスタ１４の制御電極に結合する。過電圧状態が発生していないと仮定すると、トランジスタ７６、７８、８０、およびキャパシタ９２を通じて作成される回線経路は、ノード８５が、当該回線経路によって決定される所定の時間にわたって、再びプルアップされるようにする。インバータ９４のトリップ点に達すると、ＩＬＩＭ＿ＯＮは再びネゲートされて、電圧レギュレータ１０がＶＦＥＥＤＢＡＣＫの調整に戻ることが可能になる。それゆえ、トランジスタ７６、７８、８０、およびキャパシタ９２はアナログタイマ３６を形成し、それによって、過電流状態が検出されて過電流指示がアサートされると、回線経路がイネーブルされてノード８５のプルアップが開始されることに留意されたい。ノード８５がインバータ９４のトリップ点に達すると、アナログタイマは実質的に満了する。

しかしながら、過電圧状態が発生した場合、過電圧検出回路３２が無過電圧指示をネゲートし、その結果、トランジスタ８２がオンになってトランジスタ８８がオフになる。それゆえ、過電流状態が検出された後でアナログタイマ３６が満了する前に過電圧状態が発生した場合、トランジスタ８８をオフしてトランジスタ８２をオンすることによって、（トランジスタ８０、７８、および７６がより大きいトランジスタ８２によってバイパスされるため）ノード８５は迅速にプルアップされ、ノード８５がトリップ点に達すると直ちにＩＬＩＭ＿ＯＮがネゲートされる。すなわち、ノード８５はもはやアナログタイマを提供するより遅い経路によって制御されない。それゆえ、過電流状態が存在しないとき、または過電流状態が検出された後であるがタイマが満了する前に過電圧状態が発生したとき、ＩＬＩＭ＿ＯＮがネゲートされるのに応答して、ＭＵＸ２２が増幅器１２の出力をトランジスタ１４の制御電極に結合することに留意されたい。過電流状態が存在し、タイマが満了しておらず、かつ過電圧状態が発生していないとき、ＩＬＩＭ＿ＯＮがアサートされるのに応答して、ＭＵＸ２２は電圧クランプ３０をトランジスタ１４の制御電極に結合する。

図５は、一実施形態に応じた、電流電圧変換器２６および電圧クランプ３０のさらなる詳細を示す。図５は、ＰＭＯＳトランジスタ１０４、１１０、１１２、１２２、および１１４と、ＮＭＯＳトランジスタ１２６および１２４と、キャパシタ１０２、１０６、および１２０と、抵抗器１０９、１１６、および１１８とを含む。キャパシタ１０２の第１の端子はＶＤＤに結合され、キャパシタ１０２の第２の端子はＶＬＩＭＩＴ（ＭＵＸ２２を通じてトランジスタ１４の制御電極に選択的に結合される電圧クランプ３０の出力を表す）に結合されている。トランジスタ１０４の第１の電流電極はＶＤＤに結合され、トランジスタ１０４の第２の電流電極はキャパシタ１０２の第２の端子に結合され、トランジスタ１０４の制御電極はトランジスタ１０４の第２の電流電極に結合されている。トランジスタ１０８の第１の電流電極はＶＤＤに結合され、トランジスタ１０８の第２の電流電極はトランジスタ１２２の第１の電流電極に結合されている。トランジスタ１２２の第２の電流電極はトランジスタ１２２の制御電極およびトランジスタ１２４の第１の電流電極に結合されている。トランジスタ１２４の第２の電流電極はグランドに結合されている。トランジスタ１２６の第１の電流電極はトランジスタ１０４の第２の電流電極に結合され、トランジスタ１２６の第２の電流電極はグランドに結合されている。トランジスタ１２４の制御電極はトランジスタ１２４の第１の電流電極およびトランジスタ１２６の制御電極に結合されている。キャパシタ１０６の第１の端子はＶＤＤに結合され、キャパシタ１０６の第２の端子はトランジスタ１０８の制御電極に結合されている。抵抗器１０９の第１の端子はトランジスタ１０８の制御電極に結合されている。トランジスタ１１０の第１の電流電極はＶＤＤに結合され、トランジスタ１１０の制御電極は抵抗器１０９の第２の端子に結合され、トランジスタ１１０の第２の電流電極はトランジスタ１１４の第１の電流電極に結合されている。トランジスタ１１４の制御電極はトランジスタ１２２の制御電極に結合され、トランジスタ１１４の第２の電流電極は抵抗器１１８の第１の端子および抵抗器１１６の第１の端子に結合されている。抵抗器１１８の第２の端子はグランドに結合されている。抵抗器１１６の第２の端子は過電流検出回路２８に出力ＮＶＲＥＦを供給する。キャパシタ１２０の第１の端子は抵抗器１１６の第２の端子に結合され、キャパシタ１２０の第２の端子はグランドに結合されている。トランジスタ１１２の第１の電流電極はＶＤＤに結合され、トランジスタ１１２の第２の電流電極は（最大電流基準１８から受け取られる電流に対応する）ＩＲＥＦを受け取るように結合されている。トランジスタ１１２の制御電極はトランジスタ１１２の第２の電流電極およびトランジスタ１１０の制御電極に結合されている。

動作時、トランジスタ１１２の第２の電流電極に供給される最大電流基準ＩＲＥＦはトランジスタ１１０によってミラーリングされ、トランジスタ１１４に提供される。トランジスタ１１４、抵抗器１１６および１１８、ならびにキャパシタ１２０は電流電圧変換器２６として動作し、従って、トランジスタ１１４に供給される最大電流基準を電圧ＮＶＲＥＦに変換する。キャパシタ１０６および抵抗器１０９によってフィルタリングされている、最大電流をスケーリングしたものが、トランジスタ１２２およびトランジスタ１２４を通じて供給されて、トランジスタ１２６によってミラーリングされる。ＭＵＸ２２によってＶＬＩＭＩＴがトランジスタ１４の制御電極に結合されるとき、トランジスタ１４を通る電流はトランジスタ１０４を通る電流によって固定される。このようにして、トランジスタ１４を通る電流はクランプされる。示されている実施形態において、最大電流基準１８によって提供される同じＩＲＥＦが過電流検出回路２８および電圧クランプ３０の両方によって使用される。

それゆえ、これまでで、過電流状態および過電圧状態から負荷を保護するためにどのように検出回路の使用を使用することができるかが諒解され得る。さらに、過電流状態が発生すると、（アナログタイマ３６によって決定されるような）所定の時間にわたって安定トランジスタをクランプすることによって、負荷２０に供給される平均的な全体の電流が、所定の時間にわたってクランプを維持するためにタイマを使用すること無しにクランプを提供するよりも低いレベルに維持されることができる。また、回路をさらに保護するために、安定トランジスタがクランプされている所定の時間において、過電圧状態のモニタリングを実行することができ、それによって、過電圧状態が発生するのに応答して、所定の時間が満了する前に、フィードバックループが即座に閉じることができる。

「アサート」または「セット」および「ネゲート」（または「アサート停止」もしくは「クリア」）という用語は、本明細書においては、信号、ステータスビット、または類似の装置をそれぞれ、その論理的に真または論理的に偽の状態にレンダリングすることを指す場合に使用される。論理的に真の状態が「１」の論理レベルである場合、論理的に偽の状態は「０」の論理レベルである。そして、論理的に真の状態が「０」の論理レベルである場合、論理的に偽の状態は「１」の論理レベルである。

本発明を実装する装置は、大部分について、当業者に既知の電子コンポーネントおよび回路から成っているため、本発明の基礎となる概念の理解および評価のために、ならびに本発明の教示を分かりにくくせず当該教示から注意を逸らさせないために、回路の詳細は上記で例示されているように必要と考えられる範囲を超えては説明されない。

本発明は特定の導電型または電位の極性に関して記載されているが、当業者には導電型および電位の極性は逆になってもよいことが理解される。
さらに、本明細書および特許請求の範囲における「正面」、「裏」、「上部」、「底」、「上」、「下」などの用語は、存在する場合、説明を目的として使用されており、必ずしも永久的な相対位置を記述するために使用されてはいない。このように使用される用語は、本明細書に記載されている本発明の実施形態がたとえば、本明細書において例示または他の様態で記載されている以外の方向で動作することが可能であるように、適切な状況下で置き換え可能であることが理解される。

本明細書において、具体的な実施形態を参照して本発明を説明したが、添付の特許請求の範囲に明記されているような本発明の範囲から逸脱することなくさまざまな改変および変更を為すことができる。たとえば、電圧レギュレータ１０の各ブロックは異なる回路実施態様を使用して実行されてもよい。従って、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本発明の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。

本明細書において使用される場合、「結合されている」という用語は、直接結合または機械的結合に限定されるようには意図されていない。
別途記載されない限り、「第１の」および「第２の」のような用語は、そのような用語が説明する要素間で適宜区別するように使用される。従って、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。

以下は本発明のさまざまな実施形態である。
項目１は、電圧レギュレータであって、該電圧レギュレータは、第１の基準電圧に結合される第１の入力、および電圧フィードバック信号に結合される第２の入力を有する増幅器と、増幅器の出力に結合される第１の入力、電圧クランプ信号に結合される第２の入力、および制御入力を有するマルチプレクサと、過電流指示に結合される第１の入力、無過電圧指示に結合される第２の入力、タイマ信号に結合される第３の入力、およびマルチプレクサの制御入力に結合される出力を有する制御回路とを含む。項目２は、項目１の電圧レギュレータを含み、増幅器の第２の入力に結合される負荷回路をさらに含む。項目３は、項目２の電圧レギュレータを含み、マルチプレクサの出力に結合されるゲート端子、供給電圧に結合されるソース端子、ならびに、負荷回路および増幅器の第２の入力に結合されるドレイン端子を有する安定トランジスタをさらに含む。項目４は、項目１の電圧レギュレータを含み、マルチプレクサの出力に結合されるゲート端子、供給電圧に結合されるソース端子、および、第１の電流電圧変換回路の入力に結合されるドレイン端子を有する電流スカラー・トランジスタをさらに含む。項目５は、項目４の電圧レギュレータを含み、スケーリングされた電流を過電流検出回路に提供するように構成されている第１の電流電圧変換回路をさらに含み、過電流検出回路は過電流指示を出力する。項目６は、項目５の電圧レギュレータを含み、最大基準電流源に結合される入力、および過電流検出回路に結合される出力を有する第２の電流−電圧変換器回路をさらに含む。項目７は、項目６の電圧レギュレータを含み、過電流検出回路（２８）は比較器回路を含む。項目８は、項目１の電圧レギュレータを含み、第２の基準電圧に結合されている第１の入力、電圧フィードバック信号に結合される第２の入力、および、無過電圧指示を提供する出力を有する過電圧検出回路をさらに含む。項目９は、項目８の電圧レギュレータを含み、過電圧検出回路は比較器回路を含む。項目１０は、項目１の電圧レギュレータを含み、タイマ信号を提供するように構成されるアナログタイマ回路をさらに含み、過電流状態が検出され、過電圧状態が検出されないとき、電圧レギュレータによって出力される電流は、タイマ信号が満了するまで制限される。

項目１１は、電圧レギュレータであって、過電流指示に結合される第１の入力、無過電圧指示に結合される第２の入力、タイマ信号に結合される第３の入力、および、制御信号を供給するように結合される出力を有する調整器制御回路と、増幅器出力信号に結合される第１の入力、電圧制限信号に結合される第２の入力、および制御信号に結合される制御入力を有するマルチプレクサとを含み、過電流状態が存在せず、且つ過電圧状態が存在する場合、マルチプレクサは、増幅器出力信号を出力し、過電流状態が存在し、且つ過電圧状態が存在しない場合にタイマ信号が満了していないとき、マルチプレクサは、電圧制限信号を出力する、電圧レギュレータを含む。項目１２は、項目１１の電圧レギュレータを含み、マルチプレクサは、過電圧状態が存在せず、且つタイマ信号が満了しているときに増幅器出力信号を出力する。項目１３は、項目１１の電圧レギュレータを含み、第１の入力において基準電圧を受け取り、第２の入力においてフィードバック電圧を受け取り、増幅器出力信号を出力するように結合されている増幅器をさらに含み、フィードバック電圧は負荷に結合されている調整器供給電圧に基づく。項目１４は、項目１３の電圧レギュレータを含み、第２の基準電圧をフィードバック電圧と比較し、過電圧状態が存在するかを示すための無過電圧指示をセットするように構成されている過電圧検出回路をさらに含む。項目１５は、項目１１の電圧レギュレータを含み、スケーリングされた電流を最大電流と比較し、過電流状態が存在するかを示すための過電流指示をセットするように構成されている過電流検出回路をさらに含む。項目１６は、項目１５の電圧レギュレータを含み、過電流指示および無過電圧指示を受信し、選択された時間にわたって満了していないタイマ信号を出力するように結合されているアナログタイマ回路をさらに含む。項目１７は、項目１１の電圧レギュレータを含み、マルチプレクサの出力に結合されているゲート端子、供給電圧に結合されるソース端子、および、負荷回路に結合されているドレイン端子を有する安定トランジスタをさらに含む。項目１８は、項目１１の電圧レギュレータを含み、マルチプレクサの出力に結合されているゲート端子、供給電圧に結合されるソース端子、および、第１の電流電圧変換回路の入力に結合されているドレイン端子を有する電流スカラー・トランジスタをさらに含む。

項目１９は、電圧を調整する方法であって、該方法は、負荷デバイスによって必要とされている電流が最大電流よりも大きいとき、負荷デバイスに供給される電流を制限すること、タイマを起動することを含み、負荷デバイスに供給されている電圧が最大電圧以下であるとき、負荷デバイスが最大電流よりも大きい電流量を引き込むことが再び可能になる前にタイマが満了するまで待機することを含む。項目２０は、項目１９の方法を含み、負荷デバイスに供給されている電圧が最大電圧よりも大きいとき、調整された電圧を負荷デバイスに供給することをさらに含む。

１２…増幅器、２２…マルチプレクサ、３４…制御回路。

Claims

電圧レギュレータであって、
第１の基準電圧に結合される第１の入力、および電圧フィードバック信号に結合される第２の入力を有する増幅器と、
前記増幅器の出力に結合されている第１の入力、電圧クランプ信号に結合される第２の入力、および制御入力を有するマルチプレクサと、
過電流指示に結合される第１の入力、無過電圧指示に結合される第２の入力、タイマ信号に結合される第３の入力、および前記マルチプレクサの前記制御入力に結合されている出力を有する制御回路とを備える、電圧レギュレータ。
前記増幅器の前記第２の入力に結合されている負荷回路をさらに備える、請求項１に記載の電圧レギュレータ。
前記マルチプレクサの出力に結合されているゲート端子、供給電圧に結合されるソース端子、および、前記負荷回路および前記増幅器の前記第２の入力に結合されているドレイン端子を有する安定トランジスタをさらに備える、請求項２に記載の電圧レギュレータ。
前記マルチプレクサの前記出力に結合されているゲート端子、供給電圧に結合されるソース端子、および、第１の電流電圧変換回路の入力に結合されているドレイン端子を有する電流スカラー・トランジスタをさらに備える、請求項１に記載の電圧レギュレータ。
スケーリングされた電流を過電流検出回路に供給するように構成される前記第１の電流電圧変換回路をさらに備え、
前記過電流検出回路は前記過電流指示を出力する、請求項４に記載の電圧レギュレータ。
最大基準電流源に結合されている入力、および前記過電流検出回路に結合されている出力を有する第２の電流電圧変換回路をさらに備える、請求項５に記載の電圧レギュレータ。
前記過電流検出回路（２８）は比較回路を含む、請求項６に記載の電圧レギュレータ。
第２の基準電圧に結合される第１の入力、前記電圧フィードバック信号に結合される第２の入力、および、前記無過電圧指示を供給する出力を有する過電圧検出回路をさらに備える、請求項１に記載の電圧レギュレータ。
前記過電圧検出回路は比較器回路を含む、請求項８に記載の電圧レギュレータ。
前記タイマ信号を供給するように構成されているアナログタイマ回路をさらに備え、
過電流状態が検出され、且つ過電圧状態が検出されないとき、前記電圧レギュレータによって出力される電流は、前記タイマ信号が満了するまで制限される、請求項１に記載の電圧レギュレータ。
電圧レギュレータであって、
過電流指示に結合される第１の入力、無過電圧指示に結合される第２の入力、タイマ信号に結合される第３の入力、および、制御信号を供給するように結合される出力を有するレギュレータ制御回路と、
増幅器出力信号に結合される第１の入力、電圧制限信号に結合される第２の入力、および前記制御信号に結合される制御入力を有するマルチプレクサとを備え、
過電流状態が存在せず、且つ過電圧状態が存在する場合、前記マルチプレクサは、前記増幅器出力信号を出力し、
前記過電流状態が存在し、且つ前記タイマ信号が満了していない場合に前記過電圧状態が存在しないとき、前記マルチプレクサは、前記電圧制限信号を出力する、電圧レギュレータ。
前記過電圧状態が存在せず、且つ前記タイマ信号が満了している場合、前記マルチプレクサは、前記増幅器出力信号を出力する、請求項１１に記載の電圧レギュレータ。
第１の入力において基準電圧を受け取り、第２の入力においてフィードバック電圧を受け取り、前記増幅器出力信号を出力するように結合されている増幅器をさらに備え、
前記フィードバック電圧は、負荷に結合されている調整器供給電圧に基づく、請求項１１に記載の電圧レギュレータ。
第２の基準電圧を前記フィードバック電圧と比較し、前記過電圧状態が存在するかを示すための無過電圧指示をセットするように構成されている過電圧検出回路をさらに備える、請求項１３に記載の電圧レギュレータ。
スケーリングされた電流を最大電流と比較し、前記過電流状態が存在するかを示すための過電流指示をセットするように構成されている過電流検出回路をさらに備える、請求項１１に記載の電圧レギュレータ。
前記過電流指示および前記無過電圧指示を受信し、選択された時間にわたって満了していないタイマ信号を出力するように結合されるアナログタイマ回路をさらに備える、請求項１５に記載の電圧レギュレータ。
前記マルチプレクサの出力に結合されているゲート端子、供給電圧に結合されるソース端子、および、負荷回路に結合されているドレイン端子を有する安定トランジスタをさらに備える、請求項１１に記載の電圧レギュレータ。
前記マルチプレクサの出力に結合されているゲート端子、供給電圧に結合されるソース端子、および、第１の電流電圧変換回路の入力に結合されているドレイン端子を有する電流スカラー・トランジスタをさらに備える、請求項１１に記載の電圧レギュレータ。
電圧を調整する方法であって、
負荷デバイスによって必要とされる電流が最大電流よりも大きい場合、
前記負荷デバイスに供給される電流を制限すること、
タイマを起動することを備え、
前記負荷デバイスに供給される電圧が最大電圧以下である場合、
前記負荷デバイスが前記最大電流よりも大きい電流量を引き込むことが再び可能になる前に前記タイマが満了するまで待機することを備える、方法。
前記負荷デバイスに供給される電圧が前記最大電圧よりも大きい場合、調整された電圧を前記負荷デバイスに供給することをさらに備える、請求項１９に記載の方法。